WO2005104349A1

WO2005104349A1 - 信号出力回路、それを用いたオーディオ信号出力装置、電子機器

Info

Publication number: WO2005104349A1
Application number: PCT/JP2005/007520
Authority: WO
Inventors: Takeshi Onodera; Hideki Munenaga; Satoshi Sakaidani
Original assignee: Rohm Co., Ltd
Priority date: 2004-04-21
Filing date: 2005-04-20
Publication date: 2005-11-03
Also published as: US20070279101A1; KR20070006846A; JP4787742B2; TW200605493A; CN1934783A; CN100514842C; JPWO2005104349A1

Abstract

　信号出力回路において、電源投入、停止時に発生するノイズを防止する。選択回路３０は、電源遷移期間か通常期間かに応じてその出力を非有意ＰＷＭ信号ＮＳＰＷＭまたは有意ＰＷＭ信号ＳＰＷＭに切り替える。非有意信号生成回路２０は、緩やかに立ち上がる信号を生成し、この信号が、第２ドライバ回路３２によって増幅され、ＤＣブロックコンデンサＣ２が緩やかに充放電され、突入電流によるノイズの発生が抑えられる。　

Description

明細書

信号出力回路、それを用いたオーディオ信号出力装置、電子機器技術分野

[0001] 本発明は、信号出力回路に関し、特に電源投入時または停止時の急激な電圧波形変化に伴うノイズ発生を防止する機能を備えた信号出力回路に関する。

背景技術

[0002] 近年の LSI技術の発展に伴い、 CDプレイヤーや MDプレイヤ一等に代表されるデジタルオーディオにお!/、ては、デジタル信号処理およびその増幅に 1ビット DAC (Di gital Analog Converter)が用いられている。この 1ビット DACにおいては、音声信号は、 Δ∑変調器を用いてノイズシェービングされ、ノルス幅変調 PWM (Pulse Width Modulation)された 1ビット信号として出力される。

[0003] この 1ビット PWM信号は、負荷であるスピーカを駆動するために所定のレベルまで増幅されるが、これには、高効率が得られる D級アンプが用いられている。増幅された 1ビット PWM信号は、後置ローパスフィルタを通してアナログ再生信号となり、スピ一力から音声として再生される。

[0004] ここで、一般的に音質を重視して設計する場合には、 1ビット PWM信号の生成には、高次の Δ∑変調器が使用されている。この高次の Δ∑変調器は、量子化雑音を人間の可聴帯域外へと押しやるノイズシェービング特性に優れる力その一方で動作開始時にぉ、て出力を緩やかに立ち上げられなヽと、う特性を有して、る。この高次の Δ∑変調器の急激な波形の立ち上がりは、 D級アンプによって増幅され、負荷回路に使用される DCカット用のコンデンサに流れ込む突入電流を発生させる。この突入電流は、スピーカもしくはヘッドフォン力も不快なノイズとして聴覚を刺激する。動作停止時においても同様の現象により雑音が発生する。

[0005] そこで従来では、特許文献 1における従来技術として挙げられて、るように、このノィズを防止するため、負荷回路に設けられた DCカット用のコンデンサとスピーカとの間にミュート回路を追加する。このミュート回路をノイズが発生するタイミングでオンし、出力を接地電位に短絡することによりノイズの発生を抑制している。 [0006] また、同文献には、並列に配置された複数のインバータカなる D級アンプにおいて、立ち上げ、立ち下げ時に複数のインバータを漸次オン、またはオフしていくことによってこのノイズの発生を抑える手法が開示されている。

特許文献 1：特開 2001— 223537号公報

発明の開示

発明が解決しょうとする課題

[0007] し力しながら、ミュート回路によるノイズの抑制は、ミュート回路が必要となり、部品点数が多ぐ加えてミュート制御端子およびその引き回しが必要であることからセットの小型化の要請にはそぐわな、と、う問題があった。

[0008] 本発明はこうした課題に鑑みてなされたものであり、その目的は、突入電流に起因するノイズの抑制および実装面積を低減した信号出力回路の提供にある。

課題を解決するための手段

[0009] 本発明のある態様は、信号出力回路に関する。この信号出力回路は、通常期間か電源遷移期間かに応じ、本来出力すべき有意な信号と、電源遷移期間に出力すベき非有意な信号の一方を選択する選択回路と、選択回路の出力を並列に受ける通常期間のための第 1ドライバ回路と、電源遷移期間のための第 2ドライバ回路と、非有意な信号を電源の遷移に対応するデジタル信号として生成する信号生成回路とを備え、第 1ドライバ回路と第 2ドライバ回路の出力を結合して出力する。

[0010] この態様によれば、ノイズが発生する電源投入時および停止時にぉ、ては、ソフトスタート用の非有意信号を第 2ドライバ回路によって増幅することで、突入電流を抑えノイズを低減することができる。

[0011] 本発明の別の態様において、信号生成回路は、電源の遷移を指示するデジタル信号の変化を滑らかにするフィルタ回路と、フィルタ回路の出力をデジタル信号に変換する変換回路と、を備えていてもよい。変換回路は、 1次の Δ∑変調器であってもよい。

[0012] このフィルタ回路によって、非有意信号の立ち上がり、立ち下りを滑らかにし、非有意信号がスピーカから再生される時に、聴覚上ノイズとして認識されに《することができる。 [0013] 第 2ドライバ回路の駆動能力は、第 1ドライバ回路の駆動能力より低く設計してもよい。

また、第 2ドライバ回路は、その出力に直列に設けられた抵抗素子を含み、信号出力回路は、抵抗素子の出力を、第 1ドライバ回路の出力と結合して出力してもよい。第 2ドライバ回路の出力に直列に設けられた抵抗素子、あるいはトランジスタサイズなどの調節によって、第 2ドライバ回路の負荷駆動能力を、第 1ドライバ回路のそれより低くすることで、ノイズレベルを効果的に抑えることができ、さらに第 1ドライバ回路によって有意な信号を再生するときには、第 2ドライバ回路の影響を小さくすることができる。

[0014] さらに本発明の別の態様において、信号出力回路は、少なくとも選択回路における選択動作および第 1ドライバ回路のオンオフを制御する制御回路をさらに備えてもよい。この制御回路は、電源オン時には、最初に選択回路に前記非有意な信号を選択させ、かつ第 1ドライバ回路をオフ状態におき、つぎに非有意な信号が所定の状態まで変化した後、第 1ドライバ回路をオンするとともに、選択回路に有意な信号を選択させてちょい。

[0015] この態様によれば、制御回路によって電源投入時に、選択回路による信号の選択および第 1ドライバのオンオフ切り替えのタイミングを任意に調整することができ、効果的なノイズの抑制を図ることができる。

[0016] この制御回路は、電源オフ時には、まず選択回路で有意な信号が選択されている状態で前記第 1ドライバ回路をオフし、しかる後、選択回路に非有意な信号を選択させてもよい。

[0017] この態様によれば、制御回路によって電源停止時に、選択回路による信号の選択および第 1ドライバのオンオフ切り替えのタイミングを任意に調整することができる。

[0018] 信号出力回路は、 1つの半導体基板に一体集積化されてもよい。

[0019] 本発明のさらに別の態様は、オーディオ信号出力装置に関する。このオーディオ信号出力装置は、上述の信号出力回路と、信号出力回路の出力信号の高周波成分を除去するフィルタと、フィルタの出力信号により駆動されるスピーカと、を備える。この態様によれば、電源投入時や電源オフ時にスピーカからノイズが発生するのを抑帘 Uすることができる。

[0020] なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

発明の効果

[0021] 本発明に係る信号出力回路により、電源投入もしくは停止時のスピーカから再生されるノイズを低減することができる。

図面の簡単な説明

[0022] [図 1]本発明の実施の形態に係る信号出力回路を使用したデジタルオーディオ出力回路を示す図である。

[図 2]図 1の信号出力回路の各部の動作波形およびタイミングチャートを示す図である。

符号の説明

[0023] 10 音声信号源、 12 高次 Δ Σ変調器、 14 有意信号生成回路、 16 第 1ドライバ回路、 18 後置ローパスフィルタ、 20 非有意信号生成回路、 22 ステツプパルス生成回路、 24 1次ローノスフィルタ、 26 1次 Δ Σ変調器、 28 制御回路、 30 選択回路、 32 第 2ドライバ回路、 34 スピーカ、 100 信号出力回路、 200 オーディオ信号出力装置、 S 有意信号、 NS 非有意信号、 S

PWM

有意 PWM信号、 NS 非有意 PWM信号、 SEL 選択信号、 C2 DCブロッ

PWM

クコンデンサ、 R 抵抗。発明を実施するための最良の形態

[0024] 本発明の実施の形態を、図 1を用いて説明する。図 1は、本発明の実施の形態に係る信号出力回路 100を使用したオーディオ信号出力装置 200の構成を示す回路図である。

[0025] オーディオ信号出力装置 200は、 CDプレイヤや、 MDプレイヤなど音声出力手段を備える電子機器に搭載され、信号出力回路 100、後置ローパスフィルタ 18、スピー力 34を含む。信号出力回路 100は、いわゆるデジタルアンプであって、パルス幅変調されたデジタル信号を出力する。スピーカ 34は、イヤホンやヘッドホンなどであつてもよい。

[0026] 後置ローパスフィルタ 18は、直列インダクタ Ll、並列コンデンサ Cl、 DCブロックコンデンサ C2を含む。後置ローパスフィルタ 18は、信号出力回路 100から出力されるデジタル信号の高周波成分および直流成分を除去する。この後置ローパスフィルタ 1 8によって、信号出力回路 100から出力されるデジタル信号は、アナログ信号に変換される。後置ローパスフィルタ 18から出力されるアナログ再生信号は、スピーカ 34に入力され、スピーカ 34は音声信号を出力する。

[0027] 本実施形態にかかる信号出力回路 100は、有意な信号 Sもしくは非有意な信号 NS をそれぞれ生成する 2つの信号生成回路、すなわち有意信号生成回路 14および非有意信号生成回路 20と、選択回路 30、第 1ドライバ回路 16,第 2ドライバ回路 32および制御回路 28と、を含む。

[0028] ここで、有意な信号 Sとは、音声などの情報を有する信号を意味し、非有意な信号 NSとは、音声信号とは関係なぐ電源投入時または停止時にノイズを低減させるために使用されるソフトスタート用の信号をいう。

[0029] 本発明の動作状態としては、通常の音声が再生される期間（以下、通常期間という )と、電源投入時もしくは停止時の過渡状態にある期間 (以下、電源遷移期間という）が存在し、 2つの状態に応じて回路の動作状態を制御することによりノイズの低減を行っている。

[0030] はじめに、本実施形態に力かる信号出力回路 100の原理について概説する。一般的に高次 Δ∑変調器 12は、ゼロ電位カゝら徐々に電圧を上昇させることができず、電源投入時の立ち上がり波形が急峻となる。すなわち、その出力においては、 PWM信号として、デューティ比が 0%から徐々に大きくなつていく信号を生成することが困難である。したがって、この高次 Δ∑変調器 12の出力信号をそのまま第 1ドライバ回路 16で増幅すると、負荷回路に使用される DCブロックコンデンサ C2に突入電流が流れ込み、ノイズが発生する。

[0031] そこで、この高次 Δ∑変調器 12とは別に、緩やかに波形を立ち上げることのできる 1次 Δ∑変調器 26を設け、これにより非有意 PWM信号 NS を生成し、この非有

PWM

意 PWM信号 NS によって所定の出力電圧まで立ち上げた後に、高次 Δ∑変調器 12に切り替えることでノイズを抑制する。この 1次 Δ∑変調器 26は必ずしも 1次である必要はなぐたとえば、 2次の Δ∑変調器であってもよぐデューティ比がノイズが発生しない程度に十分にゆっくりと大きくなる PWM信号を生成できればよい。ただし、本実施の形態のように、 Δ∑変調器の次数を 1次とした場合には、回路面積を小さくできるという利点がある。

[0032] また、ドライバ回路についても、通常期間に使用するスピーカ駆動用の第 1ドライバ回路 16に加えて、駆動能力を落とした第 2ドライバ回路 32とを設け、電源遷移期間と通常期間とで切り替えて使用することでノイズを抑制している。この第 2ドライバ回路 3 2は、負荷であるスピーカ 34を駆動することが主たる目的ではなぐ DCブロックコンデンサ C2を緩やかに充放電するために設けられて、る。

[0033] 以下、信号の流れおよび各ブロックの構成について、順に説明していく。有意な信号を生成する信号生成回路 14 (以下、有意信号生成回路という）は、音声信号源 10 および高次 Δ∑変調器 12を備える。音声信号源 10より出力される有意信号 Sは、高次 Δ∑変調器 12によって、有意 PWM信号 S に変換される。高次とはたとえば 5

PWM

次、あるいはより低次あるいは、高次であってもよい。高次 Δ∑変調器 12の次数の設計は、要求される音質や回路規模に応じて設定すればょヽ。

[0034] 一方、非有意な信号を生成する非有意信号生成回路 20は、ステップパルス生成回路 22、 1次ローパスフィルタ 24および 1次 Δ∑変調器 26を備える。ステップパルス生成回路 22により生成されるステップ状のパルス SPは、 1次ローパスフィルタ 24を通過して、緩やかに立ち上がり、あるいは立ち下がる非有意信号 NSとなる。 1次 Δ∑変調器 26は、非有意信号 NSを Δ∑変調し、パルス幅変調された非有意 PWM信号 NS

P

として出力する。すなわち、 1次 Δ∑変調器 26は、 1次ローパスフィルタ 24の出力

WM

である非有意信号 NSを、パルス幅変調されたデジタル信号へ変換する変換回路として機能する。非有意 PWM信号 NS のデューティ比は、 0%から徐々に広がりな

PWM

がら変化していく。

[0035] これらの有意、非有意 2系統の 1ビット PWM信号 NS および S は、選択回路

PWM PWM

30に入力される。この選択回路 30は、入力端子 A、 Bおよび制御端子 Sを有しており、 A端子に有意 PWM信号 S 1S B端子に非有意 PWM信号 NS が入力されて

PWM PWM いる。制御端子 Sには、制御回路 28からの制御信号 SELが入力され、その電圧がハィレベルのとき、 A端子の入力が出力され、ローレベルのとき B端子の入力が出力されるものとする。

[0036] 電源遷移期間において、制御回路 28は、制御信号 SELとしてローレベルを出力する。このとき、選択回路 30は入力端子 Bに入力される非有意信号生成回路 20からの非有意 PWM信号 NS を選択して出力する。また、音声を再生する通常期間には

PWM

、制御回路 28は、制御信号 SELとしてノ、ィレベルを出力する。このとき、選択回路 3 0は、 A端子に入力される有意信号生成回路 14からの有意 PWM信号 S を選択

PWM

するように制御される。

[0037] ここで、選択回路 30によって、その出力信号が有意 PWM信号 S から非有意 P

PWM

WM信号 NS へ、もしくは逆に非有意 PWM信号 NS から有意 PWM信号 S

PWM PWM PW

に切り替わる瞬間の両 PWM信号のデューティ比が重要となる。なぜならば、切り替

M

えの瞬間における両 PWM信号のデューティ比が大きく異なれば、非有意信号 NS

PW

によって徐々に立ち上げた出力電圧力切り替えの瞬間に不連続となり、そこで突

M

入電流によるノイズが発生するからである。

[0038] 従って、本実施の形態においては、切り替え時に有意 PWM信号 S

PWMおよび非有意 PWM信号 NS の 2つの PWM信号をシームレスにつなげ、後置ローパスフィル

PWM

タ 18の DCブロックコンデンサ C2に突入電流が流れ込まな!/、ように、ひ!、ては不快なノイズが発生しないように、その切り替えの瞬間において、非有意信号 NS のデュ

PWM

一ティ比を、有意信号 s のデューティ比に等し、か、またはノイズとして知覚され

PWM

な、程度に近くなるように設計しておく。

[0039] 例えば、高次 Δ∑変調器 12の立ち上げ完了時における有意 PWM信号 S のデ

PWM

ユーティ比が 50%である場合、選択回路 30による切り替え動作時に切り替えノイズが発生しないように、非有意 PWM信号 NS の立ち上げ完了時のデューティ比は 50

PWM

%程度となるよう設計するのが好ましい。

[0040] 選択回路 30から選択して出力される 1ビット PWM信号 Vpwmは、並列に接続された第 1ドライバ回路 16および第 2ドライバ回路 32に入力されて、る。この PWM信号 Vpwmは、並列に接続された 2つのドライバ回路によって増幅され、 2つのドライバ回路 16、 32の出力は再び結合されて、後置ローパスフィルタ 18に出力される。

[0041] ここで、第 1ドライバ回路 16は、主として通常期間に有意 PWM信号 S を増幅す

PWM

るためのものであり、ィネーブル端子を備え、電源遷移期間においてはオフするように制御回路 28により制御されている。

[0042] 第 2ドライバ回路 32は、主として電源遷移期間に、非有意 PWM信号 NS を増幅

PWM

するために用いられるものである。したがって、その負荷駆動能力は、後置ローパスフィルタ 18の DCブロックコンデンサ C2の充放電が行えれば十分であり、第 1ドライバ回路 16の駆動能力に対して低めに設計されている。本実施形態において、第 2ドラィバ回路 32は、その出力に抵抗 Rを備え、負荷駆動能力が低く設定されている。

[0043] このように第 2ドライバ回路 32の負荷駆動能力を落とすことによって、非有意信号から有意信号への切り替えノイズが抑えられる。さらに、第 2ドライバ回路 32がスピーカ 34を駆動する能力は、第 1ドライバ回路 16がスピーカ 34を駆動する能力に比べ無視できるほど小さいため、有意信号が出力される通常期間においては、必ずしも第 2ドライバ回路 32をオフする必要がなくなり、設計の自由度が高くなる。

[0044] ドライバ回路 16、 32によって増幅され、合成された 1ビット PWM信号は、後置ローパスフィルタ 18により帯域制限される。この結果、アナログ再生信号として負荷であるスピーカ 34に入力され、ユーザはスピーカ 34からの出力を音声として知覚する。

[0045] 以上が、本発明の実施形態に力かる回路の構成である。次に、以上の構成による信号出力回路 100の動作について、各素子の動作状態、出力波形、切り替えタイミングを示す図 2をもとに、時系列的に説明する。

[0046] 図 2にお、て、時刻 TOは電源が投入された時刻を表す。ここでヽぅ電源の投入とは、ユーザによって電源スィッチがオンされることをいい、図 1には示されない電源オンオフ指示信号が立ち上がる。

[0047] この電源オンオフ指示信号の立ち上がりを受けて、時刻 T1に、制御回路 28は第 2 ドライバ回路 32のィネーブル信号 EN2 (以下第 2ィネーブル信号と!/、う）をハイレべルとして、第 2ドライバ回路 32をオンにする。このとき、第 1ドライバ回路 16のイネーブル信号 EN1 (以下第 1ィネーブル信号という）はローレベルであり、オフしている。

[0048] その後、時刻 T2にステップ波形 SPが立ち上がり、 1次ローパスフィルタ 24を通過した非有意信号 NSが緩やかに立ち上がる。この非有意信号 NSは、 1次 Δ∑変調器 2 6によって 1ビットの PWM信号に変調され、デューティ比 0%力徐々にパルス幅が広がっていく非有意 PWM信号 NS として出力される。このとき選択信号 SELは口

PWM

一レベルに設定されており、選択回路 30は、非有意 PWM信号 NS を出力するよ

PWM

うに制御されている。この間に、有意信号生成回路 14の高次 Δ∑変調器 12も立ち上げられているが、選択回路 30により選択されていないため、出力されない。

[0049] 非有意 PWM信号 NS のデューティ比が所定の値まで大きくなり、高次 Δ∑変

PWM

調器 12の出力が安定するのを待って、時刻 T3に、制御回路 28は、選択信号 SELをハイレベルに切り替える。これにより、選択回路 30の出力は、有意 PWM信号 S に

PWM

切り替えられる。この時刻 T3における非有意 PWM信号 NS と有意 PWM信号 S

PWM P

のデューティ比が近ければ、ノイズの発生を抑えることができる。

WM

[0050] さらに、このとき、第 1ドライバ回路 16はオフしており、第 2ドライバ回路 32のみがォンしているため、仮にデューティ比に不一致があつたとしても、第 2ドライバ回路 32の出力に設けられた抵抗 Rによって DCブロックコンデンサ C2の充放電能力は制限されているため、切り替え時のノイズ音はスピーカ 34から聴こえづらくなつている。

[0051] その後、時刻 T4に、制御回路 28は、第 1ィネーブル信号 EN1をハイレベルとして、第 1ドライバ回路 16をオンすることで、電源遷移期間が終了する。図 2中、 Taで示される時刻 TOカゝら時刻 T4までの期間が電源遷移期間に相当し、その後、通常期間 T bへと移行し、音声信号源 10より出力される有意信号 Sが、高次 Δ∑変調器 12によつて有意 PWM信号 S に変調され、第 1ドライバ回路 16により増幅され、後置ロー

PWM

パスフィルタ 18を通過し、再生アナログ信号としてスピーカ 34へ供給され、音声として再生される。

[0052] 電源停止時における電源遷移期間 Tcにお!/、ては、上述の電源投入時のプロセスが逆に進行されていく。すなわち、時刻 T5においてユーザが電源停止を行うと同時に、電源オンオフ指示信号がローレベルに落ちる。これを受けて、時刻 T6に制御回路 28は、第 1ィネーブル信号 EN1をローレベルとし、第 1ドライバ回路 16をオフする。その後、時刻 T7に、制御回路 28は、選択信号 SELをローレベルとし、選択回路 30 は、有意 PWM信号 S から非有意 PWM信号 NS へとその出力を切り替える。 [0053] 時刻 T7にステップパルス信号 SPがローレベルになると、 1次ローパスフィルタ 24から出力される非有意信号 NSは時定数に従って低下していく。その結果、 1次 Δ∑変調器 26から出力される非有意 PWM信号 NS のデューティ比は、 50%程度から

PWM

徐々に小さくなつていく波形となる。この間は第 2ドライバ回路 32のみがオンされており、ノイズが耳につくことなく出力波形は小さくなつていく。その後、時刻 T8において 1 次 Δ∑変調器 26および高次 Δ∑変調器が立ち下げられ、時刻 T9には第 2ドライバ回路 32がオフされて、電源停止のプロセスが終了することとなる。

[0054] 以上、本発明を実施の形態をもとに説明した。本実施の形態によれば、電源投入もしくは停止時のスピーカから再生されるノイズを低減することができる。カロえて、スイツチ用のトランジスタ等の外付け部品が不要となり、信号出力回路 100は、すべて LSI 内部の素子で構成することができるため、チップ面積および基板面積を削減することができ、セットの小型化を実現することができる。

[0055] この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

[0056] たとえば、本実施例においては、第 2ドライバ回路 32は通常期間中 Tbにおいて常時オンの状態で説明した力第 2ィネーブル信号 EN2によって、通常期間 Tbと電源遷移期間 Ta, Tcかに応じて適宜オン、オフを制御することが有効な場合もある。通常期間 Tbにおいて第 2ドライバ回路 32がオフされれば、消費電力を抑えられるといつた利点がある。

[0057] また、図 1中、第 2ドライバ回路 32の駆動能力を落とすために、その出力に抵抗 Rを設けた例を示して、るが、これはドライバに使用する D級アンプのトランジスタサイズなどを調節することによつても同様の効果を得ることができる。

[0058] 実施の形態に係るオーディオ信号出力装置 200が搭載される電子機器としては、実施の形態で説明した CDプレイヤや MDプレイヤの他、携帯電話端末、 PDA (Per sonal Digital Assistance)、デジタルスチルカメラ、デジタルビデオカメラなど、ォ一ディォ信号の出力手段を備える装置に広く用いることができる。

産業上の利用可能性 [0059] 本発明は、デジタルオーディオ機器などの分野で利用することができる。

Claims

請求の範囲

[1] 通常期間か電源遷移期間かに応じて、本来出力すべき有意な信号と、電源遷移期間に出力すべき非有意な信号の一方を選択する選択回路と、

選択回路の出力を並列に受ける通常期間のための第 1ドライバ回路および電源遷移期間のための第 2ドライバ回路と、

前記非有意な信号を電源の遷移に対応するデジタル信号として生成する信号生成回路と、

を備え、前記第 1ドライバ回路と前記第 2ドライバ回路の出力を結合して出力することを特徴とする信号出力回路。

[2] 請求項 1に記載の信号出力回路において、前記信号生成回路は、

電源の遷移を指示するデジタル信号の変化を滑らかにするフィルタ回路と、前記フィルタ回路の出力をデジタル信号へ変換する変換回路と、

を備えることを特徴する信号出力回路。

[3] 請求項 2に記載の信号出力回路において、

前記変換回路は、 1次の Δ∑変調器であることを特徴とする信号出力回路。

[4] 請求項 1に記載の信号出力回路において、前記第 2ドライバ回路の駆動能力を、前記第 1ドライバ回路の駆動能力より低く設計したことを特徴する信号出力回路。

[5] 請求項 4に記載の信号出力回路において、前記第 2ドライバ回路は、出力に直列に設けられた抵抗素子を含み、当該抵抗素子の出力を、前記第 1ドライバ回路の出力と結合して出力することを特徴する信号出力回路。

[6] 請求項 1から 5の、ずれかに記載の信号出力回路にお!、て、

少なくとも前記選択回路における選択動作および前記第 1ドライバ回路のオンオフを制御する制御回路をさらに備え、

この制御回路は、電源オン時には、最初に前記選択回路に前記非有意な信号を選択させ、かつ前記第 1ドライバ回路をオフ状態におき、つぎに前記非有意な信号が所定の状態まで変化した後、前記第 1ドライバ回路をオンするとともに前記選択回路に前記有意な信号を選択させることを特徴とする信号出力回路。

[7] 請求項 1から 5の、ずれかに記載の信号出力回路にお!、て、少なくとも前記選択回路における選択動作および前記第 1ドライバ回路のオンオフを制御する制御回路をさらに備え、

この制御回路は、電源オフ時には、まず前記選択回路で前記有意な信号が選択されている状態で前記第 1ドライバ回路をオフし、しかる後、前記選択回路に前記非有意な信号を選択させることを特徴とする信号出力回路。

[8] 請求項 1から 5の、ずれかに記載の信号出力回路にお!、て、

1つの半導体基板に一体集積化されたことを特徴とする信号出力回路。

[9] 請求項 1から 5のいずれかに記載の信号出力回路と、

前記信号出力回路の出力信号の高周波成分を除去するフィルタと、

前記フィルタの出力信号により駆動されるスピーカと、

を備えることを特徴とするオーディオ信号出力装置。

[10] 請求項 9に記載のオーディオ信号出力装置を備えることを特徴とする電子機器。