JP4897873B2 - デジタル信号コンバータ - Google Patents

Description

本発明の一態様は、デジタル入力信号をパルス幅変調信号に変換するデジタル信号コンバータに関する。ここで、パルス幅変調信号は変動幅パルスを含むバイナリ信号である。デジタル入力信号は、例えば、オーディオ情報を表すパルス符号変調信号とすることができる。デジタル信号コンバータは、例えば集積回路の形態で実装することが可能である。本発明のその他の態様は、スイッチングアンプ、デジタルオーディオシステム、デジタル入力をパルス幅変調信号に変換する方法、及びプログラマブルプロセッサ用のコンピュータプログラムに関する。

例えば、デジタル信号コンバータは、出力段を備えるスイッチングアンプの一部を形成することができる。出力段は出力信号を供給し、これはパルス幅変調信号を増幅したものとなる。例えば、出力段は２つの出力トランジスタを備えることができる。その一方は、スイッチングアンプの出力ノードと、供給電圧が与えられる供給電圧ノードと、の間に連結される。もう一方は、出力ノードとシグナルグランド端子の間に連結される。パルス幅変調信号が高い値であるか低い値であるかに依存して、一方の出力トランジスタは開放スイッチを構成し、逆に他方の出力トランジスタは閉成スイッチを構成する、またその逆も同様である。スイッチングアンプはしばしばＤ級アンプと称される。このようなアンプは、電力効率が良くかつ歪みが少ない。

デジタル信号コンバータが与えるパルス幅変調信号は直流成分を含み、これは通常、パルス幅変調信号が有することができる最大値と最小値との間の中心値である。従って、また、スイッチングアンプが供給する出力信号も直流成分を含み、これは供給電圧のおよそ半分である。いわゆるシングルエンド型アンプの構成は、出力信号が供給されることになる負荷回路に、直流成分が達するのを防ぐために直流（ＤＣ）ブロッキングキャパシタンスを必要とする。オーディオへの応用において、負荷回路は、例えばスピーカまたはヘッドホンである。

スイッチングアンプがオン又はオフに切り換えられるとき、過渡電流ノイズが生じることがある。これはデジタル信号コンバータが供給するパルス幅変調信号の直流成分に関係する。スイッチングアンプがオン又はオフに切り換えられるとき、直流成分はＤＣブロッキングキャパシタンスに充電及び放電をそれぞれ引き起こす。この充放電が過渡電流ノイズを引き起こすことがある。オーディオへの応用では、この過渡電流ノイズは、例えば可聴の破裂音またはクリック音の形態になる可能性がある。

滑らかな方法でＤＣブロッキングキャパシタンスを充放電することによって、過渡電流ノイズを抑圧することが可能である。ＤＣブロッキングキャパシタンスで滑らかに充放電する様々な方法があり、その１つは以下の通りである。直流補正信号をデジタル信号コンバータに適用し、パルス幅変調信号がＤＣブロッキングキャパシタンスを（充放電のどちらに対しても）滑らかに充放電するパルス列を含むようにする。この直流補正信号は、例えばいわゆる傾斜台の形とすることができる。これは、シグナルグランドに一致した始点または終点を有する。

しかしながら、ＤＣブロッキングキャパシタンスがデジタル信号コンバータに適用される直流補正信号によって充放電されるとき、安定性の問題が起こることがある。デジタル信号コンバータは、典型的にはいわゆるノイズシェイパを備える。これは、デジタル入力信号に付随した所望のスペクトル領域から相対的に離れたスペクトル領域に、云わばノイズを押し出す。最大値または最小値のデジタル信号を受信したときに、ノイズシェイパは典型的には不安定となる。例えば、最小値はシングルエンド型の実装におけるシグナルグランドに対応している可能性がある。これにより、始点または終点としてシグナルグランドを有する直流補正信号は、ノイズシェイパを不安定にしうる。ノイズシェイパは騒音の多い出力信号を生成し、これがスイッチングアンプの出力信号に現れうる。

米国特許第６５３８５９０号は、スイッチモードアンプシステムにおける過渡電流ノイズを抑制するためのシステムについて記載している。このシステムにおいて、スイッチモードアンプは、増幅スイッチを構成する相補対の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備える。さらに追加のＭＯＳＦＥＴの対が用意される。これらのＭＯＳＦＥＴの共通ノードは抵抗を介して出力ノードへ接続される。追加のＭＯＳＦＥＴの対は出力ノードの傾斜波を駆動するために構成されている。

本発明の目的は、コスト効率的な方法で過渡電流ノイズを防ぐことにある。独立請求項は本発明の様々な態様を規定する。従属請求項は、本発明を有利に実施するための付加的な特徴を規定する。

本発明は以下の点を考慮に入れる。ノイズシェイパは非線形の閉ループ応答であるフィードバックシステムである。したがって、ノイズシェイパは変換特性を有し、受け取る入力信号の特性に依存する安定性のマージンを有する。ノイズシェイパは、例えばデジタルオーディオ信号のような特別なタイプの入力信号に対して、ノイズと歪みとに関して満足できる変換特性を提供できる。このノイズシェイパは、例えば直流補正信号のような異なるタイプの入力信号に対しては、実際のところ不安定となりうる。しかしながら、この他のタイプの入力信号に対して安定性マージンが十分となるように、ノイズシェイパを修正することは可能である。一方で、このように修正されたノイズシェイパは、はじめに述べたタイプの入力信号に対して、もはや十分な変換特性を与えない。

本発明によれば、デジタル入力信号をパルス幅変調信号に変換するデジタル信号コンバータは以下の特徴を有する。デジタル信号コンバータは移行モードと信号モードで作動できる。移行モードでは、反過渡電流ノイズシェイピング手段を直流補正信号に適用することによって、デジタルコンバータはパルス幅変調信号を提供する。信号モードでは、信号ノイズシェイピング手段をデジタル入力信号に適用することによって、デジタル信号コンバータはパルス幅変調信号を提供する。

従って、本発明は、ノイズと歪みの観点でデジタル入力信号に対する信号ノイズシェイプ手段を最適化する一方で、直流補正信号に関して安定性の反過渡電流ノイズシェイピング手段を最適化する。別々のノイズシェイピングフィルタで前述の２つのノイズシェイプ手段を提供してもよい。あるいはまた、単一の可変構成のノイズシェイピングフィルタは反過渡電流ノイズシェイピング手段と同時に信号ノイズシェイプ手段を提供してもよい。どちらの場合でも、例えば集積回路の中で、信号ノイズシェイプ手段を適度なコストで実装できる。別々のノイズシェイピングフィルタは比較的小さい集積回路領域に実装可能である。対照的に、前述の米国特許で記載されたシステムは、追加のＭＯＳＦＥＴと抵抗器を必要とし、一般により高価となるだろう。これらの理由により、本発明は過渡電流ノイズのコスト効率的な抑制を可能にする。

さらに、前述の米国特許に記載されているシステムと比べて、本発明はより良い過渡電流ノイズの抑制を可能にする。このシステムは、追加のＭＯＳＦＥＴの共通ノードと出力ノードとの間で連結される抵抗を、過渡電流ノイズの削減の拠り所にしている。このシステムは、実際に過渡電流ノイズを抑制できるが、過渡電流ノイズの発生を効果的に防ぐことができない。対照的に、本発明のデジタル信号コンバータは、少しの過渡電流ノイズも無く、ＤＣブロッキングキャパシタンスをスムーズに充放電することができる一連のパルスを提供できる。これは本発明が過渡電流ノイズを防ぐからであり、そうでなければ、ノイズシェイパの不安定性のために過渡電流ノイズが発生してしまう。これらの理由で、本発明では比較的良い過渡電流ノイズの抑制が可能である。

本発明の実装は以下の付加的な機能の１つ以上を含むことが有利である。それらはコスト効率的な方法でそれぞれが防止過渡電流ノイズに寄与する。種々の付加的な機能は異なったパラグラフとして提示され、これらは異なる従属請求項に対応する。

信号ノイズシェイピング手段は信号変換パスの一部を形成することが望ましく、信号変換パスは切替手段とデューティサイクル可変の平方波発振器を備えることが望ましい。切換手段は、信号モードでは信号ノイズシェイピング手段から平方波発振器へと出力サンプルを受渡し、移行モードにでは反過渡電流ノイズシェイプ手段から出力サンプルを受渡す。

デジタル信号コンバータは、起動カーブの形で直流補正信号を供給する遷移カーブジェネレータを備えることが望ましく、これによりパルス幅変調信号が次第に増加する幅をもつ正パルス列を含むようになる。

デジタル信号コンバータは、停止カーブの形に直流補正信号を供給する遷移カーブジェネレータを備えることが望ましく、これにより徐々に減少している幅の一連の正パルスをパルス幅変調信号に備えさせる。

直流補正信号は、始点と終点とで１次導関数がほぼゼロであるカーブ形状であることが望ましい。

遷移カーブジェネレータは、それぞれのサンプル間を補完したサンプルを提供する補完回路を備えることが望ましい。それぞれのサンプルはメモリーから読み出される。

デジタル信号コンバータはノイズシェイピングフィルタを備えることが望ましく、それは反過渡電流ノイズシェイピング手段を提供する。このノイズシェイピングフィルタはそれぞれのクリッピング値の様々なクリッピング積分器を含む。クリッピング積分器は出力サンプルを提供し、出力サンプルのそれぞれの振幅がクリッピング積分器のクリッピング値に切り取られる。

クリッピング積分器のクリッピング値は、少なくとも、他のクリッピング積分器のクリッピング値より、少なくとも振幅の低い順であることが望ましい。

図面の参照と詳細な説明によって、上記に要約された本発明と付加的な特徴が説明される。

図１はデジタルオーディオアンプＡＭＰを含んでいるデジタルオーディオシステムＤＡＳを示す。デジタルオーディオアンプＡＭＰは、デジタル信号コンバータＣＮＶと、出力ドライバＤＲＶと、２つの出力トランジスタＭ１，Ｍ２とを備えている。２つの出力トランジスタＭ１，Ｍ２は、供給電位ノードとシグナルグランドノードの間に接続されている。２つの出力トランジスタＭ１，Ｍ２は、例えば、電界効果型であり保護ダイオードであるとしてもよい。接続ネットワークＣＰＬは、２つのトランジスタＭ１，Ｍ２を、例えばラウドスピーカーやヘッドホンのような電気音響変換機ＬＳに接続している。接続ネットワークＣＰＬは、ＤＣブロッキングキャパシタンスＣＤＣを備える。電気音響変換機ＬＳは、ＤＣブロッキングキャパシタンスＣＤＣとシグナルグランドノードとの間に接続されている。

デジタルオーディオシステムＤＡＳは、さらにオーディオデータプロデューサＡＤＰと、（水晶素子ＸＴＬと接続された）コントローラＣＴＲＬと、リモートコントロールデバイスＲＣＤと、を備えることができる。オーディオデータプロデューサＡＤＰは、例えばコンパクトディスク（ＣＤ）プレーヤ、半導体メモリ、またはネットワーク通信インタフェースを備えることができる。コントローラＣＴＲＬは、適切にプログラム可能なプロセッサの形態をとり得る。デジタルオーディオアンプＡＭＰは１つの集積回路として実装されてもよく、この集積回路にコントローラＣＴＲＬを含めてもよい。

デジタルオーディオシステムＤＡＳは基本的に以下のように作動する。オーディオデータプロデューサＡＤＰは、例えばＣＤ等から読み取られたオーディオ情報を表現するパルス符号変調信号ＰＣＭを供給する。パルス符号変調信号ＰＣＭは、（所定のサンプルレートの）デジタルサンプルのストリームである。デジタルサンプルは、オーディオ信号の振幅を（所定のビット数で構成された）２進値で表現する。例えば、ＣＤからのデジタルサンプルは通常は１６ｂｉｔである。ＣＤからのデジタルサンプルのストリームは、典型的には、４４．１ｋＨｚのサンプルレートＦｓであり、これは１秒間に４４１００個のサンプルがあることを意味する。このサンプルレートＦｓは、ＣＤのサンプルレートと称する。水晶素子ＸＴＬは、サンプルレートＦｓをＮ倍した基準周波数を供給する（ただし、Ｎは自然数である）。

デジタル信号コンバータＣＮＶは、（オーディオデータプロデューサーＡＤＰから供給された）パルス符号変調信号ＰＣＭをパルス幅変調信号ＰＷＭに変換する。パルス幅変調信号ＰＷＭは、任意の瞬間において、最低値または最高値のどちらかをとる２進信号である。最低値から最高値への変化およびその逆が（可変幅の）パルスを規定する。最低値から最高値への変化（とそれに続く最高値から最低値へのもう１つの変化）が正パルスを規定する。逆に、最高値から最低値への変化（とそれに続く最低値から最高値へのもう１つの変化）が負パルスを規定する。

パルス幅変調信号ＰＷＭ中の正パルスと負パルスとのそれぞれのパルス幅はオーディオ信号の振幅を表現している。例えば、ある時間の期間で正パルスが負パルスに比べて著しく狭いことを仮定する。これはすなわち、パルス幅変調信号ＰＷＭが０％のデューティサイクルであるということもできる。この場合、パルス幅変調信号ＰＷＭは負のピークの振幅を表す。逆に、ある時間の期間で負パルスが正パルスに比べて著しく狭いことを仮定し、パルス幅変調信号ＰＷＭが１００％のデューティサイクルとする。この場合、パルス幅変調信号ＰＷＭは正のピークの振幅を表す。また、正パルスと負パルスは同じ幅を持つことがある。それは、デューティサイクルが５０％であることを意味する。この場合、パルス幅変調信号ＰＷＭは零振幅を表す。一般に、オーディオ信号の平均振幅は零である。それ故に、パルス幅変調信号ＰＷＭの平均デューティサイクルは５０％である。

正と負のパルスは、最大のオーディオ周波数（一般に２０ｋＨｚ）よりも本質的に高い平均レートで交互に現れる。例えば、パルス符号変調信号ＰＣＭのサンプルレートＦｓを８倍した平均レートで、正と負のパルスが交互に現れる。例えば、パルス符号変調信号ＰＣＭがＣＤサンプルレートを持つならば、パルス符号変調信号ＰＣＭは３５２．８ｋＨｚの周波数を有する。

出力ドライバＤＲＶは、パルス幅変調信号に基づいて２つの出力トランジスタＭ１，Ｍ２を制御する。２つの出力トランジスタＭ１，Ｍ２はスイッチとして機能し、それは開状態と閉状態との何れかをとる。パルス幅変調信号ＰＷＭが高レベルのとき、トランジスタＭ１は閉状態であり、トランジスタＭ２は開状態である。この場合、接続ネットワークＣＰＬは、供給電位ノードから供給電位（＋）を受け取る。逆に、パルス幅変調信号ＰＷＭが低レベルのとき、トランジスタＭ２は開状態であり、トランジスタＭ１は閉状態である。この場合、接続ネットワークＣＰＬは、シグナルグランド電位ノードからシグナルグランド電位を受け取る。

したがって、接続ネットワークＣＰＬは２進的出力信号ＳＯを受け取る。この信号は、供給電位またはシグナルグランド電位の何れかをとる。この２進的出力信号ＳＯはパルス幅変調信号ＰＷＭの高出力表現になる。この２進的出力信号ＳＯは直流成分を含み、これは供給電位の半分に実質的に等しい。以下では、この直流成分のことを静止直流出力電位という名前で参照する。この静止直流出力電位は、パルス幅変調信号ＰＷＭの平均デューティサイクル（５０％）に対応する。

接続ネットワークＣＰＬは、２進的出力信号ＳＯに存在する高周波成分を透過する。そうすることによって、接続ネットワークＣＰＬは効果的に２進的出力信号ＳＯをアナログオーディオ出力信号に変換する。そしてアナログオーディオ出力信号は、電気音響変換機ＬＳを駆動する。ＤＣブロッキングキャパシタンスＣＤＣは、静止直流出力電位が電気音響変換機ＬＳに到達することを防ぐ。電気音響変換機ＬＳは、２進的出力信号に存在するオーディオ周波数の交代的直流成分のみを受信する。オーディオ周波数の直流成分は、シグナルグランド電位の上に重ね合わされている。従って、ＤＣブロッキングキャパシタンスの両端に静止直流出力電位が現れる。

ユーザは、例えばリモートコントロールデバイスＲＣＤなどの手段によって、デジタルオーディオアンプＡＭＰをスタンバイモードからアクティブモードへ切り換えることも、またその逆も可能である。そのために、ユーザは、リモートコントロールデバイスＲＣＤ上のパワーボタンを押し下げることができ、これがコントローラＣＴＲＬに信号として伝えられる。その応答として、コントローラＣＴＲＬは、出力ドライバＣＲＶと２つの出力トランジスタＭ１，Ｍ２とを起動または停止する。コントローラＣＴＲＬは、例えば、前述の主体に供給電位を使用することによって、または、供給電位を取り除くことによって、それぞれ出力アンプを起動または停止することができる。

ユーザが、デジタルオーディオアンプＡＭＰを、スタンバイモードからアクティブモードへ切り換えたと仮定する。スタンバイモードでは、ＤＣブロッキングキャパシタンスの端子間にほとんど電位はない。十分に長時間デジタルオーディオアンプＡＭＰがアクティブモードで作動した時点で、上記に説明したように、ＤＣブロッキングキャパシタンスの端子間に静止直流出力電位が現れる。その結果、デジタルオーディオアンプＡＭＰは、スタンバイモードからアクティブモードへ切り換えてすぐに、ＤＣブロッキングキャパシタンスを充電しなければいけない。

ＤＣブロッキングキャパシタンスＣＤＣの充電は、可聴の破裂音やクリック音の形の過渡電流ノイズを発生する可能性がある。このノイズは電気音響変換機ＬＳによって発生される。可聴の破裂音やクリック音は、デジタルオーディオアンプＡＭＰをアクティブモードからスタンバイモードへ切り換えるときにも発生するかもしれない。この場合、デジタルオーディオアンプＡＭＰは、ＤＣッキングキャパシタンスＣＤＣを横断する電位を静止直流出力電位から零電位にするように、ＤＣブロッキングキャパシタンスＣＤＣを放電しなければいけない。

デジタル信号コンバータＣＮＶは、スタンバイモードからアクティブモードへの切り換え又はその逆の時に、聞き取れる破裂音やクリック音や他の過渡電流ノイズを防ぐように特別に設計されている。デジタル信号コンバータＣＮＶは、以下の３つの異なるモードで制御できる。即ち、オーディオモード（上記で説明されたもの）、スタートアップモード、及びシャットダウンモードである。コントローラＣＴＲＬはモード信号を供給し、デジタル信号コンバータＣＮＶが作動するモードを決定する。コントローラＣＴＲＬは、スタンバイモードからアクティブモードへの切り換えに追随して、デジタル信号コンバータＣＮＶがスタートアップモードで作動するようにする。その後、コントローラＣＴＲＬは、デジタル信号コンバータＣＮＶをオーディオモードで作動させる（その間に特別な出来事が起こらないとするなら）。コントローラＣＴＲＬは、アクティブモードからスタンバイモードへの切り換えに続いて、デジタル信号コンバータＣＮＶを、所定時間の間、シャットダウンモードで作動させる。

スタートアップモードでは、デジタル信号コンバータＣＮＶは特別なパルス列を生成する。これはパルス幅変調信号ＰＷＭの一部を形成する。このパルス列は、デジタルオーディオアンプＡＭＰにＤＣブロッキングキャパシタンスをスムーズに充電させる。よって以下では、このパルスのことを充電パルス列という名前で参照する。充電パルス列は相対的に狭い正パルスで始まる。これは、充電パルス列の最初の部分は、パルス幅変調信号ＰＷＭのデューティサイクルがほぼ０％であることを意味する。充電パルス列は、ほぼ等しい幅の正パルスと負パルスとで終了する。これは、充電パルス列が最後の部分で、デューティサイクルがほぼ５０％であることを意味する。

シャットダウンモードでは、デジタル信号コンバータＣＮＶは放電パルス列を生成する。これは、デジタルオーディオアンプＡＭＰがＤＣブロッキングキャパシタンスをスムーズに放電することを引き起こす。放電パルス列は充電パルス列の反対版である。つまり、放電パルス列は、ほぼ等しい幅の正パルスと負パルスとで始まる。最初の部分は、デューティサイクルが５０％である。放電パルス列は、相対的に狭い正のパルスで終了する。最後の部分のデューティサイクルはほとんど０％である。

重要なことに、デジタル信号コンバータＣＮＶは、相対的に狭い正のパルスを安定して供給することが可能である。すなわち、デジタル信号コンバータＣＮＶは、デューティサイクルがほとんど０％であるという事実にも拘らず、充電パルス列の最初の部分と放電パルス列の最後の部分で安定作動をする。安定作動は、例えばラッシングノイズのようなデューティサイクルがほとんど０％であるときに起こりうる過渡電流ノイズを防ぐ。

図２は、機能的ダイアグラムによってデジタル信号コンバータＣＮＶを説明する。上部は、デジタルオーディオ信号の変換パスを説明し、以下の手段、即ち、アップサンプリング手段ＵＳ１と、プレ補正手段ＰＣＲと、ノイズシェイピング手段ＮＳＨ１と、切替手段ＳＷと、デューティサイクル可変の平方波発振手段ＳＱＷとを備える。デューティサイクル可変の平方波発振手段ＳＱＷは以下の下位手段、即ち、アップサンプリング手段ＵＳ２と、のこぎり波発振手段ＳＷＴＧと、加算手段ＡＤＤと、１ビット量子化手段ＱＯＢとを備える。

図２の下部は、反過渡電流ノイズパスを説明し、以下の手段、即ち、Ｓ字カーブ生成手段ＳＣＧと、ノイズシェイピング手段ＮＳＨ２とを備える。Ｓ字カーブ生成手段ＳＣＧは以下の下位手段、即ち、テーブル検索手段ＴＢＬと、補間手段ＩＰＬとを備える。

ノイズシェイピング手段ＮＳＨ１，ＮＳＨ２は、それぞれ以下の下位手段、即ち、減算手段ＳＵＢと、ノイズシェイピングフィルタＦＩＬと、マルチビット量子化手段ＱＭＢとを備える。デジタルオーディオ信号の変換パス中のノイズシェイピング手段ＮＳＨ１を、以下ではオーディオノイズシェイピング手段として参照する。反過渡電流ノイズパス中のノイズシェイピング手段ＮＳＨ２を、以下では反過渡電流ノイズシェイピング手段ＮＳＨ２として参照する。

上述の手段および下位手段のそれぞれは、ハードウェアの手段によっても、ソフトウェアの手段によっても、あるいはハードウェアとソフトウェアとの組み合わせの手段によっても実装することが可能である。例えば、ある実装では、それぞれの手段に対して専用の回路を備えることが考えられる。別の実装では、１つの回路が様々な手段を提供することが考えられる。さらに異なる実装では、例えばサブルーチンの形態のソフトウェアモジュールによって１つ以上の手段が提供されることが考えられる。複合型（ハードウェアとソフトウェアとを伴う）の実装も可能である。

先述のように、コントローラＣＴＲＬは、モード制御信号ＭＤを供給することができる。これはデジタル信号コンバータＣＮＶが、オーディオモード、スタートアップモード、及びシャットダウンモードのいずれで作動するのかを規定する。スタートアップモード及びシャットダウンモードでは、切替手段ＳＷが図２に示される状態をとる。この状態では、切替手段ＳＷは、デジタルオーディオ信号の変換パスを事実上遮断する。一方で、この状態では、反過渡電流ノイズパスからデューティサイクル可変の平方波発振手段へと入力信号を伝えることを、切替手段ＳＷが可能にする。以下ではさらに詳細にこれについて記載する。

オーディオモードでは、デジタルオーディオ信号の変換パスは、先述のようにパルス符号変調信号ＰＣＭをパルス幅変調信号ＰＷＭに変換する。より正確には、アップサンプリング手段ＵＳ１は、パルス幅変調信号ＰＷＭのアップサンプルしたバージョンを供給する。このアップサンプルしたバージョンは、パルス符号変調信号ＰＣＭのサンプルレートＦｓの８倍のサンプルレートである。プレ補正手段ＰＣＲ（パルス符号変調信号ＰＣＭのアップサンプルされたバージョンに適用される）は、さらなる処理が取り込むかも知れない如何なる歪みをも補正する。プレ補正手段ＰＣＲは、オーディオノイズシェイピング手段ＮＳＨ１のための入力信号を供給する。それに応じて、オーディオノイズシェイピング手段ＮＳＨ１は、ノイズシェイプされた７ビットのデジタルオーディオ信号を供給する。オーディオノイズシェイピング手段ＮＳＨ１中のマルチビット量子化手段ＱＭＢ１は、（パルス符号変調信号ＰＣＭが持っている）１６ビットの解像度を７ビットの解像度に減少させる。

オーディオモードにおいて、切替手段ＳＷは、ノイズシェイプされたデジタルオーディオ信号をデューティサイクル可変の平方波発振手段ＳＱＷへ通過させる。その後の手段において、アップサンプリング手段ＵＳ２は、ノイズシェイプされたデジタルオーディオ信号のアップサンプルされたバージョンを供給する。これはパルス符号変調信号ＰＣＭのサンプルレートＦｓを１０２４倍したサンプルレートになる。のこぎり波発振手段ＳＷＴＧは、デジタルのこぎり波信号を供給する。このデジタルのこぎり波信号の基準周波数ＦＳＷＴはパルス符号変調信号ＰＣＭのサンプルレートＦｓの８倍である。加算手段ＡＤＤはノイズシェイプされたデジタルオーディオ信号のアップサンプルされたバージョンとデジタルのこぎり波信号とを加算する。これは、１ビット量子化手段ＱＯＢを適用する、動的に振幅偏移されたのこぎり波を生成する。１ビット量子化手段ＱＯＢは、それぞれの動的に振幅偏移されたのこぎり波のサンプル値をデジタル閾値と比較する。パルス幅変調信号ＰＷＭは、サンプル値がデジタル閾値よりも低いときに最低値をとる。逆に、パルス幅変調信号ＰＷＭは、サンプル値がデジタル閾値よりも高いときに最高値をとる。

スタートアップモードにおいて、Ｓ字カーブ生成手段ＳＣＧはスタートアップのＳ字カーブＳＣを生成し、反過渡電流ノイズシェイプ手段ＮＳＨ２がこれを受け取る。より詳細には、テーブル検索手段ＴＢＬは一連のサンプルを供給し、それをメモリ内に格納する。テーブル検索手段ＴＢＬは、モード制御信号ＭＤがスタートアップモードを適用することを示したときに、メモリから特別な順番でそれぞれのサンプルの読み込みを開始する。補間手段ＩＰＬは、メモリから読み取られた２つのサンプルの間を補完したサンプルを生成する。従って、スタートアップのＳ字カーブＳＣは、さほど多くのメモリ空間を必要としないで精度の高いものとなり得る。

図３はスタートアップのＳ字カーブＳＣを説明する。図３は、サンプル数を表す水平軸と正規化した振幅を表す垂直軸とで構成されたグラフである。正規化された振幅が−１であることは、負のピーク振幅に対応し、デューティサイクルが０％である。正規化された振幅が０であることは、零振幅に対応し、デューティサイクルが５０％である。スタートアップのＳ字カーブＳＣは一連のサンプルであり、スタートアップモードが適用される時間の間に生成する。スタートアップモードは、例えば０．５秒間持続する。この時間の間、スタートアップのＳ字カーブＳＣは、デジタルオーディオアンプＡＭＰがＤＣブロッキングキャパシタンスＣＤＣを、如何なる実質的な過渡電流ノイズも発生させずに、滑らかに充電させる。以下に述べる特性がこれに寄与する。即ち、スタートアップのＳ字カーブは、最初の部分と最後の部分で１次導関数がほぼゼロとなっている。

シャットダウンモードにおいて、Ｓ字カーブ生成手段は、図３に図示されたスタートアップのＳ字カーブの鏡像である、シャットダウンのＳ字カーブを生成する。そのためには、テーブル検索手段ＴＢＬは、それぞれのサンプルをメモリの中から、スタートアップモードが適用される順序とは反対の順番で読み出す。シャットダウンのＳ字カーブは、デジタルオーディオアンプＡＭＰがＤＣブロッキングキャパシタンスＣＤＣを、如何なる実質的な過渡電流ノイズも発生させずに、滑らかに放電させる。

反過渡電流ノイズシェイピング手段ＮＳＨ２は、たとえ正規化された振幅が比較的に−１に近いときでも、図３に示されるスタートアップのＳ字カーブＳＣのいたるところで安定的に作動する。同じことが、シャットダウンのＳ字カーブについてもいえる。このような安定的作動は実現可能である。なぜならば、反過渡電流ノイズシェイピング手段ＮＳＨ２はデジタルオーディオ信号ではなく、スタートアップのＳ字カーブとシャットダウンのＳ字カーブを処理しなければいけないだけだからである。例えば、図３に示されるスタートアップのＳ字カーブＳＣがオーディオノイズシェイピング手段ＮＳＨ１に適用されるとする。スタートアップのＳ字カーブＳＣの至るところで安定作動をする一方で、パルス符号変調信号ＰＣＭをパルス幅変調信号ＰＷＭへと歪みなく変換することを両立する方式で、この手段を実装することは難しい（あるいは不可能）。図２で図示されたデジタル信号コンバータＣＮＶにおいて、オーディオノイズシェイピング手段ＮＳＨ１は、云わば歪み無し変換に集中し、反過渡電流ノイズシェイピング手段ＮＳＨ２は、たとえ正規化された振幅が相対的に−１に近いときでも安定作動に集中する。

図４はクリッピング積分器ＩＣＬを図示する。これはノイズシェイピング手段の基本的素子である。クリッピング積分器ＩＣＬは、加算器ＳＵＭと遅延モジュールＤＥＬとクリッパＣＬＰとを備える。遅延モジュールＤＥＬは、例えばフリップフロップの配列の形態にすることできる。クリッパＣＬＰはクリップ値ＣＶを持ち、この値がクリッパＣＬＰを特徴付ける。クリップ値ＣＶは、正のクリップ値＋ＣＶと負のクリップ値−ＣＶの間（この値はクリップ値ＣＶに対応する）に含まれる値の範囲を規定する。

クリッピング積分器ＩＣＬは、所定の入力サンプルレートＦｓの一連の入力サンプルＩＮを受け取り、それに応じて出力サンプルレートの出力サンプルＯＵＴの列を供給する。この出力サンプルレートは、所定の入力サンプルレートＦｓの倍数としてもよい。加算器ＳＵＭは、出力サンプルを入力サンプルに加える。この加算は、積分されたサンプルを生成し、遅延モジュールＤＥＬは所定時間中これを保持する。一般に、この期間は、所定の入力サンプルレートＦｓに一致する。遅延モジュールＤＥＬは、いわば積分されたサンプルを数回放出する。これがアップサンプリング手段を提供する。例えば、遅延モジュールＤＥＬは、積分されたサンプルを、所定の入力サンプルレートＦｓの（整数）Ｍ倍のレートで放出する。このとき、この整数Ｍがアップサンプリングファクタを表す。

クリッパＣＬＰは、クリップ値に従って積分されたサンプルをクリップする。従って、積分されたサンプルの値がクリップ値によって規定される範囲の中に含まれるのであれば、クリッパＣＬＰは、値が積分されたサンプルの値に対応する新しい入力サンプルを供給する。積分されたサンプルの値が正のクリップ値よりも大きければ、この新しいサンプルは正のクリップ値ＣＶとなる。逆に、積分されたサンプルの値が負のクリップ値よりもれば小さければ、この新しいサンプルは負のクリップ値ＣＶとなる。

図５は、反過渡電流ノイズシェイピング手段ＮＳＨ２の実装を図示する。これを以下では、反過渡電流ノイズシェイピングフィルタと称する。反過渡電流ノイズシェイピングフィルタは、長方形で表現された４つのクリッピング積分器ＩＣＬ１〜ＩＣＬ４を備える。それぞれのクリッピング積分器は、図４で図示されたクリッピング積分器ＩＣＬと同様である。それぞれのクリッピング積分器は特定のクリップ値を持ち、それらはクリッピング積分器を表現する長方形の中に示されている。それぞれのクリッピング積分器は、図４を参照して先述したように、アップサンプリング手段を提供する。

反過渡電流ノイズシェイピングフィルタは、三角形で表現された様々なスケーリングモジュールＫ２１〜Ｋ２４をさらに備える。それぞれのスケーリングモジュールは、スケーリングモジュールを表現する三角形の内部に示されるスケーリングファクタに応じて、入力サンプルを増減させる。それぞれのスケーリングファクタは、２のべき乗の分数またはそれらの線形結合である。従って、それぞれのスケーリングモジュールは、基本操作（桁ずらし・加算・減算）によって実装することができる。

反過渡電流ノイズシェイピングフィルタは、２重減算器ＤＳＵＢ（入力部に存在する）と、減算器ＳＵＢ２１と、加算器ＳＵＭ２１と、マルチビット量子化器ＱＭＢ２１と、クリッパＣＬＰ２１（出力部に存在する）とをさらに備える。マルチビット量子化器は、例えば７ビットの出力サンプルを供給するとしてもよい。クリッパＣＬＰ２１のクリップ値は１であり、振幅が正規化される。

反過渡電流ノイズシェイピングフィルタは、閉ループシステムを構成し、非線形の閉ループ応答を示す。これは、それぞれのクリッピング積分が個別のクリップ値（有限）を持つという事実のためである。個別のクリッピング積分器中のクリッパは、所定の瞬間に、反過渡電流ノイズシェイピングフィルタが受信する入力信号の特性に応じてクリップすることができる。クリッパがクリップするとき、クリッピング積分器は開回路と見なすことができる。これがこれは閉ループ応答に影響を与える。その結果、閉ループ応答は入力信号の特性に依存する。反過渡電流ノイズシェイピングフィルタが安定作動であるか否かは閉ループ応答に依存する。

所定の入力信号に対して適切にそれぞれのクリップ値を設定することによって、安定作動を達成できる。図５に示されるそれぞれのクリップ値は、反過渡電流ノイズ成形フィルタが図３に示されるスタートアップのＳ字カーブＳＣを安定した様態で作動させる。同じことがシャットダウンＳ字カーブにも適用される。これはスタートアップのＳ字カーブＳＣの鏡像バージョンである。以下の特性は安定作動に貢献する。クリッピング積分器ＩＣＬ２１のクリップ値（０．０４）は、クリッピング積分器ＩＣＬ２２のクリップ値（０．７７）よりも低い振幅の値である。同様に、クリッピング積分器ＩＣＬ２３のクリップ値（０．１６）は、クリッピング積分器ＩＣＬ２４のクリップ値（９７）よりも低い振幅の値である。すなわち、それぞれのクリップ値は、振幅の値の相対的広範囲をカバーしている。

例えばクリップ値の異なる組で様々なコンピュータシミュレーションを実行する手段によって、適切なクリップ値を実験的に見つけることができる。ある特定の実装に対して適切であるような、クリップ値の異なる組が多数存在することもあり得る。さらに、与えられた実装の特定のフィルタ構造と各々のスケールファクタに依存して（これらは等しく閉ループ応答を規定する）、ある実装から別へと、適切なクリップ値が異なる可能性もある。

〔結び〕
図面を参照した上述の詳細な説明は、単に本発明と付加的な特徴の１つの例証に過ぎない。これらは請求項の中で規定されている。本発明は数多くの異なる方法で実装することができる。これを説明するために、いくつかの選択肢を簡潔に示す。

本発明は、デジタル入力信号のパルス幅変調信号への変換を伴う如何なるタイプの製品または方法において利点を得るために利用できる。図１に示されるデジタルオーディオシステムＤＡＳは、単なる一例に過ぎない。本発明は、例えば、ビデオ情報を表現するデジタル入力信号を受信するデジタル信号コンバータを備えるデジタルビデオシステムにおいて利点を得るために同様に利用できる。すなわち、デジタル信号コンバータが受信するデジタル入力信号は、オーディオ情報を表現することを必要とはしない。デジタル入力信号は、制御信号を含む、如何なるタイプの情報を表すことができる。

本発明は、様々な異なったタイプの回路において利点を得るために利用できることに注意をするべきである。アンプは単なる１つの例に過ぎない。本発明は、例えばノイズシェイパを備えたデジタル‐アナログコンバータにおいても同様に利用することができる。このような回路は同様にパルス幅変調信号を生成する。本発明は、如何なる特別な安定性問題を引き起こさずに、パルス幅変調信号が滑らかに静止した直流成分に到達するようにでき、また、静止した直流成分から滑らかに発生させることができる。

本発明に従ってデジタル信号コンバータの実装する数多くの方法が存在する。デジタル図２に示される信号コンバータＣＮＶは、単なる一例に過ぎない。このデジタル信号コンバータはあるアーキテクチャであり、それは多くの場合に一様パルス幅変調生成という名で引用される。より詳細には、図２に示されるデジタル信号コンバータＣＮＶは、このアーキテクチャのある特別な変形例であり、それはノイズシェイピング手段と平方波発振手段が異なるというものである。異なる変形例では、これらの手段は結合することができる。図２を参照すると、分離されたノイズシェイピングフィルタがそれぞれのノイズシェイピング手段ＮＳＨ１，ＮＳＨ２を提供している。その代わりに、１つのリコンフィギュラブルなノイズシェイピングフィルタを、両方のノイズシェイピング手段に提供してもよい。この他の変形例とアーキテクチャが存在する。Karsten Nielsen: "A Review and Comparison of Pulse Width Modulation (PWM) methods for Analog and Digital input Switching Power Amplifiers" (the 102nd AES Convention. March 1997. Munich, Germany)では、デジタル信号変換のアーキテクチャに関する概観が与えられた。（ＡＥＳはAudio Engineering Society（音響工学学会）の頭文字である。）

適切な直流補正信号を生成するための数多くの異なる方法が存在する。図２は、テーブル検索手段ＴＢＬと補間手段ＩＰＬを必要とする単に１つの例を図示したに過ぎない。異なる例として、専用の論理回路が、適切な直流補正信号を構成するサンプルの特別な例を生成することも可能である。図３に示されるスタートアップのＳ字カーブＳＣは、適切な過渡電流カーブの単に１つの例に過ぎないことに留意すべきである。過渡電流ノイズを低減する数多くの異なる形が存在する。さらに、静止電流電位はデューティサイクルが５０％である必要が無いことに留意すべきである。この他のデューティサイクルも可能である。この場合は、図３に示されたものとは異なる、開始の値と停止の値を有する過渡電流カーブが必要となる。

ハードウェアまたはソフトウェアあるいはその両方のアイテムの手段によって機能を実装するための数多くの方法が存在する。この観点では、図面は非常に図式的であり、それぞれの表現は単に本発明の可能な実施例の一つに過ぎない。よって、ある図面が異なるブロックとして異なる機能を示しているとしても、これによっていくつかの機能をハードウェアまたはソフトウェアの１つのアイテムによって実行することを排除するものではない。また、１つの機能をハードウェアまたはソフトウェアまたはその両方のアイテムの組み合わせによって実行することを排除するものでもない。

デジタル信号コンバータを含むデジタルオーディオシステムを示すブロックダイアグラムである。 反過渡電流ノイズシェイピング手段を含むデジタル信号コンバータを示す機能的ダイアグラムである。 反過渡電流ノイズシェイピング手段が適用されているスタートアップＳ字カーブを示す信号ダイアグラムである。 ノイズシェイピング手段の基本的な要素であるクリッピング積分器を示すブロックダイアグラムである。 デジタル信号コンバータ中における反過渡電流ノイズシェイピング手段の実装を示すブロックダイアグラムである。

Claims (11)

1. 移行モードと信号モードで作動するように構成された、デジタル入力信号をパルス幅変調信号に変換するデジタル信号コンバータであって、
   前記移行モードでは、反過渡電流ノイズシェイピング手段を直流補正信号に適用することによって、前記パルス幅変調信号を提供し、
   前記信号モードでは、信号ノイズシェイピング手段をデジタル入力信号に適用することによって、前記パルス幅変調信号を提供し、
   さらに、前記反過渡電流ノイズシェイピング手段を供給するノイズシェイピングフィルタを備え、
   前記ノイズシェイピングフィルタは、それぞれのクリッピング値を有する様々なクリッピング積分器を備え、
   前記クリッピング積分器は、それぞれの振幅を前記クリッピング値に切り取られた出力サンプルを供給するデジタル信号コンバータ。
2. 前記信号ノイズシェイピング手段は、信号変換パスの一部を形成し、
   前記変換パスは、切替手段とデューティサイクル可変の平方波発振手段とをさらに備え、
   前記切替手段は、前記信号モードでは、前記信号ノイズシェイピング手段からの出力サンプルを前記平方波発振手段へと受渡し、
   前記移行モードでは、前記反過渡電流ノイズシェイピング手段からの出力サンプルを前記平方波発振手段へと受渡す、請求項１に記載のデジタル信号コンバータ。
3. 前記パルス幅変調信号にパルス幅が次第に増加する一連の正パルスを含むようにする、スタートアップのカーブ形式で前記直流補正信号を供給するように構成された遷移カーブ生成器を備える、請求項１に記載のデジタル信号コンバータ。
4. 前記パルス幅変調信号にパルス幅が次第に減少する一連の正パルスを含むようにする、シャットダウンのカーブの形式で前記直流補正信号を提供するように構成された遷移カーブ生成器を備える、請求項１に記載のデジタル信号コンバータ。
5. 前記カーブの始点部分と終点部分とにおいて、ゼロにほぼ等しい１次導関数を有するカーブの形式で前記直流補正信号を提供するように構成された遷移カーブ生成器を備える、請求項１に記載のデジタル信号コンバータ。
6. 前記遷移カーブ生成器は、メモリから読み出されたそれぞれのサンプル補間されたサンプルを供給する補間手段を備える、請求項３から請求項５の何れかに記載のデジタル信号コンバータ。
7. あるクリッピング積分器のクリッピング値は、もう１つのクリッピング積分器のクリッピング値よりも少なくとも低い振幅の順序となる、請求項１に記載のデジタル信号コンバータ。
8. 請求項１に記載のデジタル信号コンバータと、
   前記デジタル信号コンバータからのパルス幅変調信号の増幅されたバージョンである、出力信号を供給する出力段と、
   を備えるスイッチングアンプ。
9. オーディオ情報を表現するデジタル入力信号を供給するように構成されたオーディオデータ生成器と、
   前記オーディオデータ生成器と電気音響変換器との間に接続された請求項８に記載のスイッチングアンプと、
   を備えたデジタルオーディオシステム。
10. デジタル入力信号をパルス幅変調信号に変換する方法であって、
    反過渡電流ノイズシェイピング手段を直流補正信号に適用することによって、前記パルス幅変調信号を提供する移行ステップと、
    信号ノイズシェイピング手段をデジタル入力信号に適用することによって、前記パルス幅変調信号を提供する信号供給ステップと、
    を含み、
    前記反過渡電流ノイズシェイピング手段はノイズシェイピングフィルタにより供給され、
    前記ノイズシェイピングフィルタは、それぞれのクリッピング値を有する様々なクリッピング積分器を備え、
    前記クリッピング積分器は、それぞれの振幅を前記クリッピング値に切り取られた出力サンプルを供給する変換方法。
11. プログラム可能なプロセッサのための一連の命令を有するコンピュータプログラムであって、
    該命令を前記プログラム可能なプロセッサに読み込まれたときに、前記プログラム可能なプロセッサに請求項１０に記載の方法を実行させるためのコンピュータプログラム。

Images