JP2000224040A - Δς変調回路およびそれを用いるスイッチング増幅器 - Google Patents
Δς変調回路およびそれを用いるスイッチング増幅器Info
- Publication number
- JP2000224040A JP2000224040A JP11020728A JP2072899A JP2000224040A JP 2000224040 A JP2000224040 A JP 2000224040A JP 11020728 A JP11020728 A JP 11020728A JP 2072899 A JP2072899 A JP 2072899A JP 2000224040 A JP2000224040 A JP 2000224040A
- Authority
- JP
- Japan
- Prior art keywords
- modulation circuit
- integrator
- multiplication coefficient
- limit value
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 相互に縦続接続された多段の積分器Ｍ１〜Ｍ
７を備える高次のΔΣ変調回路１において、その変調出
力を利用するスイッチング増幅器などに適応して、発振
限界値を高くする。 【解決手段】 まず各乗算器Ａ１〜Ａ６の乗算係数を１
／２以下として、入力端子Ｘからの入力およびフィード
バックループＲ０を介するその出力加算値が１を超えな
いようにするとともに、相互に連続する乗算器のうち、
２ｍ（ｍは正の整数）次の乗算器の乗算係数が、２ｍ−
１の乗算器の乗算係数以下で、かつ少なくとも１箇所で
小さくなるようにする。
７を備える高次のΔΣ変調回路１において、その変調出
力を利用するスイッチング増幅器などに適応して、発振
限界値を高くする。 【解決手段】 まず各乗算器Ａ１〜Ａ６の乗算係数を１
／２以下として、入力端子Ｘからの入力およびフィード
バックループＲ０を介するその出力加算値が１を超えな
いようにするとともに、相互に連続する乗算器のうち、
２ｍ（ｍは正の整数）次の乗算器の乗算係数が、２ｍ−
１の乗算器の乗算係数以下で、かつ少なくとも１箇所で
小さくなるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、音響信号に関連し
て好適に実施され、伝送帯域やダイナミックレンジを任
意に設定することができる高次のΔΣ変調回路、および
その量子化結果に応答してスイッチングを制御し、高効
率で電力増幅を行うスイッチング増幅器に関する。
て好適に実施され、伝送帯域やダイナミックレンジを任
意に設定することができる高次のΔΣ変調回路、および
その量子化結果に応答してスイッチングを制御し、高効
率で電力増幅を行うスイッチング増幅器に関する。
【０００２】
【従来の技術】前記ΔΣ変調によって得られる１ビット
信号は、後述する積分器や加算器の係数を適宜選択する
ことによって、有効周波数帯域を広くしたり、またはダ
イナミックレンジを広くしたりするなどの、音源等に合
わせた周波数特性を設定できるという優れた特徴を有し
ている。このため、ＳＡＣＤ（スーパー・オーディオ・
コンパクト・ディスク）の新しい規格では、この１ビッ
ト信号が採用され、本年から製品化が始まろうとしてい
る。
信号は、後述する積分器や加算器の係数を適宜選択する
ことによって、有効周波数帯域を広くしたり、またはダ
イナミックレンジを広くしたりするなどの、音源等に合
わせた周波数特性を設定できるという優れた特徴を有し
ている。このため、ＳＡＣＤ（スーパー・オーディオ・
コンパクト・ディスク）の新しい規格では、この１ビッ
ト信号が採用され、本年から製品化が始まろうとしてい
る。
【０００３】一方、前記ΔΣ変調によって得られる１ビ
ット信号は、上述のような音響信号の記録や、機器間の
伝送にあたって使用されるだけでなく、前記１ビット信
号をそのまま半導体電力増幅素子に入力し、得られた大
電圧のスイッチングパルスにローパスフィルタを通過さ
せるだけで、電力増幅された復調アナログ音響信号を得
ることもできる。しかも、前記半導体電力増幅素子は、
従来の増幅器のように、その線形域（不飽和域）が使用
されるのではなく、非線形域（飽和域）で使用されるの
で、このようなΔΣ変調を用いるスイッチング増幅器
は、極めて高効率に電力増幅を行うことができるという
利点を有しており、製品化が目前に迫っている。
ット信号は、上述のような音響信号の記録や、機器間の
伝送にあたって使用されるだけでなく、前記１ビット信
号をそのまま半導体電力増幅素子に入力し、得られた大
電圧のスイッチングパルスにローパスフィルタを通過さ
せるだけで、電力増幅された復調アナログ音響信号を得
ることもできる。しかも、前記半導体電力増幅素子は、
従来の増幅器のように、その線形域（不飽和域）が使用
されるのではなく、非線形域（飽和域）で使用されるの
で、このようなΔΣ変調を用いるスイッチング増幅器
は、極めて高効率に電力増幅を行うことができるという
利点を有しており、製品化が目前に迫っている。
【０００４】図１は、一般的なΔΣ変調回路１の電気的
構成を示すブロック図である。このΔΣ変調回路１は、
入力された前記音響信号を順次積分してゆく相互に縦続
接続された７次の積分器Ｍ１〜Ｍ７と、各積分器Ｍ１〜
Ｍ７からの出力を相互に加算する加算器Ｋ０と、積分器
Ｍ２〜Ｍ７の入力側にそれぞれ介在される乗算器Ａ１〜
Ａ６と、フィードバックループＲ１，Ｒ２，Ｒ３を形成
する遅延器Ｄ１，Ｄ２，Ｄ３、乗算器Ｂ１，Ｂ２，Ｂ３
および加算器Ｋ１，Ｋ２，Ｋ３とを有する積分器・加算
器群と、量子化器Ｑと、フィードバックループＲ０を形
成する遅延器Ｄ０および加算器Ｋ４とを備えて構成され
る。
構成を示すブロック図である。このΔΣ変調回路１は、
入力された前記音響信号を順次積分してゆく相互に縦続
接続された７次の積分器Ｍ１〜Ｍ７と、各積分器Ｍ１〜
Ｍ７からの出力を相互に加算する加算器Ｋ０と、積分器
Ｍ２〜Ｍ７の入力側にそれぞれ介在される乗算器Ａ１〜
Ａ６と、フィードバックループＲ１，Ｒ２，Ｒ３を形成
する遅延器Ｄ１，Ｄ２，Ｄ３、乗算器Ｂ１，Ｂ２，Ｂ３
および加算器Ｋ１，Ｋ２，Ｋ３とを有する積分器・加算
器群と、量子化器Ｑと、フィードバックループＲ０を形
成する遅延器Ｄ０および加算器Ｋ４とを備えて構成され
る。
【０００５】入力端子Ｘから入力されたアナログ音響信
号は、各積分器Ｍ１〜Ｍ７で順次積分されるとともに、
各積分器Ｍ１〜Ｍ７の出力が加算器Ｋ０で相互に加算さ
れる。この加算された信号は、量子化器Ｑによって、
「−１」または「＋１」の１ビット信号に量子化され、
出力端子Ｙからデジタル信号として出力される。量子化
器Ｑから出力される１ビット信号は、遅延器Ｄ０で１サ
ンプリング周期だけ遅延された後、加算器Ｋ４において
前記入力アナログ音響信号から減算されて、積分器Ｍ１
に負帰還される。また、各積分器Ｍ２〜Ｍ７の入力側に
は乗算器Ａ１〜Ａ６が介在されており、前段側の各積分
器Ｍ１〜Ｍ６からの出力が、この乗算器Ａ１〜Ａ６を介
して、後段側の各積分器Ｍ２〜Ｍ７にそれぞれ入力され
る。
号は、各積分器Ｍ１〜Ｍ７で順次積分されるとともに、
各積分器Ｍ１〜Ｍ７の出力が加算器Ｋ０で相互に加算さ
れる。この加算された信号は、量子化器Ｑによって、
「−１」または「＋１」の１ビット信号に量子化され、
出力端子Ｙからデジタル信号として出力される。量子化
器Ｑから出力される１ビット信号は、遅延器Ｄ０で１サ
ンプリング周期だけ遅延された後、加算器Ｋ４において
前記入力アナログ音響信号から減算されて、積分器Ｍ１
に負帰還される。また、各積分器Ｍ２〜Ｍ７の入力側に
は乗算器Ａ１〜Ａ６が介在されており、前段側の各積分
器Ｍ１〜Ｍ６からの出力が、この乗算器Ａ１〜Ａ６を介
して、後段側の各積分器Ｍ２〜Ｍ７にそれぞれ入力され
る。
【０００６】また、積分器Ｍ２，Ｍ３に関して、零点制
御のために、前述のフィードバックループＲ１が設けら
れており、積分器Ｍ３からの出力は遅延器Ｄ１で遅延さ
れ、さらに乗算器Ｂ１で所定の係数が乗算された後、加
算器Ｋ１によって積分器Ｍ２への入力から減算される。
同様に、積分器Ｍ４，Ｍ５および積分器Ｍ６，Ｍ７にお
いても、それぞれフィードバックループＲ２，Ｒ３によ
って、上記と同様の制御が行われる。
御のために、前述のフィードバックループＲ１が設けら
れており、積分器Ｍ３からの出力は遅延器Ｄ１で遅延さ
れ、さらに乗算器Ｂ１で所定の係数が乗算された後、加
算器Ｋ１によって積分器Ｍ２への入力から減算される。
同様に、積分器Ｍ４，Ｍ５および積分器Ｍ６，Ｍ７にお
いても、それぞれフィードバックループＲ２，Ｒ３によ
って、上記と同様の制御が行われる。
【０００７】
【発明が解決しようとする課題】上記のような高次のΔ
Σ変調回路１は、入力信号の大きさによっては、出力信
号が発振してしまう恐れがある。発振は不安定な回路で
起こる現象で、安定性は回路の伝達関数の極の位置によ
って決定されることが知られている。尚、伝達関数とは
回路の出力と入力との関係を表した関数であり、極とは
伝達関数の分母を０にする値のことである。伝達関数の
分母の多項式を０とおいて、（特性）方程式の根がｚ平
面上の単位円の内側にあれば回路は常に安定するが、根
が１つでもｚ平面上の単位円の外側にあれば、不安定な
回路となる。ΔΣ変調回路においては、次数が２次まで
は安定動作するが、３次以上になると不安定な回路とな
る。したがって、上述のような高次のΔΣ変調回路１
は、入力信号の大きさによっては、発振を起こすことに
なる。
Σ変調回路１は、入力信号の大きさによっては、出力信
号が発振してしまう恐れがある。発振は不安定な回路で
起こる現象で、安定性は回路の伝達関数の極の位置によ
って決定されることが知られている。尚、伝達関数とは
回路の出力と入力との関係を表した関数であり、極とは
伝達関数の分母を０にする値のことである。伝達関数の
分母の多項式を０とおいて、（特性）方程式の根がｚ平
面上の単位円の内側にあれば回路は常に安定するが、根
が１つでもｚ平面上の単位円の外側にあれば、不安定な
回路となる。ΔΣ変調回路においては、次数が２次まで
は安定動作するが、３次以上になると不安定な回路とな
る。したがって、上述のような高次のΔΣ変調回路１
は、入力信号の大きさによっては、発振を起こすことに
なる。
【０００８】その発振を生じる限界値が発振限界値であ
り、入力信号レベルがその発振限界値を超えてしまうと
発振を生じる。この発振限界値は、フィードバックルー
プＲ０によって負帰還される信号の最大振幅によって決
定される。従来からのΔΣ変調回路では、前記乗算器Ａ
１〜Ａ６の係数に１／２の累乗値以上の係数が使用され
て、量子化ノイズを高周波側にシフトさせてノイズシェ
ーピングを行い、高いＳ／Ｎが得られているけれども、
前記発振限界値は低い。
り、入力信号レベルがその発振限界値を超えてしまうと
発振を生じる。この発振限界値は、フィードバックルー
プＲ０によって負帰還される信号の最大振幅によって決
定される。従来からのΔΣ変調回路では、前記乗算器Ａ
１〜Ａ６の係数に１／２の累乗値以上の係数が使用され
て、量子化ノイズを高周波側にシフトさせてノイズシェ
ーピングを行い、高いＳ／Ｎが得られているけれども、
前記発振限界値は低い。
【０００９】一方、前述のように、ΔΣ変調によって得
られた１ビット信号を半導体電力増幅素子のスイッチン
グ制御信号として利用し、高効率に電力増幅を行うスイ
ッチング増幅器が近年注目されている。ここで、そのス
イッチング増幅器の出力をＷとし、出力インピーダンス
をＲとし、電源電圧をＶとし、前記ΔΣ変調回路の発振
限界値をｋとすると、 Ｗ＝（ｋ・Ｖ）2 ／Ｒ …（１） の関係で表される。
られた１ビット信号を半導体電力増幅素子のスイッチン
グ制御信号として利用し、高効率に電力増幅を行うスイ
ッチング増幅器が近年注目されている。ここで、そのス
イッチング増幅器の出力をＷとし、出力インピーダンス
をＲとし、電源電圧をＶとし、前記ΔΣ変調回路の発振
限界値をｋとすると、 Ｗ＝（ｋ・Ｖ）2 ／Ｒ …（１） の関係で表される。
【００１０】したがって、発振限界値ｋが高い程、電源
電圧Ｖを小さくすることができる。たとえば、出力Ｗが
１００（Ｗ）のスイッチング増幅器を設計する場合、ｋ
＝１であるときには、Ｖ＝２８．３（Ｖ）となるのに対
して、ｋ＝０．７では、Ｖ＝４０．４（Ｖ）となってし
まう。すなわち、Ｖ＝２８．３（Ｖ）では、ｋ＝１であ
ると、１００（Ｗ）の出力を得ることができるけれど
も、ｋ＝０．７では４９（Ｗ）の出力しか得ることがで
きず、効率がほぼ１／２となってしまう。したがって、
ΔΣ変調回路には、発振限界値ｋの高いものが要求され
るようになってきている。
電圧Ｖを小さくすることができる。たとえば、出力Ｗが
１００（Ｗ）のスイッチング増幅器を設計する場合、ｋ
＝１であるときには、Ｖ＝２８．３（Ｖ）となるのに対
して、ｋ＝０．７では、Ｖ＝４０．４（Ｖ）となってし
まう。すなわち、Ｖ＝２８．３（Ｖ）では、ｋ＝１であ
ると、１００（Ｗ）の出力を得ることができるけれど
も、ｋ＝０．７では４９（Ｗ）の出力しか得ることがで
きず、効率がほぼ１／２となってしまう。したがって、
ΔΣ変調回路には、発振限界値ｋの高いものが要求され
るようになってきている。
【００１１】本発明の目的は、ノイズシェーピングの効
果を維持しつつ、発振限界値を高くすることができるΔ
Σ変調回路およびそれを用いるスイッチング増幅器を提
供することである。
果を維持しつつ、発振限界値を高くすることができるΔ
Σ変調回路およびそれを用いるスイッチング増幅器を提
供することである。
【００１２】
【課題を解決するための手段】請求項１の発明に係るΔ
Σ変調回路は、入力信号を相互に縦続接続された複数段
の積分器群に入力し、各積分器の加算出力を量子化する
ようにしたΔΣ変調回路において、前記積分器の入力側
に介在される乗算器の係数を１／２以下とすることを特
徴とする。
Σ変調回路は、入力信号を相互に縦続接続された複数段
の積分器群に入力し、各積分器の加算出力を量子化する
ようにしたΔΣ変調回路において、前記積分器の入力側
に介在される乗算器の係数を１／２以下とすることを特
徴とする。
【００１３】上記の構成によれば、或る積分器について
考えると、如何なる条件においても、その積分器の出力
の量子化結果のフィードバック値と入力信号との加算値
は１以下となり、ΔΣ変調ループに殆ど発振が生じるこ
とはない。
考えると、如何なる条件においても、その積分器の出力
の量子化結果のフィードバック値と入力信号との加算値
は１以下となり、ΔΣ変調ループに殆ど発振が生じるこ
とはない。
【００１４】したがって、ノイズシェーピングの効果を
維持しつつ、発振限界値を高くすることができる。
維持しつつ、発振限界値を高くすることができる。
【００１５】また、請求項２の発明に係るΔΣ変調回路
では、２ｍ（ｍは正の整数）次の積分器の乗算係数は、
２ｍ−１次の積分器の乗算係数以下であり、かつ少なく
とも１箇所で、前記２ｍ次の積分器の乗算係数が２ｍ−
１次の積分器の乗算係数未満であることを特徴とする。
では、２ｍ（ｍは正の整数）次の積分器の乗算係数は、
２ｍ−１次の積分器の乗算係数以下であり、かつ少なく
とも１箇所で、前記２ｍ次の積分器の乗算係数が２ｍ−
１次の積分器の乗算係数未満であることを特徴とする。
【００１６】上記の構成によれば、相互に順位の連続す
る２つの積分器において、後段側の積分器の乗算係数
は、前段側の積分器の乗算係数以下となり、さらに少な
くとも１箇所で、前段側の積分器の乗算係数未満とな
る。
る２つの積分器において、後段側の積分器の乗算係数
は、前段側の積分器の乗算係数以下となり、さらに少な
くとも１箇所で、前段側の積分器の乗算係数未満とな
る。
【００１７】したがって、さらに確実に発振を抑制する
ことができる。
ことができる。
【００１８】さらにまた、請求項３の発明に係るスイッ
チング増幅器は、前記請求項１または２記載のΔΣ変調
回路の量子化結果に応答して、電源からの予め定める定
電圧をスイッチングし、そのスイッチング出力をローパ
スフィルタによってアナログ変換して出力することを特
徴とする。
チング増幅器は、前記請求項１または２記載のΔΣ変調
回路の量子化結果に応答して、電源からの予め定める定
電圧をスイッチングし、そのスイッチング出力をローパ
スフィルタによってアナログ変換して出力することを特
徴とする。
【００１９】上記の構成によれば、スイッチング制御信
号となる１ビット信号を作成するΔΣ変調回路の発振限
界値が高いので、該ΔΣ変調回路への入力信号レベルを
大きくし、高い効率で電力増幅を行うことができる。
号となる１ビット信号を作成するΔΣ変調回路の発振限
界値が高いので、該ΔΣ変調回路への入力信号レベルを
大きくし、高い効率で電力増幅を行うことができる。
【００２０】
【発明の実施の形態】本発明の実施の一形態について、
図１〜図１８に基づいて説明すれば以下のとおりであ
る。
図１〜図１８に基づいて説明すれば以下のとおりであ
る。
【００２１】以下、ΔΣ変調回路を前述の図１のΔΣ変
調回路１を例にして説明するけれども、本発明は図１で
示す構成に限らず、７次以外の高次のΔΣ変調回路や、
量子化結果の出力が「＋１」と「０」および「−１」と
「０」の２つの１ビット信号となる３値ΔΣ変調回路な
どの多値量子化ΔΣ変調回路の構成にも適用可能であ
る。
調回路１を例にして説明するけれども、本発明は図１で
示す構成に限らず、７次以外の高次のΔΣ変調回路や、
量子化結果の出力が「＋１」と「０」および「−１」と
「０」の２つの１ビット信号となる３値ΔΣ変調回路な
どの多値量子化ΔΣ変調回路の構成にも適用可能であ
る。
【００２２】前記積分器Ｍ２〜Ｍ７およびそれに対応し
た乗算器Ａ１〜Ａ６の一構成例は、たとえば図２で示す
ようになり、オペアンプＡＭＰと、帰還コンデンサＣ
と、入力抵抗Ｒとを備えて構成される。入力抵抗Ｒの抵
抗値および帰還コンデンサＣの静電容量をそれぞれ参照
符と同一値で表し、サンプリング周波数をｆｓとする
と、この乗算器および積分器における乗算係数ａは、 ａ＝１／（ｆｓ・Ｃ・Ｒ） …（２） で表すことができる。
た乗算器Ａ１〜Ａ６の一構成例は、たとえば図２で示す
ようになり、オペアンプＡＭＰと、帰還コンデンサＣ
と、入力抵抗Ｒとを備えて構成される。入力抵抗Ｒの抵
抗値および帰還コンデンサＣの静電容量をそれぞれ参照
符と同一値で表し、サンプリング周波数をｆｓとする
と、この乗算器および積分器における乗算係数ａは、 ａ＝１／（ｆｓ・Ｃ・Ｒ） …（２） で表すことができる。
【００２３】なお、積分器および乗算器は、図２で示す
ようなオペアンプＡＭＰを使用したものに限らず、スイ
ッチトキャパシタを用いた積分器や、単にＣＲのみを使
用する積分器であってもよい。したがって、前記図１で
示すΔΣ変調回路１における乗算器Ａ１〜Ａ６の乗算係
数ａｉ（ｉ＝１，２，…，６）は、それぞれこの式２の
ようにして求めることができる。
ようなオペアンプＡＭＰを使用したものに限らず、スイ
ッチトキャパシタを用いた積分器や、単にＣＲのみを使
用する積分器であってもよい。したがって、前記図１で
示すΔΣ変調回路１における乗算器Ａ１〜Ａ６の乗算係
数ａｉ（ｉ＝１，２，…，６）は、それぞれこの式２の
ようにして求めることができる。
【００２４】一方、前記フィードバックループＲ１〜Ｒ
３のゲイン係数Ｇｐｎ（ｎ＝１，２，３）は、一般に、 Ｇｐｎ＝ａｎ＊ｂｎ …（３） で表すことができる。ここで、ｂｎは各乗算器Ｂｎにお
ける乗算係数であり、ａｎは、フィードバックループＲ
１ではａ１＊ａ２であり、フィードバックループＲ２で
はａ３＊ａ４であり、フィードバックループＲ３ではａ
５＊ａ６である。また、各フィードバックループＲ１〜
Ｒ３で作成される零点周波数ｆｎは、一般に、 ｆｎ＝ｆｓ＊√Ｇｐｎ／２π …（４） で表すことができる。したがって、各乗算器Ｂｎの乗算
係数ｂｎは、 ｂｎ＝（４π2 ／Ａｎ）＊（ｆｎ／ｆｓ）2 …（５） から求めることができる。
３のゲイン係数Ｇｐｎ（ｎ＝１，２，３）は、一般に、 Ｇｐｎ＝ａｎ＊ｂｎ …（３） で表すことができる。ここで、ｂｎは各乗算器Ｂｎにお
ける乗算係数であり、ａｎは、フィードバックループＲ
１ではａ１＊ａ２であり、フィードバックループＲ２で
はａ３＊ａ４であり、フィードバックループＲ３ではａ
５＊ａ６である。また、各フィードバックループＲ１〜
Ｒ３で作成される零点周波数ｆｎは、一般に、 ｆｎ＝ｆｓ＊√Ｇｐｎ／２π …（４） で表すことができる。したがって、各乗算器Ｂｎの乗算
係数ｂｎは、 ｂｎ＝（４π2 ／Ａｎ）＊（ｆｎ／ｆｓ）2 …（５） から求めることができる。
【００２５】このように構成されるΔΣ変調回路におい
て、本発明では、まず各乗算器Ａ１〜Ａ６での乗算係数
が１／２以下に設定される。
て、本発明では、まず各乗算器Ａ１〜Ａ６での乗算係数
が１／２以下に設定される。
【００２６】以下に本件発明者の実験結果を示す。な
お、零点周波数ｆ１＝２５（ｋＨｚ）、ｆ２＝２５／√
２（ｋＨｚ）、ｆ３＝２５／２√２（ｋＨｚ）としてい
る。また、サンプリング周波数ｆｓは、コンパクトディ
スクなどで広く用いられている４４．１（ｋＨｚ）の４
倍のオーバーサンプリングに相当する２．８２２４（Ｍ
Ｈｚ）としている。さらにまた、入力信号を１（ｋＨ
ｚ）の正弦波としている。
お、零点周波数ｆ１＝２５（ｋＨｚ）、ｆ２＝２５／√
２（ｋＨｚ）、ｆ３＝２５／２√２（ｋＨｚ）としてい
る。また、サンプリング周波数ｆｓは、コンパクトディ
スクなどで広く用いられている４４．１（ｋＨｚ）の４
倍のオーバーサンプリングに相当する２．８２２４（Ｍ
Ｈｚ）としている。さらにまた、入力信号を１（ｋＨ
ｚ）の正弦波としている。
【００２７】図３〜図５はａｉ＝（１／３）＊（１／
２）i-1 とした場合の量子化ノイズ分布を表し、図３は
前記入力信号レベルを−６０（ｄＢ）とした場合のデー
タであり、図４は発振限界値の入力信号を与えた場合の
データであり、図５は前記発振限界値を超える入力信号
を与えた場合のデータである。
２）i-1 とした場合の量子化ノイズ分布を表し、図３は
前記入力信号レベルを−６０（ｄＢ）とした場合のデー
タであり、図４は発振限界値の入力信号を与えた場合の
データであり、図５は前記発振限界値を超える入力信号
を与えた場合のデータである。
【００２８】この場合、前記乗算係数ｂ１〜ｂ３は、前
記式５に乗算係数ａｎ、零点周波数ｆｎ、サンプリング
周波数ｆｓを代入して求められ、ｂ１＝０．０１８６で
あり、ｂ２＝ｂ３＝０．０３７２である。また、フィー
ドバックループＲ０を介して帰還されるフィードバック
信号の最大振幅を１とするとき、発振限界値は０．８８
であった。
記式５に乗算係数ａｎ、零点周波数ｆｎ、サンプリング
周波数ｆｓを代入して求められ、ｂ１＝０．０１８６で
あり、ｂ２＝ｂ３＝０．０３７２である。また、フィー
ドバックループＲ０を介して帰還されるフィードバック
信号の最大振幅を１とするとき、発振限界値は０．８８
であった。
【００２９】図３および図４から明らかなように、入力
信号レベルが充分低い状態から発振限界値までは、ＤＣ
〜２０（ｋＨｚ）の周波数帯域でのＳ／Ｎは、１００
（ｄＢ）で変化していないのに対して、さらに図５を参
照して明らかになるように、前記発振限界値を超える入
力を加えると、発振状態となり、量子化ノイズレベルが
上昇するだけでなく、原信号も損なわれている。
信号レベルが充分低い状態から発振限界値までは、ＤＣ
〜２０（ｋＨｚ）の周波数帯域でのＳ／Ｎは、１００
（ｄＢ）で変化していないのに対して、さらに図５を参
照して明らかになるように、前記発振限界値を超える入
力を加えると、発振状態となり、量子化ノイズレベルが
上昇するだけでなく、原信号も損なわれている。
【００３０】同様に、図６〜図８は、ａｉ＝（１／２）
i とした場合の量子化ノイズ分布を示すグラフである。
入力信号レベルを、図６では−６０（ｄＢ）としてお
り、図７では発振限界値としており、図８では発振限界
値を超えるレベルとしている。この場合の乗算係数ｂ１
〜ｂ３は、ｂ１＝０．０１２４、ｂ２＝ｂ３＝０．０２
４８であり、ＤＣ〜２０（ｋＨｚ）でのＳ／Ｎは１１０
（ｄＢ）であり、発振限界値は０．５８であった。
i とした場合の量子化ノイズ分布を示すグラフである。
入力信号レベルを、図６では−６０（ｄＢ）としてお
り、図７では発振限界値としており、図８では発振限界
値を超えるレベルとしている。この場合の乗算係数ｂ１
〜ｂ３は、ｂ１＝０．０１２４、ｂ２＝ｂ３＝０．０２
４８であり、ＤＣ〜２０（ｋＨｚ）でのＳ／Ｎは１１０
（ｄＢ）であり、発振限界値は０．５８であった。
【００３１】これに対して、図９〜図１１は、ａｉ＝
（３／５）＊（１／２）i-1 とした場合の量子化ノイズ
分布を示すグラフである。入力信号レベルは、図９が−
６０（ｄＢ）であり、図１０が発振限界値であり、図１
１は発振限界値を超えるレベルである。このときの乗算
係数ｂ１〜ｂ３は、ｂ１＝０．０１０３、ｂ２＝ｂ３＝
０．０２０７であり、ＤＣ〜２０（ｋＨｚ）でのＳ／Ｎ
は１０７（ｄＢ）であり、発振限界値は０．１７であっ
た。
（３／５）＊（１／２）i-1 とした場合の量子化ノイズ
分布を示すグラフである。入力信号レベルは、図９が−
６０（ｄＢ）であり、図１０が発振限界値であり、図１
１は発振限界値を超えるレベルである。このときの乗算
係数ｂ１〜ｂ３は、ｂ１＝０．０１０３、ｂ２＝ｂ３＝
０．０２０７であり、ＤＣ〜２０（ｋＨｚ）でのＳ／Ｎ
は１０７（ｄＢ）であり、発振限界値は０．１７であっ
た。
【００３２】以上のことから、乗算係数ａｉが小さくな
る程、発振限界値が大きくなることが理解される。
る程、発振限界値が大きくなることが理解される。
【００３３】さらにまた、図１２および図１３は、入力
信号レベルを−６０（ｄｂ）とし、ａ２＝０．３５４
６、ａ３＝０．１７７３、ａ４＝０．０８８７、ａ５＝
０．０５９１、ａ６＝０．０４４３とした場合の量子化
ノイズ分布を示すグラフである。図１２では、ａ１＝
０．５０００であり、図１３では、ａ１＝０．５１００
である。なお、ｂ１＝ｂ３＝０．００５６、ｂ２＝０．
１１２であった。
信号レベルを−６０（ｄｂ）とし、ａ２＝０．３５４
６、ａ３＝０．１７７３、ａ４＝０．０８８７、ａ５＝
０．０５９１、ａ６＝０．０４４３とした場合の量子化
ノイズ分布を示すグラフである。図１２では、ａ１＝
０．５０００であり、図１３では、ａ１＝０．５１００
である。なお、ｂ１＝ｂ３＝０．００５６、ｂ２＝０．
１１２であった。
【００３４】図１２と図１３とを比較して明らかなよう
に、入力信号レベルが充分小さくても、乗算係数ａｉの
いずれかに１／２以上の値があると、発振状態となって
しまうことが理解される。このため本発明では、前述の
ように、乗算係数ａｉを１／２以下に選ぶ。
に、入力信号レベルが充分小さくても、乗算係数ａｉの
いずれかに１／２以上の値があると、発振状態となって
しまうことが理解される。このため本発明では、前述の
ように、乗算係数ａｉを１／２以下に選ぶ。
【００３５】以上のようにして、ノイズシェーピングの
効果を損なうことなく、発振限界値を高くすることがで
きる。しかしながら、全ての乗算係数ａ１〜ａ６を１／
２以下としても、係数の選び方によっては、稀に発振が
生じる場合がある。このような場合の例を図１４を用い
て説明する。図１４は、ａ１＝ａ２＝ａ３＝ａ４＝ａ５
＝ａ６＝１／３とした場合の量子化ノイズ分布を示すグ
ラフであり、入力信号レベルを−６０（ｄＢ）としてい
る。図１４から明らかなように、発振状態となってい
る。
効果を損なうことなく、発振限界値を高くすることがで
きる。しかしながら、全ての乗算係数ａ１〜ａ６を１／
２以下としても、係数の選び方によっては、稀に発振が
生じる場合がある。このような場合の例を図１４を用い
て説明する。図１４は、ａ１＝ａ２＝ａ３＝ａ４＝ａ５
＝ａ６＝１／３とした場合の量子化ノイズ分布を示すグ
ラフであり、入力信号レベルを−６０（ｄＢ）としてい
る。図１４から明らかなように、発振状態となってい
る。
【００３６】これに対して図１５〜図１７は、ａ１＝１
／３、ａ２＝ａ３＝１／６、ａ４＝ａ５＝１／１２、ａ
６＝１／２４とした場合の量子化ノイズ分布を示すグラ
フである。入力信号レベルを、図１５では−６０（ｄ
Ｂ）としており、図１６では発振限界値としており、図
１７では発振限界値を超えるレベルとしている。なお、
ｂ１＝ｂ２＝０．０１８６、ｂ３＝０．００９３であ
り、ＤＣ〜２０（ｋＨｚ）でのＳ／Ｎは１２７（ｄＢ）
であり、発振限界値は０．８であった。
／３、ａ２＝ａ３＝１／６、ａ４＝ａ５＝１／１２、ａ
６＝１／２４とした場合の量子化ノイズ分布を示すグラ
フである。入力信号レベルを、図１５では−６０（ｄ
Ｂ）としており、図１６では発振限界値としており、図
１７では発振限界値を超えるレベルとしている。なお、
ｂ１＝ｂ２＝０．０１８６、ｂ３＝０．００９３であ
り、ＤＣ〜２０（ｋＨｚ）でのＳ／Ｎは１２７（ｄＢ）
であり、発振限界値は０．８であった。
【００３７】したがって、乗算係数ａｉを１／２以下と
することに加え、さらに連続する２つの積分器に関する
乗算器のうち、少なくとも１箇所において、２ｍ（ｍは
正の整数）次の積分器の乗算係数を２ｍ−１次の積分器
の乗算係数よりも小さくし、かつ残余の乗算係数におい
て、後段側の乗算器の乗算係数を前段側の乗算器の乗算
係数以下とする（図１５〜図１７の例では、ａ１＞ａ２
＝ａ３＞ａ４＝ａ５＞ａ６）ことによって、さらに確実
に発振現象を抑え、安定な動作を実現することができ
る。
することに加え、さらに連続する２つの積分器に関する
乗算器のうち、少なくとも１箇所において、２ｍ（ｍは
正の整数）次の積分器の乗算係数を２ｍ−１次の積分器
の乗算係数よりも小さくし、かつ残余の乗算係数におい
て、後段側の乗算器の乗算係数を前段側の乗算器の乗算
係数以下とする（図１５〜図１７の例では、ａ１＞ａ２
＝ａ３＞ａ４＝ａ５＞ａ６）ことによって、さらに確実
に発振現象を抑え、安定な動作を実現することができ
る。
【００３８】ここで、上記のような発振現象を回避する
ために、ΔΣ変調回路では、たとえば各積分器Ｍ２〜Ｍ
７の入力側に介在される乗算器Ａ１〜Ａ６の係数を最適
化したり、或いは各積分器Ｍ１〜Ｍ７の電源電圧を制限
する方法や、各積分器Ｍ１〜Ｍ７を構成するオペアンプ
の負帰還ループにツェナダイオードによるリミッタ回路
を設ける等の手法によって、従来から振幅制限が行われ
ている。
ために、ΔΣ変調回路では、たとえば各積分器Ｍ２〜Ｍ
７の入力側に介在される乗算器Ａ１〜Ａ６の係数を最適
化したり、或いは各積分器Ｍ１〜Ｍ７の電源電圧を制限
する方法や、各積分器Ｍ１〜Ｍ７を構成するオペアンプ
の負帰還ループにツェナダイオードによるリミッタ回路
を設ける等の手法によって、従来から振幅制限が行われ
ている。
【００３９】しかしながら、前記ツェナダイオードによ
るリミッタ制御は、広く一般的に用いられる手法である
けれども、ツェナ電圧のバラツキ、動作抵抗および逆電
流等の影響によって、リミッタ値に変動を生じやすいと
いう問題がある。この点、上述のような乗算係数を用い
る手法は、該乗算係数が前記オペアンプの入力抵抗、帰
還容量および動作クロック周波数で決定されるので、デ
バイス等のバラツキの影響を受けにくく、任意かつ容易
に行うことができるという利点を有している。
るリミッタ制御は、広く一般的に用いられる手法である
けれども、ツェナ電圧のバラツキ、動作抵抗および逆電
流等の影響によって、リミッタ値に変動を生じやすいと
いう問題がある。この点、上述のような乗算係数を用い
る手法は、該乗算係数が前記オペアンプの入力抵抗、帰
還容量および動作クロック周波数で決定されるので、デ
バイス等のバラツキの影響を受けにくく、任意かつ容易
に行うことができるという利点を有している。
【００４０】なお、図２で示すように積分器および乗算
器を構成する場合、オペアンプＡＭＰの駆動能力（ＧＢ
積）から取り得るＣ，Ｒは、それぞれＣ＜１０００ｐ
Ｆ，Ｒ＜１ＭΩ程度であり、サンプリング周波数ｆｓを
１０ＭＨｚ程度まで想定すると、前記式２から、 ａ＝１／（ｆｓ・Ｃ・Ｒ） ＝１／｛（１０×１０6 ）（１０００×１０-12 ）（１×１０6 ）｝ ＝１０-4 となり、乗算係数ａｉの下限値は１０-4程度であること
が望ましい。これによって、市販されているスイッチン
グ増幅器に適応して、ｋ＝０．７以上、Ｓ／Ｎを１００
（ｄＢ）以上とすることができる。
器を構成する場合、オペアンプＡＭＰの駆動能力（ＧＢ
積）から取り得るＣ，Ｒは、それぞれＣ＜１０００ｐ
Ｆ，Ｒ＜１ＭΩ程度であり、サンプリング周波数ｆｓを
１０ＭＨｚ程度まで想定すると、前記式２から、 ａ＝１／（ｆｓ・Ｃ・Ｒ） ＝１／｛（１０×１０6 ）（１０００×１０-12 ）（１×１０6 ）｝ ＝１０-4 となり、乗算係数ａｉの下限値は１０-4程度であること
が望ましい。これによって、市販されているスイッチン
グ増幅器に適応して、ｋ＝０．７以上、Ｓ／Ｎを１００
（ｄＢ）以上とすることができる。
【００４１】図１８は、前述のΔΣ変調回路１に、上述
のように係数設定した回路を用いるスイッチング増幅器
１１の一構成例を示すブロック図である。なお、この図
１８の構成において、図１の構成に対応する部分には、
同一の参照符号を付してその説明を省略する。アナログ
信号源１２からのアナログ音響信号は、ΔΣ変調回路１
の前記加算器Ｋ４に入力される。加算器Ｋ４において、
遅延器Ｄ０からのフィードバック信号と加算された信号
は、前記積分器Ｍ１〜Ｍ７および乗算器Ａ１〜Ａ６およ
び加算器Ｋ０などで構成される積分器・加算器群１３に
入力されて、順次積分されるとともに、各積分器の加算
出力が導出される。その加算出力は、量子化器Ｑで量子
化されて１ビット信号に変換される。こうして得られた
１ビット信号は、前記半導体電力増幅素子から成る定電
圧スイッチ１４において電力増幅され、ローパスフィル
タ１５を介して、スピーカ１６に与えられて音響化され
る。
のように係数設定した回路を用いるスイッチング増幅器
１１の一構成例を示すブロック図である。なお、この図
１８の構成において、図１の構成に対応する部分には、
同一の参照符号を付してその説明を省略する。アナログ
信号源１２からのアナログ音響信号は、ΔΣ変調回路１
の前記加算器Ｋ４に入力される。加算器Ｋ４において、
遅延器Ｄ０からのフィードバック信号と加算された信号
は、前記積分器Ｍ１〜Ｍ７および乗算器Ａ１〜Ａ６およ
び加算器Ｋ０などで構成される積分器・加算器群１３に
入力されて、順次積分されるとともに、各積分器の加算
出力が導出される。その加算出力は、量子化器Ｑで量子
化されて１ビット信号に変換される。こうして得られた
１ビット信号は、前記半導体電力増幅素子から成る定電
圧スイッチ１４において電力増幅され、ローパスフィル
タ１５を介して、スピーカ１６に与えられて音響化され
る。
【００４２】このようなスイッチング増幅器１１に搭載
されるΔΣ変調回路１に、前述のような係数設定を行う
ことによって、アナログ音響信号の入力レベルを高くす
ることができ、定電圧スイッチ１４を高効率に作動させ
ることができる。したがって、電源電圧を高くすること
なく出力を増大させることができ、または同じ出力であ
れば電源電圧を低くすることができ、放熱を抑制し、小
型軽量化を図ることができる。
されるΔΣ変調回路１に、前述のような係数設定を行う
ことによって、アナログ音響信号の入力レベルを高くす
ることができ、定電圧スイッチ１４を高効率に作動させ
ることができる。したがって、電源電圧を高くすること
なく出力を増大させることができ、または同じ出力であ
れば電源電圧を低くすることができ、放熱を抑制し、小
型軽量化を図ることができる。
【００４３】
【発明の効果】請求項１の発明に係るΔΣ変調回路は、
以上のように、高次ΔΣ変調回路において、前記積分器
の入力側に介在される乗算器の係数を１／２以下とす
る。
以上のように、高次ΔΣ変調回路において、前記積分器
の入力側に介在される乗算器の係数を１／２以下とす
る。
【００４４】それゆえ、或る積分器について考えると、
如何なる条件においても、その積分器の出力の量子化結
果のフィードバック値と入力信号との加算値は１以下と
なり、ΔΣ変調ループに殆ど発振が生じることはなく、
ノイズシェーピングの効果を維持しつつ、発振限界値を
高くすることができる。
如何なる条件においても、その積分器の出力の量子化結
果のフィードバック値と入力信号との加算値は１以下と
なり、ΔΣ変調ループに殆ど発振が生じることはなく、
ノイズシェーピングの効果を維持しつつ、発振限界値を
高くすることができる。
【００４５】また、請求項２の発明に係るΔΣ変調回路
は、以上のように、相互に順位の連続する２つの積分器
において、後段側の積分器の乗算係数を前段側の積分器
の乗算係数以下とし、さらに少なくとも１箇所で、前段
側の積分器の乗算係数未満とする。
は、以上のように、相互に順位の連続する２つの積分器
において、後段側の積分器の乗算係数を前段側の積分器
の乗算係数以下とし、さらに少なくとも１箇所で、前段
側の積分器の乗算係数未満とする。
【００４６】それゆえ、さらに確実に発振を抑制するこ
とができる。
とができる。
【００４７】さらにまた、請求項３の発明に係るスイッ
チング増幅器は、以上のように、前記請求項１または２
記載のΔΣ変調回路の量子化結果をスイッチング制御信
号とする。
チング増幅器は、以上のように、前記請求項１または２
記載のΔΣ変調回路の量子化結果をスイッチング制御信
号とする。
【００４８】それゆえ、ΔΣ変調回路の発振限界値が高
いので、該ΔΣ変調回路への入力信号レベルを大きく
し、高い効率で電力増幅を行うことができる。
いので、該ΔΣ変調回路への入力信号レベルを大きく
し、高い効率で電力増幅を行うことができる。
【図１】一般的なΔΣ変調回路の電気的構成を示すブロ
ック図である。
ック図である。
【図２】図１で示すΔΣ変調回路に用いられる積分器お
よび乗算器の一構成例を示すブロック図である。
よび乗算器の一構成例を示すブロック図である。
【図３】図１で示すΔΣ変調回路における乗算器の第１
の乗算係数の設定例において、入力信号レベルが充分小
さい状態での量子化ノイズ分布を示すグラフである。
の乗算係数の設定例において、入力信号レベルが充分小
さい状態での量子化ノイズ分布を示すグラフである。
【図４】図３と同様に前記第１の乗算係数の設定例にお
いて、入力信号レベルが発振限界値での量子化ノイズ分
布を示すグラフである。
いて、入力信号レベルが発振限界値での量子化ノイズ分
布を示すグラフである。
【図５】図３および図４と同様に前記第１の乗算係数の
設定例において、入力信号レベルが発振限界値を超える
レベルでの量子化ノイズ分布を示すグラフである。
設定例において、入力信号レベルが発振限界値を超える
レベルでの量子化ノイズ分布を示すグラフである。
【図６】図１で示すΔΣ変調回路における乗算器の第２
の乗算係数の設定例において、入力信号レベルが充分小
さい状態での量子化ノイズ分布を示すグラフである。
の乗算係数の設定例において、入力信号レベルが充分小
さい状態での量子化ノイズ分布を示すグラフである。
【図７】図６と同様に前記第２の乗算係数の設定例にお
いて、入力信号レベルが発振限界値での量子化ノイズ分
布を示すグラフである。
いて、入力信号レベルが発振限界値での量子化ノイズ分
布を示すグラフである。
【図８】図６および図７と同様に前記第２の乗算係数の
設定例において、入力信号レベルが発振限界値を超える
レベルでの量子化ノイズ分布を示すグラフである。
設定例において、入力信号レベルが発振限界値を超える
レベルでの量子化ノイズ分布を示すグラフである。
【図９】図１で示すΔΣ変調回路における乗算器の第３
の乗算係数の設定例において、入力信号レベルが充分小
さい状態での量子化ノイズ分布を示すグラフである。
の乗算係数の設定例において、入力信号レベルが充分小
さい状態での量子化ノイズ分布を示すグラフである。
【図１０】図９と同様に前記第３の乗算係数の設定例に
おいて、入力信号レベルが発振限界値での量子化ノイズ
分布を示すグラフである。
おいて、入力信号レベルが発振限界値での量子化ノイズ
分布を示すグラフである。
【図１１】図９および図１０と同様に前記第３の乗算係
数の設定例において、入力信号レベルが発振限界値を超
えるレベルでの量子化ノイズ分布を示すグラフである。
数の設定例において、入力信号レベルが発振限界値を超
えるレベルでの量子化ノイズ分布を示すグラフである。
【図１２】図１で示すΔΣ変調回路における入力信号レ
ベルが充分小さい状態で、乗算器の第４の乗算係数の設
定例における量子化ノイズ分布を示すグラフである。
ベルが充分小さい状態で、乗算器の第４の乗算係数の設
定例における量子化ノイズ分布を示すグラフである。
【図１３】図１２と同様に入力信号レベルが充分小さい
状態で、乗算器の第５の乗算係数の設定例における量子
化ノイズ分布を示すグラフである。
状態で、乗算器の第５の乗算係数の設定例における量子
化ノイズ分布を示すグラフである。
【図１４】図１で示すΔΣ変調回路における入力信号レ
ベルが充分小さい状態で、乗算器の第６の乗算係数の設
定例における量子化ノイズ分布を示すグラフである。
ベルが充分小さい状態で、乗算器の第６の乗算係数の設
定例における量子化ノイズ分布を示すグラフである。
【図１５】図１で示すΔΣ変調回路における乗算器の第
７の乗算係数の設定例において、入力信号レベルが充分
小さい状態での量子化ノイズ分布を示すグラフである。
７の乗算係数の設定例において、入力信号レベルが充分
小さい状態での量子化ノイズ分布を示すグラフである。
【図１６】図１５と同様に前記第７の乗算係数の設定例
において、入力信号レベルが発振限界値での量子化ノイ
ズ分布を示すグラフである。
において、入力信号レベルが発振限界値での量子化ノイ
ズ分布を示すグラフである。
【図１７】図１５および図１６と同様に前記第７の乗算
係数の設定例において、入力信号レベルが発振限界値を
超えるレベルでの量子化ノイズ分布を示すグラフであ
る。
係数の設定例において、入力信号レベルが発振限界値を
超えるレベルでの量子化ノイズ分布を示すグラフであ
る。
【図１８】前記ΔΣ変調回路を搭載するスイッチング増
幅器の一構成例を示すブロック図である。
幅器の一構成例を示すブロック図である。
１ ΔΣ変調回路 １１ スイッチング増幅器 １２ アナログ信号源 １３ 積分器・加算器群 １４ 定電圧スイッチ １５ ＬＰＦ １６ スピーカ Ａ１〜Ａ６；Ｂ１〜Ｂ３ 乗算器 ＡＭＰ オペアンプ Ｃ 帰還コンデンサ Ｄ０〜Ｄ３ 遅延器 Ｋ０〜Ｋ４ 加算器 Ｍ１〜Ｍ７ 積分器 Ｒ 入力抵抗 Ｒ０〜Ｒ３ フィードバックループ Ｑ 量子化器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J064 AA01 BA03 BB06 BC08 BC09 BC11 BC16 BC19 BD02 5J091 AA02 AA26 AA41 AA66 CA32 CA54 CA61 FA12 HA20 HA29 HA38 KA00 KA01 KA15 KA26 KA31 KA42 KA62 MA11 SA05 TA01 TA03
Claims (3)
- 【請求項１】入力信号を相互に縦続接続された複数段の
積分器群に入力し、各積分器の加算出力を量子化するよ
うにしたΔΣ変調回路において、 前記積分器の入力側に介在される乗算器の係数を１／２
以下とすることを特徴とするΔΣ変調回路。 - 【請求項２】２ｍ（ｍは正の整数）次の積分器の乗算係
数は、２ｍ−１次の積分器の乗算係数以下であり、かつ
少なくとも１箇所で、前記２ｍ次の積分器の乗算係数が
２ｍ−１次の積分器の乗算係数未満であることを特徴と
する請求項１記載のΔΣ変調回路。 - 【請求項３】前記請求項１または２記載のΔΣ変調回路
の量子化結果に応答して、電源からの予め定める定電圧
をスイッチングし、そのスイッチング出力をローパスフ
ィルタによってアナログ変換して出力することを特徴と
するスイッチング増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020728A JP2000224040A (ja) | 1999-01-28 | 1999-01-28 | Δς変調回路およびそれを用いるスイッチング増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020728A JP2000224040A (ja) | 1999-01-28 | 1999-01-28 | Δς変調回路およびそれを用いるスイッチング増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224040A true JP2000224040A (ja) | 2000-08-11 |
Family
ID=12035253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11020728A Pending JP2000224040A (ja) | 1999-01-28 | 1999-01-28 | Δς変調回路およびそれを用いるスイッチング増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000224040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111901728A (zh) * | 2020-08-05 | 2020-11-06 | 广州市迪士普音响科技有限公司 | 一种选频电路及功放切换系统 |
-
1999
- 1999-01-28 JP JP11020728A patent/JP2000224040A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111901728A (zh) * | 2020-08-05 | 2020-11-06 | 广州市迪士普音响科技有限公司 | 一种选频电路及功放切换系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7936293B2 (en) | Delta-sigma modulator | |
| US7058464B2 (en) | Device and method for signal processing | |
| US6724332B1 (en) | Noise shaping circuits and methods with feedback steering overload compensation and systems using the same | |
| US7961020B2 (en) | Digital signal converter | |
| EP1672785B1 (en) | Switching amplifier | |
| US7061415B2 (en) | Word length reduction circuit | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| JP3369448B2 (ja) | ディジタルスイッチングアンプ | |
| WO2008012904A1 (fr) | Générateurs de signaux mid, dispositif générateur de signaux mid et amplificateur numérique | |
| CN114512154A (zh) | 信号密度调制编码器、数字声音重建系统及信号处理系统 | |
| JP6562151B2 (ja) | Ａ／ｄ変換器およびそれを備えるセンサ装置 | |
| JP4311437B2 (ja) | Ｄ級増幅装置 | |
| JP2000224040A (ja) | Δς変調回路およびそれを用いるスイッチング増幅器 | |
| JP3303585B2 (ja) | 分散フィードバック式δς変調器 | |
| Li et al. | Design of a self-oscillating PWM signal generator with a double integration loop | |
| JP2002237729A (ja) | スイッチング増幅回路 | |
| JP2005505980A (ja) | サンプルレート変換のための装置及び方法 | |
| JP3902120B2 (ja) | デルタシグマ変調器およびディジタルアンプ | |
| JP3549045B2 (ja) | スイッチング増幅器 | |
| JP3344546B2 (ja) | デルタシグマ変調回路 | |
| JP2009135717A (ja) | Δς変調装置、遮断方法、プログラム、および、記録媒体 | |
| JP3743003B2 (ja) | デジタルフィルタ | |
| JP2005159667A (ja) | 音響信号コンプレッサ | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JP2000236259A (ja) | Ｄ／ａコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040311 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040402 |