CN114512154A - 信号密度调制编码器、数字声音重建系统及信号处理系统 - Google Patents

信号密度调制编码器、数字声音重建系统及信号处理系统 Download PDF

Info

Publication number
CN114512154A
CN114512154A CN202111350281.XA CN202111350281A CN114512154A CN 114512154 A CN114512154 A CN 114512154A CN 202111350281 A CN202111350281 A CN 202111350281A CN 114512154 A CN114512154 A CN 114512154A
Authority
CN
China
Prior art keywords
signal
density modulation
modulation encoder
subtractor
signal density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111350281.XA
Other languages
English (en)
Other versions
CN114512154B (zh
Inventor
梁振宇
陈希圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhiwei Electronics Co ltd
Original Assignee
Zhiwei Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhiwei Electronics Co ltd filed Critical Zhiwei Electronics Co ltd
Publication of CN114512154A publication Critical patent/CN114512154A/zh
Application granted granted Critical
Publication of CN114512154B publication Critical patent/CN114512154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/02—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/02—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders
    • G10L19/032—Quantisation or dequantisation of spectral components
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
    • G10L19/26—Pre-filtering or post-filtering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0614—Non-recursive filters using Delta-modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0411—Recursive filters using DELTA modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/009—Theoretical filter design of IIR filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种信号密度调制编码器、数字声音重建系统及信号处理系统，该信号密度调制编码器包括一第一减法器、一加总电路及一多位量化器。该第一减法器可用来接收一输入信号。该加总电路耦接于该第一减法器。该多位量化器耦接于该第一减法器及该加总电路，可用来产生一输出信号。该加总电路或该多位量化器用来产生一第一反馈信号以传送至该第一减法器；该第一减法器根据该第一反馈信号及该输入信号来执行一减法运算，并产生一差值信号；该加总电路对该差值信号执行运算，使得该信号密度调制编码器具有包含一高通滤波效果的一噪声传递函数；该噪声传递函数是该多位量化器带有的量化误差相对于该输入信号的比例；且该输出信号具有多于两个电平。

Description

信号密度调制编码器、数字声音重建系统及信号处理系统
技术领域
本发明涉及一种信号密度调制(Signal Density Modulation，SDM)编码器、数字声音重建系统及信号处理系统，尤其涉及一种可用于音频系统(audio system)的信号密度调制编码器、数字声音重建系统及其相关的信号处理系统。
背景技术
脉冲密度调制(Pulse Density Modulation，PDM)是一种常用于麦克风的编码方式，其可通过1位数据串流的密度对基础的模拟信号进行编码。通过将逻辑“1”视为信号电平“+1”而逻辑“0”视为信号电平“-1”，即可利用高度过采样(oversample)的位串流“1”和“0”密度来表示位于电平{+1，-1}之间的常态化模拟信号。
一般来说，脉冲密度调制系统的输出级可采用一比较器来产生在电平“+1”及“-1”之间摆荡的脉冲信号，其信息携带于脉冲的密度。在此情况下，脉冲密度调制系统要求信号以极高的频率在电平“+1”及“-1”之间切换，且该些电平通常是比较器所输出的最大电平及最小电平。若脉冲密度调制系统用来驱动一电容性负载时，在最大及最小电平之间切换的高频信号将导致大量的能量损耗。因此，实有必要提出一种新的调制方案，可保持良好的信号量化噪声比(Signal to Quantization Noise Ratio，SQNR)，同时信号能量的运用更有效率。
发明内容
因此，本发明的主要目的在于提供一种信号密度调制(Signal DensityModulation，SDM)编码器，以改良传统的脉冲密度调制(Pulse Density Modulation，PDM)方案，从而解决上述问题。
本发明的一实施例公开了一种信号密度调制编码器，其包括一第一减法器、一加总电路及一多位量化器(Multi-bit Quantizer)。该第一减法器可用来接收一输入信号。该加总电路耦接于该第一减法器。该多位量化器耦接于该第一减法器及该加总电路，可用来产生一输出信号。其中，该加总电路或该多位量化器用来产生一第一反馈信号以传送至该第一减法器；该第一减法器根据该第一反馈信号及该输入信号来执行一减法运算，并产生一差值信号；该加总电路对该差值信号执行运算，使得该信号密度调制编码器具有包含一高通滤波效果的一噪声传递函数(Noise Transfer Function)；该噪声传递函数是该多位量化器带有的量化误差相对于该输入信号的比例；且该输出信号具有多于两个电平。
本发明的另一实施例公开了一种数字声音重建系统，其包括：上述的信号密度调制编码器；多个发声单元，其中，该信号密度调制编码器的一输出端耦接于该多个发声单元；以及一预均衡器，其中，该信号密度调制编码器的一输入端耦接于该预均衡器。
本发明的另一实施例公开了一种信号处理系统，其包括一第一减法器及一加总电路。该第一减法器可用来接收一输入信号。该加总电路耦接于该第一减法器。其中，该信号处理系统系用于一失真部件；该失真部件用来产生一失真成分；该加总电路产生一第一反馈信号以传送至该第一减法器；该第一减法器根据该第一反馈信号及该输入信号来执行一第一减法运算，并产生一差值信号；该加总电路对该差值信号执行运算，使得该信号处理系统具有包含一高通滤波效果的一噪声传递函数；该噪声传递函数是该失真部件带有的该失真成分相对于该输入信号的比例；且该失真部件未包括1位量化电路。
本发明提供的信号密度调制编码器、数字声音重建系统及信号处理系统，可以提升信号量化噪声比或信号噪声失真比，同时提高分辨率。信号密度调制编码器包括一加总电路及一多位量化器，其中，多位量化器可用来取代传统脉冲密度调制电路的比较器，用以提供更有效的量化机制并改善脉冲密度调制电路的功耗问题。加总电路搭配适当的电路设计可实现更高阶的噪声塑造效果，同时保持良好的稳定性。更明确来说，加总电路可将系统的噪声和/或失真移到较高频率，从而降低可听频率范围内的噪声/失真。
附图说明
图1为一脉冲密度调制编码器的波形图。
图2为一脉冲密度调制电路的示意图。
图3示出脉冲密度调制电路结构的等效电路。
图4为脉冲密度调制电路结合2阶Σ-Δ运算的电路图。
图5示出执行L阶Σ-Δ运算的脉冲密度调制电路的比较。
图6示出Σ-Δ滤波器的一种电路模型示例。
图7示出典型3阶Σ-Δ滤波器与修饰后的3阶Σ-Δ滤波器的噪声传递函数比较。
图8为本发明实施例一信号密度调制编码器的示意图。
图9A及图9B示出执行1阶Σ-Δ运算的信号密度调制编码器。
图10A及图10B示出执行3阶Σ-Δ运算的信号密度调制编码器。
图11A及图11B示出(N+1)阶加总电路及其信号密度调制编码器的一般性实施方式。
图12为本发明实施例一信号密度调制编码器的示意图。
图13为本发明实施例信号密度调制编码器的波形图。
图14为一弦波信号通过信号密度调制方式编码的频谱示意图。
图15为一信号密度调制编码器耦接于一负载的示意图。
图16为应用于一数字声音重建系统的信号密度调制编码器的一种实施方式的示意图。
图17示出一音频系统。
图18为本发明实施例一信号处理系统的示意图。
图19示出失真信号中的软截断失真相对应的输入对输出关系。
图20为AB类放大器中产生的失真的波形图。
图21为本发明实施例一音频系统的示意图。
图22示出音频数字声音重建系统的声音输出信号的频谱分析。
图23示出信号密度调制编码器耦接于一系统的示意图。
图24示出信号密度调制编码器耦接于一系统的示意图。
图25示出一信号处理(音频)系统的示意图。
附图标号：
20 脉冲密度调制电路
202、802、914、1004、1006、1014、 减法器
1102、1114、1116、1202、1802、
2102、840、2506
204、902、I1～I3、1104 积分器
206、904、912、1002、1012、1106、 延迟单元
1112、1113
208 比较器
V_IN、x 输入信号
V_OUT、y、xSDM 输出信号
V_FB、fb 反馈信号
εc 量化误差(噪声)
80、120、1604、1702 信号密度调制编码器
804、1804、2104 加总电路
806、1110、1204 多位量化器
1016、1118、1206 数字滤波器
1100 N阶信号密度调制编码器
ε(n-1) 误差信号
160 音频数字声音重建系统
1602 预均衡器
1606 驱动控制器
1608 发声点组件
A_IN 音频输入信号
S_OUT 声音输出信号
170、210、250 音频系统
1704 充电控制器
1706 制动器
1708、2114 模拟数字转换器
V_PZT 电压
180 信号处理系统
1806 失真部件
V_DIS 失真信号
2106 数字模拟转换器
2108 发声装置
2110 耳道
2112 感测器
2116、846 均衡器
H、HL、HT、HC、HR、HEQ、HID 传递函数
82、84 系统
822、842 通道(channel)
in_ch 通道输入
out_ch 通道输出
844、2508 识别滤波器
τ1 时间延迟
具体实施方式
请参考图1，图1为一脉冲密度调制(Pulse Density Modulation，PDM)编码器的波形图。假定脉冲密度调制编码器接收一弦波信号，此弦波信号可通过高频率的过采样(oversample)来产生具有过采样率(oversample rate)的输出脉冲。如图1所示，输出信号的脉冲密度随着输入信号的振幅上升和下降，此脉冲具有两个电平“+1”及“-1”，其分别对应于正振幅及负振幅。
脉冲密度调制编码器通常是利用Σ-Δ(sigma-delta)调制机制来实现。请参考图2，图2为一脉冲密度调制电路20的示意图。如图2所示，脉冲密度调制电路20可用来执行1阶Σ-Δ运算，其包括一减法器202、一积分器204、一延迟单元206及一比较器208。脉冲密度调制电路20可接收一输入信号V_IN，并产生一输出信号V_OUT中的高频脉冲，其中，输出信号V_OUT的脉冲密度对应于输入信号V_IN的振幅。减法器202可将输入信号V_IN减去一反馈信号V_FB，其中，反馈信号V_FB是利用延迟单元206对输出信号V_OUT进行延迟而产生。积分器204可用来累积输入信号V_IN中的信号振幅信息以及反馈信号V_FB的信息。当积分器204的累积结果超过一阈值时，可通过比较器208输出一脉冲，使得比较器208所输出的输出信号V_OUT的脉冲密度随着输入信号V_IN的振幅而变化。举例来说，较高的正振幅会产生较高密度的“+1”脉冲，而较低的负振幅会产生较高密度的“-1”脉冲。
脉冲密度调制编码器的效率可通过使用较高阶的Σ-Δ结构来获得改善。举例来说，可通过2个减法器和2个积分器来实现2阶Σ-Δ运算，更高阶的Σ-Δ运算的实施方式应为本领域技术人员所熟知，在此不详述。
值得注意的是，比较器208可视为1位的量化器(Quantizer)，其在接收的信号上加入量化误差以产生输出脉冲。因此，脉冲密度调制电路20的结构亦可等效修改为如图3所示。为求简化，在此例中，输入信号及输出信号分别以x及y表示。在加入量化误差εc的情况下，脉冲密度调制电路的传递函数(Transfer Function)在z值域(z-domain)可表示为：
Y(z)＝X(z)+(1-z-1)EC(z)。
脉冲密度调制电路可视为具有两个输入X(z)、EC(z)及一个输出Y(z)的系统，其中，信号传递函数(Signal Transfer Function，STF)为1，噪声传递函数(Noise TransferFunction，NTF)为(1-z-1)。
通过类似的方式，执行2阶Σ-Δ运算的脉冲密度调制电路的电路图如图4所示，其中，传递函数在z值域可表示为：
Y(z)＝X(z)+(1-z-1)2EC(z)。
在此例中，信号传递函数为1，噪声传递函数为(1-z-1)2。如此一来，执行L阶Σ-Δ运算的脉冲密度调制电路的传递函数可一般性地表示为：
Y(z)＝X(z)+(1-z-1)LEC(z)；
其中，信号传递函数为1而噪声传递函数为(1-z-1)L。
请参考图5，图5示出执行L阶Σ-Δ运算的脉冲密度调制电路的比较，其中L为正整数(例如从1到6)。更明确来说，图5示出了执行Σ-Δ运算的脉冲密度调制电路的噪声传递函数的频率响应，例如从1阶到6阶。如图5所示，脉冲密度调制电路可提供噪声塑造的功能，可将不需要的噪声移到较高频率，而更高阶的Σ-Δ运算可提供更强大的低频噪声抑制能力。此外，噪声传递函数等于1的单位增益频率(Unity Gain Frequency)相等于采样频率fs除以6。因此，可良好地控制采样频率fs具有足够大的数值，以抑制可听频率范围(即20赫兹(Hz)到20千赫兹(kHz))内的噪声。
因此，在具有适当设计的脉冲密度调制电路中，可通过执行更高阶的Σ-Δ运算来实现优化的噪声塑造效果。然而，Σ-Δ滤波器或执行Σ-Δ运算的电路存在稳定性问题，而典型的Σ-Δ滤波器到达3或4阶以上将变得不稳定。幸运的是，业界已发展出多种Σ-Δ滤波器的修饰方式，可在高阶之下保持系统的稳定性。
在一实施例中，可采用一巴特沃斯高通滤波器(Butterworth High Pass Filter)作为Σ-Δ滤波器，用来进行噪声塑造。巴特沃斯滤波器在高频频段上具有平坦的强度，可避免高频噪声无限制地上升，从而改善整体系统稳定性。
图6示出Σ-Δ滤波器的一种电路模型示例。如图6所示，此电路模型所实现的传递函数可表示如下：
Figure BDA0003355516340000071
其中，信号传递函数为H/(1+H)而噪声传递函数为1/(1+H)。若采用3阶的巴特沃斯高通滤波器来执行噪声传递时，其噪声传递函数可表示为：
Figure BDA0003355516340000072
噪声传递函数可进一步用来计算滤波器的传递函数H，可得到：
Figure BDA0003355516340000073
请参考图7，图7示出典型3阶Σ-Δ滤波器与修饰后的3阶Σ-Δ滤波器的噪声传递函数比较。如图7所示，在较高的频段中，噪声被放大且典型3阶Σ-Δ滤波器的噪声传递函数持续上升。相对之下，若采用3阶巴特沃斯高通滤波器作为修饰后的Σ-Δ滤波器以取代典型3阶Σ-Δ滤波器的情况下，其频率响应显示高频段的噪声传递函数是平坦的而非无限制地上升。如此一来，可确保系统在较高阶的Σ-Δ架构下仍保持稳定。
因此，通过上述改善系统稳定性的技术，可利用更高阶的Σ-Δ滤波器来提升脉冲密度调制电路的噪声塑造能力，从而提升系统的信号量化噪声比(Signal toQuantization Noise Ratio，SQNR)(或者，针对信号上带有的失真称为信号噪声失真比(Signal to Noise Distortion Ratio，SNDR))。模拟结果显示，在相同的过采样率之下，采用6阶Σ-Δ滤波器的脉冲密度调制电路可达到相当于16位脉冲编码调制(Pulse CodeModulation，PCM)电路可达到的信号量化噪声比。
如上所述，脉冲密度调制电路可利用一比较器(即2电平量化器或1位量化器)来产生以过采样率切换的输出脉冲，此过采样率通常远大于输入信号的频率。高频切换将产生大量功耗，特别是在脉冲密度调制电路用来驱动电容性负载的情况下。为解决此问题，本发明提供了一种信号密度调制(Signal Density Modulation，SDM)编码器。有别于比较器(1位量化器或量化电路)，信号密度调制编码器采用多位量化器(Multi-bit Quantizer)，可用来产生多于两个电平的输出信号。
更明确来说，习知的比较器使输出信号在峰对峰电压Vpp或信号电平“+1”及“-1”之间摆荡，其可由一位的数字信号来表示。当操作频率提高或电容性负载的电容值较大时，其功耗会非常大。相对之下，在使用多位量化器的情况下，输出信号被允许在多于两个电平之间以较小的步阶摆荡，因此信号密度调制的使用可大幅降低功耗。多位量化器提供的多个电平(多于2个电平)也能够更真实地反映减法器和积分器所产生的信息。搭配Σ-Δ运算，信号量化噪声比和/或分辨率皆可大幅提升。
请参考图8，图8为本发明实施例一信号密度调制编码器80的示意图。如图8所示，信号密度调制编码器80包括一减法器802、一加总电路804及一多位量化器806。减法器802及加总电路804可共同运作以提供类似于前述脉冲密度调制电路的Σ-Δ运算。更明确来说，减法器802可用来接收输入信号V_IN，将输入信号V_IN减去反馈信号V_FB，并产生一差值信号(其可表示为V_IN-V_FB)。加总电路804耦接于减法器802及多位量化器806之间，可用来对差值信号执行运算。加总电路804可包括至少一积分器，用来累积输入信号V_IN携带的信息。多位量化器806可根据加总电路804提供的信息来产生输出信号V_OUT。多位量化器806所产生的输出信号V_OUT可量化为具有多于两个电平。举例来说，若多位量化器806是一2位量化器时，输出信号V_OUT具有四个电平；若多位量化器806是一3位量化器时，输出信号V_OUT具有八个电平。一般来说，N位量化器可用来产生具有2N个电平的输出信号V_OUT，其中，N可以是大于1的任意正整数。
在本发明的实施例中，用于信号密度调制编码器80的加总电路804具有多种实现方式。举例来说，加总电路804可执行L阶Σ-Δ运算，其中L可以是任意正整数。对于较高阶的滤波器而言，可修饰其传递函数以克服稳定性问题，且Hx代表在考量稳定性问题之后的任意适合的传递函数。
图9A及图9B示出执行1阶Σ-Δ运算的信号密度调制编码器80。详细来说，图9A示出了典型的1阶Σ-Δ电路，其中，加总电路804包括位于直接路径(从减法器802到多位量化器806的路径)的一积分器902以及位于反馈路径(从多位量化器806到减法器802的路径)的一延迟单元904。积分器902是一数字积分器，其耦接于减法器802及多位量化器806的输入端之间，可用来累积输入信号V_IN的振幅信息并将该信息传送至多位量化器806。延迟单元904耦接于减法器802及多位量化器806的输出端之间，可用来提供单位延迟以产生反馈信号V_FB，并将反馈信号V_FB输出至减法器802。图9B示出了信号密度调制编码器80的等效电路，其中，加总电路804可包括一延迟单元912及一减法器914。延迟单元912耦接于减法器802及多位量化器806的输入端之间，可提供用于输入信号V_IN的单位延迟。减法器914耦接于多位量化器806的输出端及延迟单元912的输出端之间，可用来提供一误差信号ε(n-1)作为反馈信号V_FB以输出至减法器802，此误差信号ε(n-1)为输出信号V_OUT与延迟后的输入信号V_IN的差异。
本发明的延迟单元可通过任意的适合方式来实现。在一实施例中，可利用暂存器来实现一延迟单元，暂存器可受控于系统时脉，用以在延迟单元中产生相等于一时脉周期的单位延迟。此外，在本发明的实施例中，积分器可由并联耦接的一延迟单元及一加法器组成，使得每一输入信号皆可被延迟并加入后续的输入信号。加法器及减法器都是本领域技术人员熟知的常用于数字电路的组件，在此不详述。
图10A及图10B示出执行3阶Σ-Δ运算的信号密度调制编码器80。详细来说，图10A示出了典型的3阶Σ-Δ电路，其中，加总电路804包括一延迟单元1002、减法器1004及1006、以及积分器I1～I3。延迟单元1002设置于反馈路径上，减法器1004及1006以及积分器I1～I3设置于直接路径上。图10B示出了3阶加总电路804的等效电路，其中，加总电路804包括一延迟单元1012、一减法器1014及一数字滤波器1016。数字滤波器1016加上延迟单元1012及减法器1014可产生对应的噪声传递函数。更明确来说，3阶信号密度调制编码器80的噪声传递函数等于：
Y(z)＝X(z)+(1-z-1)3EC(z)，
此公式可扩展为：
Y(z)＝X(z)+(1-3z-1+3z-2-z-3)EC(z)。
如图10B所示，数字滤波器1016中的延迟单元及乘法器可提供相当于上述噪声传递函数的系数，以产生携带有相关信息的反馈信号V_FB，从而实现信号密度调制编码器80的噪声塑造功能和传递函数。
图11A及图11B示出(N+1)阶加总电路及其信号密度调制编码器的一般性实施方式，其中N可以是任意正整数。详细来说，图11A示出了(N+1)阶信号密度调制编码器的典型架构，其包括一N阶信号密度调制编码器1100，并包括一减法器1102、一积分器1104及一延迟单元1106。N阶信号密度调制编码器1100可包括用来执行N阶Σ-Δ运算的信号密度调制编码器以及如上所述的一多位量化器，额外加入的积分器1104及延迟单元1106则用来实现(N+1)阶Σ-Δ电路。图11B示出了(N+1)阶加总电路及其信号密度调制编码器的等效电路，其包括一多位量化器1110、延迟单元1112及1113、减法器1114及1116、以及一数字滤波器1118。关于多位量化器1110、延迟单元1112及1113、及减法器1114及1116的详细实施方式及运作方式类似于图10B所示的多位量化器806、延迟单元1012、及减法器802及1014，在此不赘述。数字滤波器1118可从减法器1116接收一误差信号ε(n-1)并对应输出反馈信号V_FB至减法器1114，其可包括可用来产生传递函数z[1-(1-z-1)N]的任意的适合电路组件。在数字滤波器1118的反馈控制之下，可实现(N+1)阶信号密度调制编码器的信号传递函数及噪声传递函数。
如上所述，加总电路的传递函数还可进一步修饰以解决高阶Σ-Δ电路的稳定性问题，其相关的实施方式亦可结合多位量化器来实现本发明的信号密度调制编码器。请参考图12，图12为本发明实施例一信号密度调制编码器120的示意图。如图12所示，信号密度调制编码器120包括一减法器1202、一多位量化器1204及一数字滤波器1206。关于减法器1202及多位量化器1204的详细实施方式及运作方式类似于前述段落的说明，在此不赘述。数字滤波器1206耦接于减法器1202及多位量化器1204的输入端之间，其可包括任意的适合电路组件，用以实现任意阶数的加总电路同时保持系统稳定性。在一实施例中，可采用一巴特沃斯高通滤波器来滤除噪声并改善N阶信号密度调制编码器的稳定性，特别是在N大于或等于3的情况下。
更明确来说，为了改善稳定性并实现噪声塑造功能，可先决定信号密度调制编码器120的噪声传递函数。在一实施例中，噪声传递函数可以是(或正比于)高通巴特沃斯滤波器的传递函数。
如上所述，噪声传递函数等于1/(1+Hx)，因此决定后的噪声传递函数可用来计算数字滤波器1206的传递函数Hx。在一优选实施例中，数字滤波器1206的传递函数Hx(z)可设计为如表1所示，其中，噪声传递函数可假设为N阶巴特沃斯滤波器(N＝3,…,6)的传递函数：
表1
Figure BDA0003355516340000111
需注意的是，用来取得传递函数Hx(z)的运算方式也适用于阶数高于6的Σ-Δ电路，为求简化，其相关的计算方式和结果省略于此。
请参考图13，图13为本发明实施例信号密度调制编码器的波形图。图13示出了信号密度调制编码器的输入信号V_IN及输出信号V_OUT。信号密度调制编码器可采用5位量化器，使得输出信号V_OUT具有32个电平。如图13所示，在每一周期中，输出信号V_OUT均落在32个电平的其中一个，并依据加总电路的运作而随着输入信号V_IN移动。
在此例中，输入信号V_IN是位于1kHz的单频弦波信号，并通过1.536百万赫兹(MHz)的高过采样率以脉冲编码调制方式进行编码。图14是通过信号密度调制方式编码后的信号的频谱示意图。如图14所示，可听频率范围(从20Hz到20kHz)内的信号频谱十分干净，且噪声均被移到高频。通过5位量化器的使用，当信号密度调制编码器采用8阶加总电路时，模拟结果显示信号量化噪声比约等于137分贝(decibel，dB)。相对之下，在相同采样率1.536MHz之下，脉冲编码调制电路需使用20位的设计才能够达到相同的信号量化噪声比。
值得注意的是，基于上述用来改善系统稳定性的电路设计技巧，8阶Σ-Δ滤波器将变得可行。另一方面，用于脉冲编码调制电路的20位分辨率需要更多位来实现相同的分辨率；而根据本发明的信号密度调制编码器，只需5位分辨率搭配8阶加总电路就能够实现良好的信号量化噪声比。此外，当使用相同位数及相同采样率的情况下，本发明的信号密度调制电路/编码器相对于其它习知调制方案而言，可实现更优化的信号量化噪声比。从另一种观点来看，为达到预定的分辨率或信号量化噪声比，基于信号密度调制的编码方案(经由上述信号密度调制编码器)可大幅降低所需的位数。
除此之外，信号密度调制编码器使得输出信号追随输入信号的电平上升和下降。有别于脉冲密度调制电路的输出信号是由两电平之间摆荡的脉冲所构成，信号密度调制编码的信号不存在如此高频且大幅度的摆荡。因此，用来驱动电容性负载的功耗可大幅度降低。
简言之，通过如上述信号密度调制编码器来实现的基于信号密度调制的编码方案的优点为，降低用于预定分辨率的位数(其相对于脉冲编码调制方案具有优势)，以及降低操作上的功耗(其相对于脉冲密度调制方案具有优势)。
优选地，可采用至少4位的量化器，以产生具有至少16个电平的输出信号。量化器中增加的位数亦可提升信号量化噪声比。除此之外，提高加总电路的阶数可加强噪声塑造能力，从而提升信号量化噪声比。
本发明的信号密度调制编码器具有各种应用。请参考图15，图15为一信号密度调制编码器耦接于一负载的示意图，其中，信号密度调制编码器可用来输出输出信号V_OUT至负载，本发明中的术语“耦接于”可代表直接或间接的连结。举例来说，装置A耦接于装置B可代表装置A直接连接于装置B，或装置A经由某一(些)组件C间接连接于装置B。
负载产生的负载量可具有存储器特性(Memory Property)(如电容性负载)或无存储器特性(Memoryless Property)(如非电容性负载)。具有存储器特性的负载量代表负载所产生的对应于一特定时间t的负载量是依据对应于该特定时间之前的一段时间(如t-t0，t0>0)的负载量而定。而无存储器特性的负载量代表负载所产生的对应于一特定时间t的负载量独立于对应于该特定时间之前的任意时间(如t-t0，若干t0>0)的负载量。
负载量的实施方式并非受限制的。当信号密度调制编码器用于控制另一电路(如放大器)时，负载量可以是电压或电流；当信号密度调制编码器用于控制机器手臂时，负载量可以是机械力矩或旋转角度；当信号密度调制编码器用于控制热处理或热度相关的设备时，负载量可以是热能或温度。
在一实施例中，信号密度调制编码器可用于一数字声音重建(Digital SoundReconstruction，DSR)系统。数字声音重建系统可包括多个发声单元，又称发声点(SoundGenerating Dot，SGD)，其中，每一发声点可以是一微机电系统(Micro-ElectromechanicalSystem，MEMS)组件，可通过接收(数字化的)电信号并操作于一切换模式来发出声音。
此数字化的电信号可控制发声点开启(例如被启动)或关闭(例如不启动)，从而进行声音重建。关于典型数字声音重建系统及发声点的详细实施方式应为本领域技术人员所熟知，可参见“Towards a digital sound reconstruction MEMS device:Characterization of a single PZT based piezoelectric actuator”，阿雷瓦洛等(A.Arevalo,et al)，第10届IEEE微奈米工程与分子系统国际学术会议(IEEE-NEMS 2015)，2015年4月7～11日于中国西安。
在本发明中，操作于切换模式的组件代表该组件的运作是通过特定方式(持续)切换该组件来实现，或该组件的运作是以离散时间的方式进行。以发声点为例，当进行声音重建时，发声点(持续)在开启状态和关闭状态之间切换，而发声点在开启状态下被启动，在关闭状态下不启动。或者，发声点的输入是一离散时间信号。
请参考图16，图16为应用于一数字声音重建系统的信号密度调制编码器的一种实施方式的示意图。图16示出了一音频数字声音重建系统160，其包括一预均衡器(Pre-equalizer)1602、一信号密度调制编码器1604、一驱动控制器1606及一发声点组件1608。音频数字声音重建系统160可用来接收一音频输入信号A_IN，并对应产生一声音输出信号S_OUT。发声点组件1608可包括多个发声单元(阵列)。信号密度调制编码器1604可将噪声移到较高频率，从而实现高信号量化噪声比。驱动控制器1606可根据来自于信号密度调制编码器1604的信号来控制发声点组件1608的运作，发声点组件1608从而输出具有高信号量化噪声比的声音输出信号S_OUT。
值得注意的是，发声点组件1608具有频率响应正比于频率f大小的特性。因此，当信号通过发声点组件1608时，高频的声音通常较大而低频的声音通常较小。为解决此问题，可在音频数字声音重建系统160中设置预均衡器1602(如设置于信号密度调制编码器1604前端)。预均衡器1602可放大较低频的信号并缩减较高频的信号，从而补偿发声点组件1608的频率响应。在一实施例中，预均衡器1602可包括一积分器，用来执行积分运算。积分运算(或积分器)的特性为，其频率响应正比于频率f的倒数1/f，可提供类似的效果来放大低频信号并降低高频信号，从而补偿发声点组件1608的频率响应。
图22示出音频数字声音重建系统160的声音输出信号S_OUT的频谱分析，其中，信号密度调制编码器1604采用如前述信号密度调制编码器120的编码方案搭配8阶Σ-Δ运算和6位的量化器(即64个电平)。信号密度调制编码器1604操作的采样率为每秒384千次采样(kilo-sample-per-second，ksps)。音频输入信号A_IN是由五个等量且等间距的单频信号所组成。由图22可知，数字声音重建系统160能够有效重建音频输入信号A_IN，并实现90.2dB的信号与噪声/失真比。通过信号密度调制编码器的使用，仅需要6个位即可达到良好的精准度。
请回头参考图15。在另一实施例中，负载可以是一电容性负载，电容性负载具有积分效果，其中，对应于前一段时间t-t0的(输出)负载量可进行累积或积分(横跨不同的t0)。举例来说，对于负载所包括的电容而言，该电容接收的电流信号可视为电容上累积的电荷。
在一实施例中，信号密度调制编码器可耦接于一切换模式放大器，切换模式放大器可用来驱动一电容性负载(即具有电容的负载，例如电容性扬声器负载(可通过微机电系统制造或压电制动))，代表其可在一充电阶段和一放电阶段之间切换来进行操作，或者在一充磁阶段(InFlux Phase，即磁通量增加的阶段)及一放磁阶段(DeFlux Phase，即磁通量减少的阶段)之间切换来进行操作。
举例来说，在充电阶段中，音频信号上升，且放大器可对电容性扬声器负载进行充电。另一方面，在放电阶段中，音频信号下降，且放大器可对电容性扬声器负载进行放电。
本发明的切换模式放大器可以是本领域中的D类放大器(Class-D Amplifier)或本发明的申请人所提出的X类放大器(Class-X Amplifier)，但不以此为限。X类放大器是一种切换模式放大器，其可在放电阶段将电流转向为从(电容性)负载流回电压源(的电容)的方向，使得电/磁能量可在后续充电周期中回收再利用。
关于X类放大器的详细实施方式可参考美国专利申请案号17/022,106、17/352,346和/或17/380,027所公开的驱动电路架构，在此将不赘述。简言之，案号17/022,106中的放大器(或驱动电路)包括一降压转换器(Buck Converter)及一升压转换器(BoostConverter)，两者皆属于直流对直流转换器(DC-DC Converter)的范畴；案号17/352,346中的放大器(或双向电路)包括具有四个晶体管的双向直流对直流转换器。
请参考图17，图17示出一音频系统170。音频系统170包括一信号密度调制编码器1702、一充电控制器1704、一制动器(Actuator)1706及一模拟数字转换器(Analog-to-Digital Converter，ADC)1708。充电控制器1704可包括如前述的切换模式放大器(例如美国专利申请案号17/022,106、17/352,346和/或17/380,027中公开的X类放大器或驱动电路)。制动器1706可设置于一发声装置中的发声膜(Sound Producing Membrane)，制动器1706可包括位于两层电极之间的压电材料/层，其中，横跨两电极之间的电压(或信号)可表示为V_PZT。由于压电材料的特性，制动器1706可视为一电容性负载。本领域技术人员应了解，通过将电压V_PZT施加于制动器1706可使制动器1706发生形变以产生声音或声波。
充电控制器1704作为切换模式放大器，可在充电阶段将电流输入至电容性负载，并且在放电阶段从电容性负载汲取电流，使得音频系统170所产生的声音可反映信号V_IN或V_OUT，其中的电容性负载代表制动器1706。信号V_OUT可视为用于美国专利申请案号17/022,106、17/352,346和/或17/380,027中公开的驱动电路的输入信号IN。此外，模拟数字转换器1708可将反馈信号转换为数字形式，以利于X类放大器的反馈控制。
从(关于信号密度调制编码器1702的)另一种观点来看，充电控制器1704可视为信号密度调制编码器1702的负载。充电控制器1704的负载量可具有存储器特性或无存储器特性，视其为哪一种负载量而定。假设充电控制器1704包括切换模式放大器或案号17/022,106、17/352,346和/或17/380,027中的驱动电路，当一第一负载量是充电控制器1704在一切换周期中产生的电流(其输入电容性负载或从电容性负载汲取出)，此第一负载量无存储器特性。另一方面，当一第二负载量是储存于电容性负载(可表示为制动器1706)的电荷量Q(以库伦(Coulomb)为单位)或横跨制动器1706中的电极的电压V_PZT(可由充电控制器1704产生)，此第二负载量具有存储器特性。
除此之外，图23示出信号密度调制编码器80耦接于一系统82且具有一反馈控制回路的示意图。系统82可产生施加于通道(channel)822的一通道输入in_ch，并且从通道822接收一通道输出out_ch。根据通道输出out_ch，系统82可产生一反馈信号fb。系统82包括一减法器820，用以接收一输出信号(表示为xSDM)，输出信号xSDM是由信号密度调制编码器80产生。减法器820可将信号xSDM减去反馈信号fb，以根据减法器820的相减结果(xSDM-fb)来产生通道输入in_ch。此处系统施加信号的通道822也可以视为前述的负载，其可以是扬声器负载、机器手臂、或热度相关的设备等，但不应以此为限。
需注意的是，信号密度调制可提升信号xSDM分辨率的特性使得包括信号密度调制编码器80、系统82及通道822的整体系统的分辨率也可获得提升。也就是说，利用信号密度调制编码器可改善整体系统效率，特别是在控制精准度/分辨率的方面。
在图23中，通道输入in_ch与通道输出out_ch之间的时间延迟可忽略不计，或者通道输入in_ch与通道输出out_ch之间不存在任何时间延迟，其不以此为限。
举例来说，图24示出信号密度调制编码器80耦接于一系统84的示意图。同样地，系统84可接收信号xSDM作为输入，并且应用于一通道842。在图24中，通道842的时间延迟(即位于图24中的通道输入in_ch及通道输出out_ch之间)是可识别或察知的，且系统操作/效能会受到该时间延迟的影响。在此情况下，系统84可包括一减法器840、一识别滤波器844及一均衡器846。识别滤波器844可用来识别通道842的响应(或传递函数)，从而取得一传递函数HID。
如上所述，本发明的加总电路可将噪声移到高频，以降低可听频率范围内的噪声。此噪声塑造能力可用来处理信号密度调制编码器的多位量化器所产生的量化噪声。值得注意的是，加总电路的应用不应以此为限。在另一实施例中，加总电路可用来处理任何类型的噪声和/或失真。
请参考图18，图18为本发明实施例一信号处理系统180的示意图。如图18所示，信号处理系统180包括一减法器1802及一加总电路1804，其用于一失真部件1806。关于减法器1802及加总电路1804的实施方式及运作方式可参考前述减法器802及加总电路804的说明。
失真部件1806可以是一种电路或不是电路，失真部件1806可产生一失真信号V_DIS。失真信号V_DIS可视为信号处理系统180的输出信号，其包括(需要的)信号成分和(不需要的)失真成分。加总电路1804可用来将失真信号V_DIS中的失真成分的能量移到高频率的范围(如超过可听频段)，同时保持信号成分的能量(如位于可听频段内)。失真信号V_DIS可包括任何类型的失真，例如非线性失真和/或软截断(Soft Clipping)失真等。通过加总电路1804的运作，可将失真部件1806产生的失真移到较高频率，从而改善可听频率中的信号噪声失真比。
举例来说，关于一弦波信号加上失真信号V_DIS所产生的非线性失真，其信号噪声失真比约为23dB。模拟结果显示，将4阶的加总电路1804用于信号处理系统180可产生信号噪声失真比等于100dB的输出信号。
图19示出失真信号V_DIS中的软截断失真相对应的输入对输出关系。软截断表示信号在接近其极值时的变化逐渐减小。如图19所示，x为失真部件1806的输入信号而y为失真部件1806的输出信号(即失真信号V_DIS)。在一实施例中，x和y的关系可表示如下：
Figure BDA0003355516340000171
关于失真部件/电路1806所产生的失真，模拟结果显示，4阶的加总电路1804可将信号噪声失真比从22.9dB改善为101dB。在一实施例中，失真部件1806可以是一扬声器，而软截断失真可发生于扬声器中，当扬声器所接收的信号趋向于且接近于扬声器可接收的振幅极值时，该信号将出现失真。加总电路可将此失真移到较高的频率，因此，在通过加总电路或信号处理系统进行处理之后，扬声器所输出的位于可听频率范围内的声音将十分干净。换句话说，在例如图18所示的信号处理系统180中，失真部件1806可在其输出信号中产生软截断波形，而加总电路1804可通过适当地将失真移到较高频段的方式来处理软截断失真。
在另一实施例中，失真部件1806可以是一AB类放大器(Class-AB Amplifier)，而失真部件/电路1806所输出的失真信号V_DIS可包括AB类放大器所产生的失真。需注意，AB类放大器经常作为音频系统的功率放大器(Power Amplifier)。由于AB类放大器包括二极管，其通常在零电压附近产生失真，从而降低信号放大的线性度。图20为用来说明AB类放大器中产生的失真的波形图。同样地，x为AB类放大器的输入信号而y为AB类放大器的输出信号，此AB类放大器可视为信号处理系统180所包括的失真部件/电路1806。
在此情况下，加总电路1804可通过适当地将失真移到较高频段的方式来处理AB类放大器的失真。模拟结果显示，在使用执行4阶Σ-Δ运算的加总电路的情况下，信号噪声失真比可从26.5dB改善为98.1dB。
在一实施例中，信号处理系统180中的失真部件/电路1806可以是一多位量化器。在此情况下，信号处理系统180可以是上述段落所述的信号密度调制编码器，其中，加总电路1804可适当地将多位量化器所产生的量化误差移到较高频率，从而改善输出信号的信号量化噪声比，如上述段落的方式。
需注意的是，多位量化器和/或失真部件未包括单纯的1位量化电路。否则，其架构将回归到脉冲密度调制电路，而无法达到相对于习知脉冲密度调制方案而言可提升分辨率和节省功耗的优点。
在一实施例中，信号处理系统180所接收的输入信号V_IN可以是一般的基频信号。或者，输入信号V_IN可以是通过本发明的信号密度调制编码器产生的信号。需注意的是，输入信号V_IN的实施方式不应用以限制本发明的范畴。
值得注意的是，本发明的目的至少可用来提供信号密度调制编码器及其相关的(信号处理)系统，从而提升信号量化噪声比或信号噪声失真比，同时提高分辨率。本领域技术人员可据此进行修饰或变化，而不限于此。如上所述，在信号处理系统中，加总电路可用来处理输出信号中各种类型的失真及/或噪声，其可包括非线性失真、软截断失真、以及信号密度调制编码器、脉冲密度调制编码器、模拟数字转换器和/或数字模拟转换器(Digital-to-Analog Converter，DAC)的量化噪声，而不限于此。只要失真和/或噪声可通过加总电路将其移到高频以改善基频信号量化噪声比和/或信号噪声失真比，其相关的结构及系统皆应属于本发明的范畴。
在一实施例中，本发明的信号处理系统可用于主动噪声消除(Active NoiseCancelation，ANC)和/或噪声塑造应用，其可通过一主动噪声消除模型来表示。如图21所示，一音频系统210(一种信号处理系统)包括一减法器2102、一加总电路2104、一数字模拟转换器2106、一发声装置2108、一感测器2112、一模拟数字转换器2114及一均衡器2116。音频或信号处理系统210可设置于一穿戴式声音装置中，例如入耳式耳机(EarbudsHeadphone，Earphone)。发声装置2108可以是一扬声器。感测器2112可以是一麦克风，用来从用户的耳道2110接收声波。在一实施例中，发声装置2108及感测器2112满足美国专利案号10,867,594B1和/或美国专利申请案号17/149,666中定义的时间/相位延迟需求，但不以此为限。
信号处理(音频)系统210可用于耳道2110(其可视为一种通道)，也就是说，发声装置2108可产生声波以传送至耳道2110，而感测器2112可从耳道2110感测声波。在此情况下，耳道2110代表失真部件的角色，而失真部件(即耳道2110)带有的失真成分可以是咬合噪声和/或耳道2110内的其它类型的噪声，其在图21中以εc表示。
换句话说，系统210中的加总电路2104搭配减法器2102可执行任意阶数的Σ-Δ运算，用来将噪声或失真移到高频。加总电路2104可由前述的至少一种加总电路来实现。数字模拟转换器2106可用来将加总电路2104所产生的数字信号转换为模拟信号。耳道2110代表用户可用来接收和聆听声音的通道。感测器2112可以是例如一麦克风，用来感测声音并对应产生反馈信号。模拟数字转换器2114可用来将反馈信号转换到数字域，使得加总电路2104可根据反馈回路来处理噪声。均衡器2116可用来均衡音频信号，以补偿模拟域中产生的传递函数。
更明确来说，加总电路2104、发声装置2108、耳道2110、感测器2112及均衡器2116分别具有传递函数HL、HT、HC、HR及HEQ。音频系统210可用来接收一输入信号x并对应输出一输出信号y。音频系统210并额外加入噪声εc，由感测器2112进行接收，此噪声εc可以是咬合噪声或来自于背景噪声、窃笑声、咀嚼音、和/或其它由用户口腔发出的声音。在图21所示的反馈结构之下，整体音频系统210的传递函数可表示为：
Figure BDA0003355516340000191
假设传递函数HT、HC及HR都为已知且可反向，可将均衡器2116的传递函数HEQ设计为
Figure BDA0003355516340000192
在此情况下，整体音频系统210的传递函数可简化为：
Figure BDA0003355516340000193
类似于前述加总电路的设计方案，可决定噪声传递函数1/(1+HL)以实现任意阶数的适合的高通滤波器，用以滤除低频(即可听频率)的噪声，同时保持系统稳定性。传递函数HL及信号传递函数可进一步根据噪声传递函数来决定。
同样地，音频系统210的输入信号x可通过任意方式实现。在一实施例中，加总电路2104所接收的输入信号x可以是一般的基频信号。或者，输入信号x也可以是一信号密度调制编码信号，即本发明提供的信号密度调制编码器所产生的信号。在此情形下，图21的说明可视为图23中的系统82的一种实施例。
如上所述，发声装置2108、耳道2110及感测器2112皆具有已知的传递函数值。在一实施例中，若这些传递函数合并后等于1时，可省略均衡器2116的使用。可替换地或额外地，若音频系统210整体为一模拟系统的情况下(即加总电路2104和均衡器2116皆实现于模拟域)，即可省略数字模拟转换器2106及模拟数字转换器2114。在另一实施例中，还可修改主动噪声消除模型以在发声装置2108和耳道2110之间和/或耳道2110和感测器2112之间加入延迟单元，此延迟单元代表制动器与感测器之间的延迟。
图25示出一信号处理(音频)系统250的示意图，系统250亦可用来执行主动噪声消除。系统250与系统210相似，因此相同组件皆以相同符号表示。有别于图21，图25的系统250包括一时间延迟τ1，其存在发声装置2108的输出端及感测器2112的输入端之间。延迟τ1可视为声波从发声装置2108到感测器2112的传播延迟(Propagation Delay)，且延迟τ1可存在耳道2110内。
在此例中，系统250包括一减法器2506及一识别滤波器2508。识别滤波器2508可用来识别发声装置2108的输入端及感测器2112的输出端之间的响应，或识别数字模拟转换器2106的输入端及模拟数字转换器2114的输出端之间的响应，使得识别滤波器2508可考虑延迟τ1。减法器2506可对模拟数字转换器2114的一输出信号d和识别滤波器2508的一输出信号v执行减法运算，并根据相减结果(或误差信号)e，通过例如均衡器2116产生一反馈信号fb。
除此之外，识别滤波器2508的滤波系数可偶尔根据误差信号e来进行训练(可适性地调整)。通常当训练流程进入稳态时，代表系数的可调整量小于一特定阈值，此时可停止滤波系数的训练流程。换句话说，当训练流程进入稳态时，将不调整识别滤波器2508的滤波系数。
从一种观点来看，耳道本身可视为失真部件或通道；从另一种观点来看，发声装置2108、耳道2110及感测器2112整体，或数字模拟转换器2106、发声装置2108、耳道2110、感测器2112及模拟数字转换器2114整体可视为失真部件或通道。
同样地，图25中的输入信号x也可以是一信号密度调制编码信号。在此情形下，图25的说明可视为图24中的系统84的一种实施例。
综上所述，本发明提供了一种信号密度调制编码器及其相关的信号处理系统，可用于一音频系统。信号密度调制编码器包括一加总电路及一多位量化器，其中，多位量化器可用来取代传统脉冲密度调制电路的比较器，用以提供更有效的量化机制并改善脉冲密度调制电路的功耗问题。加总电路搭配适当的电路设计可实现更高阶的噪声塑造效果，同时保持良好的稳定性。更明确来说，加总电路可将系统的噪声和/或失真移到较高频率，从而降低可听频率范围内的噪声/失真。此噪声塑造效果可应用于数字声音重建电路和X类放大器，但不限于此。通过高阶加总电路的使用，信号密度调制编码器可在仅使用较少位数的情况下，实现高信号量化噪声比和/或高信号噪声失真比。在一实施例中，加总电路可用来处理任何类型的噪声和/或失真，除了多位量化器的量化噪声以外，这些噪声/失真还包括非线性失真、软截断失真、以及AB类放大器所产生的失真等，但不限于此。加总电路可将这些噪声/失真从可听频率移到高频。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (24)

1.一种信号密度调制编码器，其特征在于，包括：
一第一减法器，用来接收一输入信号；
一加总电路，耦接于该第一减法器；以及
一多位量化器，耦接于该第一减法器及该加总电路，用来产生一输出信号；
其中，该加总电路或该多位量化器用来产生一第一反馈信号以传送至该第一减法器；
其中，该第一减法器根据该第一反馈信号及该输入信号来执行一减法运算，并产生一差值信号；
其中，该加总电路对该差值信号执行运算，使得该信号密度调制编码器具有包含一高通滤波效果的一噪声传递函数；
其中，该噪声传递函数是该多位量化器带有的量化误差相对于该输入信号的比例；
其中，该输出信号具有多于两个电平。
2.如权利要求1所述的信号密度调制编码器，其特征在于，该多位量化器所产生的该输出信号的电平是由至少两位表示。
3.如权利要求1所述的信号密度调制编码器，其特征在于，该加总电路包括：
至少一积分器，耦接于该第一减法器及该多位量化器的一输入端之间；以及
一延迟单元，耦接于该第一减法器及该多位量化器的一输出端之间。
4.如权利要求1所述的信号密度调制编码器，其特征在于，该加总电路包括：
一延迟单元，耦接于该第一减法器及该多位量化器的一输入端之间；以及
一第二减法器，耦接于该多位量化器的一输出端及该延迟单元的一输出端之间。
5.如权利要求4所述的信号密度调制编码器，其特征在于，该加总电路还包括：
一滤波器，耦接于该第二减法器及该第一减法器之间，用来从该第二减法器接收一误差信号，并对应输出该第一反馈信号至该第一减法器；
其中，该滤波器是一数字有限脉冲响应滤波器，且该滤波器的滤波系数的选择使得该噪声传递函数正比于(1-z-1)N，N为一整数。
6.如权利要求1所述的信号密度调制编码器，其特征在于：
该加总电路包括一滤波器，该滤波器被设计使得该噪声传递函数正比于一高通滤波器的传递函数，且该信号密度调制编码器是一N阶信号密度调制编码器；
当N大于或等于3时，该滤波器提供稳定性的改善；
该滤波器是一数字无限脉冲响应滤波器。
7.如权利要求6所述的信号密度调制编码器，其特征在于，该信号密度调制编码器结合该滤波器的该噪声传递函数正比于一高通巴特沃斯滤波器的传递函数。
8.如权利要求1所述的信号密度调制编码器，其特征在于，该多位量化器所产生的该输出信号具有至少16个电平。
9.如权利要求1所述的信号密度调制编码器，其特征在于，该信号密度调制编码器耦接于一负载，该负载产生一负载量，且对应于一特定时间的该负载量是依据对应于该特定时间之前的一段时间的该负载量而定。
10.如权利要求1所述的信号密度调制编码器，其特征在于，该信号密度调制编码器耦接于一负载，该负载产生一负载量，且对应于一特定时间的该负载量独立于对应于该特定时间之前的任意时间的该负载量。
11.如权利要求1所述的信号密度调制编码器，其特征在于：
该信号密度调制编码器耦接于用于一通道的一系统；
该系统根据该通道的一通道输出，产生一第二反馈信号；
该系统根据该信号密度调制编码器所产生的该输出信号及该第二反馈信号，产生一通道输入以传送至该通道。
12.如权利要求11所述的信号密度调制编码器，其特征在于，该通道在该通道输入与该通道输出之间造成一时间延迟。
13.如权利要求11所述的信号密度调制编码器，其特征在于：
该系统包括一第三减法器；
该第三减法器将该信号密度调制编码器所产生的该输出信号减去该第二反馈信号，并产生一第一相减结果；
该通道输入是根据该第三减法器所产生的该第一相减结果而产生。
14.如权利要求11所述的信号密度调制编码器，其特征在于：
该系统包括一识别滤波器及一第四减法器；
该识别滤波器接收该通道输入，并根据该通道输入来产生一识别输出；
该第四减法器根据该识别输出及该通道输出，产生一第二相减结果；
该系统根据该第二相减结果，产生该第二反馈信号。
15.如权利要求1所述的信号密度调制编码器，其特征在于，该信号密度调制编码器耦接于一电容性负载或一放大器，该放大器包括至少一直流对直流转换器。
16.如权利要求1所述的信号密度调制编码器，其特征在于，该信号密度调制编码器耦接于多个发声单元，且该信号密度调制编码器所产生的该输出信号用于该多个发声单元。
17.一种数字声音重建系统，其特征在于，包括：
如权利要求1所述的信号密度调制编码器；
多个发声单元，其中，该信号密度调制编码器的一输出端耦接于该多个发声单元；以及
一预均衡器，其中，该信号密度调制编码器的一输入端耦接于该预均衡器。
18.如权利要求17所述的数字声音重建系统，其特征在于，该预均衡器包括一积分器。
19.一种信号处理系统，其特征在于，包括：
一第一减法器，用来接收一输入信号；以及
一加总电路，耦接于该第一减法器；
其中，该信号处理系统用于一失真部件；
其中，该失真部件用来产生一失真成分；
其中，该加总电路产生一第一反馈信号以传送至该第一减法器；
其中，该第一减法器根据该第一反馈信号及该输入信号来执行一第一减法运算，并产生一差值信号；
其中，该加总电路对该差值信号执行运算，使得该信号处理系统具有包含一高通滤波效果的一噪声传递函数；
其中，该噪声传递函数是该失真部件带有的该失真成分相对于该输入信号的比例；
其中，该失真部件未包括1位量化电路。
20.如权利要求19所述的信号处理系统，其特征在于，该加总电路包括：
至少一积分器，耦接于该第一减法器及该失真部件的一输入端之间，用来对该差值信号执行一积分运算。
21.如权利要求19所述的信号处理系统，其特征在于：
该信号处理系统设置于一穿戴式声音装置；
该失真部件包括一用户的一耳道，且该失真成分包括该耳道内的一咬合噪声；
该穿戴式声音装置包括一发声装置及一感测器；
该发声装置产生一第一声波以传送至该耳道内；
该感测器从该耳道感测一第二声波。
22.如权利要求19所述的信号处理系统，其特征在于，由于该噪声传递函数的该高通滤波效果，该加总电路用来将该失真成分的一失真能量从低频段移至高频段。
23.如权利要求19所述的信号处理系统，其特征在于，该失真包括一非线性失真、一软截断失真、以及一AB类放大器所产生的失真当中至少一个。
24.如权利要求19所述的信号处理系统，其特征在于，该信号处理系统从一信号密度调制编码器接收该输入信号。
CN202111350281.XA 2020-11-15 2021-11-15 信号密度调制编码器、数字声音重建系统及信号处理系统 Active CN114512154B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US202063113912P 2020-11-15 2020-11-15
US63/113,912 2020-11-15
US202163156651P 2021-03-04 2021-03-04
US63/156,651 2021-03-04
US202163176240P 2021-04-17 2021-04-17
US63/176,240 2021-04-17
US17/452,403 US11303295B1 (en) 2020-11-15 2021-10-26 SDM encoder and related signal processing system
US17/452,403 2021-10-26

Publications (2)

Publication Number Publication Date
CN114512154A true CN114512154A (zh) 2022-05-17
CN114512154B CN114512154B (zh) 2024-06-18

Family

ID=81123820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111350281.XA Active CN114512154B (zh) 2020-11-15 2021-11-15 信号密度调制编码器、数字声音重建系统及信号处理系统

Country Status (3)

Country Link
US (1) US11303295B1 (zh)
KR (1) KR20220066220A (zh)
CN (1) CN114512154B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117614424A (zh) * 2023-11-14 2024-02-27 天津应大科讯电气设备有限公司 一种脉冲调制电路及应用其的均匀pdm功率控制电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716092B2 (en) * 2017-10-25 2023-08-01 Arizona Board Of Regents On Behalf Of The University Of Arizona Optimizable analog-to-digital converter for unipolar or bipolar pulse signals based on multi-bit sigma-delta modulation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256037A (zh) * 1997-10-09 2000-06-07 爱特梅尔股份有限公司 信号处理方法和装置
CN101764616A (zh) * 2009-11-27 2010-06-30 四川和芯微电子股份有限公司 一种具有宽输入范围的σ-δ调变器
TW201251343A (en) * 2011-06-15 2012-12-16 Mediatek Inc Sigma-delta modulator
CN103701465A (zh) * 2013-12-02 2014-04-02 苏州上声电子有限公司 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置
CN103843061A (zh) * 2011-07-29 2014-06-04 三星电子株式会社 音频信号处理方法及其音频信号处理设备
CN104883189A (zh) * 2015-06-04 2015-09-02 福州大学 包含级间路径的级联结构Sigma-Delta调制器
US20170077946A1 (en) * 2014-02-25 2017-03-16 Ams Ag Delta-sigma modulator and method for signal conversion
CN111224668A (zh) * 2018-11-26 2020-06-02 恩智浦有限公司 ∑δ模数转换器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576671B2 (en) * 2005-08-19 2009-08-18 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US7362252B1 (en) * 2007-01-25 2008-04-22 Mstar Semiconductor, Inc. Bandwidth tunable sigma-delta ADC modulator
US7961125B2 (en) * 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
US9362888B2 (en) * 2014-08-28 2016-06-07 Qualcomm Technologies International, Ltd. Devices and methods for converting digital signals

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256037A (zh) * 1997-10-09 2000-06-07 爱特梅尔股份有限公司 信号处理方法和装置
CN101764616A (zh) * 2009-11-27 2010-06-30 四川和芯微电子股份有限公司 一种具有宽输入范围的σ-δ调变器
TW201251343A (en) * 2011-06-15 2012-12-16 Mediatek Inc Sigma-delta modulator
CN103843061A (zh) * 2011-07-29 2014-06-04 三星电子株式会社 音频信号处理方法及其音频信号处理设备
CN103701465A (zh) * 2013-12-02 2014-04-02 苏州上声电子有限公司 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置
US20170077946A1 (en) * 2014-02-25 2017-03-16 Ams Ag Delta-sigma modulator and method for signal conversion
CN104883189A (zh) * 2015-06-04 2015-09-02 福州大学 包含级间路径的级联结构Sigma-Delta调制器
CN111224668A (zh) * 2018-11-26 2020-06-02 恩智浦有限公司 ∑δ模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郝卜 等: "带通Sigma-Delta数字调制器设计与仿真验证", 数据通信, no. 06, 28 December 2016 (2016-12-28), pages 29 - 32 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117614424A (zh) * 2023-11-14 2024-02-27 天津应大科讯电气设备有限公司 一种脉冲调制电路及应用其的均匀pdm功率控制电路
CN117614424B (zh) * 2023-11-14 2024-06-14 天津应大科讯电气设备有限公司 一种脉冲调制电路及应用其的均匀pdm功率控制电路

Also Published As

Publication number Publication date
US11303295B1 (en) 2022-04-12
KR20220066220A (ko) 2022-05-24
CN114512154B (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
CN103701465B (zh) 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置
JP4890503B2 (ja) デルタシグマ変調器
EP2843841B1 (en) Method and device for driving digital speaker based on code conversion
US8324969B2 (en) Delta-sigma modulator approach to increased amplifier gain resolution
US6924757B2 (en) Sigma-delta modulator with reduced switching rate for use in class-D amplification
JP2007533180A (ja) シグマ・デルタ変調器
JP4908548B2 (ja) ハイブリッドデルタシグマａｄｃ
CN114512154B (zh) 信号密度调制编码器、数字声音重建系统及信号处理系统
US9577663B1 (en) Bandwidth extension of oversampled analog-to-digital converters by means of gain boosting
CA2547050C (en) Low power sigma delta modulator
US7304592B2 (en) Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
JP2005519547A (ja) デジタルマイクロホン
US20040036636A1 (en) Tone-free dithering methods for sigma-delta DAC
US7061415B2 (en) Word length reduction circuit
CN110233602B (zh) D类数字音频放大器
KR100497702B1 (ko) 디지털데이터변환장치
TWI523413B (zh) 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法
JP2005519560A (ja) フィードフォワード経路を有するデルタシグマ変調器
US11240600B1 (en) Sensor assembly and electrical circuit therefor
Tambussi et al. Trade-Offs in Active and Passive NS-SAR ADCs Architectures for Ultra-Low Power Audio Activity Detection Applications
US20050093727A1 (en) Multibit delta-sigma modulator with variable-level quantizer
JP3902120B2 (ja) デルタシグマ変調器およびディジタルアンプ
Kuo et al. A Delta-Sigma Modulator with UPWM Quantizer for Digital Audio Class-D Amplifier
CN113659939A (zh) 一种基于闭环负反馈的upwm失真校正方法及该方法构建的数字upwm调制器
CN118828293A (zh) 具有降噪机制的音频处理装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant