JP2005519547A - デジタルマイクロホン - Google Patents

Abstract

【課題】 本発明は、音響変換器の分野に関し、特には、電話技術あるいは他の分野のための音波をデジタル信号に変換するデジタルマイクロホンに関する。
【解決手段】 本発明のデジタルマイクロホンは、音響信号を表すアナログ信号を生成する変換器と、オーバーサンプリングレートでシグマ−デルタ変調されたビットストリームの形式で前記アナログ信号からデジタル出力信号を生成するための、１次より高次のシングルビットシグマ−デルタ変調アナログ−デジタル変換器と、を備える。デジタルマイクロホンには、デジタルデシメーション及びフィルタリング回路をマイクロホンハウジング内に設ける必要がないので、集積技術により適している。

Description

本発明は、音響変換器の分野に関し、特に、電話技術あるいは他の分野で使用するための音波をデジタル信号に変換するデジタルマイクロホンに関する。

マイクロホンは、音波を、その音波を表す出力信号に変換するための装置である。従来よりマイクロホンは、例えば、マイクロホンのアクティブな表面に衝突する圧力波を表すアナログ出力信号を生成するための圧電結晶発振器あるいはコンデンサを利用するなど、アナログ的に設計されてきた。このタイプの一般的なマイクロホンは、エレクトレット・マイクロホンであって、コンデンサのプレートには常時電荷が供給される。音波が帯電された振動板を振動させると、プレート間の電圧が変化し、増幅して、記録装置に転送可能なアナログ信号を発生する。

現在、音声処理は主にデジタル領域において行われているが、歴史的にみると、マイクロホンによって発生するアナログ信号は、それをアナログ−デジタル変換器を通すことによってデジタル化される。より最近では、デジタル信号を直接出力するマイクロホンを生産することが望ましいことが分かってきた。例えば、Festeらの特許文献１には、マイクロホンから入力されたアナログ入力を増幅し、「中間的な」デジタル信号に変換する装置について開示されている。この中間的な信号は次に、より低いサンプリングレートにデシメートされ、量子化雑音を取り除くためにデジタルフィルタによってフィルタリングされ、そして最終的にはデジタルシリアル出力信号を得るためにパラレル−シリアル変換器を通過させられる。
米国特許第５８８６６５６号明細書

しかし、Festeらは、マイクロホンハウジング内に含まれている前記デシメーション、量子化雑音のデジタルフィルタリング、及びパラレル−シリアル変換に、「マルチビット」出力型のＭＡＳＨ構成を用いることを提案している。これらの回路自体をアナログ部品と一体化してコスト削減を図るものではない。

本発明によると、音響信号を表すアナログ信号を生成する変換器と、オーバーサンプリングレートでシグマ−デルタ変調されたビットストリームの形式で前記アナログ信号からデジタル出力信号を生成するための、１次より高次のシングルビットシグマ−デルタ変調アナログ−デジタル変換器と、を備えるデジタルマイクロホンが提供される。

また本発明は、音響入力信号をデジタル出力信号に変換する方法であって、前記音響入力信号をアナログ電気信号に変換するステップと、シングルビットデジタル出力信号を生成するために、前記アナログ電気信号を１次より高次のシングルビットシグマ−デルタ変調アナログ−デジタル変換器でデジタル信号に変換するステップと、を備える。

シグマ−デルタ変換器は、アナログ−デジタル変換に使用される、信号が混在するアナログ−デジタル回路であるが、完全なアナログ−デジタル変換回路の一部である。シグマ−デルタ変換器は、例えば、Ｎをサンプルあたりのビット数、それはおそらく一般的に３２から１２８の範囲であり、Ｆを音響信号の最終仮想サンプリングレートとしたときに、Ｎ＊ＦHzの高ビットレートでシングルビットストリーム出力を提供する。

シグマ−デルタ変調器は、１次より高次であることとし、また、より高次であることが好ましい。これによって、１次変調器で行うよりも、クロックスピードを低く保つことが可能となる。また、クロックスピードを下げるということは、ＥＭＩ（電磁障害）が少ないということである。

好適な実施例では、変換器は、増幅器と結合されるエレクトレット装置であって、これはさらに、入力段にシグナルリミッタが組み込まれるシグマ−デルタ変調器に結合される。

本好適実施例では、Chao, Lee, Sodini共著「A higher Order Topology for Interpolative Modulators for Oversampling A/D Converters」IEEE trans Circuits and Sys.，１９９０年３月,第CAS-37巻，ｐ．３０９−３１８に記載されているようなシングルビット型のシグマ−デルタ変調器を用い、その内容は本願に援用される。

本発明の構成では、このデジタル回路は、より高い費用対効果を実現できるような、他のデジタルデバイスで実現される必要がある。デジタル回路は、「システム・オン・チップ（ＳＯＣ）」デジタルデバイスの一部として実現可能であり、ゲートあたりのコストがより小さいでディープサブミクロンデジタルＩＣ技術で製造可能であるが、これは、、増幅器、リミッタ、及びシグマ−デルタ変調器の実現により適当な、より大きな形状寸法のアナログＩＣ技術とは対照的である。

また、シングルビット型のシグマ−デルタ変調器を用いることによって、デジタル「中間」シリアルビットストリームをデシメートする必要がなくなる。このビットストリームは、変調器の次数と、マイクロホンの性能要求に依存して、５１２ｋｂｐｓから４，０９６ｋｂｐｓの範囲に位置するからである。これは、デシメーションを他のデジタルＳＯＣデバイスに実装することがより適切である程度に、十分に低いビットレートであると考えられる。

本発明によるデジタルマイクロホンは、音響の音圧を、デジタルマイクロホン装置内にデジタルデシメーションやフィルタ回路を格納する必要なく、音声信号を他の回路に転送する出力として使用可能なシリアルデジタル出力信号に変換する。

図１を参照すると、従来のアナログマイクロホンは、ＦＥＴインピーダンス変換器２とともにシールドハウジング３に収容されるエレクトレットコンデンサマイクロホン１を備え、出力信号４を出力する。マイクロホンのアクティブな表面に衝突する音波は、対応する電気出力信号に変換される。

図２は、本発明に基づくデジタルマイクロホンの概略図である。図１にもあるように、ここでは、データ出力シングルビットストリームＤＡＴＡをクロック信号ＣＬＫにより設定されたレートで生成するエレクトレット・マイクロホン（図示せず）及び変換回路を含む。

図３は、シールドハウジング内部における構成要素のブロック図である。エレクトレット・マイクロホンは増幅器５を通じてリミッタ６に接続される。リミッタ６からの出力は、デジタルシングルビットストリーム出力８を発生させるシグマ−デルタ変調器７に結合される。

使用時には、エレクトレット・マイクロホン２に入射している音波はアナログ電気信号に変換され、それは増幅器５によって増幅され、リミッタ６によって増幅制限され、そしてシグマ−デルタ変調器７でデジタルストリーム出力に変換される。

図４は、シングルビットストリームを出力するＮ次シグマ−デルタ変調器７（Ｎ＜１）のより詳細な図である。図４では、入力信号ＩＮは、加算ノードＳ１を通過して一連の積分器Ｉ_１，Ｉ_２，・・・Ｉ_Ｎへ流れる。積分器ＩＮからの出力は、加算ノードＳ２，Ｓ３のそれぞれの入力Ａ_Ｎ，Ｂ_Ｎに渡される。加算ノードＳ３からの出力は、加算ノードＳ１への入力としてフィードバックされる。加算ノードＳ２からの出力は、アナログ信号を表すデジタルシングルビットストリーム出力を発生させるためにシングルビット比較器１０に渡される。比較器１０からの出力は、シングルビットデジタル−アナログ変換器（ＤＡＣ）を通過して加算ノードＳ１へと流れる。

ここに記載のマイクロホンは、集積化に適している。増幅器、リミッタ、及びシグマ−デルタ変調器は、より大きな形状寸法のアナログＩＣ技術を用いることによって便宜的に集積化することが可能である。以下のデジタル回路は、ゲートあたりのコストを下げる、ディープサブミクロンデジタルＩＣ技術を用いてシステム・オン・チップ（ＳＯＣ）デジタルデバイスの一部として集積化することができる。デジタルマイクロホンの典型的な用途は、デジタル電話あるいは携帯電話であるが、その場合、シリアル出力のビットレートは他のデジタルＩＣ又は回路に接続されるようになっているため、それを最小化することは特に重要ではない。デジタルシリアル出力は、デジタルであるから、電話（あるいは他の音声装置）における流合雑音の問題を改善する。デシメーションフィルタリングや変調器量子化ノイズフィルタリングといったＡ／Ｄ変換と関連する他の一般的デジタル回路は、当該デジタルマイクロホンには含まれず、デジタル回路により適したディープ・サブミクロンデジタルプロセス技術を用いる他のデジタルデバイスに実装することができる。

また、シングルビットシグマ−デルタ変調Ａ／Ｄ変換器の設計の変形例の多くはその後公開され、シグマ−デルタタイプのＡ／Ｄ変換の分野の当業者によく知られている。

図１は、典型的なエレクトレット・マイクロホンの図である。 図２は、本発明の一実施例に基づいたデジタルマイクロホンの図であり、入出力信号が示される。 図３は、好適な実施形態に基づくデジタルマイクロホンのブロック図である。 図４は、シングルビットストリーム出力を備えるＮ次シグマ−デルタ変調器のより詳細なブロック図である。

Claims (11)

1. 音響信号を表すアナログ信号を生成する変換器と、オーバーサンプリングレートでシグマ−デルタ変調されたビットストリームの形式で前記アナログ信号からデジタル出力信号を生成するための、１次より高次のシングルビットシグマ−デルタ変調アナログ−デジタル変換器と、を備えるデジタルマイクロホン。
2. 前記変換器と前記シグマ−デルタ変調器との間に接続される増幅器とリミッタとを更に備える請求項１に記載のデジタルマイクロホン。
3. 前記変換器、リミッタ、及びシグマ−デルタ変調器は、アナログＩＣ技術を用いる集積回路に備えられることを特徴とする請求項２に記載のデジタルマイクロホン。
4. 前記変換器と、前記集積された増幅器、リミッタ、及びシグマ−デルタ変調器は、共通のマイクロホンハウジングに備えられる請求項３に記載のデジタルマイクロホン。
5. 前記シグマ−デルタ変調器は、Nをサンプルあたりのビット数、Fを前記音響信号の最終仮想サンプリングレートとしたときに、オーバーサンプリングレートＮ＊Ｆでデジタル出力信号を生成する請求項１から４のいずれかに記載のデジタルマイクロホン。
6. 前記変換器はエレクトレット変換器である請求項１から５のいずれかに記載のデジタルマイクロホン。
7. 前記シグマ−デルタ変調器は、一連の積分器に接続される一の出力を有する第１の加算ノードを備え、
   各積分器の出力は第２の加算ノード及び第３の加算ノードのそれぞれの入力に接続されており、
   前記第３の加算ノードの出力は、前記第１の加算ノードに接続されており、
   前記第２の加算ノードの出力は、シングルビットストリーム出力を発生させるシングルビットアナログ−デジタル変換器と接続されており、
   前記第２の加算ノードの出力は、前記第１の加算ノードの入力に接続されており、
   前記アナログ−デジタル変換器の出力は、デジタル−アナログ変換器を通って前記第１の加算ノードの他の入力に接続されている請求項１から６のいずれかに記載のデジタルマイクロホン。
8. 音響入力信号をデジタル出力信号に変換する方法であって、前記音響入力信号をアナログ電気信号に変換するステップと、シングルビットデジタル出力信号を生成するために、前記アナログ電気信号を１次より高次のシングルビットシグマ−デルタ変調アナログ−デジタル変換器でデジタル信号に変換するステップと、を備える。
9. 前記シグマ−デルタ変調器は、Nをサンプルあたりのビット数、Fを前記音響信号の最終仮想サンプリングレートとしたときに、オーバーサンプリングレートＮ＊Ｆでデジタル出力信号を生成する請求項８に記載の方法。
10. 前記アナログ信号が、前記シグマ−デルタ変調器に入力される前に増幅及び制限される請求項８に記載の方法。
11. 前記変換は、その出力が、フィードバックを与える第１の加算ノードの入力及び第２の加算ノードの入力それぞれに接続されている一連の積分器において行われる請求項８に記載の方法。

Images