KR102514329B1 - 보간을 이용하는 디지털 실리콘 마이크로폰 - Google Patents

보간을 이용하는 디지털 실리콘 마이크로폰 Download PDF

Info

Publication number
KR102514329B1
KR102514329B1 KR1020180125658A KR20180125658A KR102514329B1 KR 102514329 B1 KR102514329 B1 KR 102514329B1 KR 1020180125658 A KR1020180125658 A KR 1020180125658A KR 20180125658 A KR20180125658 A KR 20180125658A KR 102514329 B1 KR102514329 B1 KR 102514329B1
Authority
KR
South Korea
Prior art keywords
digital
sampling frequency
sigma
delta
filter
Prior art date
Application number
KR1020180125658A
Other languages
English (en)
Other versions
KR20190045076A (ko
Inventor
엘마 바흐
디에트마르 스트라에우스니그
루카 발리
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20190045076A publication Critical patent/KR20190045076A/ko
Application granted granted Critical
Publication of KR102514329B1 publication Critical patent/KR102514329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/04—Circuits for transducers, loudspeakers or microphones for correcting frequency response
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Processing of the speech or voice signal to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/02—Speech enhancement, e.g. noise reduction or echo cancellation
    • G10L21/0208—Noise filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/406—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of a pair of integrators forming a closed loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H03M3/498—Variable sample rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/08—Mouthpieces; Microphones; Attachments therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Abstract

실시예에 따르면, 디지털 마이크로폰 인터페이스 회로는 마이크로폰에 연결되도록 구성된 입력부를 갖는 델타-시그마 아날로그-디지털 변환기(ADC), 델타-시그마 ADC의 출력부에 연결된 디지털 저역 통과 필터 및 디지털 저역 통과 필터의 출력부에 연결된 디지털 시그마-델타 변조기를 포함한다. 델타-시그마 ADC, 디지털 저역 통과 필터 및 디지털 시그마-델타 변조기는 상이한 샘플링 주파수에서 동작하도록 구성된다.

Description

보간을 이용하는 디지털 실리콘 마이크로폰{DIGITAL SILICON MICROPHONE WITH INTERPOLATION}
본 발명은 일반적으로 마이크로폰 신호 처리를 위한 시스템 및 방법에 관한 것으로, 특정 실시예에서, 보간 필터를 갖는 효율적인 디지털 마이크로폰 인터페이스 회로의 시스템 및 방법에 관한 것이다.
디지털 마이크로폰은 음압 파(acoustic pressure wave)를 디지털 오디오 신호로 변환한다. 디지털 마이크로폰의 출력은 일반적으로 별도의 코덱 디바이스 또는 다른 별도의 오디오 신호 처리 시스템에 의해 처리된다. 따라서, 상이한 코덱 디바이스 및 오디오 신호 처리 시스템의 사양에 따라, 디지털 마이크로폰은 다양한 클록 속도/샘플링 주파수에서 작동할 수 있고, 디지털 마이크로폰의 출력 신호 스트림은 상이한 속도 및 포맷을 지원할 수 있다. 디지털 마이크로폰은 또한 특히 현재의 전력 민감 내장형 디바이스 및 모바일 애플리케이션에 의해 사용될 때 다른 디바이스와 통합되게 하기 위해 소형(또는 면적 효율적)이고 전력 효율적일 수 있다. 이러한 특징은 전체 시스템이 최고 클록 속도로 설계되어야 하는 종래의 디지털 마이크로폰에 있어 과제를 제공한다.
종래의 설계는, 디지털 마이크로폰의 주요 전자 구성요소(예컨대, 디지털 필터, 아날로그-디지털 변환기(ADC) 및 디지털 변조기 등)가 더 높은 주파수에서 작동할 때 더 많은 전력을 소비할 수 있으므로, 전력 효율적이지 않을 수 있다. 예를 들어, 오버샘플링된 ADC의 주파수가 증가함에 따라, 그에 상응하여 ADC의 안정화 시간(settling time)이 감소한다. 일부 경우에, 안정화 시간에 영향을 주기 위해 더 많은 전력이 소모된다. 또한, 디지털 필터의 특징은 필터가 동작하는 샘플링 주파수에 따라 변할 수 있는데, 이는 상이한 샘플링 주파수로 스위칭할 때 디지털 필터의 성능에 영향을 주거나 디지털 필터의 프로그래밍 계수의 적응을 사용한다. 따라서, 복수의 샘플링 주파수를 지원하기 위한 효율적인 디지털 마이크로폰 구현 토폴로지가 요구된다.
본 발명의 바람직한 실시예에 따르면, 디지털 마이크로폰 인터페이스 회로는 마이크로폰에 연결되도록 구성된 입력부를 갖는 델타-시그마 아날로그-디지털 변환기(ADC), 델타-시그마 ADC의 출력부에 연결된 디지털 저역 통과 필터 및 디지털 저역 통과 필터의 출력부에 연결된 디지털 시그마-델타 변조기를 포함하며, 델타-시그마 ADC, 디지털 저역 통과 필터 및 디지털 시그마-델타 변조기는 상이한 샘플링 주파수에서 동작하도록 구성된다.
본 발명 및 본 발명의 이점에 대한 보다 완전한 이해를 위해, 이제 첨부 도면과 관련하여 취해진 다음 설명을 참조한다.
도 1은 디지털 마이크로폰 인터페이스 회로의 실시예의 블록도를 도시한다.
도 2는 디지털 마이크로폰 인터페이스 회로의 다른 실시예의 블록도를 도시한다.
도 3은 디지털 마이크로폰 인터페이스 회로의 다른 실시예의 블록도를 도시한다.
도 4는 디지털 데시메이션 필터(decimation filter)의 실시예를 도시한다.
도 5는 디지털 마이크로폰 인터페이스 회로의 다른 실시예의 블록도를 도시한다.
도 6은 디지털 마이크로폰 인터페이스 회로의 다른 실시예의 블록도를 도시한다.
도 7은 능동 잡음 제어(ANC) 필터의 실시예를 도시한다.
도 8은 디지털 시그마-델타 변조기의 실시예를 도시한다.
도 9는 마이크로폰 신호 처리 방법의 실시예의 흐름도를 도시한다.
도 10은 마이크로폰 인터페이스 회로 시스템의 실시예의 블록도를 도시한다.
상이한 도면에서 대응하는 숫자 및 기호는 이와 다르게 표시하지 않는 한 대응하는 부분을 일반적으로 지칭한다. 도면은 바람직한 실시예의 관련 양상을 명확하게 예시하기 위해 도시된 것이며, 반드시 축척대로 도시되는 것은 아니다. 특정 실시예를 보다 명확하게 설명하기 위해, 동일한 구조, 재료 또는 프로세스 단계의 변형을 나타내는 문자가 도면 번호의 뒤에 올 수 있다.
현재 바람직한 실시예의 생산 및 사용이 하기에 상세히 논의된다. 그러나, 본 발명은 다양한 특정 환경에서 구현될 수 있는 다수의 적용 가능한 발명 개념을 제공한다는 것을 이해해야 한다. 논의된 특정 실시예는 단지 본 발명을 생산하고 사용하기 위한 특정 방법의 예시일 뿐이며, 본 발명의 범위를 제한하지 않는다.
본 발명은 특정 환경, 즉, 디지털 마이크로폰 인터페이스 회로를 위한 시스템 및 방법에서의 바람직한 실시예에 관하여 설명될 것이다. 본 발명은 다른 센서로부터의 아날로그 입력을 디지털 신호 스트림으로 변환하는 시스템 및 애플리케이션에도 적용될 수 있으며, 디지털 신호 스트림은 상이한 샘플링 주파수 및 출력 포맷 사양을 충족시켜야 한다. 이러한 시스템 및 애플리케이션은 카메라, 가속도계, 자이로스코프, 광 센서 또는 근접 센서 등에 대한 인터페이스 회로를 포함한다.
본 발명의 실시예에서, 아날로그-디지털 변환기(ADC) 및 상이한 유형의 디지털 필터와 같은 디지털 마이크로폰 인터페이스 회로의 전자 구성요소는 타깃 샘플링 주파수보다 낮은 샘플링 주파수에서 동작하도록 허용된다. 감소한 주파수에서 작동하면 전자 구성요소는 전력 효율과 면적 효율을 향상시킬 수 있다. 실시예의 장점은 최적화된 필터를 갖는 확장 가능한 마이크로폰 인터페이스 회로를 사용하는 광범위한 오디오 애플리케이션을 타깃으로 하는 능력을 포함한다.
도 1은 델타-시그마 ADC(101), 디지털 저역 통과 필터(102) 및 디지털 시그마-델타 변조기(103)를 포함하는 디지털 마이크로폰 인터페이스 회로(100)의 실시예의 블록도를 도시한다. 도시된 바와 같이, 델타-시그마 ADC(101)는 샘플링 주파수(F1)에서 동작하도록 구성된다. 디지털 저역 통과 필터(102)는 델타-시그마 ADC(101)의 출력부에 연결되고, 샘플링 주파수(F2)에서 동작하도록 구성된다. 디지털 시그마-델타 변조기(103)는 디지털 저역 통과 필터(102)의 출력부에 연결되고, 샘플링 주파수(F3)에서 동작하도록 구성된다.
델타-시그마 ADC(101)는 아날로그 입력 신호를 디지털 신호로 변환하는 데 사용된다. 본 발명의 실시예에서, 아날로그 입력 신호는 음파의 음압 레벨을 전압으로 변환하는 트랜스듀서(예를 들어, MEMS(Micro-Electro-Mechanical Systems) 트랜스듀서)를 갖는 마이크로폰 센서로부터 나올 수 있다. 델타-시그마 ADC(101)의 디지털 출력은 샘플링 주파수(F1)의 디지털 신호 스트림일 수 있다. 다양한 실시예에서, 디지털 신호 스트림은 다중 비트 신호 스트림이다. 그 다음에 델타-시그마 ADC(101)의 디지털 출력은 디지털 저역 통과 필터(102)에 의해 처리되는데, 이는 신호의 고주파 성분 또는 양자화 잡음을 제거한다. 디지털 시그마-델타 변조기(103)는 디지털 저역 통과 필터(102)의 출력 신호를 변조하고, 샘플링 주파수(F3)의 출력 신호를 생성한다. 일부 실시예에서, 디지털 시그마-델타 변조기(103)의 출력 신호는 이진 시퀀스 또는 다시 말하면 비트 스트림이다.
종래의 마이크로폰 회로는 도 1에 도시된 것과 유사한 구조를 사용할 수 있지만, 타깃 샘플링 주파수 FS (예컨대, F1 = F2 = F3 = FS)에서 동작하는 전자 구성요소를 가질 수 있다. 본 발명의 실시예에서, F1, F2 및 F3인 샘플링 주파수 중 적어도 2개는 서로 상이하게 구성된다. 특히, F1과 F3 중 적어도 하나는 F2보다 높다. 따라서, 디지털 마이크로폰 인터페이스 회로의 전자 구성요소는 감소한 샘플링 주파수에서 동작할 수 있고, 디지털 마이크로폰의 출력은 여전히 타깃 샘플링 주파수(FS)를 충족시킬 수 있다. F1, F2, F3 및 FS의 범위는 실질적으로 750 KHz부터 8 MHz까지일 수 있다. 이와 달리, 이 범위를 벗어난 주파수가 사용될 수도 있다.
도 2는 델타-시그마 ADC(101), 디지털 저역 통과 필터(102), 디지털 보간 필터(204) 및 디지털 시그마-델타 변조기(103)를 포함하는 디지털 마이크로폰 인터페이스 회로(200)의 실시예의 블록도를 도시한다. 도시된 바와 같이, 델타-시그마 ADC(101)는 샘플링 주파수(F1)에서 동작하도록 구성된다. 디지털 저역 통과 필터(102)는 델타-시그마 ADC(101)의 출력에 연결되고, 샘플링 주파수(F2)에서 동작하도록 구성된다. 디지털 보간 필터(204)는 디지털 저역 통과 필터(102)의 출력부에 연결된다. 디지털 시그마-델타 변조기(103)는 디지털 보간 필터(204)의 출력부에 연결되고, 샘플링 주파수(F3)에서 동작하도록 구성된다. 다양한 실시예에서, F1은 F2와 동일하고, F3은 F1 및 F2보다 높다. 외부 오디오 신호 처리 디바이스(예를 들어, 코덱 유닛)는 디지털 마이크로폰 인터페이스 회로(200)의 출력부에 연결될 수 있다. F3은 외부 오디오 신호 처리 디바이스에 의해 지정된 타깃 샘플링 주파수(FS)와 동일하다. 디지털 보간 필터(204)는 디지털 저역 통과 필터(102)의 출력 신호의 샘플링 주파수를 F2에서 F3으로 증가(업샘플링)시킨다. 디지털 보간 필터(204)의 보간 인수는 1보다 큰 정수 또는 유리 분수(rational fraction)인
Figure 112018103639409-pat00001
와 동일하다. 델타-시그마 ADC(101) 및 디지털 저역 통과 필터(102)가 감소한 샘플링 주파수에서 작동하도록 허용되므로 델타-시그마 ADC(101)에 대한 안정화 시간 사양이 완화될 수 있을 뿐만 아니라 디지털 마이크로폰 인터페이스 회로(200)의 전력 소비도 감소할 수 있다. 또한, 적합한 디지털 보간 필터 및 적절한 디지털 시그마-델타 변조기를 선택할 때 상이한 타깃 샘플링 주파수를 지원하기 위해 동일한 델타-시그마 ADC 및 디지털 저역 통과 필터가 사용될 수 있다.
일례에서, 델타-시그마 ADC(201) 및 디지털 저역 통과 필터(102)는 3MHz (F1 = F2 = 3MHz)에서 동작하고, 디지털 시그마-델타 변조기(103)는 6MHz (F3 = 6MHz)에서 동작한다. 디지털 보간 필터(204)는 보간 인수 2를 사용하여 디지털 저역 통과 필터(102)의 출력 신호를 업샘플링하는데, 이는 디지털 저역 통과 필터(102)의 출력 신호의 모든 샘플을 반복함으로써 구현될 수 있다. 다른 실시예에서, 타깃 샘플링 주파수(FS)는 8MHz 이상일 수 있다.
일부 실시예에서, 델타-시그마 ADC는 특정 성능 사양, 예를 들어, 128dB인 음압 레벨을 충족시키기 위해 보다 높은 샘플링 주파수에서 작동할 수 있다. 디지털 저역 통과 필터 및 디지털 시그마-델타 변조기는 보다 낮은 샘플링 주파수에서 작동하도록 구성된다. 도 3은 이러한 경우를 위한 다른 실시예인 디지털 마이크로폰 인터페이스 회로(300)의 블록도를 도시한다. 도시된 바와 같이, 디지털 마이크로폰 인터페이스 회로(300)는 델타-시그마 ADC(101), 디지털 데시메이션 필터(305), 디지털 저역 통과 필터(102), 디지털 시그마-델타 변조기(103) 및 디지털 보간 필터(204)를 포함한다. 델타-시그마 ADC(101)는 샘플링 주파수(F1)에서 동작하도록 구성된다. 디지털 데시메이션 필터(305)는 델타-시그마 ADC(101)의 출력부에 연결된다. 디지털 저역 통과 필터(102)는 디지털 데시메이션 필터(305)의 출력부에 연결되고, 샘플링 주파수(F2)에서 동작하도록 구성된다. 디지털 시그마-델타 변조기(103)는 디지털 저역 통과 필터(102)의 출력부에 연결되고, 샘플링 주파수(F3)에서 동작하도록 구성된다. 디지털 보간 필터(304)는 디지털 시그마-델타 변조기(103)의 출력부에 연결된다.
샘플링 주파수(F1)는 타깃 샘플링 주파수(FS) 이하이다. F2는 F3과 동일하고, F2와 F3 모두 F1보다 낮다. 디지털 데시메이션 필터(305)는 델타-시그마 ADC(101)의 출력 신호의 샘플링 주파수를 F1에서 F2로 감소(다운샘플링)시킨다. 디지털 데시메이션 필터(305)의 데시메이션 인수는 1보다 큰 정수 또는 유리 분수인
Figure 112018103639409-pat00002
과 동일하다. 디지털 보간 필터(204)는 디지털 시그마-델타 변조기(103)의 출력 신호의 샘플링 주파수를 F3에서 FS로 증가시킨다. 디지털 보간 필터(204)의 보간 인수는 1보다 큰 정수 또는 유리 분수이기도 한
Figure 112018103639409-pat00003
와 동일하다.
일례에서, 델타-시그마 ADC(101)는 타깃 샘플링 주파수 3MHz (F1 = FS = 3MHz)에서 동작한다. 디지털 데시메이션 필터(305)는 델타-시그마 ADC(101)의 출력 신호를 인수 2만큼 다운샘플링한다. 디지털 저역 통과 필터(102) 및 디지털 시그마-델타 변조기(103)는 1.5MHz (F2 = F3 = 1.5MHz)에서 동작한다. 그 후, 디지털 보간 필터(204)는 디지털 시그마-델타 변조기(103)의 출력 신호를 2만큼 업샘플링한다. 일부 다른예에서, F1은 타깃 샘플링 주파수 FS보다 낮을 수 있다.
디지털 데시메이션 필터는 당업계에 공지된 표준 콤 필터(comb filter) 또는 CIC(cascaded integrator-comb) 필터에 의해 구현될 수 있다. 도 4는 3개의 캐스케이드형 적분기(401), 인수 M에 의한 다운샘플링 유닛(402) 및 3개의 캐스케이드형 콤 필터(403)를 포함하는 CIC 데시메이션 필터(400)의 실시예를 도시한다. 도 4에 도시된 디지털 데시메이션 필터의 구조는 가능한 데시메이션 필터 구조의 다수의 예 중 하나일 뿐이라는 것을 알아야 한다. 본 발명의 다른 실시예에서, 디지털 데시메이션 필터는 당업계에 공지된 다른 유형의 데시메이션 필터 회로를 사용하여 구현될 수 있다.
다른 실시예에서, 디지털 시그마-델타 변조기(103)는 충분한 성능을 제공하기 위해 타깃 주파수에서 동작할 수 있지만, 델타-시그마 ADC(101) 및 디지털 저역 통과 필터(102)는 더 낮은 샘플링 주파수에서 동작한다. 도 5는 델타-시그마 ADC(101), 디지털 데시메이션 필터(305), 디지털 저역 통과 필터(102), 디지털 보간 필터(204) 및 디지털 시그마-델타 변조기(103)를 포함하는 다른 실시예인 디지털 마이크로폰 인터페이스 회로(500)의 블록도를 도시한다. 델타-시그마 ADC(101)는 샘플링 주파수(F1)에서 동작하도록 구성된다. 디지털 데시메이션 필터(305)는 델타-시그마 ADC(101)의 출력부에 연결된다. 디지털 저역 통과 필터(102)는 디지털 데시메이션 필터(305)의 출력부에 연결되고, 샘플링 주파수(F2)에서 동작하도록 구성된다. 디지털 보간 필터(204)는 디지털 저역 통과 필터(102)의 출력부에 연결된다. 디지털 시그마-델타 변조기(103)는 디지털 보간 필터(204)의 출력부에 연결되고, 샘플링 주파수(F3)에서 동작하도록 구성된다.
F1은 타깃 샘플링 주파수 FS 이하일 수 있다. F2는 FS보다 낮고 F3은 FS와 같다. 디지털 데시메이션 필터(305)의 데시메이션 인수는
Figure 112018103639409-pat00004
이고, 디지털 보간 필터(204)의 보간 인수는
Figure 112018103639409-pat00005
이다. 일례에서, 델타-시그마 ADC(101)는 타깃 샘플링 주파수 1.5MHz (F1 = FS = 1.5MHz)에서 동작한다. 디지털 데시메이션 필터(305)는 델타-시그마 ADC(101)의 출력 신호를 인수 2만큼 다운샘플링한다. 디지털 저역 통과 필터(102)는 750 킬로헤르쯔(KHz)에서 동작한다. 디지털 보간 필터(204)는 디지털 저역 통과 필터(102)의 출력 신호를 인수 2만큼 업샘플링한다. 디지털 시그마-델타 변조기(103)는 또한 3MHz에서 동작한다. 6MHz 타깃 샘플링 주파수 (FS = 6MHz)를 사용하는 다른 예에서, F1 = 3MHz, F2 = 1.5MHz 및 F3 = 6MHz이다. 데시메이션 인수는 2이고 보간 인수는 4이다.
다양한 실시예에서, 델타-시그마 ADC의 출력 신호의 그룹 지연 왜곡을 감소시키기 위해 능동 잡음 제어(ANC) 필터가 디지털 마이크로폰 인터페이스 회로에 포함된다. ANC 필터는 부스트 필터로도 지칭될 수 있다. 도 6은 ANC 필터(605)를 포함하는 다른 실시예인 디지털 마이크로폰 인터페이스 회로(600)의 블록도를 도시한다. 도시된 바와 같이, 디지털 마이크로폰 인터페이스 회로(600)의 구조는, 델타-시그마 ADC(101)와 디지털 저역 통과 필터(102) 사이에 ANC 필터(605)가 연결된 것을 제외하고는, 도 2와 유사하다. ANC 필터(605)는 델타-시그마 ADC(101)의 출력 신호의 그룹 지연 왜곡을 감소시킬 수 있다. ANC 필터는 도 3 및 도 5에 도시된 디지털 마이크로폰 인터페이스 회로와 같은 본 발명의 다른 실시예에도 포함될 수 있음을 알아야 한다.
ANC 필터는 유한 임펄스 응답(FIR) 필터 또는 등화기를 사용하여 구현될 수 있다. 도 7은 3개의 탭을 갖는 표준 2차 FIR 필터(700)를 포함하는 ANC 필터의 실시예를 도시한다. 각각의 탭에 대한 계수는 각각 C0, C1 및 C2이다. ANC 필터(700)는 시프트 레지스터, 룩업 테이블(LUT), 곱셈 유닛 및 덧셈 유닛을 사용하여 구현될 수 있다. 도 7에 도시된 구조는 ANC 필터 실시예를 구현하는 데 사용될 수 있는 다수의 가능한 회로의 일례에 불과하다는 것을 이해해야 한다. 다른 실시예에서, 2017년 7월 7일자로 출원된 "최적화된 그룹 지연 및 신호 처리 방법을 갖는 센서 장치"라는 명칭의 미국 특허 출원 제15/643,506호에 기재된 것과 같은 다른 회로가 사용될 수 있으며, 그 전체 내용은 본 명세서에서 참조로서 통합된다.
본 발명의 다양한 실시예에서, 디지털 마이크로폰 인터페이스 회로는 디지털 마이크로폰 인터페이스 회로의 디지털 시그마-델타 변조기의 출력부에 연결된 인터페이스 회로를 포함할 수 있다. 인터페이스 회로는 코덱 디바이스에 연결되도록 구성된 출력부 및 버퍼를 포함할 수 있다. 인터페이스 회로는 디지털 시그마-델타 변조기의 출력 신호의 포맷을 조정하고 출력 신호의 포맷이 코덱 디바이스의 사양을 충족시키도록 할 수 있다.
도 8은 디지털 시그마-델타 변조기(800)의 실시예의 블록도를 도시한다. 도시된 바와 같이, 디지털 시그마-델타 변조기는 5개의 디지털 적분기/누산기(801-805), 디더(dither)(806), 단일 비트 양자화기(807) 및 피드백 루프(808)를 포함하는 5차 잡음 셰이퍼일 수 있다. 출력 신호(812)는 피드백 루프(808)를 통해 입력 신호(814)로부터 감산된다. 적분기(801-805)는 각각의 적분기와 관련된 증폭기 이득 G1-G5에 의해 그 응답이 결정될 수 있는 잡음 형상 필터를 형성한다. 디더(806)는 양자화 에러를 랜덤화하고 주기적 제한 사이클(periodic limit cycle)을 방지하기 위해 의도적으로 양자화기(807)의 입력 신호에 잡음을 부가한다. 양자화기(807)는 양자화를 수행하고 출력 신호-비트스트림(812)을 생성한다. 비트스트림(812)의 레이트는 디지털 시그마-델타 변조기(800)의 샘플링 주파수와 동일하다. 디지털 시그마-델타 변조기(800)는 또한 이득 P1을 갖는 공진기(809) 및 이득 P2를 갖는 공진기(810)를 포함하며, 이득 P1 및 P2는 공진기(809 및 810)의 공진 주파수를 결정할 수 있다. 도 8에 도시된 구조는 단지 하나의 예일 뿐이며, 다수의 가능한 회로가 디지털 시그마-델타 변조기의 실시예를 구현하는 데 사용될 수 있음을 이해해야 한다.
도 9는 디지털 마이크로폰 인터페이스 회로의 개시된 모든 실시예에 적용될 수 있는 방법의 실시예의 흐름도(900)를 도시한다. 도시된 바와 같이, 방법(900)은 아날로그 입력이 델타-시그마 ADC에 의해 디지털 신호로 변환되는 단계(901)에서 시작한다. 델타-시그마 ADC는 샘플링 주파수(F1)에서 동작하고, 샘플링 주파수(F1)의 출력 디지털 신호를 생성한다. 선택적 단계(902)에서, 데시메이션 필터에 의해 다운샘플링 절차가 수행될 수 있다. 이 절차에서, 델타-시그마 ADC의 출력 디지털 신호의 샘플링 주파수는 F1에서 F2로 감소하고, F2는 단계(903)에서 ANC 필터의 샘플링 주파수이다. 단계(902)는 샘플링 주파수 F2가 F1보다 낮으면 발생할 수 있고, 일부 실시예에서 F2가 F1과 동일한 경우에는 필요하지 않을 수도 있다. 단계(903)에서, ANC 필터에 의해 입력 신호로부터 그룹 지연 왜곡이 제거된다. 방법(900)은 ANC 필터의 출력 신호가 샘플링 주파수(F2)에서 동작하는 저역 통과 필터에 의해 처리되는 단계(904)로 진행한다. 디지털 마이크로폰 인터페이스 회로의 타깃 샘플링 주파수(FS) 및 단계(906)에서 디지털 시그마-델타 변조기가 동작하는 샘플링 주파수(F3)에 따라 선택적 단계(905)와 선택적 단계(907) 중 하나만이 발생할 수 있다. 단계(906)에서, 디지털 시그마-델타 변조기는 입력 신호를 변조하고 샘플링 주파수(F3)의 출력 신호를 생성한다. F3이 FS와 동일하고 F3이 F2보다 높은 일부 실시예에서, 단계(905)가 발생할 수 있고 단계(907)는 필요하지 않을 수 있다. 단계(905)에서, 단계(904)에서의 저역 통과 필터의 출력 신호는 디지털 보간 필터에 의해 업샘플링되고, 샘플링 주파수는 F2에서 FS로 증가한다. F3이 F2와 같고, F2 및 F3 모두가 FS보다 낮은 일부 다른 실시예에서는, 단계(907)만 사용된다. 단계(907)에서, 디지털 시그마-델타 변조기의 출력 신호의 샘플링 주파수는 F3에서 FS로 증가한다.
도 10은 디지털 마이크로폰 인터페이스 회로(1001), MEMS 마이크로폰 트랜스듀서(1002), 전력 공급기(1003) 및 클록 입력부(1004)를 포함하는 마이크로폰 인터페이스 회로 시스템(1000)의 블록도를 도시한다. 디지털 마이크로폰 인터페이스 회로(1001)는 델타-시그마 ADC, 디지털 저역 통과 필터, 디지털 시그마-델타 변조기 및 인터페이스 회로를 포함한다. 디지털 마이크로폰 인터페이스 회로(1001)는 본 발명의 다양한 실시예에서 설명된 바와 같이 다른 전자 구성요소를 포함할 수 있음을 이해해야 한다. 디지털 마이크로폰 인터페이스 회로(1001)의 입력부는 MEMS 마이크로폰 트랜스듀서(1002)에 연결된다. 디지털 마이크로폰 인터페이스 회로(1001)는 전력 공급기(1003) 및 클록 입력부(1004)에도 연결된다. 도 10에 도시되지는 않았지만, MEMS 마이크로폰 트랜스듀서(1002)는 전력 공급기(1003)에도 연결될 수 있다. 디지털 마이크로폰 인터페이스 회로(1001)의 출력은 코덱 회로(1005)에 연결된다.
본 발명의 예시적인 실시예가 여기에 요약된다. 다른 실시예도 본 명세서에 기록된 명세사항 및 청구범위 전체로부터 이해될 수 있다.
예 1: 마이크로폰 인터페이스 회로로서, 제 1 샘플링 주파수에서 동작하도록 구성된 델타-시그마 아날로그-디지털 변환기(ADC) - 델타-시그마 ADC는 마이크로폰에 연결되도록 구성된 입력부를 가짐 - 와, 델타-시그마 ADC의 출력부에 연결되고, 제 2 샘플링 주파수에서 동작하도록 구성된 디지털 저역 통과 필터와, 디지털 저역 통과 필터의 출력부에 연결되고, 제 3 샘플링 주파수에서 동작하도록 구성된 디지털 시그마-델타 변조기를 포함하되, 제 1 샘플링 주파수와 제 3 샘플링 주파수 중 적어도 하나는 제 2 샘플링 주파수보다 높은, 마이크로폰 인터페이스 회로.
예 2: 예 1에 있어서, 디지털 저역 통과 필터와 디지털 시그마-델타 변조기 사이에 연결된 제 1 디지털 보간 필터를 더 포함하되, 제 1 샘플링 주파수는 제 2 샘플링 주파수와 동일하고, 제 3 샘플링 주파수는 제 2 샘플링 주파수보다 높은, 마이크로폰 인터페이스 회로.
예 3: 예 1 또는 예 2에 있어서, 델타-시그마 ADC와 디지털 저역 통과 필터 사이에 연결된 디지털 데시메이션 필터(digital decimation filter)를 더 포함하되, 제 1 샘플링 주파수는 제 2 샘플링 주파수보다 높은, 마이크로폰 인터페이스 회로.
예 4: 예 1 내지 예 3 중 한 예에 있어서, 디지털 시그마-델타 변조기에 연결된 제 2 디지털 보간 필터를 더 포함하되, 제 2 샘플링 주파수는 제 3 샘플링 주파수와 동일한, 마이크로폰 인터페이스 회로.
예 5: 예 1 내지 예 4 중 한 예에 있어서, 제 2 디지털 보간 필터는 디지털 시그마-델타 변조기의 출력의 각각의 샘플을 여러 번 반복함으로써 디지털 시그마-델타 변조기의 출력을 업샘플링하도록 구성되는, 마이크로폰 인터페이스 회로.
예 6: 예 1 내지 예 5 중 한 예에 있어서, 디지털 저역 통과 필터와 시그마-델타 디지털 변조기 사이에 연결된 제 3 디지털 보간 필터를 더 포함하되, 제 3 샘플링 주파수는 제 2 샘플링 주파수보다 높은, 마이크로폰 인터페이스 회로.
예 7: 예 1 내지 예 6 중 한 예에 있어서, 델타-시그마 ADC에 연결된 MEMS(Micro-Electro-Mechanical Systems) 마이크로폰 트랜스듀서를 더 포함하는, 마이크로폰 인터페이스 회로.
예 8: 예 1 내지 예 7 중 한 예에 있어서, 제 1 샘플링 주파수, 제 2 샘플링 주파수 및 제 3 샘플링 주파수는 750KHz 내지 8MHz인, 마이크로폰 인터페이스 회로.
예 9: 예 1 내지 예 8 중 한 예에 있어서, 델타-시그마 ADC와 디지털 저역 통과 필터 사이에 연결된 능동 잡음 제어(ANC) 필터를 더 포함하되, ANC 필터는 델타-시그마 ADC의 출력의 그룹 지연 왜곡을 감소시키도록 구성되는, 마이크로폰 인터페이스 회로.
예 10: 예 1 내지 예 9 중 한 예에 있어서, ANC 필터는 유한 임펄스 응답(FIR) 필터이고, 디지털 저역 통과 필터는 3차 무한 임펄스 응답(IIR) 필터이며, 디지털 시그마-델타 변조기는 5차 잡음 셰이퍼인, 마이크로폰 인터페이스 회로.
예 11: 예 1 내지 예 10 중 한 예에 있어서, 델타-시그마 ADC의 출력은 다중 비트 데이터 스트림이고, 디지털 시그마-델타 변조기의 출력은 단일 비트 데이터 스트림인, 마이크로폰 인터페이스 회로.
예 12: 마이크로폰 신호 처리 방법으로서, 델타-시그마 아날로그-디지털 변환기(ADC)에 의해, 아날로그 신호를 제 1 디지털 신호로 변환하는 단계 - 델타-시그마 ADC는 제 1 샘플링 주파수에서 동작하도록 구성됨 - 와, 디지털 저역 통과 필터에 의해, 제 1 디지털 신호를 필터링하여 제 2 디지털 신호를 생성하는 단계 - 디지털 저역 통과 필터는 제 2 샘플링 주파수에서 동작하도록 구성됨 - 와, 디지털 시그마-델타 변조기에 의해, 제 2 디지털 신호를 제 3 샘플링 주파수에서 변조하는 단계 - 제 1 샘플링 주파수와 제 3 샘플링 주파수 중 적어도 하나는 제 2 샘플링 주파수보다 높음 - 를 포함하는, 마이크로폰 신호 처리 방법.
예 13: 예 12에 있어서, 디지털 데시메이션 필터에 의해, 제 1 디지털 신호를 다운샘플링하는 단계와, 디지털 보간 필터에 의해, 디지털 시그마-델타 변조기의 출력 신호를 업샘플링하는 단계 - 업샘플링하는 단계는 디지털 시그마-델타 변조기의 출력 신호의 각각의 샘플을 여러 번 반복하는 단계를 포함하며, 제 1 샘플링 주파수는 제 2 샘플링 주파수보다 높고, 제 2 샘플링 주파수는 제 3 샘플링 주파수와 동일함 - 를 더 포함하는, 마이크로폰 신호 처리 방법.
예 14: 예 12 또는 예 13에 있어서, 디지털 저역 통과 필터는 3차 무한 임펄스 응답(IIR) 필터이고, 디지털 시그마-델타 변조기는 5차 디지털 시그마-델타 변조기인, 마이크로폰 신호 처리 방법.
예 15: 마이크로폰 인터페이스 회로 시스템으로서, MEMS(Micro-Electro-Mechanical Systems) 마이크로폰 트랜스듀서와, MEMS 마이크로폰 트랜스듀서의 출력부에 연결되고, 제 1 샘플링 주파수에서 동작하도록 구성된 델타-시그마 아날로그-디지털 변환기(ADC)와, 델타-시그마 ADC의 출력부에 연결되고, 제 2 샘플링 주파수에서 동작하도록 구성된 디지털 저역 통과 필터와, 디지털 저역 통과 필터의 출력부에 연결되고, 제 3 샘플링 주파수에서 동작하도록 구성된 디지털 시그마-델타 변조기와, 디지털 시그마-델타 변조기의 출력부에 연결된 인터페이스 회로를 포함하되, 제 1 샘플링 주파수와 제 3 샘플링 주파수 중 적어도 하나는 제 2 샘플링 주파수보다 높은, 마이크로폰 인터페이스 회로 시스템.
예 16: 예 15에 있어서, 델타-시그마 ADC와 디지털 저역 통과 필터 사이에 연결된 디지털 데시메이션 필터와, 디지털 시그마-델타 변조기의 출력부에 연결된 디지털 보간 필터를 더 포함하되, 제 1 샘플링 주파수는 제 2 샘플링 주파수보다 높고, 제 2 샘플링 주파수는 제 3 샘플링 주파수와 동일한, 마이크로폰 인터페이스 회로 시스템.
예 17: 예 15 또는 예 16에 있어서, 델타-시그마 ADC와 디지털 저역 통과 필터 사이에 연결된 능동 잡음 제어(ANC) 필터를 더 포함하되, ANC 필터는 델타-시그마 ADC의 출력의 그룹 지연 왜곡을 감소시키는, 마이크로폰 인터페이스 회로 시스템.
본 명세서에 개시된 회로 및 시스템의 논리적 기능은 커스텀 디지털 로직, 표준 셀 디지털 로직을 사용하여 구현될 수 있고/있거나 프로세서, 마이크로컨트롤러 또는 디지털 신호 프로세서에서 실행되는 소프트웨어로 구현될 수 있다. 이러한 프로세서는, 예를 들어, 프로세서 코어, 프로세서 코어에 연결된 메모리 및 하나 이상의 입출력 포트를 포함할 수 있다. 이와 달리, 당업계에 공지된 다른 회로 및 시스템이 이들 기능을 구현하는 데 사용될 수 있다. 로직 회로의 실시예는 또한 논리적 등가물을 사용하여 구현될 수 있다. 일부 실시예에서, 본 명세서에 기술된 액티브 하이 로직은 액티브 로우 로직을 사용하여 구현될 수 있으며, 상승 에지에서 클록킹되는 것으로 개시된 회로는 하강 에지에서 클로킹될 수 있고, 증가하도록 구성된 카운터 및 회로는 감소할 수 있고, 그 역도 또한 같다. 회로의 실시예는 CMOS(Complementary Metal-Oxide-Semiconductor), 미세 기하학적 CMOS 또는 다른 공정 기술과 같은 다양한 공정 기술을 사용하여, 당업계에 공지된 실리콘 기판 또는 다른 기판 유형과 같은 반도체 기판 상에 구현될 수 있다.
본 발명이 예시적인 실시예를 참조하여 설명되었지만, 이 설명은 제한적인 의미로 해석되기 위한 것은 아니다. 설명을 참조할 때 예시적인 실시예의 다양한 수정 및 조합뿐만 아니라 본 발명의 다른 실시예도 당업자에게 자명할 것이다. 그러므로, 첨부된 청구범위는 임의의 그러한 수정 또는 실시예를 포함하는 것으로 되어 있다.

Claims (17)

  1. 마이크로폰 인터페이스 회로로서,
    제 1 샘플링 주파수에서 동작하도록 구성된 델타-시그마 아날로그-디지털 변환기(ADC) - 상기 델타-시그마 ADC는 마이크로폰에 연결되도록 구성된 입력부를 가짐 - 와,
    상기 델타-시그마 ADC의 출력부에 연결되고, 제 2 샘플링 주파수에서 동작하도록 구성된 디지털 저역 통과 필터와,
    상기 저역 통과 필터의 출력부에 연결된 제 1 디지털 보간 필터와,
    상기 제 1 디지털 보간 필터의 출력부에 연결되고, 제 3 샘플링 주파수에서 동작하도록 구성된 디지털 시그마-델타 변조기 - 상기 제 1 샘플링 주파수는 상기 제 2 샘플링 주파수보다 높거나 동일하고, 상기 제 3 샘플링 주파수는 상기 제 2 샘플링 주파수보다 높음 - 와,
    상기 델타-시그마 ADC와 상기 디지털 저역 통과 필터 사이에 연결된 능동 잡음 제어(ANC) 필터 - 상기 ANC 필터는 상기 델타-시그마 ADC의 출력의 그룹 지연 왜곡을 감소시키도록 구성됨 - 를 포함하는,
    마이크로폰 인터페이스 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 델타-시그마 ADC와 상기 디지털 저역 통과 필터 사이에 연결된 디지털 데시메이션 필터(digital decimation filter)를 더 포함하되,
    상기 제 1 샘플링 주파수는 상기 제 2 샘플링 주파수보다 높은
    마이크로폰 인터페이스 회로.
  4. 제 3 항에 있어서,
    상기 디지털 시그마-델타 변조기에 연결된 제 2 디지털 보간 필터를 더 포함하되,
    상기 제 2 샘플링 주파수는 상기 제 3 샘플링 주파수와 동일한
    마이크로폰 인터페이스 회로.
  5. 제 4 항에 있어서,
    상기 제 2 디지털 보간 필터는 상기 디지털 시그마-델타 변조기의 출력의 각각의 샘플을 여러 번 반복함으로써 상기 디지털 시그마-델타 변조기의 출력을 업샘플링하도록 구성되는
    마이크로폰 인터페이스 회로.
  6. 제 3 항에 있어서,
    상기 디지털 저역 통과 필터와 상기 디지털 시그마-델타 변조기 사이에 연결된 제 2 디지털 보간 필터를 더 포함하되,
    상기 제 3 샘플링 주파수는 상기 제 2 샘플링 주파수보다 높은
    마이크로폰 인터페이스 회로.
  7. 제 1 항에 있어서,
    상기 델타-시그마 ADC에 연결된 MEMS(Micro-Electro-Mechanical Systems) 마이크로폰 트랜스듀서를 더 포함하는
    마이크로폰 인터페이스 회로.
  8. 제 1 항에 있어서,
    상기 제 1 샘플링 주파수, 상기 제 2 샘플링 주파수 및 상기 제 3 샘플링 주파수는 750KHz 내지 8MHz인
    마이크로폰 인터페이스 회로.
  9. 삭제
  10. 제 1 항 및 제 3 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 ANC 필터는 유한 임펄스 응답(FIR) 필터이고, 상기 디지털 저역 통과 필터는 3차 무한 임펄스 응답(IIR) 필터이며, 상기 디지털 시그마-델타 변조기는 5차 잡음 셰이퍼인
    마이크로폰 인터페이스 회로.
  11. 제 1 항에 있어서,
    상기 델타-시그마 ADC의 출력은 다중 비트 데이터 스트림이고, 상기 디지털 시그마-델타 변조기의 출력은 단일 비트 데이터 스트림인
    마이크로폰 인터페이스 회로.
  12. 마이크로폰 신호 처리 방법으로서,
    델타-시그마 아날로그-디지털 변환기(ADC)에 의해, 아날로그 신호를 제 1 디지털 신호로 변환하는 단계 - 상기 델타-시그마 ADC는 제 1 샘플링 주파수에서 동작하도록 구성됨 - 와,
    디지털 저역 통과 필터에 의해, 상기 제 1 디지털 신호를 필터링하여 제 2 디지털 신호를 생성하는 단계 - 상기 디지털 저역 통과 필터는 제 2 샘플링 주파수에서 동작하도록 구성됨 - 와,
    디지털 보간 필터에 의해, 디지털 시그마-델타 변조기의 출력 신호를 업샘플링하는 단계 - 상기 업샘플링하는 단계는 상기 디지털 시그마-델타 변조기의 상기 출력 신호의 각각의 샘플을 여러 번 반복하는 단계를 포함함 - 와,
    상기 디지털 시그마-델타 변조기에 의해, 상기 제 2 디지털 신호를 제 3 샘플링 주파수에서 변조하는 단계와,
    상기 델타-시그마 ADC와 상기 디지털 저역 통과 필터 사이에 연결된 능동 잡음 제어(ANC) 필터에 의해, 상기 델타-시그마 ADC의 출력의 그룹 지연 왜곡을 감소시키는 단계를 포함하되,
    상기 제 1 샘플링 주파수는 상기 제 2 샘플링 주파수보다 크고, 상기 제 2 샘플링 주파수는 상기 제 3 샘플링 주파수와 동일한
    마이크로폰 신호 처리 방법.
  13. 제 12 항에 있어서,
    디지털 데시메이션 필터에 의해, 상기 제 1 디지털 신호를 다운샘플링하는 단계를 더 포함하는
    마이크로폰 신호 처리 방법.
  14. 제 12 항에 있어서,
    상기 디지털 저역 통과 필터는 3차 무한 임펄스 응답(IIR) 필터이고, 상기 디지털 시그마-델타 변조기는 5차 디지털 시그마-델타 변조기인
    마이크로폰 신호 처리 방법.
  15. 마이크로폰 인터페이스 회로 시스템으로서,
    MEMS(Micro-Electro-Mechanical Systems) 마이크로폰 트랜스듀서와,
    상기 MEMS 마이크로폰 트랜스듀서의 출력부에 연결되고, 제 1 샘플링 주파수에서 동작하도록 구성된 델타-시그마 아날로그-디지털 변환기(ADC)와,
    상기 델타-시그마 ADC의 출력부에 연결되고, 제 2 샘플링 주파수에서 동작하도록 구성된 디지털 저역 통과 필터와,
    상기 저역 통과 필터의 출력부에 연결된 디지털 보간 필터와
    상기 디지털 보간 필터의 출력부에 연결되고, 제 3 샘플링 주파수에서 동작하도록 구성된 디지털 시그마-델타 변조기 - 상기 제 1 샘플링 주파수는 상기 제 2 샘플링 주파수보다 높거나 동일하고, 상기 제 3 샘플링 주파수는 상기 제 2 샘플링 주파수보다 높음 - 와,
    상기 델타-시그마 ADC와 상기 디지털 저역 통과 필터 사이에 연결된 능동 잡음 제어(ANC) 필터 - 상기 ANC 필터는 상기 델타-시그마 ADC의 출력의 그룹 지연 왜곡을 감소시키도록 구성됨 - 와,
    상기 디지털 시그마-델타 변조기의 출력부에 연결된 인터페이스 회로를 포함하는,
    마이크로폰 인터페이스 회로 시스템.
  16. 제 15 항에 있어서,
    상기 델타-시그마 ADC와 상기 디지털 저역 통과 필터 사이에 연결된 디지털 데시메이션 필터를 더 포함하되,
    상기 제 1 샘플링 주파수는 상기 제 2 샘플링 주파수보다 높고, 상기 제 2 샘플링 주파수는 상기 제 3 샘플링 주파수와 동일한
    마이크로폰 인터페이스 회로 시스템.
  17. 삭제
KR1020180125658A 2017-10-23 2018-10-22 보간을 이용하는 디지털 실리콘 마이크로폰 KR102514329B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/790,848 2017-10-23
US15/790,848 US10348326B2 (en) 2017-10-23 2017-10-23 Digital silicon microphone with interpolation

Publications (2)

Publication Number Publication Date
KR20190045076A KR20190045076A (ko) 2019-05-02
KR102514329B1 true KR102514329B1 (ko) 2023-03-27

Family

ID=63832245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180125658A KR102514329B1 (ko) 2017-10-23 2018-10-22 보간을 이용하는 디지털 실리콘 마이크로폰

Country Status (4)

Country Link
US (1) US10348326B2 (ko)
EP (1) EP3474453A1 (ko)
KR (1) KR102514329B1 (ko)
CN (1) CN109698701A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109644004B (zh) * 2017-08-08 2023-05-26 深圳市汇顶科技股份有限公司 转换模块以及转换电路
US11683624B1 (en) * 2020-05-12 2023-06-20 Qualcomm Technologies, Inc. Transducer with analog and digital modulators
US11821731B2 (en) * 2020-08-19 2023-11-21 Invensense, Inc. Minimizing a delay of a capacitance-to-voltage converter of a gyroscope by including such converter within a bandpass sigma-delta analog-to-digital converter of the gyroscope
KR102610404B1 (ko) * 2021-11-12 2023-12-05 금오공과대학교 산학협력단 슈퍼 레졸루션을 이용한 샘플링 방법
US11664007B1 (en) * 2022-04-27 2023-05-30 Harman International Industries, Incorporated Fast adapting high frequency remote microphone noise cancellation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963160A (en) * 1993-09-13 1999-10-05 Analog Devices, Inc. Analog to digital conversion using nonuniform sample rates
EP1690437B1 (en) 2003-11-24 2011-01-12 Epcos Pte Ltd Microphone comprising integral multi-level quantizer and single-bit conversion means
JP5352952B2 (ja) * 2006-11-07 2013-11-27 ソニー株式会社 デジタルフィルタ回路、デジタルフィルタプログラムおよびノイズキャンセリングシステム
JP4882773B2 (ja) * 2007-02-05 2012-02-22 ソニー株式会社 信号処理装置、信号処理方法
US7365669B1 (en) * 2007-03-28 2008-04-29 Cirrus Logic, Inc. Low-delay signal processing based on highly oversampled digital processing
US8526628B1 (en) * 2009-12-14 2013-09-03 Audience, Inc. Low latency active noise cancellation system
EP2461323A1 (en) * 2010-12-01 2012-06-06 Dialog Semiconductor GmbH Reduced delay digital active noise cancellation
US9318094B2 (en) * 2011-06-03 2016-04-19 Cirrus Logic, Inc. Adaptive noise canceling architecture for a personal audio device
US9479865B2 (en) * 2014-03-31 2016-10-25 Analog Devices Global Transducer amplification circuit
DE102016116421A1 (de) 2016-07-07 2018-01-11 Infineon Technologies Ag Sensoranordnung mit optimierter gruppenlaufzeit und verfahren zur signalverarbeitung
US9941895B2 (en) * 2016-08-01 2018-04-10 Kopin Corporation Time delay in digitally oversampled sensor systems, apparatuses, and methods
US9742430B1 (en) * 2016-08-19 2017-08-22 Infineon Technologies Ag System and method for analog to digital conversion

Also Published As

Publication number Publication date
CN109698701A (zh) 2019-04-30
US10348326B2 (en) 2019-07-09
EP3474453A1 (en) 2019-04-24
KR20190045076A (ko) 2019-05-02
US20190123762A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
KR102514329B1 (ko) 보간을 이용하는 디지털 실리콘 마이크로폰
US7365669B1 (en) Low-delay signal processing based on highly oversampled digital processing
US9936304B2 (en) Digital silicon microphone with configurable sensitivity, frequency response and noise transfer function
US8953813B2 (en) Reduced delay digital active noise cancellation
KR101840730B1 (ko) 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장
TWI224935B (en) Digital microphone
EP2860875B1 (en) Analogue to digital converter
EP3166331A1 (en) Systems and methods for compressing a digital signal in a digital microphone system
JP2009273131A (ja) ハイブリッドデルタシグマａｄｃ
EP3855764A1 (en) Configurable microphone using internal clock changing
EP3855763A1 (en) Configurable microphone using internal clock changing
CN110708069B (zh) 一种异步采样率转换装置及转换方法
JP2009218860A (ja) デジタルマイクロホン
US11329634B1 (en) Digital filter structure
US10972123B1 (en) Signal processing structure
US7417573B2 (en) Sigma-delta circuit and related method with time sharing architecture
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
Macadie Key design considerations for high quality audio ADC performance
Tayyab et al. Design of Delta Sigma Analog to Digital Converter for high fidelity MEMS microphone
Wang et al. 16-bit Delta-Sigma DAC with cascade-of-resonators feed-forward modulator and interpolation filter with OCSD code
Puidokas et al. Interpolator in a Sigma-Delta digital-to-analog converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant