CN109644004B - 转换模块以及转换电路 - Google Patents

转换模块以及转换电路 Download PDF

Info

Publication number
CN109644004B
CN109644004B CN201780000892.7A CN201780000892A CN109644004B CN 109644004 B CN109644004 B CN 109644004B CN 201780000892 A CN201780000892 A CN 201780000892A CN 109644004 B CN109644004 B CN 109644004B
Authority
CN
China
Prior art keywords
digital signal
bus
filter
bit width
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000892.7A
Other languages
English (en)
Other versions
CN109644004A (zh
Inventor
文亚南
梁颖思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN109644004A publication Critical patent/CN109644004A/zh
Application granted granted Critical
Publication of CN109644004B publication Critical patent/CN109644004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462—Details relating to the decimation process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供了一种转换模块，形成于一第一晶粒中，所述第一晶粒耦接于一总线，所述总线具有一总线比特宽度，所述转换模块包括一模数转换器，用来产生一第一数字信号，所述第一数字信号具有一第一比特宽度，所述第一比特宽度不等于所述总线比特宽度；以及一三角积分调制器，耦接于所述模数转换器，用来根据所述第一数字信号产生一第二数字信号，所述第二数字信号的一比特宽度为所述总线比特宽度，所述三角积分调制器包括一滤波器以及一量化器，该量化器输出的比特数与所述总线比特宽度相等。

Description

转换模块以及转换电路
技术领域
本发明涉及一种转换模块以及转换电路，尤其涉及一种可转换比特宽度的转换模块以及转换电路。
背景技术
电子产品的集成电路可分为模拟电路以及数字电路，其中模拟电路的效能因相关于实际电路的物理面积，所以模拟电路可使用工艺成熟且成本/单价较低的制作流程来制作，而数字电路可利用较先进或其最小线距(或最小线宽)较小的的制程来制作。换句话说，电子产品的模拟电路及数字电路可分别实现于两颗(或两颗以上)不同的晶粒(Die，或称裸芯片)中，而不同晶粒之间可通过总线(Bus)相互耦接(或电性连接)。
然而，包括模拟电路的晶粒(简称模拟晶粒)中部分电路模块的输出信号可能与总线可承载信号具有不同的信号规格。现有技术中，需通过修改模拟晶粒中电路模块的输出信号规格，以符合总线的信号规格，造成电路设计上的麻烦与不便，既存电路模块也无法有效地应用。因此，现有技术实有改进的必要。
发明内容
因此，本发明的主要目的即在于提供一种可转换比特宽度的转换模块以及转换电路，以改善现有技术的缺点。
为了解决上述技术问题，本发明提供了一种转换模块，形成于一第一晶粒中，所述第一晶粒耦接于一总线，所述总线具有一总线比特宽度，所述转换模块包括一模数转换器，用来产生一第一数字信号，所述第一数字信号具有一第一比特宽度，所述第一比特宽度不等于所述总线比特宽度；以及一三角积分调制器，耦接于所述模数转换器，用来根据所述第一数字信号产生一第二数字信号，所述第二数字信号的一比特宽度为所述总线比特宽度，所述三角积分调制器包括一滤波器以及一量化器，该量化器输出的比特数与所述总线比特宽度相等。
较佳地，所述第一晶粒通过所述总线耦接于一第二晶粒。
较佳地，所述模数转换器的一采样频率为一奈奎斯特频率，所述滤波器的一噪声转换函数为
Figure BDA0001389214200000021
所述滤波器的一信号转换函数为
Figure BDA0001389214200000022
a1、a2、b1、b2、b3、g为所述滤波器的滤波器系数。
较佳地，所述模数转换器的一采样频率大于一奈奎斯特频率，所述滤波器的一噪声转换函数为
Figure BDA0001389214200000023
所述滤波器的一信号转换函数为/>
Figure BDA0001389214200000024
a1、a2、b1、b2、b3为所述滤波器的滤波器系数。/>
较佳地，所述转换模块另包括一速率转换器，耦接于所述三角积分调制器。
较佳地，所述速率转换器耦接于所述模数转换器与所述三角积分调制器之间，所述速率转换器接收具有一第一比特速率的所述第一数字信号，并将所述第一数字信号转换成为具有一第二比特速率的一第三数字信号，所述三角积分调制器接收所述第三数字信号并产生具有所述第二比特速率的所述第二数字信号。
较佳地，所述三角积分调制器接收具有所述第一数字信号并产生所述第二数字信号，所述速率转换器耦接于所述三角积分调制器与所述总线之间，所述速率转换器接收所述第二数字信号，并将具有一第一比特速率的所述第二数字信号转换成为具有一第二比特速率的一第四数字信号。
较佳地，所述速率转换器为一升采样器。
较佳地，所述速率转换器为一降采样器。
本发明另提供了一种转换电路，包括一总线，具有一总线比特宽度；一第一晶粒，以一第一制程所制造，所述第一晶粒包括：一模数转换器，用来产生一第一数字信号，所述第一数字信号具有一第一比特宽度，所述第一比特宽度不等于所述总线比特宽度；以及一三角积分调制器，耦接于所述模数转换器，用来根据所述第一数字信号产生一第二数字信号，所述第二数字信号的一比特宽度为所述总线比特宽度，所述三角积分调制器包括一滤波器以及一量化器，该量化器输出的比特数与所述总线比特宽度相等；以及一第二晶粒，以一第二制程所制造，所述第二晶粒通过所述总线耦接于所述第一晶粒。
本发明利用三角积分调制器转换比特宽度，利用速率转换器转换比特速率，并藉由妥善设计三角积分调制器内的滤波器有效地抑制噪声，可有效降低进入信号频带的噪声能量，维持较佳的信噪比，同时解决现有技术中信号规格不一致的问题。
附图说明
图1为本发明一个实施例的转换电路的示意图。
图2为本发明一个实施例的三角积分调制器的示意图。
图3为本发明一个实施例的转换模块的示意图。
图4为本发明另一个实施例的转换模块的示意图。
图5为本发明一个实施例中多个数个速率转换器的示意图。
图6为本发明又一个实施例得转换模块的示意图。
图7为本发明另一实施例的三角积分调制器的示意图。
图8为本发明实施例的转换模块所输出噪声频谱的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在说明书以及权利要求中，「耦接」一词是指包含任何直接或间接的电气连接手段，「电性连接」一词是指直接电性连接。
请参考图1，图1为本发明实施例一转换电路10的示意图。转换电路10包括模拟电路以及数字电路，转换电路10的模拟电路的效能因相关于实际电路的物理面积，故转换电路10的模拟电路可使用工艺成熟且成本/单价较低的制程来制作，而转换电路10的数字电路可利用较先进或其最小线距(或最小线宽)较小的制程来制作。换句话说，转换电路10的模拟电路及数字电路可分别实现于两颗(或两颗以上)不同的晶粒(Die)中。
具体来说，转换电路10可包括一第一晶粒12、一第二晶粒14以及一总线(Bus)16，第一晶粒12与第二晶粒14之间通过总线16相互耦接(或电性连接)。在一实施例中，第一晶粒12可利用0.18微米(μm)的制程来制作，第二晶粒14可利用55纳米(nm)的制程来制作。第一晶粒12中主要包括转换电路10的模拟电路，其包括一模拟前端(Analog Front End，AFE)模块120以及一转换模块126，转换模块126包括一模数转换器(Analog-to-DigitalConvertor，ADC)122以及一三角积分调制器(Sigma-Delta(Σ-Δ)Modulator)124。第二晶粒14中主要包括转换电路10的数字电路，在一实施例中，第二晶粒14可包括一数字处理模块140以及一计算判断模块142。在一实施例中，数字处理模块140可包括数字滤波器、数字放大器、数字混波器、数字积分器等数字电路，计算判断模块142可根据数字处理模块140的输出，进行相关于转换电路10运作的计算或判断操作，举例来说，若转换电路10应用于触控面板，计算判断模块142就可以用来判断相关于触控面板的触控事件，换句话说，模拟前端模块120接收一信号RX，转换电路10根据信号RX判断相关于触控面板的触控事件，这里所说的信号RX是指从触控面板感应电极检测到的感应信号。
需注意的是，模数转换器122所输出的一第一数字信号S1可能与总线16承载的数字信号具有不同的规格，而本发明利用转换模块126中的三角积分调制器124将第一数字信号S1的规格转换为总线16可承载的规格。具体来说，模数转换器122所输出的第一数字信号S1可具有一比特宽度(Bit Width，或称位宽)N1，而总线16可具有一总线比特宽度NBUS，当比特宽度N1大于总线比特宽度NBUS时，若直接将具有比特宽度N1的第一数字信号S1传递至具有总线比特宽度NBUS的总线16，会造成信号失真(因N1>NBUS)。因此，通过三角积分调制器124，可将第一数字信号S1的比特宽度N1转换成与总线比特宽度NBUS相等的一比特宽度N2(即N2＝NBUS)。也就是说，三角积分调制器124可根据具有比特宽度N1的第一数字信号S1，输出具有总线比特宽度NBUS的一第二数字信号S2，以防止信号失真。
举例来说，请参考图2，图2为本发明实施例一三角积分调制器224的示意图，三角积分调制器224可用来实现转换模块126中的三角积分调制器124，其中，转换模块126中模数转换器122的一采样频率(Sampling Rate)为对应于信号RX的一奈奎斯特频率(NyquistRate)。三角积分调制器224包括一滤波器H2以及一量化器Q2，量化器Q2为一N2比特量化器(N2-Bit Quantizer)，其输出的比特数(Bit Number)N2与总线比特宽度NBUS相等(即N2＝NBUS)。于图2所示的实施例中，滤波器H2为二阶滤波器，具体来说，在一实施例中，滤波器H2可具有一噪声转换函数(Noise Transfer Function，NTF):
Figure BDA0001389214200000061
并具有一信号转换函数(SignalTransferFunction，STF):/>
Figure BDA0001389214200000062
其中a1、a2、b1、b2、b3、g为滤波器H2的滤波器系数，V(z)及Y(z)分别代表对应于滤波器H2输出信号及量化器Q2输出信号的z-域(z-Domain)信号表示法，E(z)代表量化器Q2所引入的量化噪声的z-域表示法，U(z)代表滤波器H2输入信号的z-域表示法，另外，于图2中，系数a3可为0，或者系统中不包括系数a3。另外，系数a1、a2、a3、b1、b2、b3、g可经过适当设计，使得量化噪声经过噪声整形(Noise Shaping)之后的噪声频谱都于信号频带之外，而不会使信号频带内的信噪比(Signal-to-Noise Ratio)过低。
由上述可知，当模数转换器122所输出第一数字信号S1的比特宽度N1大于总线比特宽度NBUS时，转换模块126可利用三角积分调制器224，将比特宽度为N1的第一数字信号S1转换成比特宽度为N2的第二数字信号S2，以防止信号失真。
另外，转换模块除了可改变模数转换器所输出第一数字信号的比特宽度之外，本发明的转换模块亦可改变模数转换器所输出第一数字信号的比特速率(Bit Rate)。请参考图3及图4，图3及图4分别本发明实施例一转换模块326及一转换模块426的示意图。转换模块326及转换模块426与转换模块126类似，故相同组件沿用相同符号。与转换模块126不同的是，转换模块326另包含一速率转换器323，转换模块426另包含一速率转换器423。速率转换器323、423为比特速率转换器，其可包含一升采样器或一降采样器(详述于后)。
于图3所绘示的转换模块326中，速率转换器323耦接于(或电性连接)模数转换器122与三角积分调制器124之间，速率转换器323用来将具有比特宽度N1以及一比特速率r1的第一数字信号S1转换成具有比特宽度N1以及一比特速率r2的一第三数字信号S3，三角积分调制器124再将具有比特宽度N1以及比特速率r2的一第三数字信号S3转换成具有比特宽度N2以及比特速率r2的第二数字信号S2，并将第二数字信号S2输出至总线16。
于图4所绘示的转换模块426中，速率转换器423耦接于(或电性连接)三角积分调制器124与总线16之间，三角积分调制器124用来将具有比特宽度N1以及比特速率r1的第一数字信号S1转换成具有比特宽度N2以及比特速率r1的第二数字信号S2，速率转换器423再将具有比特宽度N2以及比特速率r1的第二数字信号S2转换成具有比特宽度N2以及比特速率r2一第四数字信号S4，并将第四数字信号S4输出至总线16。
另外，请参考图5，图5为本发明实施例速率转换器523a、523b、523c、523d的示意图。速率转换器523a、523b、523c、523d皆可用来实现速率转换器323、423。换句话说，在一实施例中，速率转换器323、423可分别仅包含一升采样器(如速率转换器523a)，从而输出比特速率r2为L倍比特速率r1的数字信号(即r2＝L*r1)。在一实施例中，速率转换器323、423可分别仅包含一降采样器(如速率转换器523b)而输出比特速率r2为(1/M)倍比特速率r1的数字信号(即r2＝r1/M)。在一实施例中，速率转换器323、423可分别包含一升采样器以及一降采样器(如速率转换器523c、523d)而输出比特速率r2为(L/M)倍比特速率r1的数字信号(即r2＝L*r1/M)。
另外，请参考图6，图6为本发明实施例一转换模块626的示意图。转换模块626包括一模数转换器622、一三角积分调制器624以及一速率转换器623。于图6所绘示的转换模块626中，速率转换器623为降采样器，其中速率转换器623的降采样倍率M可为2(M＝2)。另外，模数转换器622为一三角积分(Sigma-Delta(Σ-Δ))模数转换器，即模数转换器622为一超采样(Oversample)模数转换器，换句话说，模数转换器622的一采样频率大于对应于信号RX的奈奎斯特频率的N倍(其中N可大于5，优选地，N大于10)。此时，三角积分调制器的输出信号的比特宽度N2可以根据总线信号的规格而大于或小于模数转换器的输出信号的比特宽度N1。在模数转换器622为超采样模数转换器的情形下，速率转换器623需耦接于三角积分调制器624的输出端，如此一来，可避免进行降采样操作连带产生关于噪声频谱的混迭(Aliasing)效果，而避免信号频带的信杂比因混迭效果而降低信噪比。
更进一步地，请参考图7，图7为本发明实施例一三角积分调制器724的示意图，三角积分调制器724可用来实现转换模块626中的三角积分调制器624(其耦接于采样频率大于N倍奈奎斯特频率的超采样模数转换器622)。三角积分调制器724包括一滤波器H7以及N2比特量化器Q2。于图7绘示的实施例中，滤波器H7一二阶滤波器，具体来说，在一实施例中，滤波器H7可具有一噪声转换函数为
Figure BDA0001389214200000081
并具有一信号转换函数为
Figure BDA0001389214200000082
其中a1、a2、b1、b2、b3为滤波器H7的滤波器系数，另外，于图7中，系数a3可为0。
由滤波器H7的噪声转换函数可知，滤波器H7于z＝+1和z＝－1具有零点(Zero)，即滤波器H7的零点位于(相对于采样频率的)低频和高频处，如此一来，滤波器H7可有效避免量化器Q2的量化噪声进入信号频带或经过降采样操作后量化噪声进入信号频带。另外，可设计滤波器系数a1、a2，使得滤波器H7的噪声转换函数的极点(Pole)位于信号频带以外的其他频带上，而使得量化器Q2的量化噪声位于信号频带以外的其他频带上。另外，亦可设计滤波器系数b1、b2、b3，使得滤波器H7的信号转换函数的零点位于信号频带以外的高频处，如此一来，可避免超采样模数转换器622所带来的量化噪声在经过降采样操作后进入信号频带。
具体来说，请参考图8，图8为本发明实施例转换模块所输出噪声频谱的示意图。于图8中，曲线e1代表具有一采样频率为频率Fs/2的一三角积分模数转换器所输出的噪声频谱，相较之下，曲线e2代表转换模块626所输出的噪声频谱，其中，三角积分模数转换器622的一采样频率为频率Fs，速率转换器623的降采样倍率M为2，换句话说，转换模块626输出信号的一采样频率亦为频率Fs/2。由曲线e1与曲线e2可知，在频率Fs/2内的频带内，具有采样频率Fs/2的三角积分模数转换器带来的噪声频谱较大，也就是说，藉由转换模块626中的三角积分调制器624以及(耦接于三角积分调制器624输出端的)速率转换器623，可有效降低进入信号频带的噪声能量，其可维持较佳的信噪比。
综上所述，本发明利用三角积分调制器转换比特宽度，利用速率转换器转换比特速率，解决现有技术中信号规格不一致的问题，并藉由妥善设计三角积分调制器内的滤波器有效地抑制噪声，可有效降低进入信号频带的噪声能量，维持较佳的信噪比。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包括在本发明的保护范围之内。

Claims (16)

1.一种转换模块，形成于一第一晶粒中，所述第一晶粒耦接于一总线，所述总线具有一总线比特宽度，其特征在于，所述转换模块包括：
一模数转换器，用于产生一第一数字信号，所述第一数字信号具有一第一比特宽度，所述第一比特宽度不等于所述总线比特宽度；
一三角积分调制器，耦接于所述模数转换器与所述总线之间，用于接收所述第一数字信号，并根据所述第一数字信号产生一第二数字信号，所述第二数字信号的比特宽度为所述总线比特宽度，所述三角积分调制器包括一滤波器以及一量化器，所述量化器输出的比特数与所述总线比特宽度相等；以及
一速率转换器，耦接于所述三角积分调制器与所述总线之间，用以将所述第二数字信号转换为一第四数字信号，其中当所述模数转换器用于以一预定频率的N倍的采样频率对一输入信号进行超采样时，所述速率转换器通过以等于N的降采样倍率对所述第二数字信号进行降采样，将所述第二数字信号转换为所述第四数字信号。
2.如权利要求1所述的转换模块，其特征在于，所述第一晶粒通过所述总线耦接于一第二晶粒。
3.如权利要求1所述的转换模块，其特征在于，所述模数转换器的一采样频率为奈奎斯特频率，所述滤波器的一噪声转换函数为
Figure FDA0004019264310000011
所述滤波器的一信号转换函数为/>
Figure FDA0004019264310000012
a1、a2、b1、b2、b3、g为所述滤波器的滤波器系数。
4.如权利要求1所述的转换模块，其特征在于，所述模数转换器的一采样频率大于奈奎斯特频率，所述滤波器的一噪声转换函数为
Figure FDA0004019264310000021
所述滤波器的一信号转换函数为/>
Figure FDA0004019264310000022
a1、a2、b1、b2、b3为所述滤波器的滤波器系数。
5.如权利要求1所述的转换模块，其特征在于，所述速率转换器包括彼此串联耦接的升采样器与降采样器。
6.如权利要求1所述的转换模块，其特征在于，所述第二数字信号具有一第一比特速率，所述第四数字信号具有一第二比特速率，所述第一比特速率不等于所述第二比特速率。
7.如权利要求1所述的转换模块，其特征在于，所述第二数字信号的比特速率等于所述第一数字信号的比特速率。
8.如权利要求1所述的转换模块，其特征在于，所述速率转换器为一降采样器。
9.一种转换电路，其特征在于，包括：
一总线，具有一总线比特宽度；
一第一晶粒，以一第一制程所制造，所述第一晶粒包括：
一模数转换器，用于产生一第一数字信号，所述第一数字信号具有第一比特宽度，所述第一比特宽度不等于所述总线比特宽度；
一三角积分调制器，耦接于所述模数转换器与所述总线之间，用于接收所述第一数字信号，并根据所述第一数字信号产生一第二数字信号，所述第二数字信号的一比特宽度为所述总线比特宽度，所述三角积分调制器包括一滤波器以及一量化器，所述量化器输出的比特数与所述总线比特宽度相等；以及
一速率转换器，耦接于所述三角积分调制器与所述总线之间，用以将所述第二数字信号转换为一第四数字信号，其中当所述模数转换器用于以一预定频率的N倍的采样频率对一输入信号进行超采样时，所述速率转换器通过以等于N的降采样倍率对所述第二数字信号进行降采样，将所述第二数字信号转换为所述第四数字信号；以及
一第二晶粒，以一第二制程所制造，所述第二晶粒通过所述总线耦接于所述第一晶粒。
10.如权利要求9所述的转换电路，其特征在于，所述第一晶粒另包括一模拟前端模块，用于产生一模拟信号至所述模数转换器。
11.如权利要求9所述的转换电路，其特征在于，所述模数转换器的一采样频率为奈奎斯特频率，所述滤波器的一噪声转换函数为
Figure FDA0004019264310000031
所述滤波器的一信号转换函数为/>
Figure FDA0004019264310000032
a1、a2、b1、b2、b3、g为所述滤波器的滤波器系数。
12.如权利要求9所述的转换电路，其特征在于，所述模数转换器的一采样频率大于奈奎斯特频率，所述滤波器的一噪声转换函数为
Figure FDA0004019264310000033
所述滤波器的一信号转换函数为/>
Figure FDA0004019264310000034
a1、a2、b1、b2、b3为所述滤波器的滤波器系数。
13.如权利要求9所述的转换电路，其特征在于，所述速率转换器包括彼此串联耦接的升采样器与降采样器。
14.如权利要求9所述的转换电路，其特征在于，所述第二数字信号具有一第一比特速率，所述第四数字信号具有一第二比特速率，所述第一比特速率不等于所述第二比特速率。
15.如权利要求9所述的转换电路，其特征在于，所述第二数字信号的比特速率等于所述第一数字信号的比特速率。
16.如权利要求9所述的转换电路，其特征在于，所述速率转换器为一降采样器。
CN201780000892.7A 2017-08-08 2017-08-08 转换模块以及转换电路 Active CN109644004B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/096472 WO2019028681A1 (zh) 2017-08-08 2017-08-08 转换模块以及转换电路

Publications (2)

Publication Number Publication Date
CN109644004A CN109644004A (zh) 2019-04-16
CN109644004B true CN109644004B (zh) 2023-05-26

Family

ID=65273117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000892.7A Active CN109644004B (zh) 2017-08-08 2017-08-08 转换模块以及转换电路

Country Status (4)

Country Link
US (1) US10566986B2 (zh)
EP (1) EP3468042A4 (zh)
CN (1) CN109644004B (zh)
WO (1) WO2019028681A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0759233A1 (en) * 1994-05-11 1997-02-26 Analog Devices, Inc. Digital-to-digital conversion using nonuniform sample rates
US5731769A (en) * 1995-12-04 1998-03-24 Motorola, Inc. Multi-rate digital filter apparatus and method for sigma-delta conversion processes
US6958717B1 (en) * 2003-08-25 2005-10-25 Analog Devices, Inc. Method and apparatus for interconnecting analog and digital sections of A/D and D/A converters
TW201123746A (en) * 2009-12-30 2011-07-01 Univ Nat Taiwan Modulator with loop-delay compensation
CN103701465A (zh) * 2013-12-02 2014-04-02 苏州上声电子有限公司 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158566B2 (en) * 2000-07-24 2007-01-02 Eric Morgan Dowling High-speed adaptive interconnect architecture with nonlinear error functions
US6839010B1 (en) * 2002-12-27 2005-01-04 Zilog, Inc. Sigma-delta analog-to-digital converter with reduced quantization noise
US7197522B2 (en) * 2003-03-28 2007-03-27 Ess Technology, Inc. Bi-quad digital filter configured with a bit binary rate multiplier
GB2408858B (en) * 2003-12-05 2006-11-29 Wolfson Ltd Word length reduction circuit
DE102005057768B4 (de) * 2005-12-02 2012-01-12 Xignal Technologies Ag Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler
JP2009290455A (ja) * 2008-05-28 2009-12-10 Toshiba Corp Ｄｅｍシステム、デルタシグマａ／ｄ変換器、及び受信機
US7978113B2 (en) * 2009-09-10 2011-07-12 National Semiconductor Corporation Analog-to-digital converter having output data with reduced bit-width and related system and method
US8665126B2 (en) * 2010-12-08 2014-03-04 National Semiconductor Corporation ΣΔ difference-of-squares LOG-RMS to DC converter with forward and feedback paths signal squaring
TW201246804A (en) * 2011-05-05 2012-11-16 Univ Nat Taiwan Delta-sigma ADC modulator with excess loop delay compensation
EP2904963B1 (en) * 2014-02-06 2017-01-25 IMEC vzw System and method for acquisition of biopotential signals with motion artifact reduction in real time operation
US9401728B2 (en) * 2014-12-16 2016-07-26 Freescale Semiconductor, Inc. Test signal generator for sigma-delta ADC
CN104581589B (zh) * 2014-12-31 2018-01-02 苏州上声电子有限公司 基于三态编码的通道状态选取方法和装置
CN107810604B (zh) * 2015-04-01 2021-04-16 Tdk株式会社 西格玛-德尔塔调制器装置、用于校准连续时间西格玛-德尔塔调制器的方法以及控制装置
US9742430B1 (en) * 2016-08-19 2017-08-22 Infineon Technologies Ag System and method for analog to digital conversion
US10608852B2 (en) * 2017-11-14 2020-03-31 Cable Television Laboratories, Inc Systems and methods for delta-sigma digitization
US10348326B2 (en) * 2017-10-23 2019-07-09 Infineon Technologies Ag Digital silicon microphone with interpolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0759233A1 (en) * 1994-05-11 1997-02-26 Analog Devices, Inc. Digital-to-digital conversion using nonuniform sample rates
US5731769A (en) * 1995-12-04 1998-03-24 Motorola, Inc. Multi-rate digital filter apparatus and method for sigma-delta conversion processes
US6958717B1 (en) * 2003-08-25 2005-10-25 Analog Devices, Inc. Method and apparatus for interconnecting analog and digital sections of A/D and D/A converters
TW201123746A (en) * 2009-12-30 2011-07-01 Univ Nat Taiwan Modulator with loop-delay compensation
CN103701465A (zh) * 2013-12-02 2014-04-02 苏州上声电子有限公司 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置

Also Published As

Publication number Publication date
US20190074843A1 (en) 2019-03-07
WO2019028681A1 (zh) 2019-02-14
US10566986B2 (en) 2020-02-18
EP3468042A1 (en) 2019-04-10
EP3468042A4 (en) 2019-07-24
CN109644004A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
US9065471B1 (en) Delta-sigma modulator
US9178529B2 (en) Multi-stage noise shaping analog-to-digital converter
US8928511B2 (en) Sigma-delta modulator with SAR ADC and truncater and related sigma-delta modulation method
US7948414B2 (en) Delta-sigma analog-to-digital conversion apparatus and method thereof
CN107852164B (zh) 抑制前馈δς转换器中的信号传递函数峰化
CN109412597B (zh) 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法
EP3166330A1 (en) Systems and methods for compressing a digital signal in a digital microphone system
JP3407871B2 (ja) アナログデジタル混在δς変調器
US9685976B2 (en) Methods and devices for modifying active paths in a K-delta-1-sigma modulator
US7928886B2 (en) Emulation of analog-to-digital converter characteristics
CN104639172A (zh) 积分器输出摆幅降低
EP1374415A2 (en) Delta sigma converter incorporating a multiplier
US20110267211A1 (en) Analog-digital converter and operating method thereof
KR102441025B1 (ko) 반도체 장치 및 그 동작 방법
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
US9985645B2 (en) Techniques for improving mismatch shaping of dynamic element matching circuit within delta-sigma modulator
CN109644004B (zh) 转换模块以及转换电路
CN108832931B (zh) 采用外加扰动信号的Delta-Sigma调制器
US6738002B2 (en) SD-ADC with digital dither signal processing
CN103762980A (zh) 一种高稳定性噪声抑制增强σδ调制器结构
EP1483834A1 (en) Delta-sigma modulator with feed-forward path
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
CN107222216B (zh) 采用自噪声耦合的二阶连续时间sd模数转换器
CN212231429U (zh) 一种新型的连续时间sigma-delta ADC调制器
CN114900189B (zh) 低噪声泄露的mashδς调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant