CN107810604B - 西格玛-德尔塔调制器装置、用于校准连续时间西格玛-德尔塔调制器的方法以及控制装置 - Google Patents
西格玛-德尔塔调制器装置、用于校准连续时间西格玛-德尔塔调制器的方法以及控制装置 Download PDFInfo
- Publication number
- CN107810604B CN107810604B CN201580078491.4A CN201580078491A CN107810604B CN 107810604 B CN107810604 B CN 107810604B CN 201580078491 A CN201580078491 A CN 201580078491A CN 107810604 B CN107810604 B CN 107810604B
- Authority
- CN
- China
- Prior art keywords
- sigma
- delta
- modulator
- continuous
- delta modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
Abstract
西格玛‑德尔塔调制器装置(100)包括具有至少一个调制器级的连续时间西格玛‑德尔塔调制器(CT_SDM)、数字积分器(Int_d)和给定数目的开关(Sw1,……,Sw8)。开关(Sw1,……,Sw8)被布置和配置成将连续时间西格玛‑德尔塔调制器(CT_SDM)转换成包括数字积分器(Int_d)的一阶增量西格玛‑德尔塔模数转换器(INC_ADC)。与连续时间西格玛‑德尔塔调制器(CT_SDM)的输入耦合的连续时间西格玛‑德尔塔调制器的至少第一调制器级(M_1)包括用于调整供应到第一调制器级的输入信号和/或反馈信号的至少一个调谐元件。
Description
本发明涉及包括连续时间西格玛-德尔塔(sigma-delta)调制器的西格玛-德尔塔调制器装置。此外,本发明涉及用于校准连续时间西格玛-德尔塔调制器的方法以及控制装置。本发明还涉及包括西格玛-德尔塔调制器装置和控制装置的系统。
操作为连续时间调制器的西格玛-德尔塔调制器(所谓的连续时间西格玛-德尔塔调制器)具有比操作为离散时间调制器的西格玛-德尔塔调制器更低功耗的优点。替代地,对于具有相同功耗的信号处理而言,可以实现更高信号带宽。
西格玛-德尔塔数据转换器或噪声成形过采样(oversample)转换器在许多模数转换应用中是优选的。例如MEMS扩音器系统之类的某些应用要求西格玛-德尔塔数据转换器的低灵敏度变化。为了降低由于过程变化而引起的连续时间西格玛-德尔塔调制器的灵敏度变化,通常要求连续时间西格玛-德尔塔调制器的一个或多个电路元件的调谐(tuning)。
US 8,643,518 B2公开了一种用于校准德尔塔-西格玛调制器的选择性系数的电路。该电路包括耦合到德尔塔-西格玛调制器的多个级中的一个的校准逻辑模块。校准逻辑模块测量相应的级(stage)的振荡频率并且将其与参考频率进行比较。校准逻辑调整与相应的级相关联的选择性电路部件,使得参考频率与振荡频率匹配。
本发明的目的是提供包括连续时间西格玛-德尔塔调制器的西格玛-德尔塔调制器装置、校准方法以及对应的控制装置和系统,每个允许连续时间西格玛-德尔塔调制器的容易和/或灵活的调谐。
此目的通过独立权利要求的特征来实现。本发明的有利的实施例在从属权利要求(sub-claim)中给出。
根据第一方面,本发明通过西格玛-德尔塔调制器装置来区分。西格玛-德尔塔调制器装置包括具有至少一个调制器级的连续时间西格玛-德尔塔调制器、数字积分器和给定数目的开关。开关被布置和配置成将连续时间西格玛-德尔塔调制器转换成包括数字积分器的一阶增量西格玛-德尔塔模数转换器。与连续时间西格玛-德尔塔调制器的输入耦合的连续时间西格玛-德尔塔调制器的至少第一调制器级包括用于调整供应到第一调制器级的输入信号和/或反馈信号的至少一个调谐元件。
这具有可以将连续时间西格玛-德尔塔调制器(SDM)转换成允许评估调制器级系数的值的变化的增量西格玛-德尔塔调制器的优点。不需要用于调谐的外部参考信号,由此还允许在产生西格玛-德尔塔调制器装置之后执行调谐。调谐可以作为加电例程或待机模式之后的唤醒例程的一部分来执行。可以将任何类型的连续时间西格玛-德尔塔调制器拓扑(包括调制器阶数以及在量化器中使用的量化水平的数目)转换成允许评估调制器级系数的值的变化的增量西格玛-德尔塔模数转换器。
根据第一个方面的实施例,西格玛-德尔塔调制器装置包括量化器元件(quantizier element),其被耦合到连续时间西格玛-德尔塔调制器。连续时间西格玛-德尔塔调制器和量化器元件形成连续时间西格玛-德尔塔模数转换器(ADC)。通过耦合量化器元件的输出与数字积分器的输入并且断开除了第一调制器级的调制器级,将连续时间西格玛-德尔塔ADC转换成一阶增量西格玛-德尔塔模数转换器。
这具有可以仅使用非常小的开销来容易地将连续时间西格玛-德尔塔调制器重新配置成增量西格玛-德尔塔模数转换器的优点。所要求的另外电路的芯片面积和电流消耗可以非常小。
根据第一方面的另一实施例,第一调制器级包括有源电阻器-电容器-积分器、RC-积分器,其中第一电阻器在输入路径中,第一电阻器包括电阻器微调阵列。这允许西格玛-德尔塔调制器装置的成本节省的整合、以及第一调制器级的输入系数和反馈系数的容易的调整。
根据第一方面的另外的实施例,第一调制器级包括跨导体-电容器-积分器、GmC-积分器,其中跨导体的跨导值为可微调的。这允许西格玛-德尔塔调制器装置的成本节省的整合、以及第一调制器级的输入系数和反馈系数的容易的调整。
根据第一方面的另外的实施例,连续时间西格玛-德尔塔调制器包括至少一个另外的调制器级,其包括用于调整供应到相应的调制器级的输入信号和/或反馈信号的至少一个另外的调谐元件。在调制器级包括类似的结构的情况下,这能够有利地用于达到集成电路中的部件之间的非常好的匹配。
根据第二和第三方面,本发明通过用于校准根据第一方面的或者根据西格玛-德尔塔调制器装置的有利的实施例的西格玛-德尔塔调制器装置的连续时间西格玛-德尔塔调制器的方法和对应的控制装置来区分。提供用于控制西格玛-德尔塔调制器装置的开关的开关设置的第一控制信号,使得将连续时间西格玛-德尔塔调制器转换成包括数字积分器的一阶增量西格玛-德尔塔模数转换器。此外,提供用于控制西格玛-德尔塔调制器装置的开关的开关设置的第二控制信号,使得在一阶增量西格玛-德尔塔模数转换器的输入上提供给定参考电压。取决于来自数字积分器的输出信号来确定微调控制信号,该输出信号已在给定时间跨度之后被接收。
提供用于调整调谐元件的微调控制信号。
第一方面的有利实施例对于第二和第三方面也是有效的。
根据第二和第三方面的实施例,检查数字积分器的输出信号是否在期望的范围中。如果输出信号不在期望的范围中,则提供用于控制西格玛-德尔塔调制器装置的开关的开关设置的重置信号,使得重置增量西格玛-德尔塔模数转换器。此外,取决于来自数字积分器的输出信号来确定另外的微调控制信号,该输出信号已在提供重置信号之后的给定时间跨度之后被接收。重复上面描述的步骤,直到数字积分器的输出信号在期望的范围中为止。
根据第二和第三方面的另外的实施例,提供用于调整所述至少一个另外的调制器级的至少一个另外的调谐元件的第二调谐信号。
根据第四方面,本发明通过包括根据第三方面或者控制装置的有利的实施例的控制装置以及根据第一方面或者西格玛-德尔塔调制器装置的有利实施例的西格玛-德尔塔调制器装置的系统来区分。控制装置被配置成接收数字积分器的输出信号。控制装置耦合到西格玛-德尔塔调制器装置的开关以控制开关的开关设置,并且控制装置与调谐元件中的每个耦合以控制一个或多个调谐元件的调整。
第一到第三方面的有利的实施例对于第四方面也是有效的。
下面在示意图的帮助下解释本发明的示例性实施例。这些如下:
图1连续时间西格玛-德尔塔模数转换器的一般形式;
图2用于实现第一调制器级的示例性第一设备;
图3用于实现第一调制器级的示例性第二设备;
图4包括西格玛-德尔塔调制器装置的示例性系统;
图5一阶增量西格玛-德尔塔模数转换器的一般形式;以及
图6校准算法的示例性流程图。
由相同参考数字来标识在不同图中出现的相同的设计和功能的元件。
图1示出了包括二阶连续时间西格玛-德尔塔调制器CT_SDM的连续时间西格玛-德尔塔模数转换器(ADC)的一般形式。
连续时间西格玛-德尔塔调制器CT_SDM包括两个调制器级M_1、M_2,每个具有模拟积分器Int_a、用于不同地对输入信号和反馈信号加权的加权元件k。此外,连续时间西格玛-德尔塔调制器CT_SDM包括差元件(difference element)Diff以在模拟积分器Int_a的输入上提供输入信号和反馈信号的差信号。
此外,连续时间西格玛-德尔塔ADC包括在其输出上提供转换器输出信号的定时(clocked)的量化器元件Q以及用于提供模拟反馈信号到相应的调制器级M_1、M_2的输入的定时的数模转换器DAC。
在感兴趣的信号带(signal band)中,连续时间西格玛-德尔塔ADC的灵敏度等于连续时间西格玛-德尔塔ADC的信号增益。这继而涉及第一调制器级M_1的相应的加权元件k的输入系数和反馈系数。
对于示出的连续时间西格玛-德尔塔ADC,可以根据连续时间西格玛-德尔塔ADC的线性模型找到相比于采样频率而处于小频率(即s≈0)的信号传递函数(STF)
STF(0)=kb1/ka1
其中kb1是输入系数并且ka1是第一调制器级M_1的反馈系数。
为1的信号增益要求kb1等于ka1。因此,kb1与ka1之间的任何失配将导致连续时间西格玛-德尔塔ADC中的非单位(non-unity)信号增益。
图2示出了用于实现连续时间西格玛-德尔塔调制器CT_SDM的第一调制器级M_1的示例性第一设备。
第一调制器级M_1包括有源RC-积分器。优选地,有源RC-积分器包括运算-跨导-放大器OTA。在有源RC-积分器的所描绘的版本中,由电阻器Rb和电容器C来实现输入系数kb1,而由电流ifa和电容器C来实现反馈系数ka1。
当将连续时间西格玛-德尔塔ADC制造为集成电路时,由于过程变化引起的绝对值的变化对于电阻器Rb和提供电流ifa的电流源而言可能是不同的。例如通过带隙参考和电流源电阻器生成电流源。此电流源电阻器可以相比于在有源RC-积分器中使用的电阻器Rb的电阻器类型而言具有不同的过程变化。
因此,在制造连续时间西格玛-德尔塔ADC之后,匹配电流ifa和电阻器Rb是必要的,以实现连续时间西格玛-德尔塔ADC的期望的灵敏度。
图3示出用于实现连续时间西格玛-德尔塔调制器CT_SDM的第一调制器级M_1的示例性第二设备。
第二设备包括跨导体-电容器-积分器(GmC-积分器)。这里,反馈信号包括电流ifb,而输入信号Vin包括使用跨导体Gm来转换到电流信号的电压。
在GmC-积分器GmC_Int的所描绘的版本中,通过跨导体Gm和跨导体-输出电容器C_Gm来实现输入系数kb1,而通过反馈电流ifb和跨导体-输出电容器C_Gm来实现反馈系数ka1。
在这个情况下,跨导体Gm的跨导值可以被调谐成匹配反馈电流ifb。
图4示出了包括西格玛-德尔塔调制器装置100的系统10的示例,其具有连续时间西格玛-德尔塔调制器CT_SDM和用于校准连续时间西格玛-德尔塔调制器CT_SDM的控制装置Crtl。
连续时间西格玛-德尔塔调制器CT_SDM包括第一调制器级M_1和第二调制器级M_2。替代地,西格玛-德尔塔调制器设备可以包括仅单个级或者多于两个级。
西格玛-德尔塔调制器装置100包括量化器元件Q,其耦合到连续时间西格玛-德尔塔调制器CT_SDM。连续时间西格玛-德尔塔调制器CT_SDM和量化器元件Q形成连续时间西格玛-德尔塔模数转换器。
第一调制器级M_1包括用于调整第一调制器级的输入信号和/或第一调制器级的反馈信号的至少一个调谐元件。
第一调制器级M_1包括例如第一积分器模块,其具有第一运算-跨导-放大器OTA1、第一电阻器R1和第一积分电容器C1。优选地,配置第一电阻器R1,使得第一电阻器R1的电阻值在给定范围中是可调谐的以用于调整输入信号。
此外,第一调制器级包括第一数模转换器DAC1。第一数模转换器DAC1的输入与量化器元件Q的输出耦合。第一电阻器R1包括例如电阻器微调阵列。
第二调制器级M_2包括例如第二积分器模块,其具有第二运算-跨导-放大器OTA2、第二输入电阻器R2和第二积分电容器C2。此外,第二调制器级包括第二数模转换器DAC2。第二数模转换器DAC2的输入与量化器元件Q的输出耦合。
量化器元件Q被配置成将量化器元件Q的输入信号与至少一个给定参考信号进行比较。
西格玛-德尔塔调制器装置100包括数字积分器Int_d。数字积分器Int_d的输入与量化器元件Q的输出可耦合。
另外,西格玛-德尔塔调制器装置100包括给定数目的开关Sw1,……,Sw8,其被布置和配置成将连续时间西格玛-德尔塔调制器CT_SDM转换成包括数字积分器Int_d的一阶增量西格玛-德尔塔模数转换器INC_ADC。
特别地,西格玛-德尔塔调制器装置100包括给定数目的开关Sw1,……,Sw8,其被布置和配置成使得可以给第二调制器级设旁路(bypass)、或者在高阶西格玛-德尔塔调制器的情况下给除了第一调制器级之外的所有级设旁路,并且第一调制器级的输出可以直接与量化器元件Q的输入耦合。
例如,西格玛-德尔塔调制器装置100的开关Sw1到Sw6被用来配置西格玛-德尔塔调制器装置100的操作。第一输入Sw1开关和第二输入开关Sw2被用于在调谐模式期间提供给定的参考电压到增量西格玛-德尔塔ADCINC_ADC的输入。第一和第二重置开关Sw7、Sw8被用于通过将相应的积分电容器C1、C2短路来重置积分器。
用于西格玛-德尔塔调制器装置100的不同的操作模式的选择信号SEL和开关Sw1到Sw8的状态在下面的表中列出。
图4中示出的西格玛-德尔塔装置可选地包括分用器DE_Mux,其由选择信号SEL来控制。在这个情况下,分用器DE_Mux包括开关功能。
表1:开关状态
控制装置Crtl被配置成接收数字积分器Int_d的所提供的输出信号。
控制装置Crtl可以集成在与西格玛-德尔塔调制器装置100相同的芯片上。替代地,控制装置Crtl可以被配置为单独的单元或者为部分地集成在相同的芯片上的单元。控制装置Crtl可以包括状态机。硬接线查找表可以被用来确定正确的调谐。
控制装置Crtl被配置成控制西格玛-德尔塔装置的连续时间西格玛-德尔塔调制器CT_SDM的校准。
西格玛-德尔塔调制器装置100的大量的益处是具有带有相同的电阻器和电容器的次级电路不是必要的。所添加的数字电路的量可以是仅包括加法器和寄存器的数字积分器,两者具有相同的带宽(bitwidth)和用于控制调谐的状态机。加法器的带宽取决于连续时间西格玛-德尔塔调制器ADC的期望的精度。
图5示出了一阶增量西格玛-德尔塔模数转换器INC_ADC的一般形式。
当将已知的DC信号应用到增量西格玛-德尔塔ADC INC_ADC的输入时,并且在运行给定量的时钟循环之后,可以将增量西格玛-德尔塔ADC INC_ADC的输出值与当kb1=ka1时的等于输出的已知输出值进行比较。
增量西格玛-德尔塔ADC INC_ADC完成的转换的精度取决于积分的循环的数目以及量化器元件和电路块的噪声。对于一阶单比特增量西格玛-德尔塔ADC,单独从量化实现的分辨率比特等于积分的样本数目的log2。
图6示出了校准算法的实施例。下面,将更详细地描述算法。算法可以作为程序来植入(implant)。
例如,程序在步骤S1中开始。校准算法可以是加电例程或者待机模式之后的唤醒例程的一部分。其还可以在产生之后执行,其中调谐模式设置被编程在一次性可编程(OTP)存储器中。
优选地,在可选步骤S2中,通过提供给定的标称微调控制信号来执行第一电阻器R1的电阻器微调阵列的标称设置。标称设置可以是微调阵列的可能设置中的任何一个。
在步骤S3中,提供第一控制信号以用于控制西格玛-德尔塔调制器装置100的开关Sw1,……,Sw8的开关设置,使得将连续时间西格玛-德尔塔调制器CT_SDM转换成一阶增量西格玛-德尔塔ADC INC_ADC。
为了调谐例如第一电阻器R1的电阻器微调阵列的值,将西格玛-德尔塔调制器装置100配置在协调模式中,如在图4中所示的。在此配置中,第一积分器直接连接到量化器元件Q的输入,而第二积分器断开。第一积分器通过立刻关闭第一重置开关Sw7并且在开始增量西格玛-德尔塔ADC INC_ADC操作之前再次打开它来重置。数字积分器Int_d也被以数字方式重置。
在步骤S5中,提供第二控制信号以用于控制西格玛-德尔塔调制器装置100的开关Sw1,……,Sw8的开关设置,使得将给定的参考电压提供在一阶增量西格玛-德尔塔ADCINC_ADC的输入上。
例如,如在图4中示出的,第一输入开关Sw1打开并且第二输入开关Sw2关闭。
在步骤S7中,取决于来自数字积分器Int_d的输出信号来确定微调控制信号,其已在给定时间跨度之后被接收。在控制装置Crtl的输出上提供微调控制信号。随后,根据微调控制信号来调整第一电阻器R1的电阻器微调阵列。
优选地,取决于由数字积分器Int_d在N个时钟循环之后提供的输出值来确定微调控制信号。例如,在其输入上应用参考电压之后,增量西格玛-德尔塔ADC INC_ADC运行达给定时间跨度。在给定时间跨度之后(例如,在N个时钟循环之后),捕获来自数字积分器Int_d的输出值并且将其与给定参考值或参考范围进行比较。如果发现的值在参考值或范围以上,则增加第一电阻器R1的值。如果发现的值在参考值或范围以下,则减少第一电阻器R1的值。
在已调整第一电阻器R1的电阻器微调阵列设置之后,在步骤S9中重置增量西格玛-德尔塔ADC INC_ADC并且使用相同的输入参考电压来执行新的测量。
例如,在已调整第一电阻器R1的电阻器微调阵列设置之后,通过关闭第一重置开关Sw7并且刚好在再次开始增量西格玛-德尔塔调制器操作之前再次打开它来重置增量西格玛-德尔塔ADC INC_ADC。数字积分器Int_d也被重置。
此过程继续,直到增量西格玛-德尔塔ADC输出值在期望的范围中为止。当情况为这样时,在步骤S11中,调谐算法结束。西格玛-德尔塔调制器装置100进入重置模式以重置积分电容器C1、C2。接下来,将其配置成正常模式并且开始电路的正常操作。
优选地,标称设置是在该处电阻器微调阵列的电阻等于典型工艺角(processcorner)中的预定电阻的设置。在此情况下,假定在此标称设置中的电阻器微调阵列的电阻器值等于描述由于过程变化引起的电阻器值的变化的统计分布的平均值,则预期电阻器微调阵列的必要的测量和调整的数目被最小化。
在设置电阻器微调阵列的初始值之后,将参考信号应用到增量西格玛-德尔塔ADCINC_ADC的输入,并且在N个时钟循环之后(其中N是例如64的整数),测量输出值。
基于环路滤波器系数kb1与ka1(如在图1中示出的,其由第一调制器级的第一电阻器R1和电流ia1、输入参考信号和想要的调谐精度实现)之间的想要的比,将增量西格玛-德尔塔ADC输出值的上限和下限用来确定第一电阻器R1是否已经被调谐到想要的精度之内的电流ia1。在调谐算法的此示例中,首先将增量西格玛-德尔塔ADC输出值与上限进行比较。如果输出值在此上限以上,则调整电阻器微调阵列,以便增加第一电阻器R1的电阻,这应该朝着想要的值减少比kb1/ka1。
如果增量西格玛-德尔塔ADC输出值在上限以下,则然后在下一步骤中将输出值与下限进行比较。如果它在此下限以下,则调整电阻器微调阵列,以便减少第一电阻器R1的电阻,这应该朝着想要的值增加比kb1/ka1。
如果测量的增量西格玛-德尔塔ADC输出值在上范围极限以上或者在下范围极限以下,则在已调整电阻器微调阵列设置之后,重置增量西格玛-德尔塔ADC INC_ADC并且使用相同的输入参考电压来执行新的测量。
此过程继续,直到增量西格玛-德尔塔ADC输出值既在上范围极限以下又在下范围极限以上。当情况为这样时,调谐算法结束。
在另一实施例中,第一电阻器R1的电阻器微调阵列被标称地设置成最小电阻器值设置。然后测量以与上面描述的算法实施例相同的方式开始。然而,仅单个极限值是必要的,因为仅确定增量西格玛-德尔塔ADC输出值是否在上限以下是必要的。
类似地,在另一实施例中,第一电阻器R1的电阻器微调阵列被标称地设置成最大电阻器值设置。测量以与上面描述的算法实施例相同的方式开始。再次地,仅单个极限值是必要的,因为仅确定增量西格玛-德尔塔ADC输出值是否在下限以上是必要的。
在这些替代示例的两者中,算法中的最差情况的迭代数目等于用于电阻器微调阵列的设置的数目。在第一所描述的示例中,如果将标称值设置到中间电阻器微调阵列设置,则迭代的数目被最小化。在那个情况下,最大的迭代数目仅仅等于设置数目的一半。
可以使用更复杂的搜索算法,例如,基于分而治之(divide and conquer)方法。然而,这些算法的复杂性可以增加实现调谐算法所需要的数字逻辑的量。
参考数字
10 系统
100 西格玛-德尔塔调制器装置
C RC-积分器的电容器
C_Gm 跨导体-输出电容器
C1 第一积分电容器
C2 第二积分电容器
Crtl 控制装置
CT_SDM 连续时间西格玛-德尔塔调制器
DAC 数模转换器
DAC1 第一数模转换器
DAC2 第二数模转换器
DE_Mux 分用器
Diff 差元件
Gm 跨导体
ifa RC-积分器的电流
ifb GmC-积分器的电流
INC_ADC 增量西格玛-德尔塔ADC
Int_a 模拟积分器
Int_d 数字积分器
k 加权元件
M_1,M_2 第一和第二调制器级
OTA 运算-跨导-放大器
OTA1 第一运算-跨导-放大器
OTA2 第二运算-跨导-放大器
Out 数字积分器的输出信号
Q 量化器元件
R1 第一电阻器
R2 第二电阻器
Rb RC-积分器的电阻器
RC_int RC-积分器
S1到S9 处理步骤
Sw1到Sw8 开关
Vin 输入信号
Claims (10)
1.一种西格玛-德尔塔调制器装置,包括:
- 具有第一调制器级和至少一个另外的调制器级的连续时间西格玛-德尔塔调制器;
- 数字积分器;以及
- 给定数目的开关,其被布置和配置成将连续时间西格玛-德尔塔调制器转换成包括数字积分器的一阶增量西格玛-德尔塔模数转换器,
其中与连续时间西格玛-德尔塔调制器的输入耦合的连续时间西格玛-德尔塔调制器的第一调制器级包括用于调整供应到第一调制器级的输入信号和/或反馈信号的至少一个调谐元件。
2.根据权利要求1所述的西格玛-德尔塔调制器装置,其中西格玛-德尔塔调制器装置包括量化器元件,其被耦合到连续时间西格玛-德尔塔调制器,连续时间西格玛-德尔塔调制器和量化器元件形成连续时间西格玛-德尔塔模数转换器,ADC,并且其中通过耦合量化器元件的输出与数字积分器的输入并且断开除了第一调制器级的调制器级来将连续时间西格玛-德尔塔 ADC转换成一阶增量西格玛-德尔塔模数转换器。
3.根据权利要求1或2所述的西格玛-德尔塔调制器装置,其中第一调制器级包括有源电阻器-电容器-积分器、RC-积分器,其中第一电阻器在输入路径中,第一电阻器包括电阻器微调阵列。
4.根据权利要求1或2所述的西格玛-德尔塔调制器装置,其中第一调制器级包括跨导体-电容器-积分器,其中跨导体的跨导值是可微调的。
5.根据权利要求1或2所述的西格玛-德尔塔调制器装置,其中所述至少一个另外的调制器级包括用于调整供应到相应的调制器级的输入信号和/或反馈信号的至少一个另外的调谐元件。
6.一种用于校准西格玛-德尔塔调制器装置的连续时间西格玛-德尔塔调制器的方法,所述西格玛-德尔塔调制器装置包括:
- 具有第一调制器级和至少一个另外的调制器级的连续时间西格玛-德尔塔调制器;
- 数字积分器;以及
- 给定数目的开关,其被布置和配置成将连续时间西格玛-德尔塔调制器转换成包括数字积分器的一阶增量西格玛-德尔塔模数转换器,
其中与连续时间西格玛-德尔塔调制器的输入耦合的连续时间西格玛-德尔塔调制器的第一调制器级包括用于调整供应到第一调制器的输入信号和/或反馈信号的至少一个调谐元件,并且其中所述方法包括如下步骤:
- 提供用于控制西格玛-德尔塔调制器装置的开关的开关设置的第一控制信号,使得将连续时间西格玛-德尔塔调制器转换成包括数字积分器的一阶增量西格玛-德尔塔模数转换器;
- 提供用于控制西格玛-德尔塔调制器装置的开关的开关设置的第二控制信号,使得在一阶增量西格玛-德尔塔模数转换器的输入上提供给定参考电压;
- 取决于来自数字积分器的输出信号来确定微调控制信号,其已在给定时间跨度之后被接收;
- 提供用于调整调谐元件的微调控制信号。
7.根据权利要求6所述的方法,其中所述方法进一步包括:
a) 检查数字积分器的输出信号是否在期望的范围中,并且如果输出信号不在期望的范围中,
b) 提供用于控制西格玛-德尔塔调制器装置的开关的开关设置的重置信号,使得重置增量西格玛-德尔塔模数转换器;
c) 取决于来自数字积分器的输出信号来确定另外的微调控制信号,其已在提供重置信号之后的给定时间跨度之后被接收,并且
d) 重复步骤a)到c),直到数字积分器的输出信号在期望的范围中为止。
8.根据权利要求6或7的方法,其中所述至少一个另外的调制器级包括用于调整供应到相应的调制器级的输入信号和/或反馈信号的至少一个另外的调谐元件,并且其中所述方法还包括:提供用于调整至少一个另外的调制器级的至少一个另外的调谐元件的调谐信号。
9.用于校准连续时间西格玛-德尔塔调制器的控制装置,其中控制装置被配置成执行根据权利要求7或8的方法。
10.包括根据权利要求9的控制装置(Crtl)和根据权利要求1至5中的任一项的西格玛-德尔塔调制器装置(100)的系统(10),其中
- 控制装置(Crtl)被配置成接收数字积分器(Int_d)的输出信号;
- 控制装置(Crtl)被耦合到西格玛-德尔塔调制器装置(100)的开关(Sw1,……,Sw8)以控制开关(Sw1,……,Sw8)的开关设置;以及
- 控制装置(Crtl)与调谐元件中的每个耦合以控制调谐元件的调整。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2015/057246 WO2016155825A1 (en) | 2015-04-01 | 2015-04-01 | Sigma-delta modulator arrangement, method and control apparatus for calibrating a continuous-time sigma-delta modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107810604A CN107810604A (zh) | 2018-03-16 |
CN107810604B true CN107810604B (zh) | 2021-04-16 |
Family
ID=52814980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580078491.4A Active CN107810604B (zh) | 2015-04-01 | 2015-04-01 | 西格玛-德尔塔调制器装置、用于校准连续时间西格玛-德尔塔调制器的方法以及控制装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10033401B2 (zh) |
EP (1) | EP3278457B1 (zh) |
JP (1) | JP6455695B2 (zh) |
CN (1) | CN107810604B (zh) |
WO (1) | WO2016155825A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109644004B (zh) * | 2017-08-08 | 2023-05-26 | 深圳市汇顶科技股份有限公司 | 转换模块以及转换电路 |
TWI699969B (zh) * | 2019-10-24 | 2020-07-21 | 瑞昱半導體股份有限公司 | 濾波器以及運作方法 |
US11115041B1 (en) * | 2020-04-01 | 2021-09-07 | Infineon Technologies Ag | Filter apparatus and control method |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6693572B1 (en) * | 2003-02-04 | 2004-02-17 | Motorola, Inc. | Digital tuning scheme for continuous-time sigma delta modulation |
CN101179275A (zh) * | 2006-11-07 | 2008-05-14 | 三星电子株式会社 | 连续时间△-∑调制器和包括其的电子电路 |
US7551109B1 (en) * | 2007-03-14 | 2009-06-23 | Ashmore Jr Benjamin H | Method, system and apparatus for dual mode operation of a converter |
US7626527B1 (en) * | 2008-07-09 | 2009-12-01 | Newport Media, Inc. | Continuous time sigma-delta analog-to-digital converter with stability |
CN101971502A (zh) * | 2007-12-19 | 2011-02-09 | 意法爱立信有限公司 | 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器 |
CN102801424A (zh) * | 2012-09-03 | 2012-11-28 | 中国科学院微电子研究所 | 一种Sigma-Delta调制器及模数转换器 |
CN103281081A (zh) * | 2013-06-14 | 2013-09-04 | 无锡纳讯微电子有限公司 | 一种基于sigma-delta调制器的电容-数字转换电路 |
CN103312333A (zh) * | 2013-05-27 | 2013-09-18 | 四川和芯微电子股份有限公司 | 适用于Sigma-Delta ADC电路的零点优化积分器电路 |
JP2014509136A (ja) * | 2011-02-14 | 2014-04-10 | ノルディック セミコンダクタ アーエスアー | アナログデジタル変換器 |
US8970412B2 (en) * | 2011-10-25 | 2015-03-03 | Invensense, Inc. | Signal quantization method and apparatus and sensor based thereon |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187445A (en) | 1991-10-28 | 1993-02-16 | Motorola, Inc. | Tuning circuit for continuous-time filters and method therefor |
US5625317A (en) | 1994-08-08 | 1997-04-29 | Texas Instruments Incorporated | Tuning method for integrated continuous-time filters |
CN1679234A (zh) | 2002-09-05 | 2005-10-05 | 皇家飞利浦电子股份有限公司 | 连续时间滤波器和包括这种滤波器的系统的自校准 |
US7078960B2 (en) | 2003-07-28 | 2006-07-18 | Microtune (Texas), L.P. | Method and system for filter tuning using a digital trim value |
US7095345B2 (en) | 2004-06-29 | 2006-08-22 | Analog Devices, Inc. | Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter |
US7321325B2 (en) * | 2005-07-07 | 2008-01-22 | Realtek Semiconductor Corp. | Background calibration of continuous-time delta-sigma modulator |
EP1980021B1 (en) | 2006-01-25 | 2009-12-02 | Nxp B.V. | Continuous-time sigma-delta analog-to-digital converter with capacitor and/or resistance digital self-calibration means for rc spread compensation |
EP2056461A4 (en) * | 2006-08-23 | 2011-10-26 | Asahi Kasei Emd Corp | DELTA-SIGMA MODULATOR |
US7944378B1 (en) * | 2008-08-18 | 2011-05-17 | Marvell International Ltd. | Circuits and methods for calibrating analog and digital circuits |
US8046186B2 (en) | 2008-12-18 | 2011-10-25 | Lsi Corporation | Method and system for tuning precision continuous-time filters |
US8031098B1 (en) * | 2010-01-19 | 2011-10-04 | National Semiconductor Corporation | DAC circuit with pseudo-return-to-zero scheme and DAC calibration circuit and method |
US8284090B2 (en) * | 2010-03-22 | 2012-10-09 | Analog Devices, Inc. | Method and apparatus for analog to digital conversion of small signals in the presence of a large DC offset |
US8253611B2 (en) * | 2010-10-06 | 2012-08-28 | Texas Instruments Incorporated | Method for calibrating a pipelined continuous-time sigma delta modulator |
US8284085B2 (en) * | 2010-10-06 | 2012-10-09 | Texas Instruments Incorporated | Pipelined continuous-time sigma delta modulator |
US8643518B2 (en) | 2010-12-30 | 2014-02-04 | Mediatek Singapore Pte. Ltd. | Calibration of time constants in a continuous-time delta-sigma converter |
JP2012165169A (ja) * | 2011-02-07 | 2012-08-30 | Renesas Electronics Corp | A/d変換器及び半導体装置 |
US9979367B2 (en) * | 2014-05-08 | 2018-05-22 | Tdk Corporation | Circuit and method of operating a circuit |
US9160356B1 (en) * | 2014-07-17 | 2015-10-13 | Analog Devices Global | Analog to digital convertor and a method of calibrating same |
-
2015
- 2015-04-01 JP JP2017551236A patent/JP6455695B2/ja not_active Expired - Fee Related
- 2015-04-01 EP EP15714801.6A patent/EP3278457B1/en active Active
- 2015-04-01 CN CN201580078491.4A patent/CN107810604B/zh active Active
- 2015-04-01 WO PCT/EP2015/057246 patent/WO2016155825A1/en active Application Filing
- 2015-04-01 US US15/554,970 patent/US10033401B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6693572B1 (en) * | 2003-02-04 | 2004-02-17 | Motorola, Inc. | Digital tuning scheme for continuous-time sigma delta modulation |
CN101179275A (zh) * | 2006-11-07 | 2008-05-14 | 三星电子株式会社 | 连续时间△-∑调制器和包括其的电子电路 |
US7551109B1 (en) * | 2007-03-14 | 2009-06-23 | Ashmore Jr Benjamin H | Method, system and apparatus for dual mode operation of a converter |
CN101971502A (zh) * | 2007-12-19 | 2011-02-09 | 意法爱立信有限公司 | 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器 |
US7626527B1 (en) * | 2008-07-09 | 2009-12-01 | Newport Media, Inc. | Continuous time sigma-delta analog-to-digital converter with stability |
JP2014509136A (ja) * | 2011-02-14 | 2014-04-10 | ノルディック セミコンダクタ アーエスアー | アナログデジタル変換器 |
US8970412B2 (en) * | 2011-10-25 | 2015-03-03 | Invensense, Inc. | Signal quantization method and apparatus and sensor based thereon |
CN102801424A (zh) * | 2012-09-03 | 2012-11-28 | 中国科学院微电子研究所 | 一种Sigma-Delta调制器及模数转换器 |
CN103312333A (zh) * | 2013-05-27 | 2013-09-18 | 四川和芯微电子股份有限公司 | 适用于Sigma-Delta ADC电路的零点优化积分器电路 |
CN103281081A (zh) * | 2013-06-14 | 2013-09-04 | 无锡纳讯微电子有限公司 | 一种基于sigma-delta调制器的电容-数字转换电路 |
Also Published As
Publication number | Publication date |
---|---|
US10033401B2 (en) | 2018-07-24 |
EP3278457B1 (en) | 2021-01-06 |
JP6455695B2 (ja) | 2019-01-23 |
JP2018513623A (ja) | 2018-05-24 |
US20180048327A1 (en) | 2018-02-15 |
EP3278457A1 (en) | 2018-02-07 |
CN107810604A (zh) | 2018-03-16 |
WO2016155825A1 (en) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7679422B1 (en) | Configurable switched capacitor block | |
US6693572B1 (en) | Digital tuning scheme for continuous-time sigma delta modulation | |
US8947280B2 (en) | Analogue-to-digital converter | |
US7948412B2 (en) | Delta-sigma modulator | |
US10158369B2 (en) | A/D converter | |
US7944378B1 (en) | Circuits and methods for calibrating analog and digital circuits | |
CN107810604B (zh) | 西格玛-德尔塔调制器装置、用于校准连续时间西格玛-德尔塔调制器的方法以及控制装置 | |
GB2430565A (en) | Self-calibrating continuous time delta sigma modulator | |
KR20160057330A (ko) | 증분 델타-시그마-아날로그-디지털 변환기에서 출력 신호의 효과적인 해상도를 세팅하기 위한 장치 및 방법 | |
US7545295B2 (en) | Self-calibrating digital-to-analog converter and method thereof | |
US20120200440A1 (en) | A/d converter and semiconductor device | |
KR102086607B1 (ko) | 2차 루프 필터 및 그것을 포함하는 다차 델타 시그마 변조기 | |
US7508330B1 (en) | Apparatus and method for improving performance of sigma-delta modulators having non-ideal components | |
US9793908B2 (en) | Protection circuits for tunable resistor at continuous-time ADC input | |
US11057041B1 (en) | Self-calibrating single slope analog-to-digital converter | |
CN111865309A (zh) | 增量式模拟数字转换器 | |
US20100244952A1 (en) | Gain control circuit and electronic volume circuit | |
CN106571828B (zh) | 一种连续时间Sigma-Delta调制器 | |
CN114285415A (zh) | 模数转换装置 | |
Kiss | Adaptive digital compensation of analog circuit imperfections for cascaded delta-sigma analog-to-digital converters | |
Gandolfi et al. | Self-tuning algorithms for high-performance bandpass switched-capacitor/spl Sigma//spl Delta/modulators | |
CN116865764A (zh) | 增量型Sigma-Delta转换器结构、系统结构及扩展计数方法 | |
JP2008135943A (ja) | 連続時間δς変調器 | |
Liu et al. | A 102-dB-SNR mixed CT/DT Σ Δ ADC with capacitor digital self-calibration for RC spread compensation | |
Morgado et al. | Hybrid continuous-time/discrete-time cascade ΣΔ modulator with adaptive inter-stage resonation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |