CN111865309A - 增量式模拟数字转换器 - Google Patents

增量式模拟数字转换器 Download PDF

Info

Publication number
CN111865309A
CN111865309A CN202010265771.9A CN202010265771A CN111865309A CN 111865309 A CN111865309 A CN 111865309A CN 202010265771 A CN202010265771 A CN 202010265771A CN 111865309 A CN111865309 A CN 111865309A
Authority
CN
China
Prior art keywords
analog
digital converter
incremental
preset
integrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010265771.9A
Other languages
English (en)
Inventor
许云翔
吴书豪
谢弘毅
邱衍智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN111865309A publication Critical patent/CN111865309A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种增量式模拟数字转换器，包括数字模拟转换器和回路滤波器；量化器输出量化信号；所述数字模拟转换器耦合到所述量化器的输出端，并产生所述量化信号的估计值；所述回路滤波器根据所述模拟输入信号与估计值之间的差值而运转，并且所述回路滤波器的输出端耦合到量化器的输入端；以及所述回路滤波器具有预设电路，在所述增量式模拟数字转换器的重置阶段，所述预设电路预先设定所述回路滤波器的输出端子。

Description

增量式模拟数字转换器
技术领域
本发明涉及电学技术领域，尤其涉及一种增量式模拟数字转换器。
背景技术
由于成本和电路复杂性的降低，所以在许多应用中使用了Δ-Σ模拟数字转换器(analog-to-digital converter，ADC)。无线通信系统(例如，电信系统，电视，无线电和其他媒体系统，数据通讯网络和其他使用无线发射机和无线接收机在远程点之间传递信息的系统)通常使用Δ-ΣADC。
Δ-ΣADC包括Δ-Σ(Δ-Σ)调制器(modulator)和数字滤波器(digitalfilter)。模拟输入信号(analog input signal，Ain)由Δ-Σ调制器处理，并且Δ-Σ调制器的输出是量化信号(quantized signal)，该量化信号由数字滤波器进行数字积分(digitally integrated)以生成模拟输入信号(Ain)的数字表示(Dout)。在Δ-∑调制器中，对模拟输入信号(Ain)的粗略(rough)估计(estimate)被回馈并从模拟输入信号(Ain)中减去，并且对得到的差值进行积分以补偿该得到的差值。Δ-ΣADC可以称为n阶Δ-ΣADC，其中，n等于Δ-Σ调制器内串联的(cascaded)模拟积分器(analog integrator)的数量。由数字滤波器提供的数字积分(digital integral)的数量优选地与在Δ-∑调制器中级联模拟积分器的数量相同。
一种特定类型的Δ-ΣADC称为增量式ADC，其中ADC中的模拟和数字积分器在每个模拟数字转换周期后复位或重置(reset)，为下一个模拟数字转换周期做准备。
然而，在模拟积分器上的复位或重置过程可能引起非线性问题，这大大影响了增量式ADC的精确度。
发明内容
有鉴于此，本发明提供一种增量式模拟数字转换器，以提高增量式ADC的精确度。
根据本发明的第一方面，公开一种增量式模拟数字转换器，包括：
Δ-Σ调制器，对模拟输入信号进行Δ-Σ调制，以输出量化信号；以及
数字滤波器，接收所述量化信号以生成所述模拟输入信号的数字表示，其中：
所述Δ-Σ调制器包括量化器，数字模拟转换器和回路滤波器；
所述量化器输出所述量化信号；
所述数字模拟转换器耦合到所述量化器的输出端，并产生所述量化信号的估计值；
所述回路滤波器根据所述模拟输入信号与估计值之间的差值而运转，并且所述回路滤波器的输出端耦合到量化器的输入端；以及
所述回路滤波器具有预设电路，在所述增量式模拟数字转换器的重置阶段，所述预设电路预先设定所述回路滤波器的输出端子。
本发明的增量式模拟数字转换器采用预设电路，并且在该增量式模拟数字转换器的重置阶段，该预设电路预先设定该回路滤波器的输出端子，而不为零，非零预先设定值回馈到回路滤波器，从而使得输入信号减去非零预先设定值之后差值减小，这有效地限制了差值。因此，回路滤波器内的模拟积分器全部在模拟积分器线性区域内工作，减少了由于在每个模拟数字转换周期开始时差值的剧烈变化而引起的非线性误差，从而提高了精确度。
附图说明
图1是示出根据本发明的示例性实施例的增量式模拟数字转换器(ADC)100的框图；
图2示出了重置信号RST的波形；
图3描绘了根据本发明示例性实施例的增量式ADC 300，其是连续时间(continuous time)ADC；
图4示出了积分输出(integral output)INT1和INT2以及量化信号Do的瞬态(transient)波形；
图5描绘了根据本发明的示例性实施例的增量式ADC 500，其是离散时间(discrete time)ADC。
具体实施方式
贯穿以下描述和权利要求书使用某些术语，其指代特定部件。如本领域的技术人员将理解的，电子设备制造商可以用不同的名称来指代组件。本文文件无意区分名称不同但功能相同的组件。在以下描述和权利要求中，术语“包括”和“包含”以开放式方式使用，因此应解释为表示“包括但不限于...”。同样，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是通过直接电连接，或者是通过经由其他设备和连接件的间接电连接。
图1是示出根据本发明的示例性实施例的增量式模拟数字转换器(ADC)100的框图。增量式ADC 100包括Δ-∑调制器102，数字滤波器104和重置(reset)信号发生器106。Δ-∑调制器102处理模拟输入信号Ain，并且Δ-∑调制器102的输出为量化信号Do，该量化信号Do由数字滤波器104数字积分以形成模拟输入信号Ain的数字表示Dout。模拟输入信号Ain可以是电压或电流。
Δ-Σ调制器102包括回路滤波器(loop filter)112(具有L(>＝1)个模拟积分器)，量化器114，数字模拟转换器(digital-to-analog converter，DAC)116和加法器118。DAC 116输出信号120(输入信号Ain的粗略估计)，加法器118从输入信号Ain中减去信号120，得到差值122。差值122由回路滤波器112处理，然后由量化器114量化为量化信号Do。量化信号Do不仅馈入到数字滤波器104，还回馈作为DAC 116的输入。在模拟数字转换周期中，补偿差值122，差值122的积分(由回路滤波器112计算)达到稳定值。通过数字滤波器104对逐渐稳定的量化信号Do进行数字积分，以生成模拟输入信号Ain的数字表示Dout。
如图所示，在每个模拟数字转换周期之后的重置阶段期间，重置信号发生器106生成重置信号RST以重置增量式ADC 100。根据重置信号RST，数字滤波器104内的数字积分器重置。具体地，量化器114还根据重置信号RST而重置，以向数字滤波器104输出重置值(例如，Do＝0)，以完全清洁数字滤波器104内的数字积分器的电容器。重置阶段使得模拟输入信号Ain和数字表示Dout之间的一对一映射(one-to-one mapping)。为了防止来自量化器114的重置值(例如，Do＝0)馈送到下一个模拟数字转换周期，本发明实施例为回路滤波器112的输出端子引入了预设(preset)电路。在增量式ADC 100的重置阶段期间，预设电路预先设定回路滤波器112的输出端子124(可以预先设定为正数或负数，但不是零)。在每个模拟数字转换周期的开始，从回路滤波器112的输出端子传输到量化器114的信号是预先设定值(在重置阶段预先设定)，而不是零。非零的预先设定值通过量化器114，DAC 116和加法器118回馈到回路滤波器112，这有效地限制了差值122。因此，回路滤波器112内的模拟积分器全部在模拟积分器线性区域内工作。减少了由于在每个模拟数字转换周期开始时差值122的剧烈变化而引起的非线性误差。具体来说，在先前技术中，回路滤波器的输出端子(例如输出端子124)处的值为零(当然之后的量化信号Do也是零)，从而经由DAC(例如DAC 116)回馈至加法器(例如加法器118)的输出信号(例如输出信号120)也为零，这样加法器在使用输入信号Ain减去输出信号(例如输出信号120)时，得到差值122与输入信号Ain几乎相同，这样造成了差值122过大，导致较大的非线性误差，影响模拟数字转换器精确度。本发明实施例中由于设置具有预设电路的回路滤波器112，因此在经由该回路滤波器112后在该回路滤波器112的输出端子124处的值并不为零，而是被回路滤波器112内的预设电路进行了预先设定，为预先设定值，这样在经过DAC 116之后的输出信号120的数值与预先设定值的数值相等，之后加法器118可以操作使用输入信号Ain减去输出信号120，得到的差值122就会较小，从而限制了差值122的大小，减小了非线性误差，从而提高了精确度。
图2示出了重置信号RST的波形。重置信号产生器106可以根据时钟信号CLK产生重置信号RST。如图所示，在模拟数字转换周期之间，需要一个重置阶段。在增量式ADC 100的重置阶段期间，预先设定回路滤波器112的输出端子。
图3描绘了根据本发明示例性实施例的增量式ADC 300，其是连续时间ADC。
如图3所示，图1的回路滤波器112可以包括如图3所示的第一级电路302和第二级电路304，其中每个级电路(第一级电路302和第二级电路304)都涉及积分计算，第一级电路302和第二级电路304均可以分别称为模拟积分器，第一级电路302也可以称为第一模拟积分器，第二级电路304也可以称为第二模拟积分器。或者，本实施例中模拟积分器可以包括第一模拟积分器(第一级电路302)，还可以包括第二模拟积分器(第二级电路304)。在增量式ADC 300的重置阶段期间，预先设定(而不是零)第一级电路302的积分输出INT1和第二级电路304的积分输出INT2。具体来说，先前技术中，积分输出INT1和积分输出INT2均为零。而本发明实施例中，第一级电路302的积分输出INT1和第二级电路304的积分输出INT2可以分别进行预先设定，预先设定的数值可以是正数或负数(加法器可以相应的根据正数或负数使输入信号Ain变小)。
在第一级电路302中，存在运算放大器opl，回馈电容器Cl，预设元件PEl和开关SWl。差值122耦合到运算放大器op1的输入端子“-”。积分输出INT1在运算放大器op1的输出端子处生成。回馈电容器C1耦合在输入端“-”和运算放大器op1的输出端之间。预设元件PE1和开关SW1串联连接在运算放大器op1的输入端子“-”和输出端子之间。在增量式ADC 300的重置阶段期间，开关SW1由重置信号RST闭合，从而预设元件PE1与回馈电容器C1并联连接。回馈电容器C1并未完全清理干净，因此在增量式ADC300的重置阶段中会预先设定积分输出INT1，而不是清理为零。
在第二级电路304中，存在运算放大器op2，回馈电容器C2，输入电阻器Rin，预设元件PE2和开关SW2。来自第一级电路302的积分输出INT1通过输入电阻器Rin耦合到运算放大器op2的输入端子“-”。积分输出INT2在运算放大器op2的输出端子处生成。回馈电容器C2耦合在运算放大器op2的输入端“-”和输出端之间。预设元件PE2和开关SW2串联连接在运算放大器op2的输入端子“-”和输出端子之间。在增量式ADC 300的重置阶段期间，开关SW2由重置信号RST闭合，从而预设元件PE2与回馈电容器C2并联连接。回馈电容器C2并未完全清洁，因此在增量式ADC 300的重置阶段，对积分输出INT2预先设定，而不是重置为零。
在图3中，第二级电路304还具有预设元件PE3和开关SW3。预设元件PE3和开关SW3串联连接在运算放大器op1的输出端子和运算放大器op2的输入端子“-”之间。在增量式ADC300的重置阶段期间，开关SW3由重置信号RST闭合，从而预设元件PE3与输入电阻器Rin并联连接。预先设定积分输出INT1经由并联连接的预设元件PE3和输入电阻器Rin耦合到第二级电路304。预设元件PE3和开关SW3是可选的。其中，输入电阻器Rin与回馈电容器C2可以组成RC滤波电路，用以去除噪声等。另外，预设元件PE3和开关SW3组成的电路可以根据所接收的信号的类型进行设置，例如当输入信号Ain为电压信号时，类似于包括预设元件PE3和开关SW3的电路也可以设置在第一级电路302之前。若输入信号Ain为电流信号，可以不用设置类似于包括预设元件PE3和开关SW3的电路。当然，一般而言，经过模拟积分器(例如第一级电路302或第二级电路304)之后得到为电压(例如积分输出INT1和INT2为电压)，因此在模拟积分器的后方设置其他的模拟积分器时，可以设置类似于包括预设元件PE3和开关SW3的电路。
在图3中，预设元件PE1，PE2和PE3是电阻器，但不限于此。预设元件PE1，PE2和PE3可以是缓冲器(buffer)，也可以是任何主动(active)或被动(passive)组件。此外，本实施例中，可以只有第一级电路302，而没有第二级电路304。也就是说，本发明实施例中可以仅有一级电路(具有一个预设元件)。当然也可以具有更多级的电路，例如两级，三级等等(也可以称为一阶，二阶，三阶)。
开关SW1，SW2和SW3以及预设元件PE1，PE2和PE3形成预设电路，该预设电路在增量式ADC的重置阶段中预先设定回路滤波器112的输出端子124。通过以上实施例可以得知，通过预设元件即可以确定相对应的预先设定值，例如积分输出INT1可以通过预设元件PE1来确定(例如通过预设元件PE1的电阻值来确定)。
图4示出了积分输出INT1和INT2以及量化信号Do的瞬态波形。实线402、404和406分别是增量式ADC 100的积分输出INT1，积分输出INT2和量化信号Do的瞬态波形。虚线408、410和412是常规增量式ADC的信号的瞬态波形，其中在ADC的重置阶段，回路滤波器的输出端子也重置。参照本发明中的实线402和404，预先设定积分输出INT1和INT2(在时间间隔400期间，对应于ADC的重置阶段)，而不是重置(例如重置为零)，也就是说在重置阶段可以重置模拟积分器，但是此时积分输出INT1和INT2也是不为零的(为预先设定值)，即不重置积分输出INT1和INT2。并且示出了建立时间较短(与虚线408和410相比)，也就是说，与虚线412相比，由于预先设定的积分输出INT1和INT2，实线406所示的量化信号Do迅速提高到期望值。在本发明中，增量式ADC的瞬态响应明显得到改善，从而能够满足更高的负载转换的要求，适应更多的应用场景。
图5描绘了根据本发明的示例性实施例的增量式ADC 500，其是离散时间ADC。
如图5所示，图1的回路滤波器112可以包括两个级联的(cascaded，也即串联的)开关电容器积分器(switched-capacitor integrator)502和504，开关SWa，预设元件PEa，开关SWb和预设元件PEb。开关SWa和预设元件PEa串联连接。开关SWb和预设元件PEb串联连接。开关电容器积分器502输出积分输出INT1。开关电容器积分器504输出积分输出INT2。当根据增量式ADC 500的重置信号RST闭合开关SWa和SWb时，模拟输入信号Ain通过预设元件PEa耦合到积分输出INT1，并且积分输出INT1通过预设元件PEb耦合到积分输出INT2。因此，当进入随后的模拟数字转换周期时，量化信号Do不为零(因为积分输出INT1和INT2不为零而是预先设定值)，这有效地限制了差值122。因此，开关电容器积分器502和504全部在它们的线性区域内操作(运转或作业)。减少了由于在每个模拟数字转换周期开始时差值122的剧烈变化而引起的非线性误差。
在图5所示的示例中，开关电容器积分器502和504是可重置的(是指开关电容器积分器502和504的内部可以清空为零，但是积分输出INT1和INT2处不为零)。根据重置信号RST，清洁开关电容器积分器502和504内的电容器。积分输出INT1和INT2的预先设定状态通过闭合的开关SWa和SWb以及预设元件PEa和PEb来实现(也即积分输出INT1和INT2可以预先设定，而不为零)。预设元件PEa和PEb可以是电阻器，缓冲器或任何有源或无源组件。积分输出INT1和INT2的预先设定值可以分别通过预设元件PEa和PEb来确定(例如通过预设元件PEa和PEb的电阻值的大小或其他参数来确定)。
开关SWa和SWb以及预设元件PEa和PEb形成预设电路，该预设电路在增量式ADC的重置阶段中预先设定回路滤波器112的输出端子124。
在另一个示例性实施例中，可以用RC(Resistor-Capacitance，电阻电容)积分器代替开关电容器积分器502和504。本实施例中，开关电容器积分器502和504可以分别属于第一模拟积分器和第二模拟积分器(模拟积分器可以包括第一模拟积分器和第二模拟积分器)，其中第一模拟积分器可以包括开关电容器积分器502以及与开关电容器积分器502并联的开关SWa和预设元件PEa(开关SWa和预设元件PEa串联连接)，开关SWa的一端还连接加法器118的输入端(该输入端接收输入信号Ain)，预设元件PEa的一端还连接到开关电容器积分器502的输出端(也即积分输出INT1处)。第二模拟积分器可以包括开关电容器积分器504以及与开关电容器积分器504并联的开关SWb和预设元件PEb(开关SWb和预设元件PEb串联连接)，开关SWb的一端还连接预设元件PEa的输出端(也即积分输出INT1处)，预设元件PEb的一端还连接到开关电容器积分器504的输出端(也即积分输出INT2处)。本实施例中，可以仅有一个模拟积分器，例如第一模拟积分器，或者也可以两个模拟积分器或更多的模拟积分器。
在图3和图5中，仅示出了两个级联(串联)积分器。然而，回路滤波器112内级联(串联)积分器的数量不限于两个，也可以是一个，或三个，或更多。本实施例中设置两级模拟积分器可以更加准确的设定预先设定值，从而提高转换器的精确度。在整个ADC的重置阶段期间将回路滤波器112的输出端子124预先设定的任何电路设计都应视为在本发明的范围内。
基于图3的概念，回路滤波器112可以包括串联在一起的(cascaded in a series)多个模拟积分器(例如第一级电路和第二级电路)或一个模拟积分器，并且回路滤波器112的预设电路包括与多个模块相对应的多个预设元件(PE#)的模拟积分器一一对应。在增量式模拟数字转换器的重置阶段，每个预设元件和相应模拟积分器的回馈电容器并联连接。
基于图5的概念，回路滤波器112可以包括串联在一起的多个模拟积分器或一个模拟积分器，并且增量式模拟数字转换器的重置阶段，回路滤波器112的预设电路将模拟输入信号耦合到模拟积分器的输出端子。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (11)

1.一种增量式模拟数字转换器，其特征在于，包括：
Δ-Σ调制器，对模拟输入信号进行Δ-Σ调制，以输出量化信号；以及
数字滤波器，接收所述量化信号以生成所述模拟输入信号的数字表示，
其中：
所述Δ-Σ调制器包括量化器，数字模拟转换器和回路滤波器；
所述量化器输出所述量化信号；
所述数字模拟转换器耦合到所述量化器的输出端，并产生所述量化信号的估计值；
所述回路滤波器根据所述模拟输入信号与估计值之间的差值而运转，并且所述回路滤波器的输出端耦合到量化器的输入端；以及
所述回路滤波器具有预设电路，在所述增量式模拟数字转换器的重置阶段，所述预设电路预先设定所述回路滤波器的输出端子。
2.如权利要求1所述的增量式模拟数字转换器，其特征在于：
所述回路滤波器包括模拟积分器；
所述预设电路包括预设元件；以及
在所述增量式模拟数字转换器的重置阶段，每个所述预设元件和相应的所述模拟积分器的回馈电容器并联连接。
3.如权利要求1所述的增量式模拟数字转换器，其特征在于：
所述回路滤波器包括第一模拟积分器；
所述第一模拟积分器具有第一运算放大器和耦合在所述第一运算放大器的输入端和输出端之间的第一回馈电容器；
所述预设电路包括第一开关和第一预设元件，所述第一开关和所述第一预设元件串联连接在所述第一运算放大器的输入端子和输出端子之间；以及
在所述增量式模拟数字转换器的重置阶段，所述第一个开关闭合。
4.如权利要求3所述的增量式模拟数字转换器，其特征在于：
所述回路滤波器还包括耦合在所述第一模拟积分器和所述量化器之间的第二模拟积分器；
所述第二模拟积分器具有第二运算放大器和耦合在所述第二运算放大器的输入端和输出端之间的第二回馈电容器；
所述预设电路还包括第二开关和第二预设元件，所述第二开关和第二预设元件串联连接在所述第二运算放大器的输入端子和输出端子之间；以及
在所述增量式模拟数字转换器的重置阶段，所述第二开关闭合。
5.如权利要求4所述的增量式模拟数字转换器，其特征在于：
所述第二模拟积分器包括输入电阻器，所述输入电阻器耦合在所述第一运算放大器的输出端子与所述第二运算放大器的输入端子之间；
预设电路还包括：第三开关和第三预设元件，所述第三开关和第三预设元件串联连接在所述第一运算放大器的输出端子和第二运算放大器的输入端子之间；以及
在所述增量式模拟数字转换器的重置阶段，所述第三个开关闭合。
6.如权利要求5所述的增量式模拟数字转换器，其特征在于：
所述第一预设元件，所述第二预设元件和所述第三预设元件是电阻器。
7.如权利要求1所述的增量式模拟数字转换器，其特征在于：
所述回路滤波器包括模拟积分器。
在所述增量式模拟数字转换器的重置阶段，所述预设电路将所述模拟输入信号耦合到所述模拟积分器的输出端子。
8.如权利要求7所述的增量式模拟数字转换器，其特征在于：
在所述增量式模拟数字转换器的重置阶段，重置所述模拟积分器。
9.如权利要求7所述的增量式模拟数字转换器，其特征在于：
所述模拟积分器包括开关电容器积分器以及与所述开关电容器积分器并联连接的开关和预设元件，所述开关和所述预设元件串联连接。
10.如权利要求1所述的增量式模拟数字转换器，其特征在于：
所述数字滤波器包括数字积分器，在增量式模拟数字转换器的重置阶段，重置所述数字积分器。
11.如权利要求10所述的增量式模拟数字转换器，其特征在于：
在所述增量式模拟数字转换器的重置阶段，重置所述量化器。
CN202010265771.9A 2019-04-29 2020-04-07 增量式模拟数字转换器 Pending CN111865309A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962839820P 2019-04-29 2019-04-29
US62/839,820 2019-04-29
US16/837,417 2020-04-01
US16/837,417 US11265010B2 (en) 2019-04-29 2020-04-01 Incremental analog-to-digital converter

Publications (1)

Publication Number Publication Date
CN111865309A true CN111865309A (zh) 2020-10-30

Family

ID=70292859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010265771.9A Pending CN111865309A (zh) 2019-04-29 2020-04-07 增量式模拟数字转换器

Country Status (4)

Country Link
US (1) US11265010B2 (zh)
EP (1) EP3734842B1 (zh)
CN (1) CN111865309A (zh)
TW (1) TWI730711B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782637B (zh) * 2021-07-26 2022-11-01 新唐科技股份有限公司 增量型類比數位轉換器與使用其的電路系統

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114696826A (zh) * 2020-12-31 2022-07-01 合肥市芯海电子科技有限公司 模数转换器、电量检测电路以及电池管理系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903585B2 (en) * 2003-06-27 2005-06-07 Analog Devices, Inc. Pulse width modulated common mode feedback loop and method for differential charge pump
US7358879B2 (en) * 2005-08-09 2008-04-15 Analog Devices, Inc. ΔΣ modulator system with start up transient suppression
US7365667B1 (en) * 2006-09-21 2008-04-29 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) having an intermittent power-down state between conversion cycles
US7446686B2 (en) * 2006-09-22 2008-11-04 Cirrus Logic, Inc. Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US7525465B1 (en) * 2008-02-19 2009-04-28 Newport Media, Inc. Reconfigurable and adaptive continuous time-sigma delta data converter
US7671774B2 (en) * 2008-05-08 2010-03-02 Freescale Semiconductor, Inc. Analog-to-digital converter with integrator circuit for overload recovery
US8149151B2 (en) * 2010-04-26 2012-04-03 Robert Bosch Gmbh Second order dynamic element rotation scheme
US8395418B2 (en) * 2010-11-04 2013-03-12 Robert Bosch Gmbh Voltage sensing circuit with reduced susceptibility to gain drift
WO2013077873A1 (en) 2011-11-22 2013-05-30 Robert Bosch Gmbh Voltage sensing circuit with reduced susceptibility to gain drift
US8698664B2 (en) 2012-02-01 2014-04-15 Intel IP Corporation Continuous-time incremental analog-to-digital converter
US9626981B2 (en) 2014-06-25 2017-04-18 Cirrus Logic, Inc. Systems and methods for compressing a digital signal
US9401728B2 (en) * 2014-12-16 2016-07-26 Freescale Semiconductor, Inc. Test signal generator for sigma-delta ADC
US9432049B2 (en) * 2015-01-07 2016-08-30 Asahi Kasei Microdevices Corporation Incremental delta-sigma A/D modulator and A/D converter
US9680496B2 (en) * 2015-06-25 2017-06-13 Intel Corporation Apparatus for overload recovery of an integrator in a sigma-delta modulator
US9787316B2 (en) 2015-09-14 2017-10-10 Mediatek Inc. System for conversion between analog domain and digital domain with mismatch error shaping
US10284223B2 (en) * 2015-09-15 2019-05-07 Koninklijke Philips N.V. Method of performing analog-to-digital conversion
US9866238B1 (en) * 2017-04-27 2018-01-09 Silicon Laboratories Inc. Incremental analog to digital converter with efficient residue conversion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782637B (zh) * 2021-07-26 2022-11-01 新唐科技股份有限公司 增量型類比數位轉換器與使用其的電路系統

Also Published As

Publication number Publication date
EP3734842A1 (en) 2020-11-04
US20200343905A1 (en) 2020-10-29
US11265010B2 (en) 2022-03-01
EP3734842B1 (en) 2023-08-09
TW202044776A (zh) 2020-12-01
TWI730711B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US7129874B2 (en) Method and apparatus for operating a pipelined ADC circuit
EP0559367B1 (en) Pseudo multi-bit sigma-delta analog-to-digital converter
JP2704060B2 (ja) 過サンプリング変換器
US5461381A (en) Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor
US10158369B2 (en) A/D converter
US5148167A (en) Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
EP1777825B1 (en) Low-pass filter based delta-sigma modulator
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
US6642873B1 (en) Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
AU758094B2 (en) Method and apparatus for eliminating clock jitter in continuous-time delta-sigma analog-to-digital converters
JPH05152967A (ja) シグマデルタアナログ／デジタル変換器
GB2266205A (en) Calibrating a multi-bit delta-sigma modulator
GB2230909A (en) Converting A/D nonlinearities to random noise
CN108696281B (zh) 功率缩放连续时间δ-σ调制器
JPH04229723A (ja) 高次シグマ・デルタアナログ／デジタル変換器
CN111865309A (zh) 增量式模拟数字转换器
US5177484A (en) Switched capacitor oversampling analog/digital converter with noise filtering
US8441384B2 (en) Switched-capacitor circuit with low signal degradation
JPH07283736A (ja) シグマ−デルタ形アナログ−ディジタル変換器の分解能の延長方法および装置
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
CN114285415A (zh) 模数转换装置
CN111490787A (zh) 一种∑-δ调制器及降低非线性和增益误差的方法
Christopher et al. A 1-1 MASH using two Noise-Shaping Switched-Capacitor Dual-Slope converters
Ping A combined successive and/spl Sigma/-/spl Delta/A/D conversion scheme
CN115622564A (zh) 混合adc电路和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination