CN114285415A - 模数转换装置 - Google Patents
模数转换装置 Download PDFInfo
- Publication number
- CN114285415A CN114285415A CN202011041112.3A CN202011041112A CN114285415A CN 114285415 A CN114285415 A CN 114285415A CN 202011041112 A CN202011041112 A CN 202011041112A CN 114285415 A CN114285415 A CN 114285415A
- Authority
- CN
- China
- Prior art keywords
- analog
- digital conversion
- adder
- conversion device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 145
- 238000013139 quantization Methods 0.000 claims abstract description 61
- 238000009825 accumulation Methods 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000005070 sampling Methods 0.000 claims description 17
- 230000010354 integration Effects 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 8
- 101100446506 Mus musculus Fgf3 gene Proteins 0.000 description 5
- 101100348848 Mus musculus Notch4 gene Proteins 0.000 description 5
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 4
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 4
- 101000767160 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Intracellular protein transport protein USO1 Proteins 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 3
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101710092886 Integrator complex subunit 3 Proteins 0.000 description 2
- 102100025254 Neurogenic locus notch homolog protein 4 Human genes 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种模数转换装置。所述模数转换装置包括：至少一个积分器、第一加法器及量化器，其中：所述至少一个积分器依次串联连接，适于对模数转换装置的环路增益进行逐级放大；所述第一加法器，适于基于所述第一加法器的累加系数，对所述模数转换装置的输入信号，及各个积分器的输出信号进行累加；所述量化器，与所述第一加法器连接，适于基于所述量化器的量化系数，对所述第一加法器的输出信号进行量化，量化后的信号为所述模数转换装置的输出信号；其中，在所述模数转换装置的工作过程中，所述累加系数和所述量化系数中的至少一个是可调整的。应用上述方案，可以较低的实现难度来缓解噪声传输函数的峰化问题。
Description
技术领域
本发明涉及电子电路技术领域，具体涉及一种模数转换装置。
背景技术
高精度的模数转换装置(Analog-to-Digital Converter，ADC)广泛应用于高精度测量、医疗和音频等系统。
在高精度的模数转换装置中，模数转换装置的传输函数决定整个模数转换器的性能，环路增益是模数转换装置传输函数的关键参数，环路增益的变化会导致不同的带外增益，从而引起带内噪声的变化。若环路增益变化太大，容易引起环路的不稳定，易于发生振荡，此时模数转换装置的性能迅速恶化。
现有的模数转换装置，其环路增益在模数转换器设计完成后是固定的，此时，电路实现相对固定，不易发生环路振荡。然而，制造模数转换装置的工艺中，模数转换装置的环路增益，会随着工艺电压和温度的变化而变化，进而导致噪声传输函数(Noise TransferFunction，NTF)曲线出现峰值或凹陷。其中，NTF曲线，为带外增益(Out of Band Gain，OBG)曲线。
目前，为了缓解噪声传输函数的峰化问题，通常采用的做法是：在模数转换装置的积分器之间加入多个反馈模块。该方法虽然能在一定程度上缓解噪声传输函数的峰化问题，但环路增益仍是固定的，并且会增加模数转换装置的电路开销和设计复杂度，实现难度大。
发明内容
本发明要解决的问题是：如何以较低的实现难度来缓解噪声传输函数的峰化问题。
为解决上述问题，本发明实施例提供了一种模数转换装置，所述模数转换装置包括：至少一个积分器、第一加法器及量化器，其中：
所述至少一个积分器依次串联连接，适于对模数转换装置的环路增益进行逐级放大；
所述第一加法器，与所述模数转换装置的输入端及所述至少一个积分器中各个积分器连接，适于基于所述第一加法器的累加系数，对所述模数转换装置的输入信号，及各个积分器的输出信号进行累加；
所述量化器，与所述第一加法器连接，适于基于所述量化器的量化系数，对所述第一加法器的输出信号进行量化，量化后的信号为所述模数转换装置的输出信号；
其中，在所述模数转换装置的工作过程中，所述累加系数和所述量化系数中的至少一个是可调整的。
可选地，所述第一加法器包括：运算放大电路、积分电容调整电路及多个采样电容；其中：
所述采样电容，位于所述模数转换装置的输入端与所述运算放大电路的第一输入端之间，或者位于所述积分器与所述运算放大电路的第一输入端之间；所述运算放大电路的第二输入端接地；
所述积分电容调整电路，跨接于所述运算放大电路的第一输入端及输出端之间，适于调整所述第一加法器的积分电容；所述累加系数，与所述第一加法器的积分电容值相关；
所述运算放大电路，适于基于所述累加系数，对输入至所述第一输入端的信号进行累加运算。
可选地，所述积分电容调整电路。包括：
第一积分电容，跨接于所述运算放大电路的第一输入端及输出端之间；
第二积分电容；
电容控制开关，与所述第二积分电容串联，且所述电容控制开关与所述第二积分电容组成的支路，与所述第一积分电容并联。
可选地，所述第一加法器的累加系数，为所述第一加法器积分电容调整前的积分电容值，与积分电容调整后的积分电容值之间的比值。
可选地，所述第一加法器还包括：第一外设接口，与所述积分电容调整电路连接，通过所述第一外设接口，调整所述第一加法器的积分电容。
可选地，所述量化器包括：电压调整电路及量化电路；其中：
所述电压调整电路，适于调整所述量化电路的输入电压；
所述量化电路，与所述电压调整电路及第一加法器连接，适于以所述第一加法器的输出电压作为参考电压，对所述量化电路的输入电压进行量化，输出相应的数字信号；所述量化系数与所述量化电路的输入电压相关。
可选地，所述电压调整电路包括：
依次串联连接的多个电阻；
并联在至少一个电阻两端的电阻控制开关。
可选地，所述电压调整电路的数量为一个以上。
可选地，所述量化电路包括：
电阻分压子电路，包括多个电阻；
第一比较器阵列，包括多个第一比较器；所述第一比较器包括输入电压输入端及参考电压输入端，所述输入电压输入端与所述电阻分压子电路中相应电阻连接，所述参考电压输入端与所述第一加法器的输出端连接；所述第一比较器适于将所述输入电压输入端所输入的输入电压，与所述参考电压输入端所输入的参考电压进行比较，输出相应的比较结果。
可选地，所述量化系数为所述参考电压与第一差值电压的比值，所述第一差值电压为所述比较器阵列中，最大输入电压与最小输入电压的差值。
可选地，所述量化器还包括：第二外设接口，与所述电压调整电路连接，通过所述第二外设接口，调整所述量化电路的输入电压。
可选地，所述模数转换装置还包括：
带外增益检测器，与所述模数转换装置的输出端连接，适于基于所述模数转换装置的输出信号，自动输出调整所述累加系数和所述量化系数中的至少一个的数字控制信号。
可选地，所述带外增益检测器，包括：
混频器，与所述模数转换装置的输出端连接，适于利用预设的频率，与所述模数转换装置的输出信号进行混频；
低通滤波器，与所述混频器的输出端连接，适于对所述混频器的输出信号进行低通滤波，得到低频信号；
及第二比较器阵列，包括多个第二比较器，适于对所述低频信号进行量化，得到相应的数字控制信号。
可选地，所述预设的频率，为所述模数转换装置的采样频率与N的比值，其中，N为小于过采样频率的固定常数。
可选地，所述模数转换装置还包括：第二加法器及数模转换器；其中：
所述数模转换器，与所述模数转换装置的输出端连接，适于将所述模数转换装置输出的数字信号转换为模拟信号；
所述第二加法器，与所述数模转换器及所述模数转换装置的输入端连接，适于基于所述模数转换装置的输入信号及所述数模转换器输出的模拟信号，输出所述模数转换装置第一积分器的输入电压。
与现有技术相比，本发明实施例的技术方案具有以下优点：
应用本发明的方案，在所述模数转换装置的工作过程中，由于量化系数及累计系数中的至少一个是可调整的，因此，通过调整量化系数及累计系数中的至少一个，可以调整所述模数转换装置的环路增益，从而可以达到调整所述模数转换装置的噪声传输函数的目的。相对于增加多个反馈模块的方案来调整模数转换装置的噪声传输函数，本发明的方案，在硬件上对模数转换装置的改动较小，设计复杂度较低，因此更易于实现。
附图说明
图1是一种模数转换装置的结构示意图；
图2是一种不同环路增益对应的NTF曲线示意图；
图3是另一种模数转换装置的结构示意图；
图4是本发明实施例中一种模数转换装置的结构示意图；
图5是本发明实施例中一种第一加法器的结构示意图；
图6是本发明实施例中一种量化器的结构示意图；
图7是本发明实施例中一种带外增益检测器的结构示意图。
具体实施方式
图1为一种模数转换装置10的结构示意图。如图1所述，所述模数转换装置10可以包括：加法器11，积分器INT1、INT2及INT3，加法器12，量化器13及数模转换器DAC。
数模转换器DAC将模数转换装置10的输出反馈至加法器11的输入端，形成环路。加法器11基于输入信号及模数转换装置10的输出信号，得到模数转换装置10的环路增益k。模数转换装置10的环路增益k经积分器INT1、INT2及INT3逐级放大。各积分器INT1、INT2及INT3的输出，以及模数转换装置10的输入信号，均输入至加法器12中进行累加，累加结果输出至量化器13中进行量化。
在上述模数转换装置10中，其环路增益k的取值为固定值1，此时，电路实现相对固定，不易发生环路振荡。
然而，在具体工艺中，模数转换装置10的环路增益，会随着工艺电压和温度的变化而变化，进而导致NTF曲线出现峰值。在环路增益k的取值不同时，NTF曲线的峰化程度不同，即NTF曲线峰值处对应的带外增益不同。
具体如图2所示，曲线21、曲线22及曲线23，依次为环路增益k的取值为0.5、1及1.2时的部分NTF曲线。从图2中可以看出，环路增益k的取值为1时，如曲线22所示，NTF曲线未出现峰值，而当环路增益k的取值小于1时，如曲线21所示，NTF曲线的峰值会随着环路增益k取值的减小而增大，此时，模数转换装置10的环路不稳定，易于发生振荡，最终导致模数转换装置10的性能恶化。当环路增益k的取值大于1时，如曲线23所示，NTF曲线出现凹陷，此时仍然会使得模数转换装置10的环路不稳定，导致模数转换装置10的性能恶化。
为了缓解噪声传输函数的峰化问题，提供了一种方案，具体参照图3，相对于图1中示出的模数转换装置10，所述模数转换装置30增加了两个反馈模块FB1及FB2。其中，反馈模块FB1用于将输入信号反馈至积分器INT2的输入，反馈模块FB2用于将模数转换装置30的输出反馈至积分器INT2的输入。
上述方案，虽然可以在一定程度上缓解噪声传输函数的峰化问题，但环路增益仍是固定的。并且，对模数转换装置的原有硬件结构改动较大，增加了电路开销和设计复杂度，实现难度大。
针对上述问题，本发明实施例提供了一种模数转换装置，在所述模数转换装置的工作过程中，量化系数及累计系数中的至少一个是可调整的，因此，所述模数转换装置的环路增益也就可以调整，最终达到调整所述模数转换装置的噪声传输函数的目的。相对于增加多个反馈模块的方案来调整模数转换装置的噪声传输函数，本发明的方案，在硬件上对模数转换装置的改动较小，设计复杂度较低，因此更易于实现。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细地说明。
参照图4，本发明实施例提供了一种模数转换装置40，所述模数转换装置40可以包括：至少一个积分器、第一加法器42及量化器43，其中：
所述至少一个积分器依次串联连接，适于对模数转换装置40的环路增益进行逐级放大；
所述第一加法器42，与所述模数转换装置40的输入端及所述至少一个积分器中各个积分器连接，适于基于相应的累加系数，对所述模数转换装置40的输入信号，及各个积分器的输出信号进行累加；
所述量化器43，与所述第一加法器42连接，适于基于相应的量化系数，对所述第一加法器42的输出信号进行量化，量化后的信号为所述模数转换装置40的输出信号；
其中，在所述模数转换装置40的工作过程中，所述累加系数和所述量化系数中的至少一个是可调整的。
调整所述累加系数，也就是调整所述第一加法器42的增益。调整所述量化系数，也就是调整所述量化器43的增益。由于模数转换装置40的环路增益与所述累加系数和所述量化系数的比值相关，故通过调整所述累加系数和所述量化系数中的至少一个，可以调整所述模数转换装置40的环路增益，最终改善NTF曲线的峰化情况。并且，相对于模数转换装置30，无须增加新的硬件结构，对模数转换装置10的改动较小，更易于实现。
可以理解的说，在所述模数转换装置40的工作过程中，可以仅调整所述累加系数，来改变所述模数转换装置40的噪声传输函数，也可以仅调整量化系数，来改变所述模数转换装置40的噪声传输函数，还可以同时调整所述累加系数和量化系数，来改变所述模数转换装置40的噪声传输函数，具体不作限定。只要通过调整所述累加系数和所述量化系数中的至少一个，来改变所述模数转换装置40的噪声传输函数，均在本发明的保护范围之内。
在具体实施中，所述积分器的数量可以根据实际需要进行设置，比如，所述积分器的数量可以为一个，也可以为两个或两个以上。
在本发明的一实施例中，如图4所示，所述积分器的数量为三个，分别为第一积分器411、第二积分器412及第三积分器413。其中，所述第一积分器411为首个积分器，即对模数转换装置40的环路增益进行第一级放大的积分器。所述第二积分器412，用于对第一积分器411放大后的环路增益，进行再一级放大。所述第三积分器413为最后一个积分器，即对模数转换装置40的环路增益进行最后一级放大的积分器。所述第三积分器413用于对所述第二积分器412放大后的环路增益，进行再一级放大。所述第三积分器413，。所述第三积分器413的输出直接连接第一加法器42。
在具体实施中，所述第一加法器42的累加系数ksum，为所述第一加法器42积分电容调整前的积分电容值与积分电容调整后的积分电容值之间的比值
以图4为例，假设模数转换装置40的输入信号为Vin，第一积分器411的输出信号为int1，第二积分器412的输出信号为int2，第三积分器413的输出信号为int3。第一加法器42的输出，即(Vin+int1+int2+int3)*ksum。调整所述累加系数，可以改变模数转换装置40的环路增益。
在具体实施中，所述第一加法器42可以采用多种电路结构实现，具体不作限定，只要能够调整所述累加系数即可。
在本发明的一实施例中，参照图5，所述第一加法器42可以包括：运算放大电路421、积分电容调整电路422及多个采样电容；其中：
所述采样电容，位于所述模数转换装置的输入端与所述运算放大电路421的第一输入端之间，或者位于所述积分器与所述运算放大电路421的第一输入端之间；所述运算放大电路421的第二输入端接地；
所述积分电容调整电路422，跨接于所述运算放大电路421的第一输入端及输出端之间，用于调整所述第一加法器42的积分电容；所述累加系数，与所述第一加法器42的积分电容值相关；
所述运算放大电路421用于对输入至所述第一输入端的信号进行累加运算。
在具体实施中，所述采样电容的数量不做限制，可以在部分或全部积分器与运算放大电路421之间，以及所述模数转换装置的输入端与运算放大电路421之间，均设置采样电容，也可以仅在部分或全部积分器与运算放大电路421之间设置采样电容，或者仅在模数转换装置的输入端与运算放大电路421之间设置采样电容。
比如，所述模数转换装置40(如图4所示)的输入信号Vin经采样电容Cint，输入至第一加法器42。第一积分器411(如图4所示)的输出信号int1，经采样电容Cint1，输入至第一加法器42。第二积分器412(如图4所示)的输出信号int2，经采样电容Cint2，输入至第一加法器42。第三积分器413(如图4所示)的输出信号int3，经采样电容Cint3，输入至第一加法器42。
在具体实施中，所述积分电容调整电路422可以采用多种电路实现，具体不作限制，只有能够调整所述第一加法器42的积分电容即可。
在本发明的一实施例中，所述积分电容调整电路422可以包括：第一积分电容C1、第二积分电容C2及电容控制开关Ksel<2>。其中：
所述第一积分电容C1跨接于所述运算放大电路421的第一输入端及输出端之间。电容控制开关Ksel<2>与所述第二积分电容C2串联，且所述电容控制开关Ksel<2>与所述第二积分电容C2组成的支路，与所述第一积分电容C1并联。
闭合或断开电容控制开关Ksel<2>，可以调整第一加法器42的积分电容值。比如，当电容控制开关Ksel<2>闭合时，第一加法器42的积分电容值为(C1+C2)，当电容控制开关Ksel<2>断开时，第一加法器42的积分电容值为C1。
在具体实施中，在所述积分电容调整电路422中还可以设置多个与第一积分电容C1并联的支路，并使得该支路的积分电容可调整，由此改变第一加法器42的积分电容值。
假设所述第一加法器42积分电容调整前的积分电容值为C1，积分电容调整后的积分电容值为C1+C2，则，所述第一加法器42的累加系数ksum＝C1/(C1+C2)，所述第一加法器42的输出V_Sum＝(Vin+int1+int2+int3)*C1/(C1+C2)。
在具体实施中，所述量化器43可以采用多种电路结构实现，具体不作限定，只有能够调整量化系数即可。
在本发明的一实施例中，参照图6，所述量化器43可以包括：电压调整电路431及量化电路432。其中：
所述电压调整电路431，适于调整所述量化电路432的输入电压；
所述量化电路432，与所述电压调整电路431及第一加法器42连接，适于以所述第一加法器42的输出电压V_Sum作为参考电压，对所述量化电路432的输入电压进行量化，输出相应的数字信号；所述量化系数kRES与所述量化电路的输入电压相关。
在具体实施中，所述电压调整电路431可以采用多种电路结构实现，具体不作限制，只要能够调整所述量化电路432的输入电压即可。
在本发明的一实施例中，参照图6，所述电压调整电路431可以包括：
依次串联连接的多个电阻；
并联在至少一个电阻两端的电阻控制开关。
在具体实施中，所述电阻的数量，可以根据电阻的阻值及所述量化电路432实际需要的输入电压进行设置。比如，如图6所示，所述电阻可以包括：第一电阻R1、第二电阻R2及第三电阻R3。
所述电阻控制开关，数量可以仅为一个，也可以为多个，具体可以根据电压调整电路431中电阻的数量进行设置。比如，当电压调整电路431中电阻的数量为三个时，可以在第一电阻R1的一端及第三电阻R3的一端并联电阻控制开关Ksel<0>，而在第二电阻R2的一端及第三电阻R3的一端并联电阻控制开关Ksel<1>。当然，也可以仅设置电阻控制开关Ksel<1>。
所述量化器43与电源电压输出端VDD连接，所述电压调整电路431可以对电源电压输出端VDD输出的电压进行分压。
在具体实施中，所述电压调整电路431的数量可以为一个，也可以为多个，具体不作限定。每个电压调整电路431的结构可以相同，也可以不同。另外，所述电压调整电路431在所述量化器43中的位置不作限定，只要能够对电源电压输出端VDD输出的电压进行分压即可。
例如，在图6中，所述电压调整电路431的数量为2个，量化电路432可以位于2个电压调整电路431之间，当然，量化电路432也可以位于一个电压调整电路431与地线之间。
在具体实施中，所述量化电路432可以采用多种电路结构实现，具体不作限制，只要能够对所述量化电路432的输入电压进行量化即可。
在本发明的一实施例中，参照图6，所述量化电路432可以包括：电阻分压子电路432a及第一比较器阵列432b。其中：
所述电阻分压子电路432a，包括多个电阻；
第一比较器阵列432b，包括多个第一比较器；所述第一比较器包括输入电压输入端及参考电压输入端，所述输入电压输入端与所述电阻分压子电路432a中相应电阻连接，所述参考电压输入端与所述第一加法器42的输出端连接；所述第一比较器适于将所述输入电压输入端所输入的输入电压，与所述参考电压输入端所输入的参考电压V_Sum进行比较，输出相应的比较结果。
在具体实施中，电阻分压子电路432a内电阻的数量，可以根据第一比较器的数量以及各个第一比较器输入电压的需求进行设置，任一相邻的第一比较器输入电压输入端之间，设置至少一个电阻。电阻分压子电路432a内各电阻的阻值可以相等，也可以不等。
比如，在图6中，可以设置i个第一比较器，分别为第一比较器comp0～compi，第一比较器comp0的输入电压为vr0,……，第一比较器compi的输入电压为vri。第一比较器comp0的输入电压输入端与第一比较器comp1的输入电压输入端之间设置电阻R，第一比较器comp1的输入电压输入端与第二比较器comp2的输入电压输入端之间也可以设置电阻R，……，第一比较器compi-1的输入电压输入端与第一比较器compi的输入电压输入端之间也可以设置电阻R。
当第一比较器的参考电压变化时，所述参考电压与同一第一比较器输入电压之间的差值也会发生变化，对应的数字比较结果也会发生变化。其中，D0为第一比较器comp1的输入电压与参考电压的比较结果，D0的值可能为0，也可能为1。Di为第一比较器compi的输入电压与参考电压的比较结果，Di的值可能为0，也可能为1。D0～Di为所述量化器43的量化结果。
在本发明的实施例中，所述量化器43的量化系数kRES，即为所述参考电压与第一差值电压的比值，所述第一差值电压为所述比较器阵列中，最大输入电压与最小输入电压的差值。以图6为例，所述量化器43的量化系数kRES，即V_Sum/(vri-vr0)。
在具体实施中，可以采用多种方式，调整所述累加系数ksum和量化系数kRES，具体不作限定。
在本发明的一实施例中，可以通过外设接口，调整所述累加系数ksum和量化系数kRES。
具体地，所述第一加法器42(如图5所示)还可以包括：第一外设接口(未示出)。所述第一外设接口可以与所述积分电容调整电路422(如图5所示)连接，通过所述第一外设接口，调整所述第一加法器42的积分电容，最终达到调整所述累加系数ksum的目的。
所述量化器43(如图6所示)还可以包括：第二外设接口。所述第二外设接口与所述电压调整电路431(如图6所示)连接，通过所述第二外设接口，调整所述量化电路432(如图6所示)的输入电压，最终达到调整所述量化系数kRES的目的。
在本发明的另一实施例中，还可以自动检测模数转换装置40的输出，并根据模数转换装置40的输出，自动控制电容控制开关和电阻控制开关中的至少一个断开或闭合。
在具体实施中，可以采用多种方法，实现对电容控制开关和电阻控制开关的自动控制，具体不作限定。
在本发明的一实施例中，参照图4，所述模数转换装置40还可以包括：带外增益检测器44。所述带外增益检测器44，可以与所述模数转换装置40的输出端连接，适于基于所述模数转换装置40的输出信号，自动输出调整所述累加系数ksum和所述量化系数kRES中的至少一个的数字控制信号。
在具体实施中，所述带外增益检测器44的电路结构可以为多种，具体不作限定，只要能够自动检测模数转换装置40的输出信号，并输出调整所述累加系数ksum和所述量化系数kRES中的至少一个的数字控制信号即可。
在本发明的一实施例中，参照图7，所述带外增益检测器44可以包括：混频器441、低通滤波器442及第二比较器阵列443。其中：
所述混频器441，与所述模数转换装置40的输出端连接，适于利用预设的频率fOBG，与所述模数转换装置40的输出信号DQ进行混频；
所述低通滤波器442，与所述混频器441的输出端连接，适于对所述混频器441的输出信号进行低通滤波，得到低频信号；
所述第二比较器阵列443，包括多个第二比较器，适于对所述低频信号进行量化，得到相应的数字控制信号。
在具体实施中，所述预设的频率fOBG，可以为NTF曲线峰值处对应的频率，具体可以根据模数转换装置40的采样频率fs与N的比值，其中，N为小于过采样频率fs的固定常数，即fOBG＝fS/N。
在本发明的实施例中，N的取值范围为：20<N<25。比如，N＝24，具体可以根据模数转换装置40的结构确定。
结合图6，所述模数转换装置40输出信号DQ的各个二进制比特依次为：D0……Di。所述模数转换装置40输出信号DQ输入至混频器441后，与预设的频率fOBG混频，并产生低频信号，再经过第二比较器阵列443的量化即可输出数字控制信号，从而控制电容控制开关和电阻控制开关中的至少一个断开或闭合，达到调整环路增益k的目的。
在具体实施中，当仅调整累加系数ksum时，所述带外增益检测器44可以仅输出控制电容控制开关Ksel<2>断开或闭合的数字控制信号。当仅调整所述量化系数kRES时，所述带外增益检测器44可以仅输出控制电阻控制开关Ksel<1>和Ksel<0>中至少一个断开或闭合的数字控制信号。当然，同时调整累加系数ksum及量化系数kRES时，所述带外增益检测器44可以同时输出控制电容控制开关及电阻控制开关断开或闭合的数字控制信号。
由于环路增益k＝ksum/kRES，因此，若累加系数ksum和量化系数kRES同步缩小，则环路增益k不变，但第一加法器42输出信号幅度会减小，第一加法器42内运算放大电路421(如图5所示)失真减小，从而可以减小带内失真。也就是说，本发明的方案，由于累加系数ksum和量化系数kRES可以同时调整，故通过控制累加系数ksum和量化系数kRES同步缩小，可以减小带内失真，获得最优总谐波失真比。
在具体实施中，也可以仅调整累加系数ksum或调整量化系数kRES，来改变模数转换装置40的环路增益k，从而可以改变模数转换装置40的噪声传输函数，改变带内和带外噪声曲线，获得最优信噪比。
在本发明的一实施例中，如图4所示，所述模数转换装置40还可以包括：第二加法器45及数模转换器46。其中：
所述数模转换器46，与所述模数转换装置40的输出端连接，适于将所述模数转换装置40输出的数字信号转换为模拟信号；
所述第二加法器45，与所述数模转换器46及模数转换装置40的输入端连接，适于基于所述模数转换装置40的输入信号及所述数模转换器46输出的模拟信号，输出所述模数转换装置40第一积分器的输入电压。
可以理解的是，在具体实施中，也可以通过其它方式，得到模数转换装置40的环路增益，比如，可以人工计算得到模数转换装置40的环路增益后，将其输入至首个积分器(如图4中第一积分器411)中。
由上述内容可知，本发明实施例提供的模数转换装置40，通过改变量化系数43或第一加法器42的增益，来改变模数转换装置40的噪声传输函数，从而提高信噪比和总谐波失真比，有利提高模数转换装置40的精度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种模数转换装置，其特征在于，包括：至少一个积分器、第一加法器及量化器，其中：
所述至少一个积分器依次串联连接，适于对模数转换装置的环路增益进行逐级放大；
所述第一加法器，与所述模数转换装置的输入端及所述至少一个积分器中各个积分器连接，适于基于所述第一加法器的累加系数，对所述模数转换装置的输入信号，及各个积分器的输出信号进行累加；
所述量化器，与所述第一加法器连接，适于基于所述量化器的量化系数，对所述第一加法器的输出信号进行量化，量化后的信号为所述模数转换装置的输出信号；
其中，在所述模数转换装置的工作过程中，所述累加系数和所述量化系数中的至少一个是可调整的。
2.如权利要求1所述的模数转换装置，其特征在于，所述第一加法器包括：运算放大电路、积分电容调整电路及多个采样电容；其中：
所述采样电容，位于所述模数转换装置的输入端与所述运算放大电路的第一输入端之间，或者位于所述积分器与所述运算放大电路的第一输入端之间；所述运算放大电路的第二输入端接地；
所述积分电容调整电路，跨接于所述运算放大电路的第一输入端及输出端之间，适于调整所述第一加法器的积分电容；所述累加系数，与所述第一加法器的积分电容值相关；
所述运算放大电路，适于基于所述累加系数，对输入至所述第一输入端的信号进行累加运算。
3.如权利要求2所述的模数转换装置，其特征在于，所述积分电容调整电路。包括：
第一积分电容，跨接于所述运算放大电路的第一输入端及输出端之间；
第二积分电容；
电容控制开关，与所述第二积分电容串联，且所述电容控制开关与所述第二积分电容组成的支路，与所述第一积分电容并联。
4.如权利要求2所述的模数转换装置，其特征在于，所述第一加法器的累加系数，为所述第一加法器积分电容调整前的积分电容值，与积分电容调整后的积分电容值之间的比值。
5.如权利要求2所述的模数转换装置，其特征在于，所述第一加法器还包括：第一外设接口，与所述积分电容调整电路连接，通过所述第一外设接口，调整所述第一加法器的积分电容。
6.如权利要求1所述的模数转换装置，其特征在于，所述量化器包括：电压调整电路及量化电路；其中：
所述电压调整电路，适于调整所述量化电路的输入电压；
所述量化电路，与所述电压调整电路及第一加法器连接，适于以所述第一加法器的输出电压作为参考电压，对所述量化电路的输入电压进行量化，输出相应的数字信号；所述量化系数与所述量化电路的输入电压相关。
7.如权利要求6所述的模数转换装置，其特征在于，所述电压调整电路包括：
依次串联连接的多个电阻；
并联在至少一个电阻两端的电阻控制开关。
8.如权利要求6所述的模数转换装置，其特征在于，所述电压调整电路的数量为一个以上。
9.如权利要求6所述的模数转换装置，其特征在于，所述量化电路包括：
电阻分压子电路，包括多个电阻；
第一比较器阵列，包括多个第一比较器；所述第一比较器包括输入电压输入端及参考电压输入端，所述输入电压输入端与所述电阻分压子电路中相应电阻连接，所述参考电压输入端与所述第一加法器的输出端连接；所述第一比较器适于将所述输入电压输入端所输入的输入电压，与所述参考电压输入端所输入的参考电压进行比较，输出相应的比较结果。
10.如权利要求9所述的模数转换装置，其特征在于，所述量化系数为所述参考电压与第一差值电压的比值，所述第一差值电压为所述比较器阵列中，最大输入电压与最小输入电压的差值。
11.如权利要求6所述的模数转换装置，其特征在于，所述量化器还包括：第二外设接口，与所述电压调整电路连接，通过所述第二外设接口，调整所述量化电路的输入电压。
12.如权利要求1所述的模数转换装置，其特征在于，还包括：
带外增益检测器，与所述模数转换装置的输出端连接，适于基于所述模数转换装置的输出信号，自动输出调整所述累加系数和所述量化系数中的至少一个的数字控制信号。
13.如权利要求12所述的模数转换装置，其特征在于，所述带外增益检测器，包括：
混频器，与所述模数转换装置的输出端连接，适于利用预设的频率，与所述模数转换装置的输出信号进行混频；
低通滤波器，与所述混频器的输出端连接，适于对所述混频器的输出信号进行低通滤波，得到低频信号；
及第二比较器阵列，包括多个第二比较器，适于对所述低频信号进行量化，得到相应的数字控制信号。
14.如权利要求13所述的模数转换装置，其特征在于，所述预设的频率，为所述模数转换装置的采样频率与N的比值，其中，N为小于过采样频率的固定常数。
15.如权利要求1至14任一项所述的模数转换装置，其特征在于，还包括：第二加法器及数模转换器；其中：
所述数模转换器，与所述模数转换装置的输出端连接，适于将所述模数转换装置输出的数字信号转换为模拟信号；
所述第二加法器，与所述数模转换器及所述模数转换装置的输入端连接，适于基于所述模数转换装置的输入信号及所述数模转换器输出的模拟信号，输出所述模数转换装置第一积分器的输入电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011041112.3A CN114285415A (zh) | 2020-09-28 | 2020-09-28 | 模数转换装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011041112.3A CN114285415A (zh) | 2020-09-28 | 2020-09-28 | 模数转换装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114285415A true CN114285415A (zh) | 2022-04-05 |
Family
ID=80867982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011041112.3A Withdrawn CN114285415A (zh) | 2020-09-28 | 2020-09-28 | 模数转换装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114285415A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115208409A (zh) * | 2022-09-14 | 2022-10-18 | 芯海科技（深圳）股份有限公司 | 模数转换电路、芯片和电子设备 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1211109A (zh) * | 1997-07-02 | 1999-03-17 | 索尼公司 | 西格玛－德尔他调制电路 |
| CN1977458A (zh) * | 2004-06-29 | 2007-06-06 | 模拟设备股份有限公司 | 用于连续时间的增量累加模数转换器的混合调谐电路 |
| US20070222656A1 (en) * | 2006-03-24 | 2007-09-27 | Melanson John L | Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction |
| JP2010171484A (ja) * | 2009-01-20 | 2010-08-05 | Renesas Technology Corp | 半導体集積回路装置 |
| CN102545901A (zh) * | 2012-02-21 | 2012-07-04 | 北京工业大学 | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 |
| CN102571042A (zh) * | 2010-12-30 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 一种时间编码接收解调电路及其解调方法 |
| US20120200437A1 (en) * | 2011-02-04 | 2012-08-09 | Sony Corporation | Delta-sigma modulator and signal processing system |
| KR101725834B1 (ko) * | 2016-05-23 | 2017-04-11 | 인하대학교 산학협력단 | 델타-시그마 변조기 |
| CN107925415A (zh) * | 2015-09-03 | 2018-04-17 | 株式会社电装 | A/d转换器 |
-
2020
- 2020-09-28 CN CN202011041112.3A patent/CN114285415A/zh not_active Withdrawn
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1211109A (zh) * | 1997-07-02 | 1999-03-17 | 索尼公司 | 西格玛－德尔他调制电路 |
| CN1977458A (zh) * | 2004-06-29 | 2007-06-06 | 模拟设备股份有限公司 | 用于连续时间的增量累加模数转换器的混合调谐电路 |
| US20070222656A1 (en) * | 2006-03-24 | 2007-09-27 | Melanson John L | Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction |
| JP2010171484A (ja) * | 2009-01-20 | 2010-08-05 | Renesas Technology Corp | 半導体集積回路装置 |
| CN102571042A (zh) * | 2010-12-30 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 一种时间编码接收解调电路及其解调方法 |
| US20120200437A1 (en) * | 2011-02-04 | 2012-08-09 | Sony Corporation | Delta-sigma modulator and signal processing system |
| CN102545901A (zh) * | 2012-02-21 | 2012-07-04 | 北京工业大学 | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 |
| CN107925415A (zh) * | 2015-09-03 | 2018-04-17 | 株式会社电装 | A/d转换器 |
| KR101725834B1 (ko) * | 2016-05-23 | 2017-04-11 | 인하대학교 산학협력단 | 델타-시그마 변조기 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115208409A (zh) * | 2022-09-14 | 2022-10-18 | 芯海科技（深圳）股份有限公司 | 模数转换电路、芯片和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103229A (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization | |
| US10158369B2 (en) | A/D converter | |
| US8947285B2 (en) | ADC with noise-shaping SAR | |
| JP5154659B2 (ja) | フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器 | |
| US8836566B2 (en) | Low power quantizer for analog to digital converter | |
| US7084791B2 (en) | Analog-to-digital converter with correction of offset errors | |
| US9143145B2 (en) | Delta-sigma modulator | |
| CN111327323A (zh) | 无源噪声整形过采样逐次逼近模数转换器及控制方法 | |
| US8223051B2 (en) | Multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
| JPWO2009133653A1 (ja) | 積分器、共振器及びオーバーサンプリングａ／ｄ変換器 | |
| KR20160057330A (ko) | 증분 델타-시그마-아날로그-디지털 변환기에서 출력 신호의 효과적인 해상도를 세팅하기 위한 장치 및 방법 | |
| CN114285415A (zh) | 模数转换装置 | |
| TWI730711B (zh) | 增量式類比數位轉換器 | |
| Wang et al. | Robust continuous-time MASH delta sigma modulator | |
| CN111224668A (zh) | ∑δ模数转换器 | |
| CN111010188B (zh) | 一种连续时间sigma-delta模数转换器的电阻电容校准电路 | |
| DE102013015274A1 (de) | Techniken zur Verlustleistungs- und Chipflächenreduktion von integrierten Schaltkreisen | |
| US10014879B1 (en) | Capacitance-to-digital converter | |
| US11415666B2 (en) | AD converter device and millimeter wave radar system | |
| JP2022105889A (ja) | Ａｄ変換回路 | |
| CN116800274A (zh) | 连续时间型sigma-delta调制器及连续时间型sigma-delta调制器的失调校正方法 | |
| CN115664423A (zh) | 西格玛-德尔塔调制器和模拟信号处理电路 | |
| Fifield et al. | Dynamic tuning of the noise transfer function of high order delta-sigma analog to digital converters | |
| Diwakar et al. | Stable Delta-Sigma Modulator with Signal Dependent Forward Path Gain for Industrial Applications | |
| Gustavsson et al. | Oversampling A/D Converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220405 |