CN108696281B - 功率缩放连续时间δ-σ调制器 - Google Patents

功率缩放连续时间δ-σ调制器 Download PDF

Info

Publication number
CN108696281B
CN108696281B CN201810323172.0A CN201810323172A CN108696281B CN 108696281 B CN108696281 B CN 108696281B CN 201810323172 A CN201810323172 A CN 201810323172A CN 108696281 B CN108696281 B CN 108696281B
Authority
CN
China
Prior art keywords
circuit
digital
analog
output
integrator stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810323172.0A
Other languages
English (en)
Other versions
CN108696281A (zh
Inventor
A·古塔
V·A·S·尼塔拉
A·考尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN108696281A publication Critical patent/CN108696281A/zh
Application granted granted Critical
Publication of CN108696281B publication Critical patent/CN108696281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size
    • H03M3/484—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size by adapting the gain of the feedback signal, e.g. by adapting the reference values of the digital/analogue converter in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/486—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the input gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开涉及功率缩放连续时间Δ‑Σ调制器。Δ‑Σ调制器电路包括：包括第一积分器级和模数转换器(ADC)电路的正向电路路径，其中所述正向电路路径的传递函数包括m的信号增益元素，其中m是正整数；到所述第一积分器级的输入路径，其中所述输入路径的传递函数包括1/m的信号增益元素；和反馈电路路径，可操作地耦合到ADC电路的输出和所述第一积分器级的op amp的反相输入，其中所述反馈电路路径至少包括第一数模转换器(DAC)电路，并且所述反馈电路路径的传递函数包括1/m的信号增益元素。

Description

功率缩放连续时间Δ-Σ调制器
背景技术
电子系统可以包括模数(A/D)转换器(ADC)。将模拟信号转换为数字量允许电子系统的处理器为系统执行信号处理功能。Δ-Σ调制器可以包括ADC，用于转换音频信号和精密工业测量应用中的信号。希望降低集成电路Δ-Σ调制器中的功耗，使得包括调制器的器件更加独立并且需要更少的维护。本发明人已经认识到需要提高Δ-Σ调制器的性能。
发明内容
本发明通常涉及Δ-Σ调制器电路，特别是减少Δ-Σ调制器电路中的电路功率。示例性Δ-Σ调制器电路包括：包括第一积分器级和模数转换器(ADC)电路的正向电路路径，其中所述正向电路路径的传递函数包括m的信号增益元素，其中m是正整数；到所述第一积分器级的输入路径，其中所述输入路径的传递函数包括1/m的信号增益元素；和反馈电路路径，可操作地耦合到ADC电路的输出和所述第一积分器级的op amp的反相输入，其中所述反馈电路路径至少包括第一数模转换器(DAC)电路，并且所述反馈电路路径的传递函数包括1/m的信号增益元素。
本部分旨在提供本专利申请的主题的概述。它并不打算提供对本发明的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。举例来说，附图通常以举例的方式而非限制性地说明本文件中所讨论的各种实施例。
图1是一阶Δ-Σ调制器的例子的框图。
图2是Δ-Σ调制器电路的例子的部分框图。
图3A和3B是Δ-Σ调制器电路的另一个例子的部分框图。
图4是操作Δ-Σ调制器的示例的流程图。
具体实施方式
图1是一阶单比特Δ-Σ调节器的例子的框图。Δ-Σ调节器100以由采样时钟频率Kfs确定的速率将输入信号(Vin)转换为连续的零串行流。一位数模转换器(DAC)102由串行输出数据流驱动以产生反馈信号。使用求和元件104从输入信号中减去DAC 102的输出。通常，求和元件104被实现为诸如积分器106的运算放大器的运算放大器(op amp)的求和点。积分器106对求和元件104的输出进行积分，并且将积分器106的输出施加到时钟锁存比较器108。
对于输入信号为零，比较器输出包含大致相等数量的1和0。对于正输入电压，比较器输出包含多个零点。对于负输入电压，比较器输出包含比零更多的零。比较器输出的平均值是代表输入电压的多个周期。比较器输出被施加到数字滤波器和抽取器110，其平均每M个周期，其中M是大于1的正整数。抽取器将有效采样率减少到输出fs。
图2是Δ-Σ调制器电路的一个例子的部分的框图。Δ-Σ调制器电路200包括正向电路路径和反馈路径。正向电路路径包括ADC电路208和回路滤波器电路206。在某些示例中，环路滤波器是连续时间滤波器电路。回路滤波器电路206包括一个或多个积分器级。积分器的数量是回路滤波器电路传递函数的阶数。图2的例子包括两个积分器级并且回路滤波器电路206是二阶滤波器。图1的例子是一阶滤波器。传递函数的实际系数由积分器电路的值决定。
在图2中，第一积分器级包括第一运算放大器(op-amp)216、电阻器R1和电容器C1。输入信号在电阻器R1处接收。第二积分器包括第二运算放大器220、电阻器R2和电容器C2。两个积分器级的输出在回路滤波器电路206的输出端提供给求和节点224。ADC通道208可以包括锁存比较器电路以提供一位A/D转换。在一些例子中，ADC电路提供多位模数(A/D)转换。ADC通道208可以包括N位闪存ADC电路，其中N是大于1的整数。ADC电路208提供从模拟输入信号确定的数字信号并且有时被称为量化器。由于ADC电路208的量化噪声，回路滤波器电路206减少量化噪声。
反馈电路路径从ADC电路208的输出延伸到第一运算放大器216的反相输入。反馈电路路径包括第一DAC电路202。DAC电路202执行ADC电路的反相功能，并将ADC电路输出端的数字代码转换为模拟电压或电流。D/A转换被提供给正向电路路径以关闭Δ-Σ调制器环路。标记为Z-1/2的两个电路块一起在反馈电路路径增加一个时钟延迟，其中每个Z-1/2块提供一个半时钟延迟。图2中的例子还包括在反馈电路路径中的第二DAC电路226。第二DAC电路226的输入端被连接到ADC电路208的输出端，第二DAC电路226的输出端连接到求和节点224。DAC电路向正向电路路径提供模拟电压或电流并且也可以提供反馈电路路径的传递函数的系数。图2的例子也显示了抖动信号输入。抖动信号用于减少Δ-Σ调节器中的闲置音调。闲置音调是在所述增量信号调制器的输出端的频谱的离散峰并且是噪声源。
如此处所述，希望能够降低Δ-Σ调节器中的功耗。ADC电路和DAC电路以调制时钟频率(fm)运行。降低功耗的一种方法是降低调制频率以减少电路组件的切换，例如减少DAC电路以及ADC电路的电路组件的切换。功率的降低随着调制频率的下调而线性地缩放。
图3A和图3B是图2的Δ-Σ调制器电路的框图。图3A是图2的Δ-Σ调制器电路的框图，其中添加了添加到反馈正向电路路径的假想的黑盒子330电路组件。黑盒子增加了m(m倍)的增益和1/m(除以m)的增益，m是某个数字。可以看出，黑盒不改变图2的电路的整体传递函数，因为黑盒子增加的净增益是1。在图3B中，图3A中黑盒的m倍部分应用到正向电路路径，“除以m”部分应用到反馈电路路径和可接收输入信号的输入路径。这使得前向路径和反馈电路路径之间的增益幅度有所不同，等于m除以1/m或m2。图3B中增益部分的分布不影响Δ-Σ调制器的整体环路传递函数，环路传递函数与在图3A的黑盒子330内包含“m倍”部分和“除以m”部分相同。
增益的这种分配与调制时钟频率的缩减结合提供了降低功耗的优点。将调制时钟频率缩小m或(fm/m)直接降低功耗达m倍。部分节省功耗是通过DAC电路或电路的较慢切换实现的。此外，由于反馈电路路径中的增益为1/m，所以由ADC电路308的输出产生的数字码按1/m进行缩放。这意味着DAC产生一个缩小的电压或电流范围，这也可以降低功耗m。例如，如果m＝2，则降低调制时钟的频率fm将Δ-Σ调制器的功耗降低2。如果DAC电路基于由ADC电路308产生的数字代码在反馈电路路径中产生电流I，在这个例子中电流被缩小到I/m或I/2。而且，由于所需的电流范围减小，DAC电路元件的数量减少。这可以导致功耗再降低2。因此，时钟频率降低和增益改变的组合使功耗减少了4。
在一些例子中，DAC电路302包括数字代码表。从ADC电路收到的数字代码在表中交叉参考以产生模拟电流或电压。在一些例子中，数字代码表可以存储在DAC电路中的闪存电路中。由于所需电流或电压范围的缩小，表的尺寸可以减小。这可以进一步降低反馈电路路径所使用的功率。例如，使用m＝2的示例，DAC电路转换所需的表的大小减少2，因为电流范围减少2。这可以将表所需的静态功耗减少2。同时，降低时钟频率将访问表的频率降低2。这种功耗的降低也适用于DAC电路326的操作。m＝2的值仅仅是一个示例，其他值可以用于m，包括非整数值。
在正向电路路径中，积分器级的值或电阻和电容可以根据调制时钟频率或RC＝f(fm)确定。由于调制频率按m减小到fm/m，所以正向电路路径包括m的信号增益元素，并且输入路径包括1/m的信号增益元素，第一积分器级R1C1的RC乘积可以与fm的时钟频率的大小保持不变，并且第二积分器级(R2*C2)的RC乘积可以被确定为fm/m的函数(例如，R2*C2正比于fm/m)。这可能导致R2*C2的值比R1*C1的值大m倍。一般来说，电容器的精确尺寸比尺寸确定电阻器更可靠。在一些例子中，减小调制时钟频率并在正向电路路径上增加一个增益元件m使得C2的电容值为C1电容值的m倍。
由于电阻和电容中的一个或两个仅需要在一个积分器级上改变，因为两个积分器级的阻抗随着调制时钟的改变而改变，所以功耗要小。因此，将信号增益元素m添加到正向电路路径并将信号增益元素1/m添加到输入路径，与在正向电路路径和输入路径上不引入信号增益元素的情况下降低调制时钟频率的情况相比，降低了正向电路路径的功耗。可以看出，在Δ-Σ调制器中分配信号增益大大减少了仅仅减慢调制时钟的功耗。输入路径中的1/m信号增益元素可通过缩放输入电阻器或增加有源元件(例如运算放大器)来缩放输入信号来实现。导致功耗较低的方法可能取决于第一积分器级上输入电阻的缩放比例。
图4是控制Δ-Σ调制器的操作的方法400的流程图。在405处，在Δ-Σ调制器的输入处接收输入信号，并且将1/m的信号增益施加到输入信号。输入信号使用滤波器电路进行滤波，滤波器电路将信号增益m施加到输入信号。滤波器电路可以包括一个或多个积分器电路级，如图2的例子所示。
在410处，使用ADC将经滤波的输入信号转换为数字输出。在415处，使用反馈电路路径将ADC的输出反馈到至少第一DAC。反馈包括将ADC的输出缩放1/m。因此，包括滤波器电路的正向电路路径与包括一个或多个DAC的反馈电路路径之间的信号增益存在差异。正向通路和反馈电路路径之间的增益差可以用m除以1/m或m2。在420处，将至少一个DAC的输出施加到滤波器电路以关闭Δ-Σ调制器环路。虽然已经用连续时间Δ-Σ调制器描述了该方法。该方法中的一些方法可以扩展到离散时间Δ-Σ调制器。
所描述的几种设备和方法降低了Δ-Σ调制器中的功耗。在实例中可以看出，在Δ-Σ调制器中分配信号增益大大降低了功耗，而不仅仅是减慢调制时钟。功率降低的成本可能会作为信号量化噪声比(SQNR)的折衷发生。由于DAC电路的DAC电平降低，SQNR可能会降级。这是因为DAC的范围缩小了，但电流或电压值之间的步长保持不变。因此，在SQNR不太受关注的需要较低带宽的应用中，可能需要使用功率降低的Δ-Σ调制器。
另外描述和例子
例子1可包括主旨(例如Δ-Σ调制器电路)，包括：包括第一积分器级和模数转换器(ADC)电路的正向电路路径，其中所述正向电路路径的传递函数包括m的信号增益元素，其中m是正整数；到所述第一积分器级的输入路径，其中所述输入路径的传递函数包括1/m的信号增益元素；和反馈电路路径，可操作地耦合到ADC电路的输出和所述第一积分器级的op amp的反相输入，其中所述反馈电路路径至少包括第一数模转换器(DAC)电路，并且所述反馈电路路径的传递函数包括1/m的信号增益元素
在例子2，例子1的主旨任选地包括第二积分器级，其中其中所述ADC电路和至少第一DAC电路以调制时钟频率(fm)操作，其中所述第一积分器级包括第一电阻器和第一电容器，并且所述第二积分器级包括第二电阻器和第二电容器，其中所述第一电阻器的电阻值和所述第一电容器的电容值中的一者或两者被确定为调制时钟频率(fm)的函数，并且所述第二电阻器的电阻值和所述第二电容器中的一者或两者被确定为m除以调制时钟频率(fm/m)的函数。
在例子3，例子1的主旨任选地包括第二积分器级，其中所述第一积分器级包括第一电容器并且所述第二积分器级包括第二电容器，其中所述第二电容器的电容值是所述第一电容器的电容值的m倍。
在例子4，例子1-3中一项或任意组合的主旨任选地包括：所述ADC电路和所述DAC电路在所述反馈电路路径排除1/m的信号增益元素时，以比所述调制时钟频率慢m倍的调制时钟频率(fm)操作。
在例子5，例子1-4中一项或任意组合的主旨任选地包括：所述信号增益元素1/m在所述反馈电路路径中将电流缩放到1/m，其中I是在所述反馈电路路径排除1/m信号增益元素时的电流，并且其中至少第一DAC电路包括数字代码表以缩放所述反馈电路路径中的I/m电流。
在例子6，例子5的主旨任选地包括：数字代码表存储在闪存电路中。
在例子7，例子1和4-6中一项或任意组合的主旨任选地包括第二积分器级和第二DAC电路，其中所述第二DAC电路包括连接到ADC电路的输出的DAC输入和DAC输出，其中所述DAC输出、所述第一积分器级的输出和所述第二积分器级的输出连接到所述滤波器电路的输出。
在例子8，例子2、3、和7中一项或任意组合的主旨任选地包括：所述第一积分器级和第二积分器级被包括在连续时间滤波器电路中。
在例子9，例子7的主旨任选地包括：所述反馈电路路径在第二DAC电路的输入处延迟ADC电路的输出半个时钟周期的调制时钟信号，并在第一DAC电路的输入处延迟ADC电路的输出一个时钟周期的调制时钟信号。
在例子10，例子1-9中一项或任意组合的主旨任选地包括：所述ADC电路包括锁存比较器电路。
在例子11，例子1-9中一项或任意组合的主旨任选地包括：所述ADC电路包括N位Flash ADC电路，其中N是大于1的整数。
权利要求12包括主旨(诸如控制Δ-Σ调制器的操作的方法，用于执行动作的装置，或包括指令的机器可读介质，所述指令在由机器执行时使机器执行动作)，或可任选地联合例子1-11中一项或任意组合的主旨以包括这种主旨，包括：使用滤波器电路对在Δ-Σ调制器的输入处接收的输入信号进行滤波，其中所述滤波器电路将m的信号增益施加到输入信号，并且输入将1/m的信号增益施加到所述输入信号；使用模数转换器(ADC)将经滤波的输入信号转换为数字输出；使用反馈电路路径将ADC的输出反馈回到至少第一数模转换器(DAC)，其中所述反馈回到包括将ADC的输出缩放1/m；和将至少一个DAC的输出施加到所述滤波器电路。
在例子13，例子12的主旨任选地包括：使用调制时钟频率(fm)操作ADC电路和DAC电路，其中对输入信号进行滤波包括将输入信号施加于包括第一积分器级和第二积分器级的连续时间滤波器电路，其中所述第一积分器级包括第一电阻器和第一电容器，并且所述第二积分器级包括第二电阻器和第二电容器，其中所述第一电阻器的电阻值和所述第一电容器的电容值被确定为调制时钟频率(fm)的函数，并且所述第二电阻器的电阻值和所述第二电容器被确定为m除以调制时钟频率(fm/m*)的函数。
在例子14，例子12和13中一项或两项的主旨任选地包括：对输入信号进行滤波包括使用连续时间滤波器电路对输入信号进行滤波，该连续时间滤波器电路包括具有第一电容器的第一积分器级和具有第二电容器的第二积分器级，其中所述第二电容器的电容值是所述第一电容器的电容值的m倍。
在例子15，例子12-14中一项或任意组合的主旨任选地包括：使用调制时钟频率(fm)操作ADC电路和DAC电路，其中所述调制时钟频率在所述反馈电路路径排除1/m的信号增益元素时以比所述调制时钟频率慢m倍操作。
在例子16，例子12-15中一项或任意组合的主旨任选地包括：将ADC的输出缩放1/m包括将电流缩放到1/m，其中I是在所述反馈电路路径排除1/m信号增益元素时的电流，并且其中该方法包括使用数字代码表来转换ADC电路的输出以缩放反馈电路路径中的I/m电流。
在例子17，例子12-16中一项或任意组合的主旨任选地包括：反馈回到ADC的输出包括将ADC的输出反馈回到第一DAC和第二DAC，并且其中将至少一个DAC的输出施加到滤波器电路包括将第一DAC的输出施加到滤波器电路的第一积分器级并且将第二DAC的输出与滤波器电路的输出相加。
例子18可包括主旨(例如设备)，或可任选地联合例子1-17中一项或任意组合的主旨以包括这种主旨，包括Δ-Σ调制器，Δ-Σ调制器包括：滤波器电路，包括第一积分器级和第二积分器级，其中所述第一积分器级包括运算放大器(op amp)；包括连接到滤波器电路的输出的ADC输入和ADC输出的模数(ADC)电路，其中所述滤波器电路和所述ADC电路包括在正向电路路径中，该路径包括滤波器电路中m的信号增益元素和输入到滤波器电路的1/m的信号增益元素，其中m是正整数；和第一数模(DAC)电路和第二DAC电路，其中第一DAC电路的输出施加到op amp的反相输入，并且第二DAC电路的输出施加到设置在滤波器电路的输出和ADC输入处的求和节点，其中使用反馈电路路径将ADC输出施加到第一和第二DAC的输入，并且反馈电路路径的传递函数包括1/m的信号增益元素，和其中所述反馈电路路径在第二DAC电路的输入处延迟ADC电路的输出半个时钟周期的调制时钟信号，并在第一DAC电路的输入处延迟ADC电路的输出一个时钟周期的调制时钟信号。
在例子19，例子18的主旨任选地包括：所述ADC电路和至少第一DAC电路以调制时钟频率(fm)操作，其中所述第一积分器级包括第一电阻器和第一电容器，并且所述第二积分器级包括第二电阻器和第二电容器，其中所述第一电阻器的电阻值和所述第一电容器的电容值被确定为调制时钟频率(fm)的函数，并且所述第二电阻器的电阻值和所述第二电容器被确定为m除以调制时钟频率(fm/m)的函数。
在例子20，例子18和19中一项或两项的主旨任选地包括：所述信号增益元素1/m在所述反馈电路路径中将电流缩放到1/m，其中I是在所述反馈电路路径排除1/m信号增益元素时的电流，并且其中至少第一DAC电路包括数字代码表以缩放所述反馈电路路径中的I/m电流。
这些非限制性实例可以以任何排列或组合组合。
以上详细描述包括对形成详细描述的一部分的附图的参考。作为说明，附图示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。在本文中提及的所有出版物、专利和专利文献的全部内容通过引用并入本文，如同单独通过引用并入。如果本文件与通过引用并入的文件之间的用法不一致，则纳入的参考文献中的用法应视为对本文件的补充；对于不可调和的不一致性，按照本文档中的用法进行控制。
在本文件中，如在专利文献中常见的那样，使用术语“一”或“一个”来包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性，例如“A或B”包括“A但不是B”、“B但不是A”以及“A和B”，除非另有说明表示。在所附权利要求中，使用术语“包括”和“其中”作为相应术语“包含”和“其中”的等同词。而且，在以下权利要求中，术语“包括”和“包含“是开放式的，也就是说，包含除权利要求中的这样的术语之后列出的要素之外的要素的系统、设备、物品或过程仍然被认为属于该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并不旨在对其对象施加数字要求。这里描述的方法示例可以至少部分地是机器或计算机实现的。
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。本领域普通技术人员在查看以上描述时可以使用其他实施例。摘要旨在使读者能够快速确定技术公开的性质。提交时的理解是，它不会被用来解释或限制权利要求的范围或含义。而且，在上面的详细描述中，各种特征可以被组合在一起以简化本公开。这不应被解释为意图无理要求披露的功能是任何权利要求必不可少的。相反，本发明的主旨可能在于少于特定公开实施例的所有特征。因此，下面的权利要求在此被结合到具体实施方式中，每个权利要求本身作为单独的实施例。本发明的范围应该参考所附权利要求以及这些权利要求的等同物的全部范围来确定。

Claims (20)

1.Δ-Σ调制器电路，包括：
正向电路路径，包括第一积分器级和模数转换器电路，其中所述正向电路路径的传递函数包括m的信号增益元素，其中m是正整数，其中所述m的信号增益元素被应用到整个正向电路路径；
到所述第一积分器级的输入路径，其中所述输入路径的传递函数包括1/m的信号增益元素；和
反馈电路路径，可操作地耦合到所述模数转换器电路的输出和所述第一积分器级的运算放大器的反相输入，其中所述反馈电路路径至少包括第一数模转换器电路，并且所述反馈电路路径的传递函数包括1/m的信号增益元素。
2.权利要求1所述的Δ-Σ调制器电路，包括第二积分器级，其中所述模数转换器电路和至少所述第一数模转换器电路以调制时钟频率(fm)操作，其中所述第一积分器级包括第一电阻器和第一电容器，并且所述第二积分器级包括第二电阻器和第二电容器，其中所述第一电阻器的电阻值和所述第一电容器的电容值中的一者或两者被确定为所述调制时钟频率(fm)的函数，并且所述第二电阻器的电阻值和所述第二电容器的电容值中的一者或两者被确定为调制时钟频率除以m(fm/m)的函数。
3.权利要求1所述的Δ-Σ调制器电路，包括第二积分器级，其中所述第一积分器级包括第一电容器并且所述第二积分器级包括第二电容器，其中所述第二电容器的电容值是所述第一电容器的电容值的m倍。
4.权利要求1所述的Δ-Σ调制器电路，其中所述模数转换器电路和所述数模转换器电路以调制时钟频率(fm)操作，该调制时钟频率(fm)比在所述反馈电路路径排除1/m的信号增益元素时的调制时钟频率慢m倍。
5.权利要求1所述的Δ-Σ调制器电路，其中所述反馈电路路径中的所述信号增益元素1/m将电流I缩放到I/m，其中电流I是在所述反馈电路路径排除1/m信号增益元素时的电流，并且其中至少所述第一数模转换器电路包括数字代码表以缩放所述反馈电路路径中的I/m电流。
6.权利要求5所述的Δ-Σ调制器电路，其中所述数字代码表存储在闪存电路中。
7.权利要求1所述的Δ-Σ调制器电路，包括第二积分器级和第二数模转换器电路，其中所述第二数模转换器电路包括连接到所述模数转换器电路的输出的数模转换器输入以及数模转换器输出，其中所述数模转换器输出、所述第一积分器级的输出和所述第二积分器级的输出连接到滤波器电路的输出。
8.权利要求7所述的Δ-Σ调制器电路，其中所述第一积分器级和第二积分器级被包括在连续时间滤波器电路中。
9.权利要求7所述的Δ-Σ调制器电路，其中所述反馈电路路径在所述第二数模转换器电路的输入处将所述模数转换器电路的输出延迟调制时钟信号的半个时钟周期，并在所述第一数模转换器电路的输入处将所述模数转换器电路的输出延迟所述调制时钟信号的一个时钟周期。
10.权利要求1所述的Δ-Σ调制器电路，其中所述模数转换器电路包括锁存比较器电路。
11.权利要求1所述的Δ-Σ调制器电路，其中所述模数转换器电路包括N位闪存模数转换器电路，其中N是大于1的整数。
12.一种控制Δ-Σ调制器的操作的方法，所述方法包括：
使用滤波器电路对在Δ-Σ调制器的输入处接收的输入信号进行滤波，其中所述滤波器电路将m的信号增益施加到所述输入信号，并且所述输入将1/m的信号增益施加到所述输入信号，其中所述m的信号增益元素被应用到Δ-Σ调制器的整个正向电路路径；
使用模数转换器将经滤波的输入信号转换为数字输出；
使用反馈电路路径将所述模数转换器的输出反馈回到至少第一数模转换器，其中所述反馈回到包括将所述模数转换器的输出缩放1/m；和
将至少所述第一数模转换器的输出施加到所述滤波器电路。
13.权利要求12所述的方法，包括使用调制时钟频率(fm)操作所述模数转换器电路和所述数模转换器电路，其中对输入信号进行滤波包括将所述输入信号施加于包括第一积分器级和第二积分器级的连续时间滤波器电路，其中所述第一积分器级包括第一电阻器和第一电容器，并且所述第二积分器级包括第二电阻器和第二电容器，其中所述第一电阻器的电阻值和所述第一电容器的电容值被确定为调制时钟频率(fm)的函数，并且所述第二电阻器的电阻值和所述第二电容器的电容值被确定为调制时钟频率除以m(fm/m)的函数。
14.权利要求12所述的方法，其中对输入信号进行滤波包括使用连续时间滤波器电路对所述输入信号进行滤波，该连续时间滤波器电路包括具有第一电容器的第一积分器级和具有第二电容器的第二积分器级，其中所述第二电容器的电容值是所述第一电容器的电容值的m倍。
15.权利要求12所述的方法，包括使用调制时钟频率(fm)操作所述模数转换器电路和数模转换器电路，其中所述调制时钟频率比在所述反馈电路路径排除1/m的信号增益元素时的调制时钟频率慢m倍。
16.权利要求12所述的方法，其中将所述模数转换器的输出缩放1/m包括将电流I缩放到I/m，其中电流I是在所述反馈电路路径排除1/m信号增益元素时的电流，并且其中该方法包括使用数字代码表以缩放所述反馈电路路径中的I/m电流，从而来转换所述模数转换器电路的输出。
17.权利要求12所述的方法，其中反馈回模数转换器的输出包括将所述模数转换器的输出反馈回到第一数模转换器和第二数模转换器，并且其中将至少所述第一数模转换器的输出施加到滤波器电路包括：将所述第一数模转换器的输出施加到所述滤波器电路的第一积分器级并且将所述第二数模转换器的输出与所述滤波器电路的输出相加。
18.包括Δ-Σ调制器的设备，所述Δ-Σ调制器包括：
滤波器电路，包括第一积分器级和第二积分器级，其中所述第一积分器级包括运算放大器；
模数转换器电路，包括连接到所述滤波器电路的输出的模数转换器输入和模数转换器输出，其中所述滤波器电路和所述模数转换器电路被包括在正向电路路径中，该正向电路路径包括在所述滤波器电路中的m的信号增益元素和在到所述滤波器电路的输入处的1/m的信号增益元素，其中m是正整数，其中所述m的信号增益元素被应用到整个正向电路路径；和
第一数模转换器电路和第二数模转换器电路，其中所述第一数模转换器电路的输出施加到所述运算放大器的反相输入，并且所述第二数模转换器电路的输出施加到设置在所述滤波器电路的输出和所述模数转换器输入处的求和节点，其中使用反馈电路路径将所述模数转换器输出施加到所述第一数模转换器和第二数模转换器的输入，并且所述反馈电路路径的传递函数包括1/m的信号增益元素，以及其中所述反馈电路路径在第二数模转换器电路的输入处将所述模数转换器电路的输出延迟调制时钟信号的半个时钟周期，并在所述第一数模转换器电路的输入处延迟所述模数转换器电路的输出调制时钟信号的一个时钟周期。
19.权利要求18所述的设备，其中所述模数转换器电路和至少所述第一数模转换器电路以调制时钟频率(fm)操作，其中所述第一积分器级包括第一电阻器和第一电容器，并且所述第二积分器级包括第二电阻器和第二电容器，其中所述第一电阻器的电阻值和所述第一电容器的电容值被确定为调制时钟频率(fm)的函数，并且所述第二电阻器的电阻值和所述第二电容器的电容值被确定为调制时钟频率除以m(fm/m)的函数。
20.权利要求18所述的设备，其中所述信号增益元素1/m在所述反馈电路路径中将电流I缩放到I/m，其中电流I是在所述反馈电路路径排除1/m信号增益元素时的电流，并且其中至少所述第一数模转换器电路包括数字代码表以缩放所述反馈电路路径中的I/m电流。
CN201810323172.0A 2017-04-12 2018-04-12 功率缩放连续时间δ-σ调制器 Active CN108696281B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/485,919 US10103744B1 (en) 2017-04-12 2017-04-12 Power scaling a continuous-time delta sigma modulator
US15/485,919 2017-04-12

Publications (2)

Publication Number Publication Date
CN108696281A CN108696281A (zh) 2018-10-23
CN108696281B true CN108696281B (zh) 2022-05-10

Family

ID=63679243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810323172.0A Active CN108696281B (zh) 2017-04-12 2018-04-12 功率缩放连续时间δ-σ调制器

Country Status (4)

Country Link
US (1) US10103744B1 (zh)
JP (1) JP6680824B2 (zh)
CN (1) CN108696281B (zh)
DE (1) DE102018107692B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3429083B1 (en) * 2017-07-13 2020-09-02 ams International AG Method and circuit for current integration
DE102019105823B4 (de) * 2019-03-07 2020-11-19 Tdk Electronics Ag Analog-Digital-Wandler und diesen enthaltende Sensoranordnung
CN111835353A (zh) * 2019-04-19 2020-10-27 深圳市柯雷科技开发有限公司 一种单端/差分信号到各种差分信号的通用转换电路
DE102020109234A1 (de) * 2020-04-02 2021-10-07 Endress+Hauser Conducta Gmbh+Co. Kg Feldbus-Sende-Schnittstelle, Feldbus-Empfangs-Schnittstelle und System mit beiden Schnittstellen sowie Kodierverfahren für eine Feldbus-Sende-Schnittstelle
CN111736650B (zh) * 2020-07-07 2022-03-22 中国电子科技集团公司第二十四研究所 一种积分器电路
CN112327725A (zh) * 2020-11-30 2021-02-05 北京航天长征飞行器研究所 一种用于电源输出自适应动态调整系统
CN114679182A (zh) * 2022-04-20 2022-06-28 中国科学院半导体研究所 Σ-δ型模数转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838270A (en) * 1995-01-12 1998-11-17 Texas Instruments Incorporated Second order and cascaded 2-1 oversampled modulators with improved dynamic range
CN101044684A (zh) * 2004-09-17 2007-09-26 模拟装置公司 使用斩波稳定的多位连续时间前端∑－△adc
CN105009458A (zh) * 2013-02-21 2015-10-28 瑞典爱立信有限公司 配置为将模拟输入信号转换为数字输出信号的频率选择性电路
CN105281766A (zh) * 2014-07-17 2016-01-27 亚德诺半导体集团 模数转换器和校准其的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757299A (en) * 1994-09-30 1998-05-26 Yamaha Corporation Analog-Digital converter using delta sigma modulation digital filtering, and gain-scaling
US5646621A (en) * 1994-11-02 1997-07-08 Advanced Micro Devices, Inc. Delta-sigma ADC with multi-stage decimation filter and gain compensation filter
CN1582534B (zh) * 2001-02-08 2010-05-12 模拟设备股份有限公司 可变全刻度的多比特σ-δ模数变换器
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US6803834B1 (en) * 2003-05-22 2004-10-12 Faraday Technology Corp. Sigma-delta modulated discrete time oscillator
US7227481B2 (en) * 2004-09-10 2007-06-05 Analog Devices, Inc. Feedback DAC chopper stabilization in a CT single-ended multi-bit sigma delta ADC
US7268715B2 (en) * 2004-10-29 2007-09-11 Freescale Semiconductor, Inc. Gain control in a signal path with sigma-delta analog-to-digital conversion
US8223053B2 (en) * 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
EP2498400A1 (en) * 2011-03-11 2012-09-12 Dialog Semiconductor GmbH A delta-sigma modulator approach to increased amplifier gain resolution
US9014306B2 (en) * 2011-04-14 2015-04-21 Broadcom Corporation IQ gain imbalance correction for receivers employing sigma-delta analog to digital conversion
GB2513406B (en) * 2013-04-26 2016-01-20 Cirrus Logic Int Semiconductor Ltd Signal processing for MEMS capacitive transducers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838270A (en) * 1995-01-12 1998-11-17 Texas Instruments Incorporated Second order and cascaded 2-1 oversampled modulators with improved dynamic range
CN101044684A (zh) * 2004-09-17 2007-09-26 模拟装置公司 使用斩波稳定的多位连续时间前端∑－△adc
CN105009458A (zh) * 2013-02-21 2015-10-28 瑞典爱立信有限公司 配置为将模拟输入信号转换为数字输出信号的频率选择性电路
CN105281766A (zh) * 2014-07-17 2016-01-27 亚德诺半导体集团 模数转换器和校准其的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
带通Σ-Δ调制器的研究和设计;程剑平;《中国优秀博士学位论文全文数据库》;20070430;说明书第38页第4段，图3.6 *
程剑平.带通Σ-Δ调制器的研究和设计.《中国优秀博士学位论文全文数据库》.2007, *

Also Published As

Publication number Publication date
CN108696281A (zh) 2018-10-23
US20180302101A1 (en) 2018-10-18
DE102018107692A1 (de) 2018-10-18
JP2018182739A (ja) 2018-11-15
DE102018107692B4 (de) 2021-02-04
US10103744B1 (en) 2018-10-16
JP6680824B2 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
CN108696281B (zh) 功率缩放连续时间δ-σ调制器
US10158369B2 (en) A/D converter
Gerfers et al. Continuous-time sigma-delta A/D conversion: fundamentals, performance limits and robust implementations
US6567025B2 (en) Multi-bit sigma-delta analog to digital converter with a variable full scale
EP2179508B1 (en) Jitter insensitive sigma- delta modulator
US9118342B2 (en) Low power excess loop delay compensation technique for delta-sigma modulators
US10153778B2 (en) High-linearity sigma-delta converter
JP2010171484A (ja) 半導体集積回路装置
Caldwell et al. Incremental data converters at low oversampling ratios
Vogelmann et al. Improved SQNR and MSA in Incremental $\Delta\Sigma $ Modulators by Using a Recuperation Phase
CN107769790B (zh) Δ-σ调制器
US20180069567A1 (en) High-linearity sigma-delta converter
Yoon et al. A purely-VCO-based single-loop high-order continuous-time ΣΔ ADC
US11152951B2 (en) Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
Wang et al. Near-optimal decoding of incremental delta-sigma ADC output
US11265010B2 (en) Incremental analog-to-digital converter
Colodro et al. Continuous-time sigma–delta modulator with an embedded pulsewidth modulation
EP3245740B1 (en) Efficient dithering technique for sigma-delta analog-to-digital converters
CN110622424B (zh) sigma-delta调制器中使用的多电平电容式数模转换器
JP6164208B2 (ja) 送信機および送信方法
US11121718B1 (en) Multi-stage sigma-delta analog-to-digital converter with dither
Colodro et al. Pulse-width modulation in sigma-delta modulators
US11967972B2 (en) Spread spectrum chopping for sigma delta modulators
CN113114251B (zh) 模数转换器、积分三角调制器及其控制电路
US20230065453A1 (en) Multi quantizer loops for delta-sigma converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Bermuda (UK), Hamilton

Applicant after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Applicant before: ANALOG DEVICES GLOBAL

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20220107

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant