CN116865764A - 增量型Sigma-Delta转换器结构、系统结构及扩展计数方法 - Google Patents

增量型Sigma-Delta转换器结构、系统结构及扩展计数方法 Download PDF

Info

Publication number
CN116865764A
CN116865764A CN202310877555.3A CN202310877555A CN116865764A CN 116865764 A CN116865764 A CN 116865764A CN 202310877555 A CN202310877555 A CN 202310877555A CN 116865764 A CN116865764 A CN 116865764A
Authority
CN
China
Prior art keywords
delta
integrator
sigma
stage integrator
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310877555.3A
Other languages
English (en)
Inventor
徐金阁
陈光毅
刘大河
施薛优
李克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Anku Zhixin Technology Co ltd
Original Assignee
Beijing Anku Zhixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Anku Zhixin Technology Co ltd filed Critical Beijing Anku Zhixin Technology Co ltd
Priority to CN202310877555.3A priority Critical patent/CN116865764A/zh
Publication of CN116865764A publication Critical patent/CN116865764A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明实施例提供一种增量型Sigma‑Delta转换器结构、系统结构及扩展计数方法，属于集成电路技术领域。该转换器结构包括二阶积分器级联反馈结构，所述二阶积分器级联反馈结构包括与输入端依次连接的第一级积分器、第二级积分器和量化器。本发明实施例提供的IncrementalSigma‑Delta ADC结构包括二阶积分器级联反馈结，通过并行采样的架构，无需传统高精度SAR‑ADC中对电容阵列校准，相比于单斜率ADC也具有更好的线性度和精度。而且，该转换器只需要配置简单的数字滤波器实现数模转换，能够节省大量的版图面积，非常适合多通道场景的应用。

Description

增量型Sigma-Delta转换器结构、系统结构及扩展计数方法
技术领域
本发明涉及集成电路技术领域，具体地涉及一种增量型Sigma-Delta转换器结构、系统结构及扩展计数方法。
背景技术
Sigma-Delta模数转换器(Sigma-Delta Analog to Digital Converter，Sigma-DeltaADC)是目前使用最为普遍的高精度ADC结构，通过采用过采样、噪声整形以及数字滤波技术，降低对模拟电路的设计要求，实现了其他类型的ADC无法达到的精度。
但是，目前的Sigma-Delta ADC架构还存在一些问题。例如，对于信号建立精度、带宽、噪声等问题，导致功耗较高；滤波器比较复杂，需要占用较大的面积。
发明内容
本发明实施例的目的是提供一种增量型Sigma-Delta转换器结构，该增量型Sigma-Delta转换器结构能够解决功耗较高等问题。
为了实现上述目的，本发明实施例提供一种增量型Sigma-Delta转换器结构，所述增量型Sigma-Delta转换器结构包括二阶积分器级联反馈结构，所述二阶积分器级联反馈结构包括与输入端依次连接的第一级积分器、第二级积分器和量化器，所述第一级积分器包括与所述输入端依次连接的第一采样电容、第一相关双采样电容、第一运算放大器以及与所述第一运算放大器并联的第一积分电容，所述第二级积分器包括与所述第一级积分器依次连接的第二采样电容、第二相关双采样电容、第二运算放大器以及与所述第一运算放大器并联的第二积分电容，所述量化器的输出端通过数模转换器连接所述第一运算放大器和所述第二运算放大器。
可选的，所述第一级积分器和所述第二级积分器各自还包括复位开关，以通过两次复位动作之间的时钟周期数来确定过采样率。
可选的，以所述输入端的电压为Vin，通过所述第一级积分器的输出端的电压为VO1、通过所述第二级积分器的输出端的电压为VO2、通过所述量化器的输出值为d，则，通过下式表示所述二阶积分器级联反馈结构的时域关系：
其中，l、m表示时钟周期，λ1表示一阶项系数，λ2表示二阶项系数，λe表示误差余量系数。
可选的，所述第一级积分器还包括第一开关S1、所述第二级积分器还包括第二开关S2，通过所述第一开关S1和所述第二开关S2产生一对非交叠时钟信号，以所述第一级积分器在所述第一开关S1对应的相位进行采样，在所述第二开关S2对应的相位进行积分，所述第二级积分器在所述第二开关S2对应的相位进行采样，在所述第一开关S1对应的相位进行积分。
可选的，所述第一开关S1和所述第二开关S2还配置有延迟开关，用于控制所述第二级积分器的输出延迟于所述第一级积分器的输出。
本发明实施例还提供一种基于上述的增量型Sigma-Delta转换器结构实现的扩展计数方法，所述扩展计数方法包括：所述增量型Sigma-Delta转换器结构在预设周期的调制和滤波之后，断开所述第一级积分器和所述第二级积分器之间的通路；将所述第一级积分器设置为空闲状态；以及通过时序控制，复用所述第二级积分器，以实现所述增量型Sigma-Delta转换器结构的扩展计数功能。
可选的，所述通过时序控制，复用所述第二级积分器，包括：通过所述量化器判断所述第二级积分器保存数值与零点的误差余量；以及当所述误差余量不符合预设要求时，通过预设的二阶项参数对所述量化器的输出值进行调整之后，反馈到所述第二级积分器，直到所述误差余量符合预设要求。
本发明实施例还提供一种多通道Sigma-Delta转换器的系统结构，所述多通道Sigma-Delta转换器的系统结构包括多个上述的增量型Sigma-Delta转换器结构，每个增量型Sigma-Delta转换器结构通过其配置的模拟前端单元与输入端连接。
可选的，所述多通道Sigma-Delta转换器的系统结构还包括抽取滤波器，与所述每个增量型Sigma-Delta转换器结构的输出端连接。
本发明实施例还提供一种电子元器件，所述电子元器件包括上述的多通道Sigma-Delta转换器的系统结构。
通过上述技术方案，本发明实施例提供的Incremental Sigma-DeltaADC结构包括二阶积分器级联反馈结，通过并行采样的架构，无需传统高精度SAR-ADC中对电容阵列校准，相比于单斜率ADC也具有更好的线性度和精度。而且，该Incremental Sigma-DeltaADC结构只需要配置简单的数字滤波器实现数模转换，能够节省大量的版图面积，非常适合多通道场景的应用。本发明实施例的电路结构采用开关电容结构实现，运用CDS技术来消除运放的低频噪声和失调。因此，该Incremental Sigma-DeltaADC结构具有分辨率可配置、通道数可扩展、高精度、低功耗、适用范围广等优点。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是本发明实施例提供的增量型Sigma-Delta转换器结构的结构示意图；
图2是图1示例的离散域模型的结构示意图；
图3是本发明实施例提供扩展计数方法的流程示意图；
图4是示例单斜率积分扩展计数的示意图；
图5a和图5b是示例余量量化过程示意图；以及
图6是本发明实施例提供的多通道Sigma-Delta转换器的系统结构示意图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1是本发明实施例提供的增量型Sigma-Delta转换器结构的结构示意图，请参考图1，所述增量型Sigma-Delta转换器结构包括二阶积分器级联反馈结构，所述二阶积分器级联反馈结构包括与输入端依次连接的第一级积分器、第二级积分器和量化器。
其中，所述第一级积分器包括与所述输入端依次连接的第一采样电容、第一相关双采样电容、第一运算放大器以及与所述第一运算放大器并联的第一积分电容，所述第二级积分器包括与所述第一级积分器依次连接的第二采样电容、第二相关双采样电容、第二运算放大器以及与所述第一运算放大器并联的第二积分电容，所述量化器的输出端通过数模转换器连接所述第一运算放大器和所述第二运算放大器。
请参考图1，以示例说明，本发明实施例提供的增量型Sigma-Delta转换器(Incremental Sigma-Delta ADC)结构包括二阶积分器级联反馈结构，其中，第一级积分器(例如，第一级积分器INT1)包括与所述输入端依次连接的第一采样电容(例如，CS1P和CS1N)、第一相关双采样电容(例如，CDS1P和CDS1N)、第一运算放大器以及与所述第一运算放大器并联的第一积分电容(例如，CI1P和CI1N)，所述第二级积分器包括与所述第一级积分器(的到第一运算放大器)依次连接的第二采样电容(例如，CS2P和CS2N)、第二相关双采样电容(例如，CDS2P和CDS2N)、第二运算放大器以及与所述第一运算放大器并联的第二积分电容(例如，CI2P和CI2N)，所述量化器的输出端通过数模转换器(图中未示出)连接所述第一运算放大器和所述第二运算放大器。
本发明实施例优选的所述第一级积分器和所述第二级积分器各自还包括复位开关，以通过两次复位动作之间的时钟周期数来确定过采样率。
本发明实施例通过周期性地复位Sigma-Delta ADC的所有存储元件，可以将其转换为奈奎斯特速率转换器，这就得到了增量型模拟数字转换器，两次复位操作之间的时钟周期数决定了过采样率(OSR)。
承接上述示例，所述第一级积分器还包括复位开关，例如与第一积分电容(例如，CI1P和CI1N)并联的两个开关RRST；所述第二级积分器还包括复位开关，例如与第二积分电容(例如，CI2P和CI2N)并联的两个开关RRST；所述增量型Sigma-Delta转换器结构还包括与量化器连接的抽取滤波器，抽取滤波器(例如，数字滤波器)也包括复位开关(图中未示出)，通过控制上述复位开关两次复位动作之间的时钟周期数来确定过采样率OSR。
请参考图1和图2，对于理想的Sigma-Delta转换器，若在输入端给定恒定信号，即，输入端的电压为Vin恒定，则，复位后，对于任意周期，量化器(例如，比较器)的输出d都可以唯一确定。各积分器的输出电压VO1，VO2与Vin，d之间存在确定的数学关系。本发明实施例通过时域的上述确定关系，实现对转换器码流的“抽取滤波”处理，得到Vin的量化结果Dout。
请参考图1和图2，以示例说明，预设值模拟域信号Vin，VO1，VO2的取值范围为[-1，1]，即，电源电压和接地端(图中未示出)VDD＝1，VSS＝-1，反馈的参考电压(图中未示出)VREF＝1。量化器的输出d对应量化的模拟值。需要说明，上述电压通过±1表示，表征做了归一化处理，不代表实际电位。
对于复位过程的初始状态，各积分器的输出电压VO1，VO2可以通过下式表示：
VO1[0]＝0,VO2[0]＝0 (1)
经过k周期后，各积分器的输出电压VO1，VO2更新如下：
VO1[k]＝VO1[k-1]+b1Vin[k-1]-a1d[k-1] (2)
VO2[k]＝VO2[k-1]+c1Vin[k-1]-a2d[k-1] (3)
其中，如图2所示，a1、a2、b1、c1为系统参数。
对式(2)和式(3)进行累加求和，并代入式(1)，可以得到下式：
其中，l≥1，可以理解为两次复位动作之间的时钟周期数。
将式(4)代入式(5)，可以得到下式：
其中，m可以等于l，即，可以理解为两次复位动作之间的时钟周期数。
对上式进行合并得到：
优选的，以所述输入端的电压为Vin，通过所述第一级积分器的输出端的电压为VO1、通过所述第二级积分器的输出端的电压为VO2、通过所述量化器的输出值为d，则，通过下式表示所述二阶积分器级联反馈结构的时域关系：
其中，l、m表示时钟周期，λ1表示一阶项系数，λ2表示二阶项系数，λe表示误差余量系数。
承接上述示例，如上文所述，当Vin为理想直流信号，即，输入端的电压为Vin恒定，则，将Vin[m]＝Vin代入式(7)，可以得到式(8)。
其中，
式(8)示出了本发明实施例增量型Sigma-Delta转换器结构的时域关系。在该Sigma-Delta转换器两次复位动作之间的最后一个周期m＝N，通过式(8)能求解原始输入信号，其中，式(8)的前两项可以理解为数字滤波器的实现方案，第三项可以理解为量化误差。此外，第三项为第二级积分器的输出，还可以直接由量化器再次量化，进一步提高增量型Sigma-Delta转换器的精度，也能避免使用复杂的抽取滤波器。
本发明实施例优选的所述第一级积分器还包括第一开关S1、所述第二级积分器还包括第二开关S2。通过所述第一开关S1和所述第二开关S2产生一对非交叠时钟信号，以所述第一级积分器在所述第一开关S1对应的相位进行采样，在所述第二开关S2对应的相位进行积分，所述第二级积分器在所述第二开关S2对应的相位进行采样，在所述第一开关S1对应的相位进行积分。
进一步优选的，所述第一开关S1和所述第二开关S2还配置有延迟开关，用于控制所述第二级积分器的输出延迟于所述第一级积分器的输出。
请参考图1，第一级积分器和第二级积分器具有采样和积分两个工作状态。第一开关S1和所述第二开关S2可以产生一对非交叠时钟信号，S1d、S2d可以分别使S1、S2的时钟信号延迟。第一级积分器在S1相位进行采样，在S2相位进行积分；第二级积分器在S2相位进行采样，在S1相位进行积分。因此，第二级积分器比第一级积分器的输出延迟了半个时钟周期，即，相关双采样(Correlated double sampling，CDS)技术。CDS在第二个积分器的输出端起作用，第二级积分器通过S2采样，可以避免S1相位中，采样到带有失调电压和低频噪声的信号，从而消除失调电压和低频噪声的影响。第二级积分器的输出VOUTP和VOUTN被后级的量化器(例如，比较器)量化输出VCMP，与计数器经过组合逻辑后，产生反馈信号FBP、FBN，再反馈给两级积分器。
据此，本发明实施例提供本发明实施例提供的Incremental Sigma-Delta ADC结构包括二阶积分器级联反馈结，通过并行采样的架构，无需传统高精度SAR-ADC中对电容阵列校准，相比于单斜率ADC也具有更好的线性度和精度。而且，该Incremental Sigma-DeltaADC结构只需要配置简单的数字滤波器实现数模转换，能够节省大量的版图面积，非常适合多通道场景的应用。本发明实施例的电路结构采用开关电容结构实现，运用CDS技术来消除运放的低频噪声和失调。因此，本发明实施例提供的增量型Sigma-Delta转换器结构具有分辨率可配置、通道数可扩展、高精度、低功耗、适用范围广等优点。
基于上述的增量型Sigma-Delta转换器结构的特点，本发明实施例提供了一种不需要引入额外硬件的扩展计数方法，可以有效提高ADC精度。
图3是本发明实施例提供扩展计数方法的流程示意图，请参考图3，所述扩展计数方法可以包括以下步骤：
步骤S110：所述增量型Sigma-Delta转换器结构在预设周期的调制和滤波之后，断开所述第一级积分器和所述第二级积分器之间的通路。
步骤S120：将所述第一级积分器设置为空闲状态。
步骤S130：通过时序控制，复用所述第二级积分器，以实现所述增量型Sigma-Delta转换器结构的扩展计数功能。
以示例说明，在经历N个周期的调制和滤波之后，第二级积分器保存了积累的误差余量。此时，只需要断开第一级积分器INT1和第二级积分器INT2之间的通路，通过时序控制复用第二级积分器INT2，即可实现一个单斜率反相积分器的结构，类似于扩展计数模数转换器(Extended Counting-ADC，以下简称为EC-ADC)中的SD ADC+SS ADC结构。本发明实施例直接复用SDADC中第二级积分器INT2来代替SS ADC的扩展计数方法，相比于传统EC-ADC不仅降低了电路设计的复杂度，还能节省面积和功耗。
优选的，步骤S130可以包括：通过所述量化器判断所述第二级积分器保存数值与零点的误差余量；以及当所述误差余量不符合预设要求时，通过预设的二阶项参数对所述量化器的输出值进行调整之后，反馈到所述第二级积分器，直到所述误差余量符合预设要求。
请参考图4，第一级积分器INT1和第二级积分器INT2无关，可以将第一级积分器INT1设置为空闲状态。在第一个时钟周期内，先由量化器(例如，比较器)判断第二级积分器INT2上保存数值的正负(即，与零点的误差余量)，然后，通过反馈，将第二级积分器INT2上的值增加或减去a2使其更接近零点。重复上述操作，多个时钟周期后，第二级积分器INT2上的误差余量将以单斜率的方式逼近零点，最终在零点附近上下跳变。图5a和图5b示出了两次余量量化过程中第二级积分器INT2输出的变化。请参考图5a，初始误差余量为5至6倍a2，比较器翻转前共有5个周期保持+1不变；请参考图5b，初始误差余量为-6至-5倍a2，比较器翻转前共有5个周期保持-1不变。将扩展计数过程得到的余量量化结果加到原滤波输出中，即可得到最终的量化值。
其中，实际电路的误差余量一定存在且不为零，通过上述反馈调节可以使误差余量接近零，最终误差余量会减小到单斜率ADC(第二级积分器)的分辨率为止，即，不小于单斜率ADC的1LSB电压余量。
本发明实施例将第二级积分器复用于扩展计数模块，减小了这部分带来的功耗问题。采用余量量化的方式，有效解决了传统高精度Sigma-Delta ADC中由于量化误差累积导致的精度受限问题。
图6是本发明实施例提供的多通道Sigma-Delta转换器的系统结构示意图，请参看图6，所述多通道Sigma-Delta转换器的系统结构包括多个图1所示的增量型Sigma-Delta转换器结构，每个增量型Sigma-Delta转换器结构通过其配置的模拟前端单元与输入端连接。
本发明实施例优选的所述多通道Sigma-Delta转换器的系统结构还包括抽取滤波器，与所述每个增量型Sigma-Delta转换器结构的输出端连接。
如上文所述，图1所示的增量型Sigma-Delta转换器结构只需要配置简单的数字滤波器实现数模转换，能够节省大量的版图面积，非常适合多通道场景的应用。
以图6所示的8通道并行采样的Sigma-Delta转换器为例，虚线框内为图1所示的增量型Sigma-Delta转换器(通过ISD ADC表示)结构，每个增量型Sigma-DeltaADC搭配一个模拟前端(Analog Front End，AFE)，可以配合不同的模拟前端实现高精度模数转换功能，应用范围覆盖了16bit至24bit分辨率，以及0.5kHz至50kHz的速率要求，适用场景广泛。
表18通道分辨率可配置Incremental Sigma-DeltaADC的性能参数
如表1所示，当主时钟频率FCLK一定时，功耗不变，速率随过采样率OSR增大而减小，ADC分辨率随过采样率OSR增大而增加；当主时钟频率FCLK增大时，若过采样率OSR不变，ADC分辨率也不变，功耗和速率随之增加。如前文所述，本发明实施例的抽取滤波器为时域滤波，与数字时序设计方式相同，用组合逻辑和计数器即可实现，因此，仅需修改计数器，就能得到任意的过采样率OSR，以及与采样率OSR匹配的抽取滤波器输出值，从而实现ADC分辨率可配置的功能，且不用增加任何额外的硬件。
据此，本发明实施例以8通道并行采样架构为例，提出了一种分辨率可配置且通道数可扩展的新架构，仅需简单修改计数器即可灵活配置过采样率OSR，从而可选择Incremental Sigma-Delta ADC从16bit至24bit等多个档位的分辨率，还可以根据实际应用场景有选择地扩展通道数至16、24、32、64、128等。
本发明实施例还提供了一种电子元器件，所述电子元器件包括上述的多通道Sigma-Delta转换器的系统结构。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种增量型Sigma-Delta转换器结构，其特征在于，所述增量型Sigma-Delta转换器结构包括二阶积分器级联反馈结构，所述二阶积分器级联反馈结构包括与输入端依次连接的第一级积分器、第二级积分器和量化器，
所述第一级积分器包括与所述输入端依次连接的第一采样电容、第一相关双采样电容、第一运算放大器以及与所述第一运算放大器并联的第一积分电容，所述第二级积分器包括与所述第一级积分器依次连接的第二采样电容、第二相关双采样电容、第二运算放大器以及与所述第一运算放大器并联的第二积分电容，所述量化器的输出端通过数模转换器连接所述第一运算放大器和所述第二运算放大器。
2.根据权利要求1所述的增量型Sigma-Delta转换器结构，其特征在于，所述第一级积分器和所述第二级积分器各自还包括复位开关，以通过两次复位动作之间的时钟周期数来确定过采样率。
3.根据权利要求1所述的增量型Sigma-Delta转换器结构，其特征在于，以所述输入端的电压为Vin，通过所述第一级积分器的输出端的电压为VO1、通过所述第二级积分器的输出端的电压为VO2、通过所述量化器的输出值为d，则，通过下式表示所述二阶积分器级联反馈结构的时域关系：
其中，l、m表示时钟周期，λ1表示一阶项系数，λ2表示二阶项系数，λe表示误差余量系数。
4.根据权利要求1所述的增量型Sigma-Delta转换器结构，其特征在于，所述第一级积分器还包括第一开关S1、所述第二级积分器还包括第二开关S2，
通过所述第一开关S1和所述第二开关S2产生一对非交叠时钟信号，以所述第一级积分器在所述第一开关S1对应的相位进行采样，在所述第二开关S2对应的相位进行积分，所述第二级积分器在所述第二开关S2对应的相位进行采样，在所述第一开关S1对应的相位进行积分。
5.根据权利要求4所述的增量型Sigma-Delta转换器结构，其特征在于，所述第一开关S1和所述第二开关S2还配置有延迟开关，用于控制所述第二级积分器的输出延迟于所述第一级积分器的输出。
6.一种基于权利要求1-5中任意一项所述的增量型Sigma-Delta转换器结构实现的扩展计数方法，其特征在于，所述扩展计数方法包括：
所述增量型Sigma-Delta转换器结构在预设周期的调制和滤波之后，断开所述第一级积分器和所述第二级积分器之间的通路；
将所述第一级积分器设置为空闲状态；以及
通过时序控制，复用所述第二级积分器，以实现所述增量型Sigma-Delta转换器结构的扩展计数功能。
7.根据权利要求6所述的扩展计数方法，其特征在于，所述通过时序控制，复用所述第二级积分器，包括：
通过所述量化器判断所述第二级积分器保存数值与零点的误差余量；以及
当所述误差余量不符合预设要求时，通过预设的二阶项参数对所述量化器的输出值进行调整之后，反馈到所述第二级积分器，直到所述误差余量符合预设要求。
8.一种多通道Sigma-Delta转换器的系统结构，其特征在于，所述多通道Sigma-Delta转换器的系统结构包括多个权利要求1-5中任意一项所述的增量型Sigma-Delta转换器结构，每个增量型Sigma-Delta转换器结构通过其配置的模拟前端单元与输入端连接。
9.根据权利要求8所述的多通道Sigma-Delta转换器的系统结构，其特征在于，所述多通道Sigma-Delta转换器的系统结构还包括抽取滤波器，与所述每个增量型Sigma-Delta转换器结构的输出端连接。
10.一种电子元器件，其特征在于，所述电子元器件包括权利要求8或9所述的多通道Sigma-Delta转换器的系统结构。
CN202310877555.3A 2023-07-17 2023-07-17 增量型Sigma-Delta转换器结构、系统结构及扩展计数方法 Pending CN116865764A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310877555.3A CN116865764A (zh) 2023-07-17 2023-07-17 增量型Sigma-Delta转换器结构、系统结构及扩展计数方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310877555.3A CN116865764A (zh) 2023-07-17 2023-07-17 增量型Sigma-Delta转换器结构、系统结构及扩展计数方法

Publications (1)

Publication Number Publication Date
CN116865764A true CN116865764A (zh) 2023-10-10

Family

ID=88230199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310877555.3A Pending CN116865764A (zh) 2023-07-17 2023-07-17 增量型Sigma-Delta转换器结构、系统结构及扩展计数方法

Country Status (1)

Country Link
CN (1) CN116865764A (zh)

Similar Documents

Publication Publication Date Title
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US7679422B1 (en) Configurable switched capacitor block
US9577662B2 (en) Method and apparatus for excess loop delay compensation in continuous-time sigma-delta analog-to-digital converters
TWI489789B (zh) 類比至數位轉換器
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
AU758094B2 (en) Method and apparatus for eliminating clock jitter in continuous-time delta-sigma analog-to-digital converters
US6147631A (en) Input sampling structure for delta-sigma modulator
US9647679B1 (en) Methods and apparatus for a delta sigma ADC with parallel-connected integrators
US8169259B2 (en) Active filter, delta-sigma modulator, and system
US20200295777A1 (en) Methods and apparatus for an analog-to-digital converter
US20210126648A1 (en) Sigma delta modulator, integrated circuit and method therefor
JP4662826B2 (ja) スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
JP2013042488A (ja) 構成変更可能な連続時間シグマデルタアナログ−デジタル変換器
US9793908B2 (en) Protection circuits for tunable resistor at continuous-time ADC input
US10116324B2 (en) High-linearity sigma-delta converter
Caldwell et al. Advances in high-speed continuous-time delta-sigma modulators
CN116865764A (zh) 增量型Sigma-Delta转换器结构、系统结构及扩展计数方法
CN115801003A (zh) 一种多步模数转换器及其实现方法
Kim et al. A 4th-order CT I-DSM with digital noise coupling and input pre-conversion method for initialization
Kiss Adaptive digital compensation of analog circuit imperfections for cascaded delta-sigma analog-to-digital converters
Christopher et al. A 1-1 MASH using two Noise-Shaping Switched-Capacitor Dual-Slope converters
Huang et al. A two-step multi-stage noise-shaping incremental analog-to-digital converter
WO2019057990A1 (en) DELTA-SIGMA CONTINUOUS TIME MODULATOR FOR INVERSION-AMPLIFICATION CHAINS
Tran et al. A 12-Bit 33-mW and 96-MHz Discrete-Time Sigma Delta ADC in 130 nm CMOS Technology
CN111865307B (zh) 噪声整形模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination