KR101840730B1 - 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장 - Google Patents

이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장 Download PDF

Info

Publication number
KR101840730B1
KR101840730B1 KR1020160126663A KR20160126663A KR101840730B1 KR 101840730 B1 KR101840730 B1 KR 101840730B1 KR 1020160126663 A KR1020160126663 A KR 1020160126663A KR 20160126663 A KR20160126663 A KR 20160126663A KR 101840730 B1 KR101840730 B1 KR 101840730B1
Authority
KR
South Korea
Prior art keywords
signal
delta
sigma converter
transfer function
bandwidth
Prior art date
Application number
KR1020160126663A
Other languages
English (en)
Other versions
KR20170040108A (ko
Inventor
코네사-페라레자 로라
수사나 페톤
디에트마 스트라우스니그
안드리아스 위에스바우더
Original Assignee
인피니언 테크놀로지스 오스트리아 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 오스트리아 아게 filed Critical 인피니언 테크놀로지스 오스트리아 아게
Publication of KR20170040108A publication Critical patent/KR20170040108A/ko
Application granted granted Critical
Publication of KR101840730B1 publication Critical patent/KR101840730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H03M3/396—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different frequency bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

디지털화 시스템은 센서 또는 다른 소자로부터 하나 이상의 아날로그 신호를 수신하고 아날로그 신호들을 하나 이상의 디지털 신호로 변환하도록 동작한다. 아날로그-디지털 변환기는 루프 필터, 양자화기 및 하나 이상의 피드백 디지털-아날로그 변환기를 포함한다. 이득 소자는 아날로그-디지털 변환기의 대역폭을 확장하기 위해 신호 처리 경로의 상이한 점들을 따라 계수들을 제공한다. 이득 소자는 정상 동작 모드에서 처리되는 다른 신호들보다 더 높은 주파수 대역에서 확장된 동작 모드에서 신호를 처리하기 위해 잡음 전달 함수를 보존하면서 아날로그-디지털 변환기의 신호 전달 함수를 수정할 수 있다.

Description

이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장{BANDWIDTH EXTENSION OF OVERSAMPLED ANALOG-TO-DIGITAL CONVERTERS BY MEANS OF GAIN BOOSTING}
본 개시내용은 아날로그-디지털 변환기들, 및 더욱 구체적으로, 이득 부스팅에 의해 아날로그-디지털 변환기들의 대역폭을 확장하는 것에 관한 것이다.
마이크로폰 시스템들의 공학은 낮은 전력 소비로 큰 동적 주파수 범위들을 수용하려고 노력한다. 미세 전자 기계 시스템(MEMS) 마이크로폰들은 칩(예를 들어, 마이크로폰 칩 또는 실리콘 마이크로폰) 상에 집적된 시스템들을 포함하고, 여기서 압력 감지 다이어프램이 음향 신호들을 감지하기 위해 실리콘 또는 다른 기판 내로 에칭된다. MEMS 마이크로폰은 아날로그-디지털 변환기(ADC) 회로와 같은 칩 또는 다른 집적된 소자들 상에 집적된 전치 증폭기를 가질 수 있어서, 칩이 다양한 최신의 디지털 제품들과 용이하게 통합될 수 있는 디지털 마이크로폰으로서 동작하게 한다. 보다 효율적으로 데이터를 처리하는 통합된 소자들 및 동작의 보다 큰 가변성을 갖는 그러한 오디오 시스템들 또는 다른 디지털화 시스템들에 대한 필요성이 계속 있다.
도 1은 다양한 양태들에 따른 디지털화 시스템을 도시한 블록도이다.
도 2a-2e는 다양한 양태들에 따라 함께 또는 동시에 처리되는 2개의 비중첩 신호 대역들의 그래프들을 도시한다.
도 3은 다양한 양태들에 따른 아날로그-디지털 변환기를 도시한 블록도이다.
도 4는 다양한 양태들에 따른 다른 아날로그-디지털 변환기를 도시한 블록도이다.
도 5a-5b는 설명된 다양한 양태들에 따른 신호 대역에 대한 대역폭의 확장이 없고 있는 신호 전달 함수 및 잡음 전달 함수를 도시한 그래프들이다.
도 6은 확장 전의 예시적인 2차 DSC에 대한 신호 전달 함수 및 잡음 전달 함수의 크기 및 위상 주파수 응답을 도시한다.
도 7은 다양한 양태들에 따른 확장 전의 예시적인 2차 DSC에 대한 신호 전달 함수의 폴-제로 선도를 도시한다.
도 8은 다양한 양태들에 따른 확장 전의 예시적인 2차 DSC에 대한 잡음 전달 함수의 폴-제로 선도를 도시한다.
도 9는 다양한 양태들에 따른 2차 DSC의 스펙트럼을 도시한다.
도 10은 다양한 양태들에 따른 이전의 처리 동작들로부터 거의 3번 확장된 후의 2차 DSC의 스펙트럼을 도시한다.
도 11은 다양한 양태들에 따른 이전의 처리 동작들로부터 거의 3번 확장된 후의 예시적인 2차 DSC에 대한 신호 전달 함수의 폴-제로 선도를 도시한다.
도 12는 다양한 양태들에 따른 이전의 처리 동작들로부터 거의 3번 확장된 후의 예시적인 2차 DSC의 신호 전달 함수 및 잡음 전달 함수의 크기 및 위상 주파수 응답들을 도시한다.
도 13은 다양한 양태들에 따른 이전의 처리 동작들로부터 거의 3번 확장된 후의 2차 DSC의 스펙트럼을 도시한다.
도 14는 다양한 양태들에 따른 다른 예시적인 이산 시간 델타-시그마 변환기를 도시한 블록도이다.
도 15는 다양한 양태들에 따른 다른 예시적인 이산 시간 델타-시그마 변환기를 도시한 블록도이다.
도 16은 다양한 양태들에 따른 다른 예시적인 연속 시간 델타-시그마 변환기를 도시한 블록도이다.
도 17은 다양한 양태들에 따른 다른 예시적인 연속 시간 델타-시그마 변환기를 도시한 블록도이다.
도 18은 다양한 양태들에 따른 예시적인 디지털화 시스템에 대해 도시된 흐름도이다.
본 개시내용이 이제 유사한 참조 번호들이 전체에 걸쳐 유사한 요소들을 참조하는 데 사용되고, 도시된 구조들 및 디바이스들이 반드시 축척에 맞게 그려지지 않은 첨부 도면을 참조하여 설명될 것이다. 여기에 사용된 바와 같이, 용어들 "소자", "시스템", "인터페이스" 등은 컴퓨터 관련 엔티티, 하드웨어, 소프트웨어(예를 들어, 실행 시), 및/또는 펌웨어를 참조하는 것으로 의도된다. 예를 들어, 소자는 회로, 프로세서, 프로세서 상에서 실행하는 프로세스, 제어기, 객체, 실행가능한 것, 프로그램, 저장 디바이스, 컴퓨터, 태블릿 PC 및/또는 처리 디바이스를 갖는 이동 전화일 수 있다. 예시에 의해, 서버 상에서 실행하는 애플리케이션 및 서버는 또한 소자일 수 있다. 하나 이상의 소자는 프로세스 내에 상주할 수 있고, 소자는 하나의 컴퓨터 상에 로컬라이즈되고/되거나 2개 이상의 컴퓨터들 간에 분산될 수 있다. 요소들의 세트 또는 다른 소자들의 세트가 여기에 설명될 수 있고, 여기서 용어 "세트"는 "하나 이상"으로서 해석될 수 있다.
또한, 이들 소자는 예를 들어, 모듈을 갖는 것과 같이 그에 다양한 데이터 구조들이 저장된 다양한 컴퓨터 판독가능 저장 매체로부터 실행할 수 있다. 소자들은 하나 이상의 데이터 패킷(예를 들어, 로컬 시스템, 분산 시스템에서, 및/또는 인터넷, 근거리 통신망, 광역 통신망, 또는 신호를 통해 다른 시스템들과의 유사한 통신망들과 같은, 통신망을 통해 다른 소자와 상호작용하는 하나의 소자로부터의 데이터)을 갖는 신호에 따라서와 같이 로컬 및/또는 리모트 프로세스들을 통해 통신할 수 있다.
다른 예로서, 소자는 전기 또는 전자 회로에 의해 동작되는 기계 부품들에 의해 제공된 특정한 기능성을 갖는 장치일 수 있고, 여기서 전기 또는 전자 회로는 하나 이상의 프로세서에 의해 실행된 소프트웨어 애플리케이션 또는 펌웨어 애플리케이션에 의해 동작될 수 있다. 하나 이상의 프로세서는 장치 내부 또는 외부에 있을 수 있고 적어도 소프트웨어 또는 펌웨어 애플리케이션의 적어도 일부를 실행할 수 있다. 또 다른 예로서, 소자는 기계 부품들 없이 전자 소자들을 통해 특정한 기능성을 제공하는 장치일 수 있고; 전자 소자들은 적어도 부분적으로 전자 소자들의 기능성을 부여하는 소프트웨어 및/또는 펌웨어를 실행하기 위해 그 안에 하나 이상의 프로세서를 포함할 수 있다.
단어 '예시적인'의 사용은 구체적인 방식으로 개념들을 제시하려는 것이다. 본원에서 사용된 바와 같이, 용어 "또는"은 배타적인 "또는"이라기 보다는 포괄적 "또는"을 의미하는 것으로 의도된다. 즉, 달리 특정되지 않거나, 문맥으로부터 분명하지 않다면, "X는 A 또는 B를 사용하는 것"은 자연 포함 순열들 중 어느 것을 의미하는 것으로 의도된다. 즉, X가 A를 사용하고; X가 B를 사용하고; 또는 X가 A와 B 둘 다를 사용하면, "X가 A 또는 B를 사용하는 것"은 상기 예들의 어느 하나의 조건 하에서 만족된다. 또한, 본원 및 첨부된 청구범위에서 사용된 단수 표현은 일반적으로 달리 특정되지 않거나 단일 형태로 되는 것으로 문맥으로부터 분명하지 않으면 "하나 이상"을 의미하는 것으로 해석되어야 한다. 게다가, 용어들 "포함하는", "포함한다", "갖는", 갖다", "갖고" 또는 이들의 변형들이 상세한 설명 또는 청구범위에서 사용되는 한에는, 이러한 용어들은 용어 "포함하는"과 유사한 방식으로 포괄되는 것으로 의도된다.
개관
큰 동적 범위들 및 낮은 전력으로 소자들을 기능시키는 디지털 시스템들(예를 들어, 오디오 시스템들)의 위에 설명된 결점들을 고려하여, 잡음 전달 함수가 영향받지 않으면서 신호 전달 함수의 이득을 증가시키는 멀티-모드 아날로그(예를 들어, 델타-시그마 변환기(DSC))와 같은 아날로그-디지털 변환기(ADC)가 제안된다. 예를 들어, 다양한 응용들을 위한 상이한 주파수 동작 대역들을 처리하기 위해 신호 대역폭을 부스트 또는 증가시키도록 구성된 ADC(예를 들어, 델타-시그마 ADC 등)로 동작하도록 구성될 수 있는 오디오 센서 시스템 또는 다른 디지털화 시스템과 같은 디지털 시스템이 설명된다. 주파수 대역은 동작 대역, 신호 대역, 또는 상이한 주파수 범위들을 따르는 동작의 업링크 또는 다운링크 모드들에서 보다 높은 데이터 속도들을 달성하기 위한 반송파 집성(CA) 또는 다른 동시 통신 구조를 갖는 것과 같이, 상이한 주파수 범위들에서 동시에 또는 함께 상이한 데이터 스트림들을 갖는 특정한 유형의 대역(예를 들어, CDMA, GSM, LTE, LTE-A, E-UTRA 등)이라고 하는 다른 유사한 용어로 참조될 수 있다.
ADC는 예를 들어, 마이크로폰 시스템 내에서 또는 MEMS 센서, 다른 유형 센서들과 같은, 오디오 센서들을 이용하는 다른 디지털 시스템들 또는 디바이스들에서, 또는 디지털 신호 처리 경로 내에 센서들 없이 동작할 수 있다. 한 예에서, 디지털 디바이스(예를 들어, 마이크로폰 또는 다른 디지털 디바이스와 같은 음향 감지 디바이스)는 ADC를 포함할 수 있다. ADC는 발생되는 전기 신호들(예를 들어, 아날로그 신호들)을 수신하는 델타-시그마 변환기일 수 있다. 예를 들어, 멤브레인 내에 변화들을 발생시키는 오디오 신호들에 기초하여, 센서 또는 다른 소자는 델타-시그마 변환기에서 수신된 전기 신호들로서 아날로그 신호들을 발생시킬 수 있다. 델타-시그마 변환기의 일부로서, 또는 그 외부에 있는 이득 소자는 다른 전기 신호의 주파수 대역과 상이한 주파수 대역에서 전기 신호들 중 하나를 처리하기 위한 대역폭의 확장을 발생하기 위해 신호 전달 함수(STF)를 수정할 수 있다. 이득 소자는 델타-시그마 변환기의 신호 처리 경로에 상이한 계수들을 제공하는 계수 소자들을 포함하는 피드포워드 경로들을 포함할 수 있다. 이들 계수는 초음파 주파수 대역 또는 다른 대역과 같은, 더 높은 대역에서 처리를 가능하게 하기 위해 신호 이득을 발생함으로써 반복하여 작동될 수 있거나 STF를 변경할 수 있다. 델타-시그마 변환기는 상이한 주파수 대역들을 함께, 동시에 또는 다양한 응용들을 위해 상이한 시간들에서 처리하기 위해 상이한 모드들(확장 모드 또는 정상 처리 모드)에서 동작할 수 있다. STF의 수정은 잡음 전달 함수(NTF)를 동시에 유지, 보존 혹은 그에 영향을 주지 않으면서, 신호 처리를 위한 목표로 삼은 대역폭 확장을 제공하는, ADC 또는 DSC의 대역폭 밖으로 신호 이득을 부스트 또는 증폭할 수 있다. 본 개시내용의 추가의 양태들 및 상세들이 도면을 참조하여 아래에 더 설명된다.
예시된 실시예들
도 1은 다양한 양태들에 따라 음향 또는 오디오 처리의 동적 범위를 제공하기 위해 데이터 및 공급 신호의 통신을 용이하게 하기 위해 동작하는 디지털 시스템(100)(예를 들어, 마이크로폰 시스템, 센서 시스템 또는 다른 디지털화 시스템)의 예를 도시한다. 시스템(100)은 예를 들어, 기록 디바이스(예를 들어, 마이크로폰, 디지털 레코더 등)를 포함할 수 있는, 오디오 디바이스, 프로세서 및 메모리를 갖는 컴퓨터 시스템, 이동 디바이스, 또는 주파수 범위들 내에서 사운드 기록, 사운드 처리 또는 통신들을 동작하도록 구성된 다른 디바이스의 하나 이상의 오디오 소자를 포함할 수 있다. 시스템(100)은 또한 부가적인 소자들뿐만 아니라 신호들(예를 들어, 음향 또는 오디오 신호들, 또는 상이한 특성 데이터를 갖는 다른 감지된 신호들)을 처리하기 위한 변조기 처리 소자들을 포함할 수 있다.
시스템(100)은 예를 들어, 센서 소자(104) 또는 다른 신호 발생 소자, 버퍼 소자(106), 및 증폭기(108)를 포함하는 아날로그 사전-처리 소자(102)를 예를 들어, 포함할 수 있다. 센서들 또는 센서 소자들이 여기에 논의되지만 임의의 신호 발생 디바이스 또는 신호 수신 소자가 센서에 부가하여 또는 대안으로 이용될 수 있다. 이 예의 센서 소자(104)는 예를 들어, 멤브레인 또는 다이어프램에 대해 작용하는 오디오 신호들로부터 발생되는 차이(예를 들어, 전압 또는 신호 차이)를 야기하는 다이어프램의 변화에 따라 아날로그 신호를 발생하도록 동작하는 음향 센서 또는 MEMS 소자를 포함할 수 있다. 센서(104)는 ADC(110), 디지털 필터(112), 주파수 부스팅 소자(114) 또는 시그마-델타 디지털-디지털 변환기(116)를 포함하는, 주문형 집적 회로(ASIC) 또는 추가의 처리 소자들에 전기 신호들을 제공하도록 동작할 수 있다.
버퍼(106)는 높은 SNR과 낮은 신호 손실을 유지하면서 아날로그 디바이스(100)의 다음 소자들과 센서 소자(104)를 인터페이스할 수 있다. 증폭기(108)는 아날로그 사전-처리에서 허용가능한 레벨들로 신호들을 증폭하고 ADC(110)에 사전-처리 출력 신호들을 제공한다.
ADC(110)는 STF를 수정하고 결과적으로 NTF 변화들을 보존하거나 그에 더 이상 영향을 주지 않으면서, 양자화 잡음 증가를 야기하는 n차(예를 들어, 2차, 3차 또는 다른 차수) 잡음 성형(noise shaping)을 구현하도록 구성될 수 있다. 여기에 사용된 바와 같이, "차수(order)"는 컷오프가 주파수 응답에서 얼마나 가파르게 있는지를 가리킨다. 예를 들어, 3차 잡음 성형(third order noise shaping)으로 충분히 허용가능한 오디오 성능을 얻기 위해, ADC(110)는 값들의 범위 내에 양자화 코드들을 갖는 멀티-비트 양자화기에 결합될 수 있다.
시스템(100)은 단일 패키지로, 인쇄 회로 기판, 주문형 집적 회로(ASIC) 상에 통합될 수 있거나, 회로 기판의 외부, 내부 또는 그 조합으로 있는 별개의 소자들을 가질 수 있다. ADC(110)는 신호 처리 경로 또는 데이터 경로(118)를 따라 디지털 출력 신호의 추가 신호 처리를 위해 그에 결합된 하나 이상의 상이한 다른 소자를 포함할 수 있다. 예를 들어, 데이터 경로 소자(118)는 고 임피던스 바이어싱 회로망 및 버퍼 소자(106), 데이터 또는 신호 처리 경로(118)에 MEMS 신호 또는 다른 센서 신호를 버퍼링하는 증폭기 또는 감쇠기를 포함할 수 있다.
데이터 경로(118)는 고주파수 성분들을 감쇠하기 위한 디지털 필터(112)를 포함할 수 있다. 예를 들어, 디지털 필터(112)는 저역 통과 필터, 또는 다른 유형의 필터(예를 들어, 고역 통과, 대역 통과, 다른 저역 통과 필터, 또는 이들 필터들의 조합)일 수 있다. 등화기 또는 부스트 소자(114) 및 시그마-델타 DDC(116)는 오디오 시스템 내에 있고 또는 특정한 응용에 기초하지 않는 신호 처리를 위해 데이터 경로(118)의 일부 또는 그에 접속될 수 있다. 부스트 소자(114)는 데이터 경로(118)의 어느 점을 따르는 신호들을 위한 초음파 증폭 동작을 제공할 수 있고, 이득 소자(122)는 다중의 상이한 주파수 대역들을 함께 또는 동시에 처리할 때 다른 주파수 대역 또는 신호에 영향을 주지 않으면서 하나의 주파수 대역 또는 신호에 영향을 줌으로써 동작할 수 있다. 그러므로, 시스템(100)의 성능은 부스트 소자(114)를 통해 디지털 등화기로서 동작하면서, 이득 소자(122)를 통해 보존될 수 있다. 그 다음에 시스템(100)은 처리되는 다른 대역들이 영향받지 않게 유지하면서, 디지털화된 초음파 대역과 같이, 하나의 주파수 대역(또는 동작 주파수 범위)을 증폭하는 것을 가능하게 할 수 있다. 이것은 예를 들어, DDC(116)가 부가된 잡음을 DDC(116) 자체로부터 제거하기 위해 데이터 경로(118)에 접속될 때 유리하다. DDC 잡음이 지배적일 수 있는 경우에, 신호는 DDC 잡음에 걸쳐 부스팅될 수 있다. 경로(118) 내에 부스트(114) 및 DDC(116)만 있고 이득 소자(122)가 없는 이 해결책의 주된 단점은 시스템이 DDC에서 주입된 잡음으로서, 지배적인 잡음의 다른 소스를 가질 때 그것이 유용할 수 있다는 것이다. 그러나, 이러한 DDC(116)가 존재하지 않거나 추가 처리를 위해 데이터 경로(118)에 접속되지 않으면, 잡음은 또한 부스팅될 수 있고 등화기의 효과는 가시적인 것으로 나타나지 않는다. 또한, 신호는 무한으로 증폭될 수 없는데, 왜냐하면 DDC는 심각하게 오버로드될 수 있기 때문이다.
시그마-델타 DDC(116)는 예를 들어, 외부 칩셋들 또는 코덱들에 의해 예상된 특성들을 갖는 PDM 비트 스트림 또는 다른 데이터 스트림을 전달하기 위해 n차(예를 들어, 2차, 3차, 4차 또는 다른 n차) 잡음 성형을 수행할 수 있다. 시그마-델타 DDC(116)는 예를 들어, 출력으로서 1-비트, 64fs(또는 다른 속도) 신호를 생성할 수 있다.
한 실시예에서, ADC(110)는 이득 소자(122)와 접속하거나 이를 포함하도록 구성된다. 이득 소자(122)는 ADC(110)가 또한 아날로그 사전-처리 소자(102)로부터 수신하는 입력 신호들을 수신할 수 있고, 상이한 대역들에서 처리되는 신호들의 적어도 하나의 주파수 대역을 위한 대역폭을 증가시킴으로써 입력 신호들에 기초하여 디지털 출력 신호들을 발생하는 데 있어서 ADC(110)를 더 용이하게 한다. 예를 들어, 이득 소자(122)는 초음파 주파수 또는 더 낮은 동작 주파수 대역을 갖는 정상 모드에서 함께 또는 동시에 처리되는 다른 신호들보다 더 높은 다른 주파수에서의 주파수 대역에서 동작할 수 있는 확장 모드에서 입력 신호들 중 하나를 처리하기 위한 대역폭의 확장을 발생하기 위해 ADC(110)의 신호 전달 함수를 수정할 수 있다.
도 2a-2e를 참조하면, ADC(110)의 신호 처리 경로를 따라 처리될 수 있는 2개의 인접하고 비중첩하는 신호 주파수 대역들의 예시적인 그래프들(200)이 도시된다. 수평 축은 주파수(f)를 나타내고 수직 축은 처리되는 신호에 의해 기여되는 바와 같은 전력 스펙트럼 밀도(PSD) 또는 전력을 나타낸다. 위에 논의된 바와 같이, ADC(110)는 각각의 응용에 대해 하나로 상이한 디지털화 필요들을 요구하고 상이한 주파수 대역들에 대해 동작하는 매립된 시스템들 내에 유용할 수 있는 멀티-모드 DSC일 수 있다.
도 2a에 도시된 한 예에서, DSC(110)는 업링크 또는 다운링크, 상이한 반송파들, 상이한 모드들(예를 들어, 반송파 집성, 레거시, 멀티-입력 멀티-출력 등) 등에서 상이한 주파수 범위들일 수 있는 2개의 상이한 신호 대역들(203)(대역 1 및 대역 2)을 처리하고, 여기서 양 대역들(대역 1 및 대역 2)은 서로 비중첩한다. DSC(110)는 그러므로 도 2b에 도시된 바와 같은 잡음 스펙트럼 밀도(NSD)로 사용될 수 있다. 양 대역들이 구별될 수 있는 디지털 사후-처리에서, 대역 2가 사용되지 않을 때에도 높은 클록 및 높은 전력 소비가 이용될 수 있다.
다른 옵션은 상이한 신호 주파수들(204, 또는 206)에 대한 모드들의 요건들이 상이한 경우에 보다 전력 효율적으로 유용할 수 있는, 도 2c에 도시한 바와 같이, 프로그램가능하거나 재구성가능한 DSC로서 DSC(110)를 이용하기 위해 여기에 논의되는 오디오 시스템들 또는 디바이스들(예를 들어, 시스템(100))에 대한 것이다.
센서들이 여기에서 논의되지만 센서 소자보다는 오히려 임의의 신호 발생 디바이스 또는 신호 수신 소자가 이용될 수 있다. 특히 센서들의 경우에서, MEMS 마이크로폰들(예를 들어, 시스템(100)) 및 초음파 응용들을 위해 구현된 해결책은 또한 멀티비트 DSC(110) 후에 델타-시그마 DDC(116)를 이용하는, 응용의 마이크로컨트롤러(도시 안됨)와의 1-비트 인터페이스(예를 들어, DDC(116))를 갖는 현재의 MEMS 마이크로폰들을 또한 포함할 수 있다. DDC(116)의 잡음 밀도는 일반적으로 DSC(예를 들어, DSC(110))의 잡음 밀도를 지배한다. 그러나, 초음파 주파수들은 잡음에 의해 변형될 수 있다. 등화기 또는 부스트 소자(114)는 그러므로 오디오 대역(도 2d의 대역 1)에 영향을 주지 않기 위해 사용될 수 있으므로, MEMS 마이크로폰의 성능은 보존될 수 있다. 그러나, 디지털 등화기 또는 부스트 소자(114)는 약하게 디지털화된 초음파 대역(도 2d의 대역 2)을 효율적으로 증폭하지 않는다. DDC 잡음이 지배적임에 따라, 신호(206)는 DDC 잡음에 걸쳐 신호 레벨(204)까지 부스팅된다. 이 해결책은 상이한 모드들 또는 주파수들의 규격들이 유사할 때 적합하다. 이 해결책의 주된 단점은 시스템(100)이 DDC(116)에 의해 주입된 잡음으로서, 지배적인 잡음의 다른 소스를 갖는 경우에만 그것이 유용하다는 것이다. 이러한 DDC가 존재하지 않으면, 잡음은 또한 부스팅되고 등화기의 효과는 가시적이지 않다. 더구나, 신호는 무한으로 부스팅될 수 없는데, 왜냐하면 DDC(116)는 심각하게 오버로드될 수 있기 때문이다.
도 2e를 참조하면, 2개의 대역들(203)은 신호 만이 등화되거나 증폭되므로, DSC 양자화 잡음이 절충되지 않는 상이한 부스팅 기술을 예시한다. 한 실시예에서, 예를 들어, DSC(110)는 처리되는 상이한 주파수들 또는 동작 대역들의 하나 이상의 신호 중에서 선택될 수 있는 신호만이 증폭되고, DSC 양자화 잡음이 절충되지 않거나 또한 증폭되지 않는 상이한 부스팅 또는 증폭 기술 및 아키텍처를 동작하도록 구성된다.
도 3을 참조하면, DSC(110')의 대역폭을 확장함으로써 처리되는 상이한 신호들 또는 대역들 중에서 적어도 하나의 신호를 증폭하기 위한 DSC로서 ADC(110')의 아키텍처의 한 예가 도시된다. DSC(110')는 이득 소자(122'), 루프 필터(310), 양자화기(312) 및 피드백 디지털-아날로그 변환기(DAC)(314)를 포함할 수 있다. 루프 필터는 스위칭 소자들 없이 스위치드-캐패시터 적분기들 또는 다른 적분기들을 포함할 수 있는, 적분기들(318, 320 및 322)의 캐스케이드를 포함할 수 있다. 적분기들(318, 320 및 322) 각각은 예를 들어, 신호 처리 경로(330)를 따라 입력 신호들 및 소자 파라미터들을 더 처리하기 위해, 하나 이상의 증폭기 c1, c2, 및 c3에 더 결합될 수 있다.
한 실시예에서, ADC(110')는 ADC(1106)가 가산기들(332, 334, 336 및 338)을 포함하는 다수의 상이한 위치들에 피드백 아날로그 신호, 특성, 계수, 또는 파라미터 a1, a2, 및 a3을 제공하는 피드백 소자로서 DAC(314)를 갖는 피드백 경로(316)를 포함하는, 다중 피드백 아키텍처로 고려될 수 있다. 피드백 경로(316)는 양자화기(312)로부터 양자화된 디지털 신호를 수신하고 루프 필터(310)를 통해 신호 처리 경로(330)를 따르는 다중의 상이한 점들에서 아날로그 신호를 발생한다. 3차 DSC가 3개의 적분기(318, 320, 322) 및 4개의 가산기 소자(332-338)로 도시되지만, ADC(110')는 보다 많거나 적은 적분기들을 포함할 수 있고 피드백 경로(316)는 루프 필터(310)의 차수에 따라 추가의 가산기들 또는 그보다 수가 적은 가산기들에서의 삽입의 추가 점들을 포함할 수 있다.
다른 실시예에서, 신호 전달 함수(STF) 또는 잡음 전달 함수(NTF)의 분모는 예를 들어, 피드백 파라미터들 a1, a2, a3에 따라 제어될 수 있다. 파라미터들 a1, a2, 또는 a3은 예를 들어 주파수에 기초하여 고정 또는 미리 결정될 수 있다. 그러므로, 이득 소자(122')는 ADC'의 동작 대역폭을 증폭시키기 위해 신호 이득을 증가시킬 수 있다.
다른 실시예에서, 이득 소자(122')는 계수 a2를 갖는 제2 피드백 경로에서 가산기(334)에 결합된 이득(g)의 계수를 갖는 피드백 경로(308)뿐만 아니라, 피드포워드 경로들(302, 304, 및 306)을 더 포함한다. 입력 피드포워드 계수들 b1, b2, b3, 및 b4는 파선으로 표시된 피드포워드 경로들(302, 304, 및 306)을 통해 신호 처리 경로(330)를 따라 제공된다. 보다 많거나 적은 피드포워드 경로들이 여기에서 상상되고 그래서 경로들의 수는 제한되지 않는다.
계수들 b1, b2, b3, 및 b4는 ADC(110') 동작들의 NTF 또는 잡음을 수정하지 않고서 신호 자체를 수정하고 ADC(110')의 동작 대역폭을 확장하기 위해 피드포워드 경로들(302, 304, 및 306)에서 신호 처리 경로(330)에 제공된다. ADC(110')의 차수에 따라, 보다 많거나 적은 경로들이 신호 처리 경로(330)를 따르는 동작에서 작동, 가산 또는 감산될 수 있다. 이들 브랜치를 추가하면 ADC(110')의 특성들이 수정된다. b4의 추가는, 예를 들어, 적분기들(318, 320, 및 322)의 대분분의 출력 스윙을 감소시킴으로써, 그들의 규격 요건들을 완화시킨다. 계수들 b2 및 b3은 오버로드를 발생할 수 있는, STF 피킹 또는 대역폭 밖으로의 포화를 피하도록 최적화될 수 있다.
다른 실시예에서, 추가의 브랜치들은 ADC(110') 상의 대역폭을 증가시키어, 추가의 주파수 대역들을 처리하기 위한 ADC(110')의 능력을 향상시키도록 최적화된다. ADC(110')는 이득 소자(122')를 통해 선형화될 수 있게 되어, 양자화기(312)는 비상관된 양자화 잡음, e[n]을 주입하는 부가 블록이다. 이와 같이, NTF 및 STF는
Figure 112016100344980-pat00001
로서 정의될 수 있고 여기서 Y(z)는 STF에 영향을 주기 위해 계수 소자들 b1-b4을 통해 제공된 계수들 또는 파라미터 값들에 따라 수정될 수 있는 분자를 나타낸다. 분모 U(z)는 STF가 수정될 때 NTF를 정의하는 데 있어서 영향받지 않는다. STF 및 NTF는 또한 도 4와 관련하여 아래에 더 논의되는, 2개의 입력 U(z) 및 E(z)의 항들로 써질 수 있다.
파선 계수들 b2, b3, 및 b4는 예들 들어 H1(z)에 속하고, 그러므로 그들은 단지 ADC(110')의 STF에 영향을 준다. 이 기술은 NTF에 의해 설정/결정된, ADC(110')의 대역폭 밖의 주파수 대역들의 처리를 가능하게 한다. 이득 소자(122')는 그러므로 변환기의 대역폭의 확장을 발생하는 루프 필터에서 신호 이득 부스팅 또는 증폭을 가능하게 한다. 바꾸어 말하면, ADC(122')는 상이한 주파수 대역에서 함께 또는 동시에 동작하는 다른 신호들을 처리하면서 신호에 대한 대역을 확장함으로써 다중의 상이한 신호 주파수 대역들을 처리하기 위한 그것의 능력들을 수정하도록 동작한다.
다른 실시예에서, 피드포워드 경로들(302, 304, 및 306) 또는 계수들 b2, b3, 및 b4는 루프 필터(310)의 신호 처리 경로(330)에서 수신된 입력 신호들의 동작 대역에 기초하여 동적으로 작동될 수 있다. 이득 소자(122')는 또한 ADC(110')의 NTF 또는 잡음의 변화를 보존 또는 방지하면서, 상이한 주파수 대역들을 처리하기 위한 소정의 주파수들에서 입력 신호 이득을 증폭함으로써 1개, 2개, 3개, 또는 다른 수의 피드포워드 경로들 또는 계수 소자들을 작동함으로써 특정한 신호에 대한 대역폭을 확장할 수 있다.
예를 들어, 상이한 계수 소자들(예를 들어, b2-b4)은 특정한 신호에 대한 ADC(110')의 신호 대 잡음 비의 증가를 야기하기 위해 신호 처리 경로(330)를 따르는 상이한 점들에서 프로그램되거나 미리 결정된 파라미터 값들을 제공할 수 있다. 이득 소자(122')는 그러므로 델타-시그마 변환기의 잡음 전달 함수를 유지하면서 입력 신호들 중 하나의 신호 대 잡음 비를 증가시킴으로써, 이전에 처리된 주파수 대역의 이전의 신호와 상이한 주파수 대역 내의 입력 신호들 중 하나, 또는 동시에 처리되는 다른 입력 신호의 처리를 용이하게 하기 위해 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된다.
ADC(110')의 이득 소자(122')는 예를 들어, 계수 소자들 b1-b4를 용이하게 하거나 형성하기 위해 적분기들의 입력에 접속된, 저항기들 및/또는 캐패시터들과 같은 단지 수동 소자들로 동작함으로써 추가 장점들을 가능하게 할 수 있다. 능동 소자들(예를 들어, 능동 스위칭 소자들, 추가 회로 등)은 또한 계수 b2, b3, b4 등을 구현하기 위해 피드포워드 경로들(302, 304, 및 306) 내에 구현될 수 있지만, 요구되지 않는다. 단지 수동 소자 피드포워드 경로들을 통해 ADC(110')의 대역폭을 확장하기 위해 STF를 변경할 능력은 하드웨어 오버헤드를 최소화한다.
부스트 소자(114)와 조합될 수 있는, 도 1의 DDC(116)를 이용하는 MEMS 마이크로폰을 위한 ADC(110')를 사용하는 특정한 경우에, 개선된 결과들이 DDC의 잡음이 지배적인 동안에도 피드포워드 경로들을 통한 신호 이득을 개선시키고 동작 대역 밖의 신호 및 잡음 이득을 개선시키기 위해 계수들을 추가함으로써 획득될 수 있다. 그러나, 이득 소자(122')의 동작들은 DSC: 이산-시간(DT), 또는 연속-시간(CT) DSC의 종류에 관계없이 DSC를 이용하는 상이한 디지털화 시스템들에 적용될 수 있다.
도 4를 참조하면, DSC의 대역폭을 확장함으로써 ADC(110')를 통해 처리되는 상이한 신호들 또는 대역들 중에서 적어도 하나의 신호를 증폭하기 위한 DSC로서 ADC(110")의 아키텍처의 예가 도시된다. ADC(110")는 이득 소자(122'), 루프 필터(310), 양자화기(312) 및 피드백 디지털-아날로그 변환기(DAC)(314)인 위의 도면에서와 유사한 소자들을 포함할 수 있다.
한 실시예에서, 루프 필터(310)는 예를 들어, 다중 입력 단일 출력(MISO) 선형 서브시스템일 수 있다. 다중의 상이한 피드백 파라미터들 a1-a3을 갖기보다는, a1만이 ADC(110")의 NTF에 영향을 주기 위해 이용된다. 추가적인 피드 포워드 계수들 또는 파라미터들이 예를 들어, d1(402) 및 d2(404)로서 고정될 수 있다. 루프 필터(310)의 입력들(예를 들어, u[n], 계수들 b2, b3, 또는 b4, d1 또는 d2, 그들의 어떤 조합 등)은 DSC의 입력 및 DAC(314)의 출력(예를 들어, 피드백 경로 파라미터들 a1, a2, a3, 그들의 어떤 조합 등)에 대응하고, 루프 필터의 출력은 양자화기(312)의 입력에 대응한다. 이 방식으로, 루프 필터(310)는 2개의 전달 함수들: 입력 신호에 대한 H1(z) 및 피드백 DAC(314)에 대한 H2(z)로 구성된다.
양자화기(314)는 루프 필터의 출력을 디지털 코드로 변환하고, 그것은 DSC의 비선형 요소이다. DSC(110")를 선형 모델에 의해 근사화하기 위해, 양자화기(314)는 균일한 분포를 포함할 수 있고 입력 신호에 독립인, e[n]으로서 나타내진 추가의 에러 소스로서 모델링될 수 있다.
DAC(314)는 변조기 또는 DSC의 피드백 경로(316)에 배치된 유일한 소자일 수 있다. 대부분의 경우들에서, DAC(314)는 양자화기(312)와 동일한 수의 양자화된 레벨을 사용하고 루프 필터(310)의 출력 y[n]에 접속된 전압 또는 전류원들(도시 안됨)을 사용함으로써 양자화기(312)의 출력을 아날로그 신호로 변환한다. DAC(314)의 모델링은 그것을 DT DSC들에 대한 1의 이득 스테이지로서 가정할 수 있다.
이것과 관련하여, 시스템의 출력, Y(z)는 다음과 같이 2개의 입력 U(z) 및 E(z)의 항들로 써질 수 있다.
Figure 112016100344980-pat00002
변환기의 성능은 도 5a-5b에 더 도시된, 아날로그 입력 대역폭(f0)에 걸쳐 신호 대 잡음 비(SNR)로 평가될 수 있고, 다음과 같다:
Figure 112016100344980-pat00003
양자화기(312)의 풀 스케일 전압을 커버하는 입력 사인파를 고려하고, ΔLSB 전압을 갖는 N-비트 양자화기를 가정하면, 식들(3)은 다음과 같이 (양자화 잡음만을 고려하여) 재계산될 수 있다:
Figure 112016100344980-pat00004
식들(4)에서 나타나는 바와 같이, SNR은 NTF를 최적화함으로써 또는 STF를 최적화함으로써 증가될 수 있다. 이것은 예를 들어, 도 5a-5b에 더 도시된다. NTF는 대역 내 잡음 전력을 최소화하도록 최적화된 고역 통과 필터를 사용하여 제어될 수 있고, STF는 저역 통과 필터로 제어될 수 있다. 둘 다의 필터가 시스템 응답 특성들을 결정하는 전달 함수들의 특성인 동일한 폴들을 가짐에 따라, STF는 보다 큰 대역폭에서 충분한 SNR을 갖는 상이한 신호 대역을 처리하기 위해 NTF 대역폭 밖에서 최적화될 수 있다. 이것은 도 2와 관련하여 위에 논의되고 데시벨들로 전력 레벨들을 표현한 그래프들(502 및 504)의 수직 축 및 주파수를 나타내는 수평 축을 갖는 도 5a-5b에 나타내진다.
이득 소자(122")는 루프 필터(310)에 수동 소자들의 추가 또는 작동(예를 들어, 직접 결합을 위한 스위칭 소자들을 통해)으로 용이해질 수 있는, ADC(110")의 NTF를 동시에 보존하면서, 동작 대역을 필요로 하는 입력 신호들에 기초하여 대역폭을 최적화하기 위해 STF를 제어하도록 동작한다. 예를 들어, 도 3 및 4에 도시한 피드포워드 경로들 또는 브랜치들(302-306)은 그러므로 수동일 수 있고 ADC(110")의 NTF에의 영향 없이 STF 분자를 단지 수정하도록 동작한다. 이것은 아래에 더 수학적으로 입증될 수 있다.
(1)에서 정의된 것과 같은 STF 및 NTF의 분해가 더 분석될 수 있다. 전달 함수들 H1(z) 및 H2(z)는 분자 및 분모에서 다음과 같이 분해될 수 있다:
Figure 112016100344980-pat00005
식들(1), (5)를 고려하고 도 5b에 도시된 바와 같이 d1(z)=d2(z)=D(z)로 하면, STF 및 NTF는 다음과 같이 표현될 수 있다:
Figure 112016100344980-pat00006
우리가 알 수 있는 바와 같이, 양 전달 함수들(STF 및 NTF)의 폴들은 동일하고, 제로들은 STF 내의 N1(z) 및 NTF 내의 D(z)에 의존한다. 여기에 논의된 ADC(110")의 이득 소자(122")는 STF의 제로들의 수정이 처리되거나 신호 처리 경로(330)의 입력에서 수신된 신호의 이득 부스팅을 획득하게 한다. 이 수정은 식(6)에서 알 수 있는 바와 같이, NTF를 유지하면서, 분자 N1(z)를 수정함으로써 이루어질 수 있다.
도 5a-5b의 그래프들(502 및 504)은 NTF 및 STF를 갖는 여기에 설명된 시스템들의 ADC(110) 또는 DSC가 실선 곡선들로 예시된 것을 도시한다. 이 경우에, NTF는 위에 설명된 바와 같이 고역 통과 필터일 수 있고 STF는 저역 통과 필터일 수 있다. NTF로 인해, 잡음은 아날로그 대역폭, f0보다 훨씬 더 높은 주파수들로 시프트될 수 있다. 이 방식으로, 이 대역 밖에 있는 신호들은 예를 들어, 초음파 대역에서의 신호들로 발생하는 바와 같이, 잡음에 의해 덮여지거나 마스크될 수 있고, 이 경우에 SNR은 매우 약할 것이다. 한편, STF는 모든 대역폭에서 거의 평탄하고, 그러므로 처리되는 신호는 수정되지 않는다.
그러나, 입력 신호 대역폭 f0 주위의 줌된 부분(506)은 계수 bi(b2-b4)를 추가함으로써 피드포워드 경로들(302-306)을 통해 이득 소자(122)에 의해 발생된 새로운 수정된 STF로서 파선으로 도 5b에 도시된다. 그럼으로써, 대역 밖의 잡음은 신호를 덮거나 마스크하지 않는데 왜냐하면 그것은 또한 증폭되거나 증가되는 잡음 없이 STF로 인해 증폭되었기 때문이다. 결과적으로, 대역폭 확장 및 초음파 대역 또는 다른 주파수 대역들 내의 신호에 대한 개선된 SNR.
각각 다중 피드백 및 다중 피드포워드 아키텍처들을 갖는 도 3-4의 둘 다의 아키텍처들에 관해, 다음의 비선형 의존성이 예를 들어, 다항식들 N1(z), N2(z), D(z)와 DSC(110)의 계수들 간에 획득될 수 있다:
Figure 112016100344980-pat00007
식들(7)에 따라, 이득 소자(122)는 계수들 bi를 추가 또는 변경함으로써 NTF를 수정하지 않고서 STF의 제로들을 수정할 수 있다. 전달 함수(예를 들어, NTF 또는 STF)의 폴들 또는 제로들은 각각 전달 함수의 분모 및 분자의 값이 제로로 되는 주파수들일 수 있다. 시스템(100) 또는 시스템들의 설명된 ADC의 폴들 및 제로들 및 제로들의 값들은 시스템이 테이블 거동인지 그리고 성능이 어떻게 잘 되는 지를 결정한다. 이것은 도 3-4의 파선으로 시스템 레벨로 도시된 바와 같이, 입력 노드로부터 각각의 적분기(318-322)까지 및 최종 가산기까지의 수동 경로들을 추가하게 한다.
이제 도 6-13을 참조하면, 여기에 설명된 델타-시그마 변환기 또는 ADC 관련 특성들의 그래프들이 도시된다. 피드백 구조(316) 및 4-비트 양자화기(예를 들어, 양자화기(312))를 갖는 2차 DSC(110).
도 6을 참조하면, 동작 대역폭의 확장 전의 DSC의 시스템 레벨 예가 도시된다. 계산들을 단순화하는 목적으로, 피드백 구조 및 4-비트들 양자화기를 갖는 DSC(110' 및 110")로서 구현될 수 있는 2차 DSC(110)가 예로서 설명된다. 이 DSC에 대해, NTF 및 STF는 다음과 같이 표현될 수 있다.
Figure 112016100344980-pat00008
도 6을 참조하면, 데시벨(dB)로 크기 및 도(deg)로 위상에 대한 보드 선도들(602 및 604)이 도시된다. 양 전달 함수들(STF 및 NTF)의 크기 및 위상 주파수 응답이 주파수(rad/s)에 대해 각각, STF 곡선들(606 및 610) 및 NTF 곡선들(608 및 612)을 갖는 전달 함수들로서 나타내질 수 있다. 샘플링 주파수(fs)는 1일 수 있다. STF의 크기는 평탄한 것으로 나타날 수 있는데, 여기서 NTF는 2차 루프 필터로 인해, 40dB/decade의 경사로 고역 통과 필터로서 이용될 수 있다. 도 7-8은 단위 원 내의 각각의 제로-폴 선도들의 플롯들로 시뮬레이션들을 도시한다. 도 7은 확장 전의 예시적인 2차 DSC에 대한 신호 전달 함수에 대한 폴-제로 선도를 도시한다. 도 8은 확장 전의 예시적인 2차 DSC에 대한 잡음 전달 함수에 대한 폴-제로 선도를 도시한다.
도 9를 참조하면, ADC의 출력에서 획득된 스펙트럼(902)의 그래프(900)를 도시한다. 2차 ADC가 시뮬레이트될 수 있는데, 여기서 이 DSC는 -10dB 풀-스케일의 입력 톤에 대한 것이고, 주파수는 거의 대역폭(904)의 중간에 있고 64의 오버샘플링 비율(OSR)을 갖는다. 획득된 스펙트럼(900)은 NTF의 표현에서와 같이, 40dB/decade의 경사로 입력 톤 및 잡음을 갖는다. 이 시뮬레이션에 대한 계산된 SNR은 예를 들어, 92dB의 값이다.
도 10을 참조하면, 예를 들어, 스펙트럼(1002)의 그래프(1000)가 도시된다. 주파수(1004)에서의 주파수(1006)까지의 대역폭의 증가는 거의 3배이다. 이 새로운 대역폭(1006)의 중간 내의 -10dB 풀-스케일 톤을 갖는 시뮬레이션은 스펙트럼(1002) 및 69dB의 SNR을 제공한다. 그러나 NTF가 보다 작은 대역폭에 대해 최적화됨에 따라, 이 결과적인 스펙트럼(1002)은 NTF의 형상으로 인한 고 주파수들에서의 잡음으로 인해 최적이지는 않다. 그러나, 여기에 설명된 ADC들의 이득 소자(122)는 계수들 b2 및 b3을 추가하고, 그러므로 NTF를 수정하지 않고서 STF를 통해 처리된 신호의 전력을 증가시키도록 구성된다. 이 방식으로, DSC(110, 110' 및 110")는 초기 대역 내의 톤들 또는 주파수 대역들을 처리하도록 동작할 수 있는데, 왜냐하면 STF는 이 대역 내에 보존되고 SNR은 새롭고 더 큰 대역폭에서 개선될 수 있기 때문이고, 여기서 STF가 또한 증가된다.
계수들 b2, b3, 또는 다른 것들은 예를 들어, 각각 30 및 20의 값들을 갖는 것과 같이 이득 소자들(122, 122' 또는 122")을 통해 추가될 수 있다. ADC(110) 또는 시스템들(100, 300 또는 400)은 단위 원 내의 각각의 제로-폴 선도들의 플롯들을 갖는 추가의 시뮬레이션들을 도시한, 도 11에 도시된 바와 같이 상이한 제로들-폴 맵핑들로, STF를 획득하기 위해 계산들을 발생할 수 있다. DSC 대역의 대역폭 확장을 위한 NTF는 여전히 표준 DSC에서와 동일하다:
Figure 112016100344980-pat00009
상기 식(9)을 고려하면, STF으로의 2개의 새로운 제로들 및 이득이 STF를 변경하도록 추가되지만, NTF를 유지 또는 보존한다. NTF는 작동된 대역폭 확장 없이, 식(8)에서와 같이, DSC의 표준 동작에서와 정확히 동일할 수 있다.
이제 도 12를 참조하면, 각각 STF(1202) 및 NTF(1204)의 크기 및 위상 주파수 응답들에 대한 그래프들(1200)이 도시된다. STF(1202)의 크기는 추가의 계수들 b2-b4의 도입을 통해 전달 함수에서 제공된 추가의 제로들로 인해 고 주파수들에서 이득 소자(122)를 통해 증가할 수 있다. 대역폭(1208)의 중간에서의 -10dB 풀-스케일 주파수로, 앞서 논의된 것과 같은 시뮬레이션들을 반복하면, DSC(122) 내의 확장된 대역폭(1210)에 대해, 도 13의 스펙트럼(1300)이 나타내질 수 있고 확장 또는 수정 없이 표준 DSC 스펙트럼으로 획득된 것보다 높은 6dB보다 많은 76dB의 SNR이다. 또한, 전달 함수의 상태 변수들이 DSC 또는 ADC(110)를 포화시키지 않기 위해 고려될 수 있다. 그러므로, DSC(110)의 계수들은 NTF를 수정하지 않고서 STF의 수정에 대한 특정한 신호 또는 경우에 보다 강조 및 주의하여, 상태 변수들을 최적화하도록 스케일될 수 있다.
도 14를 참조하면, 여기에 설명된 다양한 양태들에 따른 예시적인 델타-시그마 아날로그-디지털 변환기(1400)가 도시된다. ADC(1400)는 ADC(110, 110' 또는 110")를 대표할 수 있고 이산 또는 연속 DSC일 수 있다. 예를 들어, ADC(1400)는 이산 시간 델타 시그마 변환기(DT DSC)일 수 있다. 한 실시예에서, 그것은 2개의 스위치드-캐패시터 적분기들 및 양자화기(312)를 포함하는 것과 같은 스위치드-캐패시터 회로들을 사용하여 구현될 수 있다. 제1 스위치드-캐패시터 적분기는 캐패시터 C12를 갖는 증폭기(1410)를 포함할 수 있고, 제2 스위치드-캐패시터 적분기는 각각이 스위치들 Φ1 및 Φ2의 상이한 세트들을 포함하는 캐패시터 C22를 갖는 증폭기(1412)를 포함할 수 있다. 추가의 스위치드-캐패시터 적분기들이 또한 루프 필터(310)의 차수에 따라 상상될 수 있다.
ADC(1400)의 피드백 경로는 DAC들(1404 및 1406)의 하나 이상의 그룹을 포함할 수 있다. 각각의 DAC(1404 및 1406)는 능동 소자로서 기준 전압에 의해 제어될 수 있고 스위치들 Φ1 biti 및 Φ2의 세트들에 의해 각각 제어될 수 있다.
ADC(1400)는 예를 들어, 상이한 아키텍처들에서, 계수들 b2 및 b3을 갖는 포워드 경로들을 작동 또는 추가할 수 있다. 예를 들어, 전류 값의 부가는 증폭기(1412), 캐패시터 C22 및 C21을 제어하는 스위치들 Φ1 및 Φ2를 포함하는 제2 적분기에 제공될 수 있다. 이 경우에, Cadd와 C22 간의 비율은 계수 b2의 값을 부과한다.
이득 소자(1402)는 그러므로 도 3-4에 도시한 바와 같이, 루프 필터(310)의 신호 처리 경로(330)의 상이한 위치들을 따라 상이한 계수들을 제공하기 위해 루프 필터의 부분들과 병렬로 구성된, 이득 소자(1402)의 계수 소자 Cadd와 같은, 계수 소자들 b2-bi를 포함하는 복수의 피드포워드 경로(301)를 포함할 수 있다. 피드포워드 경로들(301)의 수는 루프 필터(310)의 다항식 차수에 대응할 수 있다. 계수들을 수신하는 신호 처리 경로(330)의 상이한 위치들은 신호 처리 경로를 따라 서로 각각 결합된 능동 적분기들(예를 들어, 제1 및 제2 스위치드-캐패시터 적분기들)을 포함한다. 이득 소자(1402)는 델타-시그마 변환기를 통해 처리하는 다른 전기 신호들의 다른 주파수 대역보다 높은 주파수 대역 내의 전기 신호들 중 하나를 처리하기 위한 대역폭을 증가시키기 위해 델타-시그마 변환기(1402)의 신호 전달 함수의 신호 이득을 증가시키도록 구성된 하나 이상의 피드포워드 경로(301)로 구현될 수 있다. 이득 소자(1402)는 잡음 레벨이 실질적으로 영향받지 않게 유지하면서 동시에 처리될 상이한 주파수 범위들의 주파수 대역들 중 하나의 주파수 대역을 부스트하기 위해 복수의 수동 또는 능동 경로를 포함할 수 있다.
도 15를 참조하면, 여기에 설명된 다양한 양태들에 따른 다른 예시적인 델타-시그마 아날로그-디지털 변환기(1500)가 도시된다. 이 아키텍처는 도 14의 ADC(1400)와 유사하다. 그러나, 전압의 추가가 제1 적분기에 제공된다. 이 경우에, 계수들 b2는 상이한 방식으로 획득된다. 이득 소자(1502)의 Cadd(1504)와 C12 간의 비율은 b2/c1의 값을 부과한다(위의 도 3 및 4를 참조).
도 16을 참조하면, 여기에 설명된 다양한 양태들에 따른 다른 예시적인 델타-시그마 아날로그-디지털 변환기(1600)가 도시된다. 위에 논의된 바와 같이, 제안된 기술들이 상이한 종류들의 DSC들에서 사용될 수 있다. 추가 예로서, ADC 또는 DSC(1700)는 연속 시간 델타 시그마 변환기(CT DSC)로서 구성될 수 있다. DT DSC(1400 및 1500)에 관해 위에 논의된 바와 같이, 새로운 계수들을 구현하는 2가지 방식이 있다. 도 16은 이득 소자(1602) 내의 새로운 저항기, Radd(1604)가 제1 적분기(1606)에 결합된 제2 적분기(1608)에 전류 또는 계수 값에서 부가하는 데 사용되는 경우를 도시한다. 이 경우에, b2의 값은 Radd 및 C2에 의해 고정된다. Rdac1 및 Rdac2는 고정된 피드백 값들을 제공하기 위해 피드백된 대응하는 DAC들(1404 및 1406)의 저항기들을 나타낼 수 있다.
도 17을 참조하면, 다른 예시적인 델타-시그마 아날로그-디지털 변환기(1700)가 도시된다. DSC(1700)는 도 16의 DSC(1600)의 양태들에서 있어서 유사하지만, 이득 소자(1702)의 새로운 캐패시터, Cadd(1704)가 제1 적분기(1606)에 전압에서 부가하도록 제공되는 경우를 더 도시한다. 이 경우에 b2/c1의 값은 Cadd 및 C1에 의해 고정된다.
본 개시내용 내에서 설명된 방법들이 일련의 동작들 및 이벤트들로서 여기에 도시되고 여기에 설명되지만, 이러한 동작들 또는 이벤트들의 도시된 순서는 제한된 의미로 해석되지 않는다는 것을 알 것이다. 예를 들어, 일부 동작들은 상이한 순서들 및/또는 여기에 도시 및/또는 설명된 것들과 관계없이 다른 동작들 또는 이벤트들과 동시에 발생할 수 있다. 또한, 모든 도시된 동작들이 여기의 설명의 하나 이상의 양태 또는 실시예를 구현하는 데 요구되지 않을 수 있다. 또한, 여기에 도시된 동작들 중 하나 이상은 하나 이상의 별도의 동작 및/또는 위상들에서 수행될 수 있다.
도 18을 참조하면, 여기에 설명된 다양한 양태들에 따른 오디오 센서를 갖는 마이크로폰 디바이스, 또는 디지털화 시스템을 갖는 디지털화 시스템과의 통신을 가능하게 하는 방법(1800)이 도시된다.
1802에서, 방법은 델타-시그마 변환기(110)를 통해 전기 신호를 수신하는 단계를 포함한다.
1804에서, 방법은 이득 소자(예를 들어, 이득 소자(122))를 통해, 델타-시그마 변환기에 의해 처리된 전기 신호들의 다른 주파수 대역보다 높은 주파수 대역에서 전기 신호를 처리하기 위한 대역폭의 확장을 발생하기 위해 델타-시그마 변환기의 신호 전달 함수를 수정하는 단계를 포함한다.
1806에서, 디지털 신호는 주파수 대역의 전기 신호로부터 발생된다.
한 실시예에서, 방법(1800)은 루프 필터(예를 들어, 루프 필터(310))를 통해, 피드백 경로(316)로부터의 피드백 신호 및 복수의 피드포워드 경로(301)로부터의 신호 처리 경로(330)의 상이한 위치들에서의 복수의 계수 b1-bi에 기초하여 신호 처리 경로(330)를 따라 전기 신호를 성형하는 단계를 포함한다. 양자화된 출력 신호는 확장된 대역 내의 루프 필터로부터의 필터링된 출력 신호에 기초하여, 양자화기(312)를 통해 발생될 수 있다. 또한, 피드백 루프(316) 내의 디지털-아날로그 변환기(314)는 신호 처리 경로(330)의 상이한 위치들 중의 한 위치에서 양자화된 출력 신호를 아날로그 피드백 신호로 변환할 수 있다.
이득 소자(122)는 확장 내의 더 높은 주파수 대역보다 더 낮은 주파수 대역에 대해 최적화된 델타-시그마 변환기의 잡음 전달 함수를 보존함으로써 대역폭의 확장을 발생하기 위해 델타-시그마 변환기(110)의 신호 전달 함수를 수정할 수 있다. 이와 같이, 이득 소자(110)는 델타-시그마 변환기의 잡음 전달 함수를 보존하면서 신호 전달 함수의 크기 및 위상 주파수 응답을 수정함으로써 전기 신호의 신호 대 잡음 비를 증가시킬 수 있다. 상이한 또는 다른 전기 신호는 델타-시그마 변환기(110)를 통해 상이한 주파수 대역에서 함께 또는 동시에 처리될 수 있다.
요약서에서 설명된 것을 포함하는, 주제 개시내용의 예시된 실시예들의 상기 설명은 개시된 실시예들을 개시된 정확한 형태들로 한정하거나 제한하려는 것은 아니다. 특정한 실시예들 및 예들이 예시적인 목적을 위해 여기에 설명되었지만, 관련 기술 분야의 통상의 기술자가 인식할 수 있는 바와 같이, 이러한 실시예들 및 예들의 범위 내에 고려되는 범위 내에서 가능하다. 이와 관련하여, 개시된 주제 내용이 다양한 실시예들 및 대응하는 도면들과 관련하여 설명되었지만, 적용가능한 경우에, 다른 유사한 실시예들이 사용될 수 있거나 개시된 주제 내용에서 벗어나지 않고서 개시된 주제 내용의 동일한, 유사한, 대안적인, 또는 대체적인 기능을 수행하기 위해 설명된 실시예들에 대해 수정들 및 추가들이 이루어질 수 있다는 것을 이해하여야 한다. 그러므로, 개시된 주제 내용은 여기에 설명된 임의의 단일한 실시예로 제한되지 않아야 하지만, 오히려 아래의 첨부된 청구범위에 따라 폭 및 범위 내에서 해석되어야 한다.
특히 위에 설명된 소자들 또는 구조들(어셈블리들, 디바이스들, 회로들, 시스템들 등)에 의해 수행된 다양한 기능들과 관련하여, 이러한 소자들을 설명하는 데 사용되는 용어들("수단"을 참조하는 것을 포함)은 달리 표시되지 않는 한, 본 발명의 여기의 예시된 예시적인 구현들 내에서 기능을 수행하는 개시된 구조와 구조적으로 등가적이지 않더라도, 설명된 소자(예를 들어, 기능적으로 등가임)의 특정된 기능을 수행하는 어떤 소자 또는 구조에 대응하는 것으로 의도된다. 또한, 특정한 특징이 여러 구현들 중 단지 하나에 대해서만 개시될 수 있었지만, 이러한 특징은 어느 주어진 또는 특정한 응용을 위해 바람직할 수 있거나 유리할 수 있는 것과 같이 다른 구현들의 하나 이상의 다른 특징과 조합될 수 있다.

Claims (25)

  1. 디지털화 시스템(digitizing system)으로서,
    신호 처리 경로로부터 입력 신호들을 수신하고 상기 신호 처리 경로로부터 수신된 상기 입력 신호들에 기초하여 디지털 출력을 발생하도록 구성된 델타-시그마 변환기(delta-sigma converter); 및
    상기 입력 신호들을 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자(gain component)
    를 포함하고,
    상기 이득 소자는 상기 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 상기 대역폭 밖에 있는 신호를 증폭하도록 더 구성되는, 디지털화 시스템.
  2. 삭제
  3. 제1항에 있어서, 상기 델타-시그마 변환기는
    상기 입력 신호들의 주파수 대역에 기초하여 필터링된 출력 신호를 제공하기 위해 상기 입력 신호들 및 피드백 신호들을 성형(shape)하도록 구성된 루프 필터와, 상기 신호 처리 경로에만 계수들을 제공하도록 구성된 복수의 피드포워드 경로;
    상기 필터링된 출력 신호를 수신하고 상기 필터링된 출력 신호에 기초하여 양자화된 디지털 출력 신호를 발생하도록 구성된 양자화기; 및
    상기 양자화된 디지털 출력 신호를 상기 루프 필터로의 상기 피드백 신호로서 아날로그 신호로 변환하도록 구성된 하나 이상의 피드백 디지털-아날로그 변환기를 포함하는 디지털화 시스템.
  4. 디지털화 시스템으로서,
    신호 처리 경로로부터 입력 신호들을 수신하고 상기 신호 처리 경로로부터 수신된 상기 입력 신호들에 기초하여 디지털 출력을 발생하도록 구성된 델타-시그마 변환기; 및
    상기 입력 신호들을 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자
    를 포함하고, 상기 델타-시그마 변환기는
    상기 입력 신호들의 주파수 대역에 기초하여 필터링된 출력 신호를 제공하기 위해 상기 입력 신호들 및 피드백 신호들을 성형(shape)하도록 구성된 루프 필터와, 상기 신호 처리 경로에만 계수들을 제공하도록 구성된 복수의 피드포워드 경로;
    상기 필터링된 출력 신호를 수신하고 상기 필터링된 출력 신호에 기초하여 양자화된 디지털 출력 신호를 발생하도록 구성된 양자화기; 및
    상기 양자화된 디지털 출력 신호를 상기 루프 필터로의 상기 피드백 신호로서 아날로그 신호로 변환하도록 구성된 하나 이상의 피드백 디지털-아날로그 변환기를 포함하며,
    상기 이득 소자는 상기 루프 필터의 상기 신호 처리 경로를 따르는 상이한 위치들에 복수의 계수를 피드포워드하고, 상기 델타-시그마 변환기의 상기 신호 전달 함수를 수정하고, 상이한 주파수 대역을 처리하기 위한 미리 결정된 주파수들에서 입력 신호 이득을 부스팅(boosting)함으로써 상기 대역폭의 확장을 발생하도록 구성된 상기 복수의 피드포워드 경로를 포함하는 디지털화 시스템.
  5. 디지털화 시스템으로서,
    신호 처리 경로로부터 입력 신호들을 수신하고 상기 신호 처리 경로로부터 수신된 상기 입력 신호들에 기초하여 디지털 출력을 발생하도록 구성된 델타-시그마 변환기; 및
    상기 입력 신호들을 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자
    를 포함하고,
    상기 이득 소자는 복수의 계수를 피드포워드하여 상기 델타-시그마 변환기의 상기 신호 전달 함수를 수정해서 잡음 전달 함수를 동시에 보존하면서 상기 신호 전달 함수의 신호 이득을 부스팅함으로써 상기 대역폭의 확장을 발생하도록 구성된 하나 이상의 피드포워드 경로를 포함하는 디지털화 시스템.
  6. 디지털화 시스템으로서,
    신호 처리 경로로부터 입력 신호들을 수신하고 상기 신호 처리 경로로부터 수신된 상기 입력 신호들에 기초하여 디지털 출력을 발생하도록 구성된 델타-시그마 변환기;
    상기 입력 신호들을 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자; 및
    상기 이득 소자에 의해 상기 대역폭 확장 이전에 대역 내 잡음 전력을 최소화하도록 구성된 고역 통과 필터로 잡음 전달 함수를 수정함으로써 신호 대 잡음 비를 증가시키기 위해 상기 신호 처리 경로에 루프 필터 계수들을 제공하도록 구성된 피드백 신호 처리 경로
    를 포함하는 디지털화 시스템.
  7. 디지털화 시스템으로서,
    신호 처리 경로로부터 입력 신호들을 수신하고 상기 신호 처리 경로로부터 수신된 상기 입력 신호들에 기초하여 디지털 출력을 발생하도록 구성된 델타-시그마 변환기; 및
    상기 입력 신호들을 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자
    를 포함하고,
    상기 이득 소자는 상기 델타-시그마 변환기의 잡음 전달 함수를 유지하면서 상기 입력 신호들의 신호 대 잡음 비를 증가시킴으로써, 이전에 처리된 주파수 대역의 이전 신호와 상이한 주파수 대역 내의 상기 입력 신호들, 또는 동시에 처리되는 다른 입력 신호의 처리를 용이하게 하기 위해 상기 델타-시그마 변환기의 상기 신호 전달 함수를 수정하도록 더 구성된 디지털화 시스템.
  8. 디지털화 시스템으로서,
    신호 처리 경로로부터 입력 신호들을 수신하고 상기 신호 처리 경로로부터 수신된 상기 입력 신호들에 기초하여 디지털 출력을 발생하도록 구성된 델타-시그마 변환기; 및
    상기 입력 신호들을 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자
    를 포함하고, 상기 이득 소자는, 입력 노드로부터 상기 델타-시그마 변환기의 복수의 적분기 중의 하나의 적분기로 확장하고, 잡음 레벨을 실질적으로 영향받지 않게 유지하면서 처리된 상이한 주파수 범위들의 복수의 주파수 대역 중의 하나의 주파수 대역을 부스팅하도록 각각 더 구성된 복수의 수동 또는 능동 경로를 포함하는 디지털화 시스템.
  9. 디지털화 시스템으로서,
    신호 처리 경로로부터 입력 신호들을 수신하고 상기 신호 처리 경로로부터 수신된 상기 입력 신호들에 기초하여 디지털 출력을 발생하도록 구성된 델타-시그마 변환기;
    상기 입력 신호들을 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자;
    멀티-비트 출력을 발생하기 위해 상기 델타-시그마 변환기를 통해 상기 입력 신호들로부터 유도된 상기 디지털 출력들을 초음파적으로 부스팅하도록 구성된 주파수 부스터; 및
    상기 멀티-비트 출력으로부터 단일 비트 출력을 제공하도록 구성된 상기 델타-시그마 변환기에 결합된 델타-시그마 디지털-디지털 변환기
    를 포함하는 디지털화 시스템.
  10. 디지털화 디바이스로서,
    하나 이상의 전기 신호를 수신하고 하나 이상의 디지털 출력을 발생하도록 구성된 델타-시그마 변환기; 및
    상기 델타-시그마 변환기의 대역폭과 상이한 주파수 대역에서 상기 하나 이상의 전기 신호를 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자
    를 포함하고,
    상기 이득 소자는 루프 필터의 신호 처리 경로의 상이한 위치들을 따라 상이한 계수들을 제공하도록 구성된 계수 소자들을 포함하는 복수의 피드포워드 경로를 포함하고, 상기 복수의 피드포워드 경로의 수는 상기 루프 필터의 다항식 차수에 대응하는, 디지털화 디바이스.
  11. 제10항에 있어서,
    입력에서 수신된 상기 하나 이상의 전기 신호 및 복수의 필터 소자를 통한 신호 및 잡음 처리 경로를 따르는 피드백 신호를 필터링하도록 구성된 루프 필터;
    상기 델타-시그마 변환기의 상기 대역폭 및 상이한 주파수 대역의 양자화된 디지털 출력 신호들을 발생하도록 구성된 양자화기; 및
    상기 양자화된 디지털 출력 신호들을 상기 루프 필터로의 아날로그 신호들로 변환하도록 구성된 하나 이상의 피드백 디지털-아날로그 변환기를 더 포함하는 디지털화 디바이스.
  12. 제10항에 있어서, 상기 이득 소자는 상기 델타-시그마 변환기의 주파수 대역보다 높은 주파수 대역에서 상기 하나 이상의 전기 신호를 처리하기 위한 상기 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 상기 신호 전달 함수를 수정하도록 더 구성된 디지털화 디바이스.
  13. 디지털화 디바이스로서,
    하나 이상의 전기 신호를 수신하고 하나 이상의 디지털 출력을 발생하도록 구성된 델타-시그마 변환기; 및
    상기 델타-시그마 변환기의 대역폭과 상이한 주파수 대역에서 상기 하나 이상의 전기 신호를 처리하기 위한 상기 델타-시그마 변환기의 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하도록 구성된 이득 소자
    를 포함하고,
    상기 이득 소자는 상기 델타-시그마 변환기의 잡음 전달 함수를 보존하면서 상기 신호 전달 함수의 크기 및 위상 주파수 응답을 수정함으로써 상기 하나 이상의 전기 신호의 신호 대 잡음 비를 증가시키도록 더 구성된 디지털화 디바이스.
  14. 삭제
  15. 제10항에 있어서, 상기 계수 소자들은 캐패시터 또는 저항기 중 적어도 하나를 포함하는 하나 이상의 수동 소자만을 포함하는 디지털화 디바이스.
  16. 제10항에 있어서, 상기 계수들을 수신하는 상기 신호 처리 경로의 상기 상이한 위치들은 상기 신호 처리 경로를 따라 서로 각각 결합된 능동 적분기들을 포함하는 디지털화 디바이스.
  17. 제16항에 있어서, 상기 능동 적분기들은 스위치드-캐패시터 회로망(switched-capacitor network)에 의한 용량성 결합 또는 저항성 결합에 의해 상기 계수들을 수신하도록 구성되고, 상기 스위치드-캐패시터 회로망에 결합된 연산 증폭기를 포함하는 디지털화 디바이스.
  18. 제16항에 있어서, 상기 능동 적분기들은 용량성 결합 또는 저항성 결합에 의해 상기 계수들을 수신하도록 구성되고, 연산 증폭기 및 저항기들과 캐패시터들만을 포함하는 수동 회로망을 포함하는 디지털화 디바이스.
  19. 제10항에 있어서, 상기 이득 소자는 상기 델타-시그마 변환기를 통해 처리되는 다른 전기 신호들의 다른 주파수 대역보다 높은 주파수 대역에서 상기 하나 이상의 전기 신호를 처리하기 위한 상기 대역폭을 증가시키기 위해 상기 델타-시그마 변환기의 상기 신호 전달 함수의 신호 이득을 증가시키도록 더 구성된 디지털화 디바이스.
  20. 디지털화 시스템을 위한 방법으로서,
    델타-시그마 변환기를 통해, 전기 신호를 수신하는 단계;
    이득 소자를 통해, 상기 델타-시그마 변환기에 의해 처리되는 전기 신호들의 다른 주파수 대역보다 높은 주파수 대역에서 상기 전기 신호를 처리하기 위한 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하는 단계;
    상기 주파수 대역의 상기 전기 신호로부터 디지털 신호를 발생하는 단계;
    상기 델타-시그마 변환기의 잡음 전달 함수를 보존하면서 상기 신호 전달 함수의 크기 및 위상 주파수 응답을 수정함으로써 상기 전기 신호의 신호 대 잡음 비를 증가시키는 단계; 및
    상기 델타-시그마 변환기를 통해 상이한 주파수 대역에서 다른 전기 신호를 처리하는 단계
    를 포함하는 방법.
  21. 제20항에 있어서,
    루프 필터를 통해, 피드백 경로로부터의 피드백 신호 및 복수의 피드포워드 경로로부터의 신호 처리 경로의 상이한 위치들에서의 복수의 계수에 기초하여 상기 신호 처리 경로를 따라 상기 전기 신호를 성형하는 단계를 더 포함하는 방법.
  22. 제21항에 있어서,
    양자화기를 통해, 상기 확장된 대역 내의 상기 루프 필터로부터의 필터링된 출력 신호에 기초하여, 양자화된 출력 신호를 발생하는 단계; 및
    피드백 루프 내의 디지털-아날로그 변환기를 통해, 상기 신호 처리 경로의 상기 상이한 위치들 중의 위치에서 상기 양자화된 출력 신호를 아날로그 피드백 신호로 변환하는 단계를 더 포함하는 방법.
  23. 디지털화 시스템을 위한 방법으로서,
    델타-시그마 변환기를 통해, 전기 신호를 수신하는 단계;
    이득 소자를 통해, 상기 델타-시그마 변환기에 의해 처리되는 전기 신호들의 다른 주파수 대역보다 높은 주파수 대역에서 상기 전기 신호를 처리하기 위한 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 신호 전달 함수를 수정하는 단계; 및
    상기 주파수 대역의 상기 전기 신호로부터 디지털 신호를 발생하는 단계
    를 포함하고,
    상기 이득 소자를 통해, 상기 대역폭의 확장을 발생하기 위해 상기 델타-시그마 변환기의 상기 신호 전달 함수를 수정하는 단계는 상기 확장 내의 더 높은 주파수 대역보다 더 낮은 주파수 대역을 위한 상기 델타-시그마 변환기의 잡음 전달 함수를 보존하는 단계를 포함하는 방법.
  24. 삭제
  25. 제20항에 있어서, 상기 이득 소자를 통해, 상기 대역폭을 더 높은 주파수 대역으로 증가시키기 위해 상기 델타-시그마 변환기의 입력으로부터의 복수의 계수를 루프 필터의 신호 처리 경로를 따르는 상이한 능동 적분기들로 피드포워드하는 단계를 더 포함하는 방법.
KR1020160126663A 2015-10-02 2016-09-30 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장 KR101840730B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/873,939 2015-10-02
US14/873,939 US9577663B1 (en) 2015-10-02 2015-10-02 Bandwidth extension of oversampled analog-to-digital converters by means of gain boosting

Publications (2)

Publication Number Publication Date
KR20170040108A KR20170040108A (ko) 2017-04-12
KR101840730B1 true KR101840730B1 (ko) 2018-03-21

Family

ID=58017648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160126663A KR101840730B1 (ko) 2015-10-02 2016-09-30 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장

Country Status (3)

Country Link
US (1) US9577663B1 (ko)
KR (1) KR101840730B1 (ko)
CN (1) CN106561002B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10200794B2 (en) * 2014-12-31 2019-02-05 Invensense, Inc. Ultrasonic operation of a digital microphone
US10177779B2 (en) * 2016-12-23 2019-01-08 Avnera Corporation Chopper stabilized comparator for successive approximation register analog to digital converter
US10123103B1 (en) * 2017-04-21 2018-11-06 Infineon Technologies Austria Ag Sigma delta modulator for sensors
CN107659290B (zh) * 2017-08-09 2021-02-09 湖南艾科诺维科技有限公司 带宽扩展滤波器及其设计方法
WO2019036579A1 (en) * 2017-08-18 2019-02-21 Cirrus Logic International Semiconductor, Ltd. MULTI-PATH ANALOG SYSTEM WITH PASS-UP MULTIMODE FILTER
US10979030B2 (en) * 2017-08-25 2021-04-13 Mediatek Inc. System improving signal handling
KR102441025B1 (ko) * 2017-12-06 2022-09-05 삼성전자주식회사 반도체 장치 및 그 동작 방법
EP3512115B1 (en) * 2018-01-10 2021-03-24 Nxp B.V. Wireless communication unit, modulation circuit and method for frequency-dependent adjustment thereof
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
DE102018116924A1 (de) 2018-07-12 2020-01-16 USound GmbH Vorrichtung zur Audiosignalverarbeitung für einen piezoelektrischen Lautsprecher
CN109217827B (zh) * 2018-08-31 2022-07-01 南京矽力微电子技术有限公司 D类功率放大器及其补偿方法和数字信号处理装置
KR102119472B1 (ko) * 2018-11-19 2020-06-05 조선대학교 산학협력단 단일 저이득 증폭기로 보상된 하이브리드 델타-시그마 변조기
CN109714020B (zh) * 2019-02-22 2024-04-05 南京国博电子股份有限公司 用于控制数控衰减器信号过冲的电路
US11579165B2 (en) 2020-01-23 2023-02-14 Analog Devices, Inc. Method and apparatus for improving MEMs accelerometer frequency response

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140368368A1 (en) * 2011-12-29 2014-12-18 St-Ericsson Sa Continuous-Time Mash Sigma-Delta Analogue to Digital Conversion

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893855B2 (en) * 2008-09-16 2011-02-22 Mediatek Inc. Delta-sigma analog-to-digital converter
EP2592756B1 (en) * 2011-11-14 2014-05-07 Telefonaktiebolaget L M Ericsson AB (Publ) Analog-to-digital converter
WO2014100165A1 (en) 2012-12-19 2014-06-26 Knowles Electronics, Llc Digital microphone with frequency booster
US9178529B2 (en) * 2013-10-18 2015-11-03 Analog Devices Global Multi-stage noise shaping analog-to-digital converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140368368A1 (en) * 2011-12-29 2014-12-18 St-Ericsson Sa Continuous-Time Mash Sigma-Delta Analogue to Digital Conversion

Also Published As

Publication number Publication date
CN106561002A (zh) 2017-04-12
KR20170040108A (ko) 2017-04-12
US9577663B1 (en) 2017-02-21
CN106561002B (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
KR101840730B1 (ko) 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장
KR100993155B1 (ko) 오프셋을 이용한 시그마-델타 변조
US7936293B2 (en) Delta-sigma modulator
EP1727287B1 (en) Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
EP2860875B1 (en) Analogue to digital converter
JP4908548B2 (ja) ハイブリッドデルタシグマａｄｃ
WO2008118279A1 (en) Low-delay signal processing based on highly oversampled digital processing
KR102514329B1 (ko) 보간을 이용하는 디지털 실리콘 마이크로폰
JP2010171484A (ja) 半導体集積回路装置
US9013342B2 (en) Low-power sigma-delta converter
KR20220066220A (ko) Sdm 인코더 및 관련 신호 처리 시스템
Batten et al. Calibration of parallel/spl Delta//spl Sigma/ADCs
JP5113285B2 (ja) オフセットを用いるシグマ−デルタ変調
US20220247426A1 (en) Delta-sigma modulator, delta-sigma digital- analog converter, and method for operating a delta-sigma modulator and a delta-sigma digital- analog converter
JP6542185B2 (ja) マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化
US11621722B2 (en) Multi quantizer loops for delta-sigma converters
JP2006191176A (ja) スイッチング増幅器
US12088324B2 (en) Excess loop delay compensation for a delta-sigma modulator
US20230060505A1 (en) Techniques to reduce quantization noise in delta sigma converters
JP4549264B2 (ja) デルタシグマ変調回路及びそれを備えたスイッチングアンプ
Li et al. A structure of cascading multi-bit modulators without dynamic element matching or digital correction
CN114531160A (zh) 脉冲密度调制接口实现方法及装置、电子设备及存储介质
Trivedi et al. Characterization and optimization of sigma-delta ADC
Neema et al. Stability analysis in Higher order Delta Sigma modulator
Yesufu et al. An algorithm for high precision delta-sigma digital-to-analog converters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right