CN114531160A - 脉冲密度调制接口实现方法及装置、电子设备及存储介质 - Google Patents
脉冲密度调制接口实现方法及装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114531160A CN114531160A CN202210114254.0A CN202210114254A CN114531160A CN 114531160 A CN114531160 A CN 114531160A CN 202210114254 A CN202210114254 A CN 202210114254A CN 114531160 A CN114531160 A CN 114531160A
- Authority
- CN
- China
- Prior art keywords
- value
- analog
- digital converter
- transfer function
- performance test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/378—Testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明提供了一种模数转换器的脉冲密度调制接口实现方法及装置、电子设备、存储介质,所述方法包括:设计模数转换器的电路架构,并为所述电路架构中的元器件设置工作变量参数;基于所述工作变量参数确定输出信号的传递函数及噪声的传递函数;在过采样率OSR为第一设定值、滤波器阶数为第二设定值,量化位数为第三设定值的情况下,计算所述噪声的传递函数的最优解;根据所述最优解确定所述元器件的工作变量参数对应的取值;基于所述取值为所述电路架构选取相应的元器件,生成模数转换器的脉冲密度调制接口。本发明能精准设计PDM接口,提升了接口的信号处理性能。
Description
技术领域
本发明涉及模数转换器及其设计,尤其涉及一种模数转换器(Analog-to-DigitalConverter,ADC)的脉冲密度调制(Pulse Density Modulation,PDM)接口实现方法及装置、电子设备、存储介质。
背景技术
Sigma-delta ADC应用比较广泛,其以在高过采样率(Over-Sampling Ratio,OSR)的基础上,利用简单的架构能实现高达24bit以上的分辨率而得到较广泛的应用,在音频处理、微弱信号识别等多方面,被众多企业采用。
以音频传感器为例,人耳的听力范围在20~20kHz之间,所以基带fb选择在24kHz以内,该基带频率低,比较适合用sigma-delta ADC实现数据采集。随着市场的拓展和应用的适用性,数字mic因为其传输性能和与后端codec等数字处理模块的匹配性好的优势,受到越来越市场的欢迎。但目前的ADC PDM接口对数字信号的处理仍存在较大的提升空间,也很少有针对PDM接口设计的相关技术方案可供参考。
发明内容
本发明提供一种模数转换器的脉冲密度调制接口实现方法及装置、电子设备、存储介质,以至少解决现有技术中存在的以上技术问题。
本发明一方面提供一种模数转换器的脉冲密度调制接口实现方法,包括:
设计模数转换器的电路架构,并为所述电路架构中的元器件设置工作变量参数;
基于所述工作变量参数确定输出信号的传递函数及噪声的传递函数;
在过采样率OSR为第一设定值、滤波器阶数为第二设定值,量化位数为第三设定值的情况下,计算所述噪声的传递函数的最优解;
根据所述最优解确定所述元器件的工作变量参数对应的取值;
基于所述取值为所述电路架构选取相应的元器件,生成模数转换器的脉冲密度调制接口。
可选地,所述方法还包括:
基于所述最优解,确定所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线;
对应地,基于所述取值为所述电路架构选取相应的元器件,包括:
根据所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线,对所确定的工作变量参数的取值进行修正,得到修正值;
根据所述修正值为所述电路架构选取相应的元器件。
可选地,所述方法还包括:
调用仿真应用,基于所述仿真应用对所生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
确定所述性能测试结果满足电路设计要求时,以所述电路架构制得所述模数转换器的脉冲密度调制接口。
可选地,所述方法还包括:
确定所述性能测试结果未满足电路设计要求的情况下,对所述修正值或所述取值进行调整,得到调整值;根据所述调整值为所述电路架构选取相应的元器件;
调用仿真应用,基于所述仿真应用对再次生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
确定所述性能测试结果是否满足测试要求,并在性能测试结果未满足设计要求时再次对所述修正值或所述取值或所述调整值进行调整,直到性能测试结果满足测试要求。
可选地,所述方法还包括:
在确定所述元器件的工作变量参数的值为非整数的情况下,将非整数的值乘以第四设定值进行取整;
在所述电路架构基于取整后的工作变量参数的值进行乘法运算后,在运算结果中截去所述第五设定值数量的比特位;其中,所述第五设定值与所述第四设定值相关联。
本发明另一方面提供一种模数转换器的脉冲密度调制接口实现装置,包括:
设置单元,用于设计模数转换器的电路架构,并为所述电路架构中的元器件设置工作变量参数;
第一确定单元,用于基于所述工作变量参数确定输出信号的传递函数及噪声的传递函数;
计算单元,用于在OSR为第一设定值、滤波器阶数为第二设定值,量化位数为第三设定值的情况下,计算所述噪声的传递函数的最优解;
第二确定单元,用于根据所述最优解确定所述元器件的工作变量参数对应的取值;
生成单元,用于基于所述取值为所述电路架构选取相应的元器件,生成模数转换器的脉冲密度调制接口。
可选地,所述装置还包括:
第三确定单元,用于基于所述最优解,确定所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线;
对应地,所述生成单元,还用于:
根据所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线,对所确定的工作变量参数的取值进行修正,得到修正值;根据所述修正值为所述电路架构选取相应的元器件。
可选地,所述装置还包括:
仿真单元,用于调用仿真应用,基于所述仿真应用对所生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
所述生成单元,还用于确定所述性能测试结果满足电路设计要求时,以所述电路架构制得所述模数转换器的脉冲密度调制接口。
可选地,所述装置还包括:
调整单元,用于在确定所述性能测试结果未满足电路设计要求的情况下,对所述修正值或所述取值进行调整,得到调整值;所述生成单元,还用于根据所述调整值为所述电路架构选取相应的元器件;所述仿真单元,还用于调用仿真应用,基于所述仿真应用对再次生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
所述调整单元,还用于确定所述性能测试结果是否满足测试要求,并在性能测试结果未满足设计要求时再次对所述修正值或所述取值或所述调整值进行调整,直到性能测试结果满足测试要求。
可选地,所述装置还包括:
取整单元,用于在确定所述元器件的工作变量参数的值为非整数的情况下,将非整数的值乘以第四设定值进行取整;
处理单元,用于在所述电路架构基于取整后的工作变量参数的值进行乘法运算后,在运算结果中截去所述第五设定值数量的比特位;其中,所述第五设定值与所述第四设定值相关联。
本发明另一方面提供一种电子设备,包括处理器、通信接口、存储器和通信总线,其中,处理器,通信接口,存储器通过通信总线完成相互间的通信;存储器,用于存放计算机程序;处理器,用于执行存储器上所存放的程序时,实现所述的模数转换器的脉冲密度调制接口实现方法的步骤。
本发明再一方面提供一种计算机可读存储介质,所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现所述的模数转换器的脉冲密度调制接口实现方法的步骤。
本发明在生成模数转换器的脉冲密度调制接口之前,首先基于所设计的模数转换器的电路架构进行理论参数确定,并基于理论参数对电路架构中的相关元器件的参数进行赋值,通过仿真应用对赋值后的电路进行信号处理模拟,得到模拟结果。确定模拟结果是否满足电路设计性能,未满足时对元器件的相关参数进行赋值调整,直到所设计的电路满足性能要求。以此来生成模数转换器的脉冲密度调制接口,可以制得性能更佳的PDM接口,提升了应用了该PDM接口的音频传感器等的性能。
附图说明
图1示出了本发明实施例的模数转换器的脉冲密度调制接口实现方法的流程图;
图2示出了本发明实施例的sigma-delta ADC调制电路架构的示意图;
图3示出了图2所示电路架构的等效结构示意图;
图4示出了本发明实施例的STF零极点分布和幅频响应曲线的示意图;
图5示出了本发明实施例的NTF零极点分布和幅频响应曲线的示意图;
图6示出了本发明实施例的最终设计的sigma-delta ADC调制电路架构的示意图;
图7示出了本发明实施例的sigma-delta ADC调制电路架构的性能模拟示意图;
图8示出了本发明实施例的模数转换器的脉冲密度调制接口实现装置的组成结构示意图;
图9示出了本发明实施例的电子设备的结构图。
具体实施方式
为使本发明的目的、特征点、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而非全部实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1示出了本发明实施例的模数转换器的脉冲密度调制接口实现方法的流程图,如图1所示,本发明实施例的模数转换器的脉冲密度调制接口实现方法包括以下处理步骤:
步骤101,获设计模数转换器的电路架构,并为所述电路架构中的元器件设置工作变量参数。
本发明实施例中,主要是针对sigma-delta ADC的PDM接口的相关电路进行设计并实现。本发明实施例通过预先设计其理论电路,根据理论电路中的信号处理流程,以及设定的信号处理参数,确定电路结构中的相关元器件的工作参数。
步骤102,基于所述工作变量参数确定输出信号的传递函数及噪声的传递函数。
本发明实施例中,根据预设的工作变量参数,以及信号的理论处理方式,计算信号的传递函数及噪声的传递函数。
步骤103,在OSR为第一设定值、滤波器阶数为第二设定值,量化位数为第三设定值的情况下,计算所述噪声的传递函数的最优解。
本发明实施例中,OSR的取值一般选取64、128、256等,即第一设定值选取64、128、256等。本领域技术人员应当理解,这里仅给出了示例,并非是技术手段的限定。当给出上述设定值后,基于前述的输出信号的传递函数及噪声的传递函数,即可确定出电路架构中相关元器件的工作参数的具体取值,从而可以确定出电路结构中相关元器件的选择。这里的元器件主要包括滤波器等,如可以是放大器等。
滤波器阶数order可以选2。即第二设定值选2。当然,也可以根据模数转换器的脉冲密度调制接口的性能要求,选择其他的阶数如3、4等。
量化位数可以选为1,即第三设定值可以为1。即设计出2阶1比特的PDM接口。
步骤104,根据所述最优解确定所述元器件的工作变量参数对应的取值。
本发明实施例中,根据最优解计算出电路结构中的相关元器件的工作参数的具体取值,以便确定出具体的电路结构。
本发明实施例中,作为一种实现方式,基于所述最优解,确定所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线;对应地,基于所述取值为所述电路架构选取相应的元器件,包括:根据所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线,对所确定的工作变量参数的取值进行修正,得到修正值;根据所述修正值为所述电路架构选取相应的元器件。
步骤105,基于所述取值为所述电路架构选取相应的元器件,生成ADC的PDM接口。
本发明实施例中,基于所确定的元器件的工作参数的具体取值确定所设计的具体电路,进而确定出最终的ADC的PDM接口。
在前述处理步骤的基础上,本发明实施例的模数转换器的脉冲密度调制接口实现方法还包括:
调用仿真应用,基于所述仿真应用对所生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;确定所述性能测试结果满足电路设计要求时,以所述电路架构制得所述模数转换器的脉冲密度调制接口。
确定所述性能测试结果未满足电路设计要求的情况下,对所述修正值或所述取值进行调整,得到调整值;根据所述调整值为所述电路架构选取相应的元器件;
作为一种实现方式,本发明实施例的模数转换器的脉冲密度调制接口实现方法还包括:调用仿真应用,基于所述仿真应用对再次生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;这里的仿真应用可以是电路设计的仿真应用程序,如simulink等。确定所述性能测试结果是否满足测试要求,并在性能测试结果未满足设计要求时再次对所述修正值或所述取值或所述调整值进行调整,直到性能测试结果满足测试要求。
在确定所述元器件的工作变量参数的值为非整数的情况下,将非整数的值乘以第四设定值进行取整;在所述电路架构基于取整后的工作变量参数的值进行乘法运算后,在运算结果中截去所述第五设定值数量的比特位;其中,所述第五设定值与所述第四设定值相关联。
以下通过具体示例,进一步阐明本发明实施例的技术方案的本质。
本发明实施例中,在音频领域,因为人耳的听力范围在20~20kHz之间,因此,基带fb一般选择24kHz以内。该基带频率低,比较适合用sigma-delta ADC实现数据采集,因为该ADC的性能依赖于其较高的OSR,OSR计算方式为其中,fs表示传输信号的频率。在sigma-delta ADC的实现中,在量化位数固定的情况下,量化噪声是固定的,此时OSR的值越大,量化噪声均分的频率范围越宽,在固定范围的基带fb内的量化噪声越小。所以在有限的采样时钟速率限制情况下,尽量提高OSR有利于ADC的性能,当前音频ADC基带情况下,OSR一般选取64、或128、或256,此时采样速率选择分别为3.072/6.144/12.288MHz。
市场上音频传感器目前按照输出接口分为模拟mems和数字mems,区别在于传感器输出接口类型为模拟的差分、单端接口还是数字类型的I2S、PDM或者TDM接口。随着市场的拓展和应用的适用性,数字mic因为其传输性能和与后端codec等数字处理模块的匹配性好的优势,得到市场的喜爱。数字mic接口中低端会选择PDM接口,该接口输出数据有一定的性能损失,是将音频PCM波形数据转化成单比特的翻转信号,需要后端连接低通滤波器滤除高频信号用于恢复音频信息。
从理论上讲,PDM接口的实现有两种主要方式,一种是严格按照脉冲密度调制的理论,用n比特二进制数中1的个数来表现对应的脉冲密度,不同的密度查找表对应数据的大小,此种编码效率非常低,需要n比特表示的数据范围需要2(n+1)的比特流才能实现编码,其中n+1是为了防止调制过程中加入直流分量预留出每一个高脉冲会附带一个低脉冲来抵消直流分量。第二种方式是利用sigma-delta调制来实现PDM编码,这种编码的效率非常高,在OSR对应的比特流宽度上实现输出数据的调制,目前市场上最高理论实现分辨率能够达到24bit,根据SNR计算公式SNR=6.02N+1.76,可以算出其信噪比非常高。
本发明实施例以基于2阶1比特的sigma-delta调制方式实现PDM接口为例进行说明,并非是对本发明技术方案的限定。
本发明实施例在2阶1比特的sigma-delta ADC架构的基础上,根据电路架构推导相应的传递函数,然后利用matlab工具计算出量化噪声传递函数(Noise TransferFunction,NTF)的系数,反过来计算出架构中各增益的大小,并将架构在simulink中仿真得出PSD图,确定设计电路架构是否符合预期性能,然后基于架构实现逻辑电路图(verilog)的电路代码设计,并综合生成电路,在电路生成过程中,也会将代码重新翻译成带模拟的延迟打拍,以及对应的整形和截位处理的matlab代码,再次印证数字电路实现和理论推导的一致性,以此来完成从架构到电路实现的pdm编码电路的实现。以下详细说明之。
图2示出了本发明实施例的sigma-delta ADC调制电路架构的示意图,如图2所示,基于以下2阶1比特的sigma-delta ADC调制电路架构中,需要经过量化将模拟信号转化成数字电平,在1比特信号的量化中,量化器的输出为1/0两种电平信号,n比特量化会产生2n电平信号,在转换过程中,将满量程的模拟信号划分成2n等分,每等分的底线值为阈值,将模拟信号与最近的阈值相比,大于则取阈值上线对应电平,否则取阈值下线对应电平。此种调制方式会引入量化噪声,因为模拟信号是连续数据,在阈值间隔内等高斯概率分布。利用阈值间隔中信号高斯分布的特点可以计算出带内量化噪声功率Nq的公式如下:
式(1.1)中,Δ为阈值间隔,也称为量化间隔。由公式也可以看出OSR值越大,带内的量化噪声功率越小。在整个通路中,在不考虑热噪声和电路中的其他影响的情况下,主要噪声来源即为量化噪声,故可以将sigma-delta ADC的实现模型等效为如图3所示的结构。
据图中架构可以推导出输出信号Y(z)的传递函数为:
因此,此电路架构的信号传递函数STF和噪声传递函数NTF分别为:
理想情况下,sigma-delta ADC的STF最好等于1,因此,可以将该STF设计成低通滤波器。NTF可以采用matlab的synthesize函数进行计算。本发吗实施例中,以OSR为64,滤波器阶数order为2,量化位数为1为例,可以得出NTF的最优结果为:
因此可以得出以下结果:
将该结果带入STF公式中,设计成通带增益为1的低通滤波器,可以得到推荐值:
a1a2=-0.2163(1.7)
此时可以得到SNF的零极点分布和幅频响应曲线,参照图4所示。
得到NTF零极点分布和幅频响应曲线,参照图5所示。
此时,ADC的STF和NTF设计完成,然后根据式1.6和式1.7可以计算出:
本发明实施例中,a1取0.5是为了便于在数字电路实现的方便性。
基于以上架构的参数可以实现simulink系统的架构如图6所示。
对图6所示的电路架构进行simulink仿真,可以得到图7所示的模拟结果。
仿真结果SNDR为70.9dB,分辨率为11.49bit,在目前应用场景中,性能能够达到预期。
通过图7所示的仿真结果,可以结合架构图和参数来实现数字电路的PDM接口,此时在代码实现过程中,需要做一些特殊处理,首先因为系数是小数,而在数字电路处理数据,目前都以整型处理,所以此处会将系数乘以216并取整,之后在乘法运算过程中截去低16位,另外因为数字电路PDM接口输入目前数据为16bit数据,即数据取数范围为-32768~32767,此时DAC的反馈应该取65536,即216,此处代码的具体实现不做详细描述。
在数字DAC反馈值的取值的设计中,数字电路设计为寄存器可配状态,以适应在不同的输入大小情况下实现最大的性能,目前输入位宽固定为16bit,数据取值方位在-32768~32767之间时,反馈取-65536/65536,若输入取值范围的位宽为15,则对应的反馈值可以配置为减少1bit的状态,这样能提高性能。
在电路设计过程中,因为有截取参数和相关取整的操作,所以需要利用matlab代码模拟数字电路实现代码,并用于仿真性能,在代码的实现中也需要有打拍、截取和取整操作,用于原型还原数字电路代码,代码实现后,模拟正弦波输入,在正弦波输入信噪比为100dB的情况下,输出信号SNR=68dB,性能是符合预期的。
图8示出了本发明实施例的模数转换器的脉冲密度调制接口实现装置的组成结构示意图,如图8所示,本发明实施例的图8示出了本发明实施例的模数转换器的脉冲密度调制接口实现装置的组成结构示意图包括:
设置单元80,用于设计模数转换器的电路架构,并为所述电路架构中的元器件设置工作变量参数;
第一确定单元81,用于基于所述工作变量参数确定输出信号的传递函数及噪声的传递函数;
计算单元82,用于在OSR为第一设定值、滤波器阶数为第二设定值,量化位数为第三设定值的情况下,计算所述噪声的传递函数的最优解;
第二确定单元83,用于根据所述最优解确定所述元器件的工作变量参数对应的取值;
生成单元84,用于基于所述取值为所述电路架构选取相应的元器件,生成模数转换器的脉冲密度调制接口。
作为一种实现方式,在图8所示的模数转换器的脉冲密度调制接口实现装置的基础上,本发明实施例的模数转换器的脉冲密度调制接口实现装置还包括:
第三确定单元(图8中未示出),用于基于所述最优解,确定所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线;
对应地,所述生成单元84,还用于:
根据所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线,对所确定的工作变量参数的取值进行修正,得到修正值;根据所述修正值为所述电路架构选取相应的元器件。
作为一种实现方式,在图8所示的模数转换器的脉冲密度调制接口实现装置的基础上,本发明实施例的模数转换器的脉冲密度调制接口实现装置还包括:
仿真单元(图8中未示出),用于调用仿真应用,基于所述仿真应用对所生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
所述生成单元84,还用于确定所述性能测试结果满足电路设计要求时,以所述电路架构制得所述模数转换器的脉冲密度调制接口。
作为一种实现方式,在图8所示的模数转换器的脉冲密度调制接口实现装置的基础上,本发明实施例的模数转换器的脉冲密度调制接口实现装置还包括:
调整单元(图8中未示出),用于在确定所述性能测试结果未满足电路设计要求的情况下,对所述修正值或所述取值进行调整,得到调整值;所述生成单元84,还用于根据所述调整值为所述电路架构选取相应的元器件;所述仿真单元,还用于调用仿真应用,基于所述仿真应用对再次生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
所述调整单元,还用于确定所述性能测试结果是否满足测试要求,并在性能测试结果未满足设计要求时再次对所述修正值或所述取值或所述调整值进行调整,直到性能测试结果满足测试要求。
作为一种实现方式,在图8所示的模数转换器的脉冲密度调制接口实现装置的基础上,本发明实施例的模数转换器的脉冲密度调制接口实现装置还包括:
取整单元(图8中未示出),用于在确定所述元器件的工作变量参数的值为非整数的情况下,将非整数的值乘以第四设定值进行取整;
处理单元(图8中未示出),用于在所述电路架构基于取整后的工作变量参数的值进行乘法运算后,在运算结果中截去所述第五设定值数量的比特位;其中,所述第五设定值与所述第四设定值相关联。
在示例性实施例中,设置单元80、第一确定单元81、计算单元82、第二确定单元83、生成单元84等可以被一个或多个中央处理器(CPU,Central Processing Unit)、图形处理器(GPU,Graphics Processing Unit)、基带处理器(BP,Base Processor)、应用专用集成电路(ASIC,Application Specific Integrated Circuit)、数字信号处理器(DigitalSignal Processor,DSP)、可编程逻辑器件(PLD,Programmable Logic Device)、复杂可编程逻辑器件(CPLD,Complex Programmable Logic Device)、现场可编程门阵列(FPGA,Field-Programmable Gate Array)、通用处理器、控制器、微控制器(MCU,MicroController Unit)、微处理器(Microprocessor)、或其他电子元件实现,用于执行前述实施例的模数转换器的脉冲密度调制接口实现方法的步骤。
在本公开实施例中,图8示出的模数转换器的脉冲密度调制接口实现装置中各个单元执行操作的具体方式已经在有关该方法的实施例中进行了详细描述,此处将不做详细阐述说明。
下面,参考图9来描述根据本申请实施例的电子设备11。
如图9所示,电子设备11包括一个或多个处理器111和存储器112。
处理器111可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元,并且可以控制电子设备11中的其他组件以执行期望的功能。
存储器112可以包括一个或多个计算机程序产品,所述计算机程序产品可以包括各种形式的计算机可读存储介质,例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机程序指令,处理器111可以运行所述程序指令,以实现上文所述的本申请的各个实施例的方法以及/或者其他期望的功能。在所述计算机可读存储介质中还可以存储诸如输入信号、信号分量、噪声分量等各种内容。
在一个示例中,电子设备11还可以包括:输入装置113和输出装置114,这些组件通过总线系统和/或其他形式的连接机构(未示出)互连。
该输入装置113可以包括例如键盘、鼠标等等。
该输出装置114可以向外部输出各种信息,包括确定出的距离信息、方向信息等。该输出装置114可以包括例如显示器、扬声器、打印机、以及通信网络及其所连接的远程输出设备等等。
当然,为了简化,图9中仅示出了该电子设备11中与本申请有关的组件中的一些,省略了诸如总线、输入/输出接口等等的组件。除此之外,根据具体应用情况,电子设备11还可以包括任何其他适当的组件。
除了上述方法和设备以外,本申请的实施例还可以是计算机程序产品,其包括计算机程序指令,所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本申请各种实施例的方法中的步骤。
所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本申请实施例操作的程序代码,所述程序设计语言包括面向对象的程序设计语言,诸如Java、C++等,还包括常规的过程式程序设计语言,诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
此外,本申请的实施例还可以是计算机可读存储介质,其上存储有计算机程序指令,所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本申请各种实施例的方法中的步骤。
所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
以上结合具体实施例描述了本申请的基本原理,但是,需要指出的是,在本申请中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本申请为必须采用上述具体的细节来实现。
本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的,可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇,指“包括但不限于”,且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”,且可与其互换使用,除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“如但不限于”,且可与其互换使用。
还需要指出的是,在本申请的装置、设备和方法中,各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的,并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此,本申请不意图被限制到在此示出的方面,而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (12)
1.一种模数转换器的脉冲密度调制接口实现方法,其特征在于,所述方法包括:
设计模数转换器的电路架构,并为所述电路架构中的元器件设置工作变量参数;
基于所述工作变量参数确定输出信号的传递函数及噪声的传递函数;
在过采样率OSR为第一设定值、滤波器阶数为第二设定值,量化位数为第三设定值的情况下,计算所述噪声的传递函数的最优解;
根据所述最优解确定所述元器件的工作变量参数对应的取值;
基于所述取值为所述电路架构选取相应的元器件,生成模数转换器的脉冲密度调制接口。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
基于所述最优解,确定所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线;
对应地,基于所述取值为所述电路架构选取相应的元器件,包括:
根据所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线,对所确定的工作变量参数的取值进行修正,得到修正值;
根据所述修正值为所述电路架构选取相应的元器件。
3.根据权利要求1或2所述的方法,其特征在于,所述方法还包括:
调用仿真应用,基于所述仿真应用对所生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
确定所述性能测试结果满足电路设计要求时,以所述电路架构制得所述模数转换器的脉冲密度调制接口。
4.根据权利要求3所述的方法,其特征在于,所述方法还包括:
确定所述性能测试结果未满足电路设计要求的情况下,对所述修正值或所述取值进行调整,得到调整值;根据所述调整值为所述电路架构选取相应的元器件;
调用仿真应用,基于所述仿真应用对再次生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
确定所述性能测试结果是否满足测试要求,并在性能测试结果未满足设计要求时再次对所述修正值或所述取值或所述调整值进行调整,直到性能测试结果满足测试要求。
5.根据权利要求4所述的方法,其特征在于,所述方法还包括:
在确定所述元器件的工作变量参数的值为非整数的情况下,将非整数的值乘以第四设定值进行取整;
在所述电路架构基于取整后的工作变量参数的值进行乘法运算后,在运算结果中截去所述第五设定值数量的比特位;其中,所述第五设定值与所述第四设定值相关联。
6.一种模数转换器的脉冲密度调制接口实现装置,其特征在于,所述装置包括:
设置单元,用于设计模数转换器的电路架构,并为所述电路架构中的元器件设置工作变量参数;
第一确定单元,用于基于所述工作变量参数确定输出信号的传递函数及噪声的传递函数;
计算单元,用于在OSR为第一设定值、滤波器阶数为第二设定值,量化位数为第三设定值的情况下,计算所述噪声的传递函数的最优解;
第二确定单元,用于根据所述最优解确定所述元器件的工作变量参数对应的取值;
生成单元,用于基于所述取值为所述电路架构选取相应的元器件,生成模数转换器的脉冲密度调制接口。
7.根据权利要求6所述的装置,其特征在于,所述装置还包括:
第三确定单元,用于基于所述最优解,确定所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线;
对应地,所述生成单元,还用于:
根据所述输出信号的传递函数的零极点分布和幅频响应曲线,以及所述噪声的传递函数的零极点分布和幅频响应曲线,对所确定的工作变量参数的取值进行修正,得到修正值;根据所述修正值为所述电路架构选取相应的元器件。
8.根据权利要求6或7所述的装置,其特征在于,所述装置还包括:
仿真单元,用于调用仿真应用,基于所述仿真应用对所生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
所述生成单元,还用于确定所述性能测试结果满足电路设计要求时,以所述电路架构制得所述模数转换器的脉冲密度调制接口。
9.根据权利要求8所述的装置,其特征在于,所述装置还包括:
调整单元,用于在确定所述性能测试结果未满足电路设计要求的情况下,对所述修正值或所述取值进行调整,得到调整值;所述生成单元,还用于根据所述调整值为所述电路架构选取相应的元器件;所述仿真单元,还用于调用仿真应用,基于所述仿真应用对再次生成的模数转换器的脉冲密度调制接口进行性能测试,得到性能测试结果;
所述调整单元,还用于确定所述性能测试结果是否满足测试要求,并在性能测试结果未满足设计要求时再次对所述修正值或所述取值或所述调整值进行调整,直到性能测试结果满足测试要求。
10.根据权利要求9所述的装置,其特征在于,所述装置还包括:
取整单元,用于在确定所述元器件的工作变量参数的值为非整数的情况下,将非整数的值乘以第四设定值进行取整;
处理单元,用于在所述电路架构基于取整后的工作变量参数的值进行乘法运算后,在运算结果中截去所述第五设定值数量的比特位;其中,所述第五设定值与所述第四设定值相关联。
11.一种电子设备,其特征在于,包括处理器、通信接口、存储器和通信总线,其中,处理器,通信接口,存储器通过通信总线完成相互间的通信;存储器,用于存放计算机程序;处理器,用于执行存储器上所存放的程序时,实现权利要求1-5任一项所述的模数转换器的脉冲密度调制接口实现方法的步骤。
12.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1-5任一项所述的模数转换器的脉冲密度调制接口实现方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210114254.0A CN114531160A (zh) | 2022-01-30 | 2022-01-30 | 脉冲密度调制接口实现方法及装置、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210114254.0A CN114531160A (zh) | 2022-01-30 | 2022-01-30 | 脉冲密度调制接口实现方法及装置、电子设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114531160A true CN114531160A (zh) | 2022-05-24 |
Family
ID=81623403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210114254.0A Pending CN114531160A (zh) | 2022-01-30 | 2022-01-30 | 脉冲密度调制接口实现方法及装置、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114531160A (zh) |
-
2022
- 2022-01-30 CN CN202210114254.0A patent/CN114531160A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101840730B1 (ko) | 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장 | |
US8120518B2 (en) | Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof | |
JP5345242B2 (ja) | 短縮化処理を有するシグマデルタ変調器及びその適用 | |
TW201735548A (zh) | 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器 | |
CN104716964A (zh) | Δς调制器 | |
CN103929184B (zh) | 一种基于数字噪声耦合技术的δ‑σ调制器 | |
US6535154B1 (en) | Enhanced noise-shaped quasi-dynamic-element-matching technique | |
US8847803B2 (en) | Parallel multibit digital-to-digital sigma-delta modulation | |
KR102441025B1 (ko) | 반도체 장치 및 그 동작 방법 | |
TWI636670B (zh) | Δ-σ調製器 | |
US9742381B2 (en) | Pulse width modulator and non-transitory computer readable medium for storing program for pulse width modulator | |
CN114531160A (zh) | 脉冲密度调制接口实现方法及装置、电子设备及存储介质 | |
TW200428767A (en) | Bi-quad digital filter configured with a bit binary rate multiplier | |
JP2004274606A (ja) | モジュレータ | |
JP3131429U (ja) | シグマデルタ回路 | |
US9425817B1 (en) | High order correction for pulse width modulation (PWM) digital/analog converters with reduced computation | |
KR102037610B1 (ko) | Sar 양자화기를 사용하는 델타 시그마 adc | |
US10951229B1 (en) | Digital filter | |
WO2014180202A1 (zh) | 一种Delta Sigma调制器及其实现调制的方法 | |
KR102091752B1 (ko) | 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법 | |
RoyChowdhury et al. | Verilog modeling of 24 bit stereo DAC using multibit SDM | |
Liu et al. | A delta sigma based finite impulse response filter for EEG signal processing | |
Sonika et al. | Design and implementation of sigma–delta digital to analog converter | |
JP6217737B2 (ja) | パルス幅変調器およびそのプログラム | |
JP2010114894A (ja) | 多段リセット可能シグマデルタアナログ/デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |