KR102091752B1 - 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법 - Google Patents

델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법 Download PDF

Info

Publication number
KR102091752B1
KR102091752B1 KR1020190007577A KR20190007577A KR102091752B1 KR 102091752 B1 KR102091752 B1 KR 102091752B1 KR 1020190007577 A KR1020190007577 A KR 1020190007577A KR 20190007577 A KR20190007577 A KR 20190007577A KR 102091752 B1 KR102091752 B1 KR 102091752B1
Authority
KR
South Korea
Prior art keywords
decimation
filter
delta sigma
rate
cic filter
Prior art date
Application number
KR1020190007577A
Other languages
English (en)
Inventor
이동훈
김형문
유승진
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020190007577A priority Critical patent/KR102091752B1/ko
Application granted granted Critical
Publication of KR102091752B1 publication Critical patent/KR102091752B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462—Details relating to the decimation process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

델타 시그마 변조(delta-sigma modulation) 및 데시메이션(decimation)을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터에 있어서, 델타 시그마 변조에 따라 아날로그 신호에 대한 오버샘플링(oversampling)을 수행하여 이진 스트림(binary stream)을 생성하는 델타 시그마 변조기, 및 데시메이션에 의해 샘플링 속도(sampling rate)가 감소하는 비율을 나타내는 데시메이션 비율(decimation rate)이 특정 수치로 결정됨에 따라, 특정 수치에 대응되는 클럭 주파수 및 레지스터 너비(register width)를 설정하는 컨트롤러 및 클럭 주파수 및 레지스터 너비에 기초하여 이진 스트림에 대한 데시메이션을 수행함으로써 디지털 신호를 생성하는 CIC 필터(cascaded integrator-comb filter)를 포함하는 데시메이션 필터;를 포함하는 컨버터가 개시된다.

Description

델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법{Converter and method for converting analog signal to digital signal by delta-sigma modulation and decimation}
본 개시는 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법에 관한 것이다. 보다 상세하게는, 본 개시는 가변의 데시메이션 비율이 특정 수치로 결정되는 경우, 그에 부합하는 데시메이션을 수행하여 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법에 관한 것이다.
아날로그 신호를 디지털 신호로 변환하는 기술에 대한 연구가 진행되고 있다. 특히, IoT(internet of things) 기술이 발전함에 따라 소형화되는 전자 장치들에 탑재될 수 있는 아날로그-디지털 컨버터(ADC)에 대한 수요가 증가하고 있다. 그에 따라, 칩 상에서 ADC가 차지하는 면적 및 ADC의 변환 동작에 소요되는 전력을 감소시키는 것이 문제되고 있다.
IoT 환경에서는 다양한 종류의 센서들로부터 다양한 아날로그 신호들이 측정될 수 있다. 아날로그 신호들의 종류마다 컨버터의 아날로그-디지털 변환에 요구되는 특성이 달라질 수 있다. 따라서, 아날로그 신호들의 종류가 늘어나는 경우, 이를 변환하기 위한 ADC 또한 다양한 종류가 구비될 것이 요구될 수 있어, 면적 및 전력의 측면에서 문제될 수 있다.
위와 같은 문제점들을 해결하기 위해서는, ADC의 면적 및 전력에 관한 요구 수준을 감소시키고, 다양한 종류의 아날로그 신호들에 대해서도 하나의 ADC를 통해 광범위하게 변환을 수행할 수 있는 ADC의 구조에 대한 기술이 요구될 수 있다.
다양한 실시예들은 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법을 제공하기 위한 것이다. 본 개시가 이루고자 하는 기술적 과제는 전술한 바와 같은 기술적 과제들로 한정되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 개시의 일 측면에 따른 델타 시그마 변조(delta-sigma modulation) 및 데시메이션(decimation)을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터는, 상기 델타 시그마 변조에 따라 상기 아날로그 신호에 대한 오버샘플링(oversampling)을 수행하여 이진 스트림(binary stream)을 생성하는 델타 시그마 변조기; 및 상기 데시메이션에 의해 샘플링 속도(sampling rate)가 감소하는 비율을 나타내는 데시메이션 비율(decimation rate)이 특정 수치로 결정됨에 따라, 상기 특정 수치에 대응되는 클럭 주파수 및 레지스터 너비(register width)를 설정하는 컨트롤러 및 상기 클럭 주파수 및 상기 레지스터 너비에 기초하여 상기 이진 스트림에 대한 상기 데시메이션을 수행함으로써 상기 디지털 신호를 생성하는 CIC 필터(cascaded integrator-comb filter)를 포함하는 데시메이션 필터;를 포함할 수 있다.
본 개시의 다른 측면에 따른 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 방법은, 상기 델타 시그마 변조에 따라 상기 아날로그 신호에 대한 오버샘플링을 수행하여 이진 스트림을 생성하는 단계; 상기 데시메이션에 의해 샘플링 속도가 감소하는 비율을 나타내는 데시메이션 비율이 특정 수치로 결정됨에 따라, 상기 특정 수치에 대응되는 클럭 주파수 및 레지스터 너비를 설정하는 단계; 및 상기 클럭 주파수 및 상기 레지스터 너비에 기초하여 상기 이진 스트림에 대한 상기 데시메이션을 수행함으로써 상기 디지털 신호를 생성하는 단계를 포함할 수 있다.
본 개시에 따른 컨버터 및 방법에 의해, 아날로그 신호가 오버샘플링 및 데시메이션을 통해 디지털 신호로 변환될 수 있어, 데시메이션 필터 없이 델타 시그마 변조기만에 의해 변환되는 경우보다 노이즈 특성이 개선될 수 있다. 또한, 데시메이션 필터에서 CIC 필터에 인가되는 클럭의 주파수가 대폭 감소할 수 있어, ADC가 소모하는 전력이 감소할 수 있다.
본 개시에 따른 컨버터 및 방법의 경우, 다양한 수치의 데시메이션 비율이 활용될 수 있다. 다양한 종류의 아날로그 신호들이 측정되는 경우에도 신호들마다 데시메이션 비율이 달리 결정될 수 있고, 그에 따라 데시메이션 필터가 해당 신호에 대한 변환을 수행할 수 있도록 설정될 수 있으므로, 하나의 컨버터만으로도 광범위한 활용이 가능할 수 있다.
도 1은 일부 실시예에 따른 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터를 구성하는 요소들을 나타내는 블록도이다.
도 2는 일부 실시예에 따른 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터가 동작하는 방식을 설명하기 위한 도면이다.
도 3은 일부 실시예에 따른 데시메이션 필터가 동작하는 방식을 설명하기 위한 도면이다.
도 4는 일부 실시예에 따른 컨트롤러가 동작하는 방식을 설명하기 위한 도면이다.
도 5는 일부 실시예에 따른 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 방법을 구성하는 단계들을 나타내는 흐름도이다.
이하 첨부된 도면을 참조하면서 오로지 예시를 위한 실시예들을 상세히 설명하기로 한다. 아래의 설명은 실시예들을 구체화하기 위한 것일 뿐 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 상세한 설명 및 실시예로부터 당해 기술분야의 전문가가 용이하게 유추할 수 있는 것은 권리범위에 속하는 것으로 해석된다.
본 명세서에서 사용되는 '구성된다' 또는 '포함한다' 등의 용어는 명세서 상에 기재된 여러 구성 요소들 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수 있고, 또는 추가적인 구성 요소들 또는 단계들이 더 포함될 수 있는 것으로 해석되어야 한다.
본 명세서에서 사용되는 '제 1' 또는 '제 2' 등과 같은 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있으나, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않아야 한다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하기 위한 목적으로만 사용된다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되는 일반적인 용어들로 선택되었으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당하는 발명의 설명 부분에서 그 의미가 상세하게 기재될 것이다. 따라서, 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 실시예들은 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법에 관한 것으로서 이하의 실시예들이 속하는 기술 분야에서 통상의 지식을 가진 자에게 널리 알려져 있는 사항들에 관해서는 자세한 설명을 생략한다.
도 1은 일부 실시예에 따른 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터를 구성하는 요소들을 나타내는 블록도이다.
도 1을 참조하면, 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터(100)는 델타 시그마 변조기(110) 및 데시메이션 필터(120)를 포함할 수 있다. 다만 이에 제한되는 것은 아니고, 도 1에 도시되는 요소들 외에 다른 범용적인 요소들이 컨버터(100)에 더 포함될 수도 있다.
델타 시그마 변조(delta-sigma modulation)는 델타 변조 방식으로부터 파생된 아날로그-디지털 변환 방식으로서, 아날로그 신호의 오차를 구하여 누적한 후, 그로부터 오차를 보정하는 방식으로 디지털 신호가 생성될 수 있다. 델타 시그마 변조만으로도 아날로그-디지털 변환이 수행될 수는 있으나, 델타 시그마 변조 결과의 노이즈를 제거하기 위한 필터 구성이 추가적으로 요구될 수 있다.
데시메이션(decimation)은 대상 신호의 샘플링 속도(sampling rate)를 감소시키는 변환을 의미할 수 있다. 샘플링 속도는 아날로그 신호로부터 샘플들을 추출하는 빈도수 또는 주파수를 의미할 수 있다. 델타 시그마 변조 과정에서 아날로그 신호에 대해 높은 주파수로 오버샘플링(oversampling)이 수행될 수 있고, 오버샘플링 결과에 대해 데시메이션이 수행되는 경우 노이즈가 보다 효율적으로 제거될 수 있다. 또한, 데시메이션 과정은 오버샘플링에 의한 혼신(aliasing) 효과를 제거하는 역할을 수행할 수도 있다.
델타 시그마 변조기(110)는 델타 시그마 변조에 따라 아날로그 신호에 대한 오버샘플링을 수행하여 이진 스트림(binary stream)을 생성할 수 있다. 이진 스트림은 델타 시그마 변조기(110)가 출력하는 변조 결과물을 의미할 수 있다. 변조 결과물은 다양한 크기의 워드 길이(word length)를 가질 수 있다. 다만, 본 개시에서는 델타 시그마 변조기(110)의 변조 결과물은 1비트의 워드 길이를 갖는 이진 스트림일 수 있다.
델타 시그마 변조기(110)는 1 이상의 차수(order)를 가질 수 있다. 예를 들면, 델타 시그마 변조기(110)의 차수는 2차일 수 있다. 델타 시그마 변조기(110)의 차수는 델타 시그마 변조기(110)에 포함되는 적분기(integrator) 및 피드백 루프(feedback loop)의 개수에 따라 결정될 수 있다.
데시메이션 필터(120)는 컨트롤러(121) 및 CIC 필터(cascaded integrator-comb filter)(122)를 포함할 수 있다. 데시메이션 필터(120)는 델타 시그마 변조기(110)로부터 이진 스트림을 입력받을 수 있고, 컨버터(100)의 출력에 해당하는 디지털 신호를 출력할 수 있다. 데시메이션 필터(120)가 출력하는 디지털 신호는 16비트, 32비트 등의 워드 길이를 가질 수 있다.
컨트롤러(121)는 데시메이션에 의해 샘플링 속도가 감소하는 비율을 나타내는 데시메이션 비율(decimation rate)이 특청 수치로 결정됨에 따라, 특정 수치에 대응되는 클럭 주파수 및 레지스터 너비를 설정할 수 있다.
데시메이션 비율은 샘플링 속도가 감소하는 비율을 의미할 수 있다. 아날로그 신호는 델타 시그마 변조기(110)에 의해 오버샘플링되므로, 그에 대한 데시메이션이 수행될 것이 요구될 수 있다. 예를 들면, 데시메이션 비율은 32, 64, ... , 2048 등과 같은 2의 배수의 값을 가질 수 있다.
데시메이션 비율은 가변일 수 있다. 아날로그 신호의 특성 및 컨버터(100)에 요구되는 출력의 해상도(resolution) 수준에 따라, 데시메이션 비율은 달라질 수 있다. 예를 들면, A 신호에 대해서는 데시메이션 비율이 32일 수 있고, B 신호에 대해서는 데시메이션 비율이 2048일 수 있다. 또한, 동일한 A 신호에 대해서도 요구되는 출력 해상도 수준에 따라 다양한 데시메이션 비율이 적용될 수 있다.
컨트롤러(121)는 데시메이션 비율이 결정됨에 따라, 그에 대응되는 클럭 주파수 및 레지스터 너비를 설정할 수 있다. 예를 들면, 데시메이션 비율은 컨버터(100) 외부에서 컨버터(100)를 제어하는 프로세서에 의해 결정될 수 있고, 결정된 데시메이션 비율은 프로세서로부터 컨트롤러(121)에 전달될 수 있다.
클럭 주파수(clock frequency)는 CIC 필터(122)가 동작하기 위해 CIC 필터(122)에 입력되어야 하는 클럭의 주파수를 의미할 수 있다. CIC 필터(122)가 동작하기 위한 클럭 주파수는 데시메이션 비율에 따라 달라질 수 있다. 후술할 도 3을 통해 설명될 바와 같이, 데시메이션 비율이 높아지는 경우 CIC 필터(122)의 일부 구성에 인가되는 클럭 주파수가 낮아질 수 있다.
레지스터 너비(register width)는 CIC 필터(122)의 내부에서 처리되는 데이터를 처리할 수 있도록 설정될 수 있다. CIC 필터(122)의 내부에서 처리되는 데이터는 데시메이션 비율에 따라 워드 길이가 달라질 수 있다. 따라서, 레지스터 너비는 데시메이션 비율에 따라 달라지는 데이터의 워드 길이에 부합하도록 컨트롤러(121)에 의해 조정될 수 있다.
CIC 필터(122)는 클럭 주파수 및 레지스터 너비에 기초하여 이진 스트림에 대한 데시메이션을 수행함으로써 디지털 신호를 생성할 수 있다. 델타 시그마 변조기(110)에 의한 오버샘플링을 통해 생성되는 이진 스트림은 과도하게 높은 샘플링 속도를 가질 수 있다. 이진 스트림에 대한 데시메이션이 수행되는 경우 샘플링 속도가 감소될 수 있어, CIC 필터(122)가 출력하는 디지털 신호는 적절한 범위의 샘플링 속도를 가질 수 있다. CIC 필터(122)가 출력하는 디지털 신호는 입력 아날로그 신호로부터 변환되는 컨버터(100)의 전체 출력에 해당할 수 있다.
CIC(cascaded integrator-comb filter) 필터(122)는 적분기(integrator)의 케스케이드(cascade) 구조 및 빗살 필터(comb filter)의 케스케이드 구조 사이에 데시메이션 수단이 포함되는 구조로 형성될 수 있다. 적분기가 케스케이드되는 개수 및 빗살 필터가 케스케이드되는 개수는 동일할 수 있고, 그와 같은 개수는 CIC 필터의 차수(order)를 의미할 수 있다.
앞서 살핀 바와 같이, 컨버터(100)는 델타 시그마 변조기(110) 및 데시메이션 필터(120)를 포함할 수 있고, 데시메이션 필터(120)는 컨트롤러(121) 및 CIC 필터(122)를 포함할 수 있다. 컨버터(100)는 입력되는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다. 그 과정에서, 컨트롤러(121)는 가변의 데시메이션 비율이 특정 수치로 결정되는 경우, CIC 필터(122)가 해당 특정 수치에 부합하는 데시메이션을 수행할 수 있도록, CIC 필터(122)에 관련되는 클럭 주파수 및 레지스터 너비를 설정할 수 있다. 따라서, 컨버터(100)는 서로 다른 데시메이션 비율들에 대해서도 단일 장치만으로 아날로그-디지털 변환을 수행할 수 있어, 광범위한 출력을 가질 수 있다.
도 2는 일부 실시예에 따른 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터가 동작하는 방식을 설명하기 위한 도면이다.
도 2를 참조하면, 아날로그 신호를 입력받아 이진 스트림을 출력하는 델타 시그마 변조기(110) 및 이진 스트림에 대한 데시메이션을 수행하여 디지털 신호를 출력하는 데시메이션 필터(120)를 포함하는 컨버터(100)가 도시되어 있다.
델타 시그마 변조기(110) 및 데시메이션 필터(120)의 차수(order)는 서로 연관될 수 있다. 구체적으로, 델타 시그마 변조기(110)의 차수가 n인 경우, 데시메이션 필터(120)의 차수는 n+1일 수 있다. 데시메이션 필터(120)의 차수는 CIC 필터(122)의 차수를 의미할 수 있다.
예를 들면, 델타 시그마 변조기(110)의 차수가 2인 경우, CIC 필터(122)의 차수는 3일 수 있다. 델타 시그마 변조기(110)에는 하나의 차수에 해당하는 적분기를 포함하는 피드백 루프가 2개 포함될 수 있다. CIC 필터(122)에는 케스케이드되는 3개의 적분기 및 케스케이드되는 3개의 빗살 필터가 포함될 수 있다. 다만 이에 제한되는 것은 아니고, 컨버터(100)는 n개 및 n+1개의 관계를 만족하는 다양한 조합으로 구현될 수 있다.
도 3은 일부 실시예에 따른 데시메이션 필터가 동작하는 방식을 설명하기 위한 도면이다.
도 3을 참조하면, 데시메이션 필터(120)는 컨트롤러(121) 및 CIC 필터(122)를 포함할 수 있고, CIC 필터(122)는 CIC 필터(122)의 차수와 동일한 개수로 케스케이드되는 적어도 하나의 적분기(1221), CIC 필터(122)의 차수와 동일한 개수로 케스케이드되는 적어도 하나의 빗살 필터(1223) 및 적어도 하나의 적분기(1221) 및 적어도 하나의 빗살 필터(1223) 사이에 연결되는 데시메이션 수단(1222)을 포함할 수 있다.
도 3에 도시되는 예시의 경우, CIC 필터(122)의 차수 및 그에 따른 데시메이션 필터(120)의 차수는 3일 수 있다. 따라서, CIC 필터(122)에는 케스케이드되는 3개의 적분기들 및 케스케이드되는 3개의 빗살 필터들이 포함될 수 있다. 다만 이에 제한되는 것은 아니고, 데시메이션 필터(120)의 차수는 3이 아닌 다른 양의 정수일 수도 있다.
데시메이션 수단(1222)은 샘플링 속도를 감소시키는 변환으로서 데시메이션을 수행하기 위한 수단을 의미할 수 있다. 예를 들면, 데시메이션 수단(1222)은 스위칭 소자(switching element)일 수 있다. 주어진 데시메이션 비율에 대해, 데시메이션 수단(1222)은 스위칭을 통해 샘플링 속도를 감소시킬 수 있다. 데시메이션 비율이 32로 설정되는 경우, 데시메이션 수단(1222)은 1회 폐쇄 후 31회 개방을 반복하여 샘플링 속도를 32분의 1로 감소시킬 수 있다.
컨트롤러(121)는 데시메이션 수단(1222)이 샘플링 속도를 감소시킬 수 있도록, 데시메이션 수단(1222)에 데시메이션 비율 D를 전달할 수 있다. 예를 들면, 데시메이션 비율 D는 아날로그 신호의 종류 또는 변환 해상도 요구 수준에 따라, 컨버터(100) 외부의 프로세서 등에 의해 결정되어 컨트롤러(121)에 전달될 수 있고, 차례로 데시메이션 수단(1222)에 전달될 수 있다.
컨트롤러(121)는 적어도 하나의 적분기(1221) 및 적어도 하나의 빗살 필터(1223)에 클럭을 공급할 수 있다. 컨트롤러(121)는 적어도 하나의 적분기(1221)에 델타 시그마 변조기(110)에서 수행되는 오버샘플링의 샘플링 속도 Fs와 동일한 속도를 갖는 클럭을 제공할 수 있다. 다만, 컨트롤러(121)는 적어도 하나의 빗살 필터(1223)에 오버샘플링의 샘플링 속도 Fs가 데시메이션 비율 D로 나누어진 Fs/D의 속도를 갖는 클럭을 제공할 수 있다. 따라서, 적어도 하나의 빗살 필터(1223)에 제공되는 클럭의 주파수가 대폭 감소할 수 있다는 점에서, 데시메이션 필터(120)의 전력 소모가 감소할 수 있어, 컨버터(100)의 저전력 설계가 구현되는 것이 보다 용이해질 수 있다.
컨트롤러(121)는 데시메이션 비율의 변화에 따라, CIC 필터(122)에서 데이터가 처리되기 위해 요구되는 레지스터 너비를 설정할 수 있다. 레지스터 너비는 CIC 필터(122)의 워드 길이에 따라 설정될 수 있다. CIC 필터(122)의 워드 길이는 CIC 필터(122)에서 처리되는 데이터가 갖는 워드 길이를 의미할 수 있다.
컨트롤러(121)는 CIC 필터(122)에 입력되는 데이터의 워드 길이, CIC 필터(122)의 차수, CIC 필터(122)의 차동 지연 및 데시메이션 비율로부터 CIC 필터(122)의 워드 길이를 계산할 수 있다. CIC 필터(122)의 워드 길이에 대한 구체적인 계산 방식은 아래의 수학식 1과 같을 수 있다.
Figure 112019007245495-pat00001
수학식 1을 참조하면, CIC 필터(122)의 워드 길이 WordLength는 CIC 필터(122)의 차수 k, 데시메이션 비율 D, CIC 필터(122)의 차동 지연 M 및 CIC 필터(122)에 입력되는 데이터의 워드 길이 W-in으로부터 계산될 수 있다. 차동 지연 M은 CIC 필터(122)의 적어도 하나의 빗살 필터(1223)에 의해 결정되는 값으로서, 1 또는 2로 설정될 수 있다.
하나의 예시로서, CIC 필터(122)의 차수 k가 3이고, 데시메이션 비율 D가 32이고, CIC 필터(122)의 차동 지연 M이 1인 경우, CIC 필터(122)에 입력되는 데이터의 워드 길이 W-in는 이진 스트림의 워드 길이로서 1이므로, CIC 필터(122)의 워드 길이 WordLength는 3*(log2(32*1))+1=16일 수 있다. 따라서, CIC 필터(122) 내부에서는 16비트의 데이터가 처리되어야 하므로, 컨트롤러(121)는 레지스터 너비를 16으로 설정할 수 있다.
다만 이에 제한되는 것은 아니고, 변수들의 값이 달라지는 경우 레지스터 너비 또한 다르게 설정될 수 있다. 데시메이션 비율 D가 2048로 설정되는 경우, CIC 필터(122)의 워드 길이 WordLength는 3*(log2(2048*1))+1=32일 수 있고, 그에 따라 컨트롤러(121)는 레지스터 너비를 32로 설정할 수도 있다.
한편, CIC 필터(122) 전체의 전달 함수는 아래의 수학식 2와 같을 수 있다. CIC 필터(122)의 차수가 3인 경우, CIC 필터(122) 전체의 전달 함수는 sinc3 응답을 나타낼 수 있다.
Figure 112019007245495-pat00002
수학식 2를 참조하면, 델타 시그마 변조기(110)의 오버샘플링을 통해 생성되는 이진 스트림이 CIC 필터(122)를 거치는 경우, 오버샘플링에 의한 고주파 영역의 성분들이 보다 정밀하게 제거될 수 있어, 베이스밴드(baseband) 신호만이 정확하게 출력될 수 있다. 따라서, 컨버터(100)가 오버샘플링 및 데시메이션을 통해 디지털 신호를 생성하는 경우, 디지털 신호의 노이즈 특성으로서 유효비트수(ENOB, Effective number of bits)가 대폭 개선될 수 있다.
도 4는 일부 실시예에 따른 컨트롤러가 동작하는 방식을 설명하기 위한 도면이다.
도 4를 참조하면, 클럭 컨트롤러(1211) 및 레지스터 컨트롤러(1212)를 포함하는 컨트롤러(121)가 도시되어 있다.
컨트롤러(121)는 외부 구성들과 각종 신호들을 교환할 수 있다. 예를 들면, 컨트롤러(121)는 델타 시그마 변조기(110)가 오버샘플링을 수행하는 샘플링 속도를 수신할 수 있고, 컨버터(100) 외부의 프로세서 등으로부터 결정된 데시메이션 비율의 특정 수치를 수신할 수 있다.
전술한 바와 같이, 클럭 컨트롤러(1211)는 적어도 하나의 적분기(1221) 및 적어도 하나의 빗살 필터(1223)에 클럭을 인가할 수 있고, 레지스터 컨트롤러(1212)는 CIC 필터(122)의 워드 길이에 대응되는 레지스터 너비를 설정하여 CIC 필터(122)에 전달할 수 있다.
한편, 컨버터(100)의 최종 출력인 디지털 신호는 적어도 하나의 빗살 필터(1223)로부터 출력된다는 점에서, 컨버터(100) 출력의 데이터 속도(data rate)는 적어도 하나의 빗살 필터(1223)에 인가되는 클럭의 속도와 동일할 수 있다. 컨버터(100) 출력의 데이터 속도는 아래의 수학식 3과 같이 표현될 수 있다.
Figure 112019007245495-pat00003
수학식 3을 참조하면, 컨버터(100)가 출력하는 디지털 신호의 데이터 속도 DataRate는 델타 시그마 변조기(110)에서 수행되는 오버샘플링의 샘플링 속도 Fs가 데시메이션 비율 D로 나누어진 Fs/D의 속도일 수 있다. 이와 같은 Fs/D의 속도는 적어도 하나의 빗살 필터(1223)에 인가되는 클럭의 속도와 동일하다는 점이 확인될 수 있다.
컨버터(100)가 출력하는 디지털 신호의 데이터 속도 DataRate는 나이키스트 속도(Nyquist rate)로 설정될 수 있다. 나이키스트 속도는 나이키스트 이론에 따른 것으로서, 샘플링 후 원신호의 복원을 위해서는 샘플링 속도가 입력 신호의 주파수 대역의 2배에 해당하는 나이키스트 속도 이상일 것이 요구될 수 있다. 디지털 신호의 샘플링 속도는 나이키스트 속도로 설정될 수 있고, 그에 따라 디지털 신호의 데이터 속도 DataRate는 나이키스트 속도일 수 있다. 이는 아래의 수학식 4와 같이 표현될 수 있다.
Figure 112019007245495-pat00004
수학식 4를 참조하면, 컨버터(100)에 입력되는 아날로그 신호의 최대 주파수 내지 대역폭을 나타내는 Fin에 관하여, 컨버터(100)가 출력하는 디지털 신호의 데이터 속도 DataRate를 나타내는 Fs/D가 2*Fin과 같을 수 있다. 이는 입력 아날로그 신호의 대역폭 Fin이 오버샘플링의 샘플링 속도 Fs 및 데시메이션 비율 D에 의존한다는 점을 나타낼 수 있다.
아날로그-디지털 변환은 아날로그 신호의 종류에 따라 다양한 값의 데이터 속도를 요구할 수 있다. 다만, 데시메이션 비율 D는 필요에 따라 다양한 값을 가질 수 있으므로, 컨버터(100)가 출력하는 디지털 신호의 데이터 속도 Fs/D 또한 다양한 값을 가질 수 있다. 따라서, 컨버터(100)는 광범위한 데이터 속도를 가질 수 있어, 다양한 아날로그 신호에 대해 변환을 수행할 수 있다. 그에 따라, 다양한 아날로그 신호들에 대해 단일 개수의 컨버터(100)만이 탑재될 수 있어, 칩상에서 컨버터(100)가 차지하는 면적이 감소할 수 있다.
도 5는 일부 실시예에 따른 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 방법을 구성하는 단계들을 나타내는 흐름도이다.
도 5를 참조하면, 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 방법은 단계 510 내지 단계 530을 포함할 수 있다. 다만 이에 제한되는 것은 아니고, 도 5에 도시되는 단계들 외에 다른 범용적인 단계들이 도 5의 방법에 더 포함될 수도 있다.
도 5의 방법은 도 1 내지 도 4의 컨버터(100)에서 시계열적으로 처리되는 단계들로 구성될 수 있다. 따라서, 도 5의 방법에 관해 이하에서 생략되는 내용이라 할지라도, 도 1 내지 도 4의 컨버터(100)에 대해 이상에서 기술되는 내용들은 도 5의 방법에 대해서도 동일하게 적용될 수 있다.
단계 510에서, 컨버터(100)는 델타 시그마 변조에 따라 아날로그 신호에 대한 오버샘플링을 수행하여 이진 스트림을 생성할 수 있다.
단계 520에서, 컨버터(100)는 데시메이션에 의해 샘플링 속도가 감소하는 비율을 나타내는 데시메이션 비율이 특정 수치로 결정됨에 따라, 특정 수치에 대응되는 클럭 주파수 및 레지스터 너비를 설정할 수 있다.
단계 530에서, 컨버터(100)는 클럭 주파수 및 레지스터 너비에 기초하여 이진 스트림에 대한 데시메이션을 수행함으로써 디지털 신호를 생성할 수 있다.
한편, 본 개시에 따른 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 방법은 그 방법을 실행하는 명령어들을 포함하는 하나 이상의 프로그램이 기록되는 컴퓨터로 판독 가능한 기록 매체에 기록될 수 있다.
컴퓨터로 판독 가능한 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함될 수 있다. 프로그램 명령어의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드가 포함될 수 있다.
이상에서 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
100: 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터
110: 델타 시그마 변조기
120: 데시메이션 필터
121: 컨트롤러
122: CIC 필터

Claims (9)

  1. 델타 시그마 변조(delta-sigma modulation) 및 데시메이션(decimation)을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터에 있어서,
    상기 델타 시그마 변조에 따라 상기 아날로그 신호에 대한 오버샘플링(oversampling)을 수행하여 이진 스트림(binary stream)을 생성하는 델타 시그마 변조기; 및
    상기 데시메이션에 의해 샘플링 속도(sampling rate)가 감소하는 비율을 나타내는 데시메이션 비율(decimation rate)이 특정 수치로 결정됨에 따라, 상기 특정 수치에 기초하여 클럭 주파수 및 레지스터 너비(register width)를 설정하는 컨트롤러 및
    상기 클럭 주파수 및 상기 레지스터 너비에 기초하여 상기 이진 스트림에 대한 상기 데시메이션을 수행함으로써 상기 디지털 신호를 생성하는 CIC 필터(cascaded integrator-comb filter)를 포함하는 데시메이션 필터;를 포함하고,
    상기 델타 시그마 변조기의 차수가 n인 경우, 상기 CIC 필터의 차수는 n+1인, 컨버터.
  2. 제 1항에 있어서,
    상기 CIC 필터는,
    상기 CIC 필터의 차수(order)와 동일한 개수로 케스케이드(cascade)되는 적어도 하나의 적분기;
    상기 CIC 필터의 차수와 동일한 개수로 케스케이드되는 적어도 하나의 빗살 필터(comb filter); 및
    상기 적어도 하나의 적분기 및 상기 적어도 하나의 빗살 필터 사이에 연결되는 데시메이션 수단을 포함하는, 컨버터.
  3. 제 2항에 있어서,
    상기 컨트롤러는,
    상기 적어도 하나의 적분기에 상기 오버샘플링의 샘플링 속도와 동일한 속도를 갖는 클럭을 제공하고,
    상기 적어도 하나의 빗살 필터에 상기 오버샘플링의 샘플링 속도가 상기 데시메이션 비율로 나누어진 속도를 갖는 클럭을 제공하는, 컨버터.
  4. 제 1항에 있어서,
    상기 컨트롤러는,
    상기 CIC 필터에 입력되는 데이터의 워드 길이(word length), 상기 CIC 필터의 차수, 상기 CIC 필터의 차동 지연 및 상기 데시메이션 비율로부터 상기 CIC 필터의 워드 길이를 계산하고,
    상기 CIC 필터의 워드 길이에 대응되도록 상기 레지스터 너비를 설정하는, 컨버터.
  5. 삭제
  6. 제 1항에 있어서,
    상기 델타 시그마 변조기의 차수는 2이고, 상기 CIC 필터의 차수는 3인, 컨버터.
  7. 제 1항에 있어서,
    상기 디지털 신호의 샘플링 속도는 나이키스트 속도(Nyquist rate)인, 컨버터.
  8. 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 방법에 있어서,
    델타 시그마 변조기가, 상기 델타 시그마 변조에 따라 상기 아날로그 신호에 대한 오버샘플링을 수행하여 이진 스트림을 생성하는 단계;
    컨트롤러가, 상기 데시메이션에 의해 샘플링 속도가 감소하는 비율을 나타내는 데시메이션 비율이 특정 수치로 결정됨에 따라, 상기 특정 수치에 기초하여 클럭 주파수 및 레지스터 너비를 설정하는 단계; 및
    CIC 필터가, 상기 클럭 주파수 및 상기 레지스터 너비에 기초하여 상기 이진 스트림에 대한 상기 데시메이션을 수행함으로써 상기 디지털 신호를 생성하는 단계를 포함하고,
    상기 델타 시그마 변조기의 차수가 n인 경우, 상기 CIC 필터의 차수는 n+1인, 방법.
  9. 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 방법을 구현하기 위한 프로그램이 기록되는 컴퓨터로 판독 가능한 기록 매체에 있어서,
    상기 방법은,
    델타 시그마 변조기가, 상기 델타 시그마 변조에 따라 상기 아날로그 신호에 대한 오버샘플링을 수행하여 이진 스트림을 생성하는 단계;
    컨트롤러가, 상기 데시메이션에 의해 샘플링 속도가 감소하는 비율을 나타내는 데시메이션 비율이 특정 수치로 결정됨에 따라, 상기 특정 수치에 대응되는 클럭 주파수 및 레지스터 너비를 설정하는 단계; 및
    CIC 필터가, 상기 클럭 주파수 및 상기 레지스터 너비에 기초하여 상기 이진 스트림에 대한 상기 데시메이션을 수행함으로써 상기 디지털 신호를 생성하는 단계를 포함하고,
    상기 델타 시그마 변조기의 차수가 n인 경우, 상기 CIC 필터의 차수는 n+1인, 기록 매체.
KR1020190007577A 2019-01-21 2019-01-21 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법 KR102091752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190007577A KR102091752B1 (ko) 2019-01-21 2019-01-21 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190007577A KR102091752B1 (ko) 2019-01-21 2019-01-21 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법

Publications (1)

Publication Number Publication Date
KR102091752B1 true KR102091752B1 (ko) 2020-03-20

Family

ID=69958149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190007577A KR102091752B1 (ko) 2019-01-21 2019-01-21 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법

Country Status (1)

Country Link
KR (1) KR102091752B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116582109A (zh) * 2023-04-21 2023-08-11 西安西电国际工程有限责任公司 滤波器的构建方法、装置、计算机设备和可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001983A (ko) * 1999-06-10 2001-01-05 정선종 오버샘플링 변환기의 데시메이션 필터
US20180034470A1 (en) * 2016-08-01 2018-02-01 Kopin Corporation Time delay in digitally oversampled sensor systems, apparatuses, and methods
KR20180100746A (ko) * 2017-03-02 2018-09-12 서울대학교산학협력단 주파수 특성을 보정하는 아날로그 디지털 변환기 및 이를 포함하는 반도체 장치
KR20180138186A (ko) * 2017-06-20 2018-12-28 인피니언 테크놀로지스 아게 회로, 센서 시스템, 전압 생성 방법, 및 센서 시스템을 작동시키는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001983A (ko) * 1999-06-10 2001-01-05 정선종 오버샘플링 변환기의 데시메이션 필터
US20180034470A1 (en) * 2016-08-01 2018-02-01 Kopin Corporation Time delay in digitally oversampled sensor systems, apparatuses, and methods
KR20180100746A (ko) * 2017-03-02 2018-09-12 서울대학교산학협력단 주파수 특성을 보정하는 아날로그 디지털 변환기 및 이를 포함하는 반도체 장치
KR20180138186A (ko) * 2017-06-20 2018-12-28 인피니언 테크놀로지스 아게 회로, 센서 시스템, 전압 생성 방법, 및 센서 시스템을 작동시키는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116582109A (zh) * 2023-04-21 2023-08-11 西安西电国际工程有限责任公司 滤波器的构建方法、装置、计算机设备和可读存储介质

Similar Documents

Publication Publication Date Title
US10141948B2 (en) Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
TWI645679B (zh) 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器
Saraf et al. IIR filters using stochastic arithmetic
US7379002B1 (en) Methods and apparatus for a multi-mode analog-to-digital converter
JP3886220B2 (ja) 中心周波数が同調可能なフィードフォーワード帯域デルタ−シグマ変換器
JP2009303157A (ja) デルタシグマ変調器
CN103944575A (zh) 过采样64倍有效位数为18位的σ-δ调制电路
US9094033B1 (en) Quantization noise-shaping device
Wagner et al. On the signal filtering property of CT incremental sigma–delta ADCs
CN103929184A (zh) 一种基于数字噪声耦合技术的δ-σ调制器
US10020818B1 (en) Systems and methods for fast delta sigma modulation using parallel path feedback loops
Caldwell et al. Incremental data converters at low oversampling ratios
US20110267211A1 (en) Analog-digital converter and operating method thereof
CN117526957B (zh) 一种最优量化位数的模数转换器
US9391634B1 (en) Systems and methods of low power decimation filter for sigma delta ADC
KR102091752B1 (ko) 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법
CN115549683A (zh) 一种高精度增量型zoom ADC架构
KR102441025B1 (ko) 반도체 장치 및 그 동작 방법
JPH07503346A (ja) シグマ−デルタ変調器をカスケード結合するための方法，及びシグマ−デルタ変調システム
JP6316751B2 (ja) 変換器
WO2017084067A1 (zh) X-0级联式噪声整形结构的连续时间δ-∑调制器
US10848176B1 (en) Digital delta-sigma modulator with non-recursive computation of residues
JPH04331517A (ja) 信号加算装置および信号加算方法
US8878710B2 (en) Low latency filter
CN107294537B (zh) 一种基于Sigma Delta Modulator的模数转换器

Legal Events

Date Code Title Description
GRNT Written decision to grant