JP6316751B2 - 変換器 - Google Patents
変換器 Download PDFInfo
- Publication number
- JP6316751B2 JP6316751B2 JP2014543364A JP2014543364A JP6316751B2 JP 6316751 B2 JP6316751 B2 JP 6316751B2 JP 2014543364 A JP2014543364 A JP 2014543364A JP 2014543364 A JP2014543364 A JP 2014543364A JP 6316751 B2 JP6316751 B2 JP 6316751B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- clock signal
- input
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
- H03M3/3283—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being in the time domain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Description
いては、オーバーサンプリング比を大きくする必要がある。例えば、オーバーサンプリングのサンプリング周波数を出力サンプリング周波数よりも100倍程度高くする必要がある。
Claims (15)
- クロック信号を入力するクロック信号入力部と、
入力信号を入力する入力部と、
前記クロック信号入力部に入力されるクロック信号に応じて、前記入力部に入力された入力信号のサンプリングを行うサンプリング部と、
前記サンプリングの周期に応じて信号処理を行い、出力信号を出力する信号処理部と、を有し、
前記クロック信号入力部に入力されるクロック信号の周期が長くなると、前記信号処理部が出力する出力信号の振幅を小さくするデータ変換器。 - 周期が動的に変化するクロック信号を入力するクロック信号入力部と、
入力信号を入力する入力部と、
前記クロック信号入力部に入力されたクロック信号の周期を検出する周期検出部と、
前記入力部に入力された入力信号を前記周期検出部により検出されたクロック信号の周期に応じて信号処理を行い、出力信号を出力する信号処理部と
を有し、
前記クロック信号入力部に入力されるクロック信号の周期が長くなると、前記信号処理部が出力する出力信号の振幅を小さくするデータ変換器。 - 前記データ変換器は、出力信号のスペクトルを拡散し、特定の周波数におけるスペクトルのピーク値を低減する請求項2に記載のデータ変換器。
- 前記クロック信号入力部は、
分周比を動的に変化させる分周比生成器と、
前記分周比生成器により変化された分周比に応じてクロック信号を分周して入力する分周器と
を有し、
前記周期検出部は、前記分周比生成器により変化された分周比によりクロック信号の周期を検出する請求項2または3に記載のデータ変換器。 - 入力信号を入力する入力部と、
前記入力部の出力する信号を積分する積分器と、
前記積分器の出力する信号を量子化する量子化器と、
周期が可変のクロック信号にしたがって前記量子化器の出力をサンプリングするサンプラと
を有し、
前記入力部は、
入力信号から前記サンプラの出力を減算処理して出力する減算器
を有するデータ変換器。 - 前記積分器に供給されるクロック信号の周期が、前記サンプラが前記量子化器の出力をサンプリングするときにしたがうクロック信号の周期よりも小さい請求項5に記載のデータ変換器。
- 前記積分器に供給されるクロック信号の周期と前記サンプラが前記量子化器の出力をサンプリングするときにしたがうクロック信号の周期とが整数比である請求項5または6に記載のデータ変換器。
- 入力信号を入力する入力部と、
前記入力部の出力する信号が入力されるループフィルタと、
前記ループフィルタの出力する信号を量子化する量子化器と、
周期が可変のクロック信号にしたがって前記量子化器の出力をサンプリングするサンプラと
を有し、
前記入力部は、
入力信号から前記サンプラの出力を減算処理して出力する減算器
を有するデータ変換器。 - 前記ループフィルタは共振器である請求項8に記載のデータ変換器。
- 前記ループフィルタは、前記ループフィルタに供給されるクロック信号の周期を検出して前記ループフィルタの係数を変更する請求項8に記載のデータ変換器。
- 分周比を動的に変化させる分周比生成器と、
前記分周比生成器により変化された分周比に応じてクロック信号を分周して入力する分周器と
を有し
前記サンプラが前記量子化器の出力をサンプリングするときに従うクロック信号は、前記分周器の出力信号であり、
前記分周器の出力信号が前記ループフィルタにも供給される請求項10に記載のデータ変換器。 - クロック信号を入力するクロック信号入力部と、
入力信号を入力する入力部と、
前記クロック信号入力部に入力されるクロック信号に応じて、前記入力部に入力された入力信号のサンプリングを行うサンプリング部と、
前記サンプリングの周期に応じて信号処理を行い、出力信号を出力する信号処理部と、
前記信号処理部の出力する出力信号に応じてアクチュエータを駆動するドライバと
を有し、
前記クロック信号入力部に入力されるクロック信号の周期が長くなると、前記信号処理部が出力する出力信号の振幅を小さくするデータ変換器。 - 前記ドライバは、3値コードを出力して前記アクチュエータを駆動する請求項12に記載のデータ変換器。
- 前記信号処理部の出力する出力信号を入力し前記ドライバに信号を出力するミスマッチシェイパーを有する請求項12または13に記載のデータ変換器。
- 前記アクチュエータはスピーカである請求項12から14のいずれかに記載のデータ変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012235910 | 2012-10-25 | ||
JP2012235910 | 2012-10-25 | ||
PCT/JP2013/078998 WO2014065408A1 (ja) | 2012-10-25 | 2013-10-25 | 変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014065408A1 JPWO2014065408A1 (ja) | 2016-09-08 |
JP6316751B2 true JP6316751B2 (ja) | 2018-04-25 |
Family
ID=50544779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014543364A Active JP6316751B2 (ja) | 2012-10-25 | 2013-10-25 | 変換器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9362943B2 (ja) |
EP (1) | EP2913931A4 (ja) |
JP (1) | JP6316751B2 (ja) |
KR (1) | KR20150077420A (ja) |
CN (1) | CN104718704A (ja) |
IN (1) | IN2015DN03872A (ja) |
WO (1) | WO2014065408A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104581589B (zh) * | 2014-12-31 | 2018-01-02 | 苏州上声电子有限公司 | 基于三态编码的通道状态选取方法和装置 |
US9397677B1 (en) * | 2015-11-02 | 2016-07-19 | Keysight Technologies, Inc. | Method and system for digital-to-analog converter performance measurement using equivalent-time sampler |
CN105761691A (zh) * | 2016-05-04 | 2016-07-13 | 深圳市华星光电技术有限公司 | 栅极扫描线驱动方法、驱动模块及tft-lcd显示面板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471209A (en) * | 1994-03-03 | 1995-11-28 | Echelon Corporation | Sigma-delta converter having a digital logic gate core |
DE60113442T2 (de) * | 2001-10-31 | 2006-01-26 | Freescale Semiconductors, Inc., Austin | Inkrementaler Delta Analog-Digital-Wandler |
US7146144B2 (en) * | 2003-10-20 | 2006-12-05 | Northrop Grumman Corporation | Frequency agile exciter |
JP4687510B2 (ja) * | 2006-03-08 | 2011-05-25 | 日本電気株式会社 | 移動通信端末における信号処理システム及びその方法並びにそれを用いた移動通信端末 |
JP4660778B2 (ja) * | 2006-07-27 | 2011-03-30 | 国立大学法人 名古屋工業大学 | Pwm信号生成器、pwm信号生成装置およびデジタルアンプ |
JP4549420B2 (ja) * | 2006-08-23 | 2010-09-22 | 旭化成エレクトロニクス株式会社 | デルタシグマ変調器 |
US7619487B2 (en) * | 2007-09-14 | 2009-11-17 | Infineon Technologies Ag | Polar modulation without analog filtering |
EP2063534B1 (en) * | 2007-11-23 | 2012-02-01 | STMicroelectronics Srl | Clock dithering process for reducing electromagnetic interference in D/A converters and apparatus for carrying out such process |
JP2010041478A (ja) * | 2008-08-06 | 2010-02-18 | Mitsubishi Electric Engineering Co Ltd | パルス幅変調方式のデジタル/アナログ変換器 |
JP5365437B2 (ja) * | 2009-09-11 | 2013-12-11 | 株式会社リコー | 画像読取装置および画像形成装置 |
KR101634359B1 (ko) * | 2009-09-23 | 2016-06-28 | 삼성전자주식회사 | 클럭 신호의 변화를 통하여 이득을 제어하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서 |
US8179174B2 (en) * | 2010-06-15 | 2012-05-15 | Mstar Semiconductor, Inc. | Fast phase locking system for automatically calibrated fractional-N PLL |
-
2013
- 2013-10-25 WO PCT/JP2013/078998 patent/WO2014065408A1/ja active Application Filing
- 2013-10-25 EP EP13848684.0A patent/EP2913931A4/en not_active Withdrawn
- 2013-10-25 JP JP2014543364A patent/JP6316751B2/ja active Active
- 2013-10-25 IN IN3872DEN2015 patent/IN2015DN03872A/en unknown
- 2013-10-25 KR KR1020157010459A patent/KR20150077420A/ko not_active Application Discontinuation
- 2013-10-25 CN CN201380053826.8A patent/CN104718704A/zh active Pending
-
2015
- 2015-04-24 US US14/695,385 patent/US9362943B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
IN2015DN03872A (ja) | 2015-10-02 |
JPWO2014065408A1 (ja) | 2016-09-08 |
US9362943B2 (en) | 2016-06-07 |
EP2913931A4 (en) | 2016-08-03 |
US20150236713A1 (en) | 2015-08-20 |
CN104718704A (zh) | 2015-06-17 |
EP2913931A1 (en) | 2015-09-02 |
KR20150077420A (ko) | 2015-07-07 |
WO2014065408A1 (ja) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10141948B2 (en) | Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure | |
US7557744B2 (en) | PWM driver and class D amplifier using same | |
JP6421145B2 (ja) | オーバーサンプリングデルタ‐シグマ変調器用の超低電力デュアル量子化器構造 | |
US7936293B2 (en) | Delta-sigma modulator | |
CA2562254C (en) | A method and system for analog to digital conversion using digital pulse width modulation (pwm) | |
JP2019165460A (ja) | Mash adcのための適応デジタル量子化雑音除去フィルタ | |
US11329660B2 (en) | VCO-based continuous-time pipelined ADC | |
EP2452438A2 (en) | Delta-sigma-delta modulator | |
JP6767715B2 (ja) | Ad変換器 | |
JP2010171484A (ja) | 半導体集積回路装置 | |
US7453382B2 (en) | Method and apparatus for A/D conversion | |
US6940438B2 (en) | Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator | |
JP6316751B2 (ja) | 変換器 | |
US20220224347A1 (en) | Continuous-time pipelined adcs with event-driven sampling | |
US9391634B1 (en) | Systems and methods of low power decimation filter for sigma delta ADC | |
Brewer et al. | A 100dB SNR 2.5 MS/s output data rate/spl Delta//spl Sigma/ADC | |
CN108134608B (zh) | 三角积分调变器与信号转换方法 | |
TW201807956A (zh) | Δ-σ調製器 | |
Lee et al. | Time-interleaved sigma-delta modulator using output prediction scheme | |
KR101559456B1 (ko) | 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기 | |
JP2006313958A (ja) | Pwm信号生成器およびpwm信号発生装置およびデジタルアンプ | |
US11870453B2 (en) | Circuits and methods for a noise shaping analog to digital converter | |
KR100878250B1 (ko) | 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기 | |
Maloberti | Architectures and design methodologies for very low power and power effective A/D converters | |
Yao et al. | Principle of∑-Δ ADC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6316751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |