JP5365437B2 - 画像読取装置および画像形成装置 - Google Patents
画像読取装置および画像形成装置 Download PDFInfo
- Publication number
- JP5365437B2 JP5365437B2 JP2009210766A JP2009210766A JP5365437B2 JP 5365437 B2 JP5365437 B2 JP 5365437B2 JP 2009210766 A JP2009210766 A JP 2009210766A JP 2009210766 A JP2009210766 A JP 2009210766A JP 5365437 B2 JP5365437 B2 JP 5365437B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- value
- inversion
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 41
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 41
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 238000004364 calculation method Methods 0.000 claims abstract description 16
- 230000008859 change Effects 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 58
- 230000007423 decrease Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000012937 correction Methods 0.000 description 46
- 238000001514 detection method Methods 0.000 description 35
- 230000006870 function Effects 0.000 description 23
- 238000000034 method Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003705 background correction Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Image Input (AREA)
Description
上記増幅反転手段は、外部から指定される上記増幅率設定値と、入力信号の増幅率との関係が線形な関係を有するとよい。
上記光電変換素子は、複数チャネルに分割され、上記増幅反転手段の上記デジタル/アナログ変換器は、複数出力チャネルを備え、上記デジタル/アナログ変換器は、シリアル通信により各チャネルへのデジタル値を設定可能な汎用の変換器であるとよい。
上記信号生成手段は、上記基準クロックを入力するPLL回路のVCOへの入力信号を用いて、上記周波数変調したクロックの周波数変化に応じたアナログ信号を生成するとよい。
上記信号重畳手段は、上記増幅反転手段から出力されるアナログ信号を、上記アナログ処理ASICのクランプ電位に重畳させる手段であってよい。
上記制御手段が、上記増幅反転手段に設定する、増幅率及び反転・非反転を指定する設定値を任意のタイミングで調整可能であるとよい。
図1は、本発明の一実施例にかかる画像読取装置の画信号処理系の要部の一例を示したブロック図である。
ここに、アナログフロントエンド102は、アナログ処理及びA/D(アナログ/デジタル)変換処理及びデジタル信号処理を行なうASIC(Application Specific Integrated Circuit;特定用途向け大規模集積回路)である。
信号受信部201が受信したデジタル画像信号DVは、画像処理部(IPU)202のピーク検出部202_1に出力されるとともに、図示しない後段の画像処理部へと出力されている。
SSCG機能部107は、水晶発振器106から入力した基準クロック信号CKを計数するアップダウンカウンタ107aと、このアップダウンカウンタ107aの出力カウンタ値を対応するアナログ信号に変換するデジタル/アナログ変換器(DAC)107bからなり、このデジタル/アナログ変換器107bから出力されるアナログ信号が、SSCG変調信号GGとして、タイミングジェネレータ105のPLL回路105aに出力される。
なお、SSCG機能部107としては、上記したアップダウンカウンタ107aを用いたもの以外にも、SSCG変調信号GGとして、図3に示すような三角波の波形のアナログ信号を出力するものであれば、それ以外の構成を採用することができる。
なお、特許文献1に記載されている方法は、上述したように、あらかじめ逆相の補正信号の振幅を設定しておく方法であり、オフセット変動量の個体バラツキを調整できない。
そこで、本実施例では補正信号を生成する部分においてDACを用いた構成とすることで、個体バラツキを吸収するための調整と補正信号の極性を切替えることを可能とする(後述)。
また、汎用DACの特性の一つとして設定値と出力電圧の関係は線形関係となる点がある。本実施例ではこの線形性を利用したアルゴリズムによりSSCGの影響によるスジ補正のための設定値を求めるようにしている(後述)。
図4に示すように、本実施例でのPLL回路105aは、外部からの設定により分周率と逓倍率とを設定できるものである。
また、VCO105afに入力される電圧信号CVaは、交流結合用のコンデンサCC1を介し、その交流成分のみがアナログ信号SSとして、SSCG補正信号生成回路108へと出力されている。
このSSCG補正信号生成回路108は、上述したアナログ信号SSに基づいて、複数チャネルの出力を備えたDAC(デジタル/アナログ変換器)108bの基準電位VrefT(t),VrefB(t)を形成する基準電圧生成部108aと、基準電位VrefT(t),VrefB(t)、及びCPU203より入力する各チャネルのDAC設定値とに対応したアナログ信号を各チャネルについて出力する複数チャネル出力のDAC108bと、DAC108bの各チャネルの出力信号を次段装置へ出力する出力回路108cから構成されている。なお、DAC108bとしては、汎用のDAC装置を用いることができる。
すなわち、この基準電圧生成部108aでは、PLL回路105aから取り出したアナログ信号SSは微小振幅であるため、非反転増幅回路108aaおよび反転増幅回路108abで増幅を行いDAC108bの基準電位(VrefT(t)、VrefB(t))として供給する。
まず、DAC108bからの出力電圧は以下の式(I)で示される。
Vdac_out(t)=(VrefT(t)−VrefB(t))×Dac_set/FullScale+VrefB(t) ・・・(I)式
Dac_set:DACへの設定値(8bitの場合、0〜255)
FullScale:DACのフルスケール値(8bitの場合、255)
VrefT(t):DACの上側基準電位
VrefB(t):DACの下側基準電位
α(t):増幅後のPLL部分で取り出したアナログ信号(交流信号)SS
Vdac_out(t):DAC出力
VrefT(t)=VrefT_dc+α(t)
VrefB(t)=VrefB_dc−α(t)
※VrefT_dc、VrefB_dcは各直流成分
Vdac_out(t)=(α(t)+α(t))×Dac_set/FullScale−α(t)
+(VrefT_dc−VrefB_dc)×Dac_set/FullScale+VrefB_dc
となり、この式の右辺の最初の項で表される信号Vdac_out(t)の交流成分(Vdac_out(t)_AC)は、DAC108bのDAC設定値により振幅及び極性を設定できることを表している。
Vdac_out(t)_AC=
2α(t)×Dac_set/FullScale−α(t)=(2×Dac_set/FullScale−1)×α(t)
例えばDAC108bが8bitの設定の場合で考えると
Set:255のとき、Vdac_out(t)_AC=α(t)
Set:128のとき、Vdac_out(t)_AC≒0
Set: 0 のとき、Vdac_out(t)_AC=−α(t)
となり、任意の設定、反転・非反転を切り換えることができる。
またこのときのDAC108bの1ステップあたりの変化量:Δの大きさは、|Δ|=α(t)/128となり、入力信号のα(t)に対して、DAC設定値に対して比例的に変化する線形的な特性をもつことがわかる。
次に、この位相補償について説明する。図8(a)には、DAC108bの周波数特性の一例を示し、同図(b)に位相補償回路PPを並列接続した場合のVref供給回路(基準電圧生成部108a)の周波数特性を示し、同図(c)には、DAC108bとVref供給回路(基準電圧生成部108a)を組み合わせたときの周波数特性の一例を示す。
このように、基準電位VrefT(t),VrefB(t)の供給回路部分(基準電圧生成部108a)に周波数特性を持たせることで、応答特性が遅いDACを用いた場合でもDACの位相遅れを補償することが可能となる(図8(c)参照)
まず、SSCGの影響による画像上でのスジの検出について、検討する。
SSCGの影響によるスジは、上述したように、EMI対策でSSCGを用いた場合に画像のオフセットレベルが僅かな量だが、SSCGの変調周期に同期した周期で変動してしまうために発生するものである。
これは、汎用のSSCG変調機能ユニットを用いてSSCG機能を実現した場合、その変調周波数は不明である場合が多く、一般的に画像読取装置における1ライン周期とSSCG変調の周期とは非同期となることが原因の一つであると考えられる。
すなわち、本実施例での特徴量の検出方法は、読取アナログ画信号AVのオフセット成分の、SSCG変調周期の半周期分の積分値、及び1周期分の積分値とから、特徴量としてSSCGの変動のピークボトム差を算出することで、少ないライン数でランダムノイズの影響を低減し、変動量の検出精度を上げることを可能とするものである。
アップダウンカウンタ107aのカウンタ値と読取アナログ画信号AVのオフセット値との関係は線形の関係であり、SSCG機能部107のアップダウンカウンタ107aのカウント値が正の領域における読取アナログ画信号AV(AV1〜AVn)のオフセットレベルは、例えば、図12,13に示すように変動する。
また、図13に示した斜線部は、SSCG機能部107によるSSCG変調周期の1周期の部分をあらわし、その期間における読取アナログ画信号AVの積分値をS_1とする。
Δ={(2×S_1/2 − S_1)×4} / T_1 ・・・(II)
Δ:ピークボトム差
T_1:SSCG変調の1周期の時間
この式(II)の意味するところは、SSCG機能部107のアップダウンカウンタ107aのカウンタ値が正の範囲での読取アナログ画信号AVのオフセットの平均値から、SSCG変調周期の1周期分の読取アナログ画信号AVのオフセットの平均値を引いた値に、4を乗じた値が、SSCGの影響による読取アナログ画信号AVのオフセット変動量のピークボトム差となることを表している。
また、積分値を算出する時間は、最短でSSCG変調周期の1周期で済むため、ピークボトム差を検出する際に要する演算時間も短くてすむことになる。また、必要に応じてこのピークボトム差の検出をSSCG変調周期の数周期分繰り返し、平均値を算出することで、検出精度をさらに向上することができる。
そして、この検出した結果を用いて、補正信号HS1〜HSnを決定するためのDAC108bのDAC設定値を求める。
なお、ピークボトム差検出は、画像処理部(IPU)202のピーク検出部202_1が行う。ピーク検出部202_1は、デジタル画像信号DVに基いてピークボトム差検出を行うため、ピーク検出部202_1が上記した式(II)の演算を行う場合には、SSCG変調周期の半周期分の積分値S_1/2及び1周期分の積分値S_1ではなく、対応する周期分の各画素のデジタル画像信号DVの積算値を算出し、それらの積算値を用いて、式(II)の演算を行う。
DAC設定値を求めるアルゴリズムとしては、例えば、DAC108bのDAC設定値を少しずつ更新しながら、ピークボトム差を検出し、最終的にピークボトム差が極小となるようなDAC設定値、または、ピークボトム差が一定のスレッシュレベル以下となるDAC設定値を、補正信号としてのDAC設定値とするものも考えられる。
まず、本実施例の構成において、SSCGの影響による変動がある画像データに対して補正信号を重畳させた状態での、各DAC設定値とその時のピークボトム差との関係を示したグラフを図14(a)に示す。なお、説明のために図14(a)では8bitの設定範囲を持つDACの場合でのグラフを示す。
すなわち、上述したように、DAC108bのDAC設定値と出力との関係が線形であることから、DAC108bのDAC設定値を0から増加させていくと、ピークボトム差は傾き:−βで直線的に減少し、設定値Aを境に傾きβで増加する特性となる。ピークボトム差を検出しているので、設定値Aの前後で減少と増加が切り替わった特性となっているが、その変化量の大きさはβで一定である。
相似であることにより設定値Aの値は、設定値0でのピークボトム差DF(0)(=Δ_0)と設定値255でのピークボトム差DF(255)(=Δ_255)の比から、次の式(III)のように計算により算出できる。
設定値A=255×Δ_0/(Δ_0+Δ_255) ・・・(III)
ここで、設定値0でのピークボトム差:Δ_0と及び設定値255でのピークボトム差:Δ_255は、いずれもランダムノイズ成分σ(図14(a)参照)に対して十分に大きい量であるため、DAC設定値の最適値に対してランダムノイズ成分σが及ぼす影響は少ない。
なお、この図15を用いて行う処理の説明においては、DAC108bは8bit階調とし、計算の際の設定値として0と255を採用し、ランダムノイズ低減方法は、図12,13及び式(II)を参照して説明した演算方法により実施する場合で説明をする。
ランプ ← OFF
AFEゲイン ← 10倍
1ライン周期 ← 通常設定値に設定
DAC設定値_nch ← 0
※変数及び定数の説明
ランプ:SSCGの影響によるオフセット変動を検出するためランプはOFFの状態に設定し、暗状態で読み取りを行う。
AFEゲイン:読取アナログ画信号AVの増幅率を10倍として検出感度を上げた状態に設定する。
DAC設定_nch:DAC108bのnchへのDAC設定値。補正信号設定として、まず0の状態で調整を開始する。
DAC設定値_nch ← 255
DAC108bのDAC設定値を255とした場合もステップS2と同様のピークボトム差検出処理を行い、変数Δ_255_nchに保持する。
DAC設定値 = 255×Δ_0_nch/(Δ_0_nch+Δ_255_nch)
以上のDAC設定値計算フローに基づき計算を行なうことで、SSCGの影響による読取アナログ画信号AVのオフセット変動を低減するのに適した設定値Aを得る事が可能となり、その結果、画像に現われるスジを低減できることになる。
例えば、本実施例の機能を備えた画像読取装置において連続通電時間をモニタしておき一定時間毎に上述のDACの設定値の計算処理を実施するモードを備えることで、SSCGの影響によるオフセット変動の経時変化にも本実施例は対応できる。
また、設定値を算出する処理をフィードバックにより設定を行う増幅手段の特性を利用した処理とすることで、簡単な処理で適切な設定値を得ることが可能となる。
また、補正信号を生成するに際に、補正信号を任意の増幅率及びその位相の反転、非反転を任意に設定できる仕組みを持つことで、SSCGの影響によるオフセット変動がデバイス毎にばらついた場合においても補正できることを目的とする。またこの仕組みを汎用のDACを用いることで低コストで実現することが可能となる。
また、画像信号に対するアナログ処理及びA/D変換処理とが集積回路化されたアナログASICを用いた画像読取装置において、SSCGの影響によるスジ画像を低減することが可能となる
また、画像読み取り装置において他の制御とは独立して行なえる調整処理とすることで、SSCGの影響によるスジ画像が経時変化する場合であっても補正を可能とすることが可能となる。
また、SSCGの影響を低減した画像読取装置をもつ画像形成装置を提供することが可能となる。
また、以上述べてきた各実施形態の構成及び変形例は、矛盾しない範囲で適宜組み合わせて適用することも可能である。
102:AFE(アナログフロントエンド)
103_1〜103_n:アナログ処理ユニット 104:信号送信部
105:タイミングジェネレータ 105a:PLL回路 105ae:加算器
105b タイミング発生回路 106:水晶発振器 107:SSCG機能部
107a:アップダウンカウンタ 107b,108b:DAC
108:SSCG補正信号生成回路 108a:基準電圧生成部
108aa:非反転増幅回路 108ab:反転増幅回路 108c:出力回路
200:基板制御部 201:信号受信部 202:画像処理部(IPU)
202_1:ピーク検出部 203:CPU(中央処理装置)
Q1,Q2:トランジスタエミッタフォロワ回路
Claims (12)
- 原稿からの反射光を光電変換素子によりアナログ画像信号に変換し、得られたアナログ画像信号に対しアナログ信号処理を施した後にアナログ/デジタル変換器でデジタル画像信号に変換して出力する画像読取装置において、
基準クロックに対し、任意の変調周期で周波数変調したクロックを生成する周波数変調手段と、
前記変調周期を設定する変調周期設定手段と、
前記光電変換素子を前記周波数変調したクロックにより駆動する駆動手段と、
前記周波数変調したクロックの周波数変化に応じたアナログ信号を生成する信号生成手段と、
前記アナログ信号の交流成分を、外部から設定される設定値に対応した増幅率で増幅すると共に反転・非反転を切り換えることが可能な増幅反転手段と、
前記アナログ画像信号と、前記増幅反転手段から出力されるアナログ信号とを重畳させる信号重畳手段と、
該信号重畳手段により前記アナログ信号が重畳された前記アナログ画像信号を、前記アナログ/デジタル変換器によりデジタル画像信号に変換し、該デジタル画像信号に現れる特徴量を前記変調周期設定手段が設定した変調周期に基いて算出し、その算出結果に基づいて、前記増幅反転手段の増幅率及び反転・非反転を制御する制御手段とを備え、
前記増幅反転手段は、
前記アナログ信号から振幅が同じで位相が逆相となる2つのアナログ信号を生成する基準信号生成手段と、
前記基準信号生成手段が生成した2つのアナログ信号がおのおの基準電圧に供給されるデジタル/アナログ変換器とを有し、
該デジタル/アナログ変換器に設定するデジタル値を切り換えることで増幅率及び反転・非反転を切り換えることを特徴とする画像読取装置。 - 前記周波数変調手段による周波数変調後の基準クロックの周波数は、前記変調周期設定手段が設定した変調周期の半分では、一定の速度で増加し、該変調周期の残り半分では、一定の速度で減少することを特徴とする請求項1に記載の画像読取装置。
- 前記周波数変調手段は、前記基準クロックのタイミングに従いカウント値を増加又は減少させるカウント手段を有し、該カウント手段のカウント値に応じた変調量だけ前記基準クロックを周波数変調する手段であり、
前記変調周期設定手段は、前記カウント手段が前記基準クロックのタイミングに従いカウント値の増加を行うか減少を行うかを切り換える基準のカウント値を設定することにより、前記変調周期を設定する手段であることを特徴とする請求項1に記載の画像読取装置。 - 前記カウント手段は、カウント値の正負を示す極性ビットを有し、
前記制御手段は、前記極性ビットの値が所定の値である範囲で前記デジタル画像信号の各画素のデータを加算した値と、前記周波数変調の1周期の範囲で前記デジタル画像信号の各画素のデータを加算した値とに基づき、前記特徴値を算出することを特徴とする請求項3に記載の画像読取装置。 - 前記増幅反転手段は、外部から指定される前記増幅率設定値と、入力信号の増幅率との関係が線形な関係を有するものであることを特徴とする請求項1乃至4の何れか一項に記載の画像読取装置。
- 前記基準信号生成手段は、前記アナログ信号の高周波成分をより増幅させる周波数特性を持った回路要素を備えることを特徴とする請求項1乃至5のいずれか一項に記載の画像読取装置。
- 前記光電変換素子は、複数チャネルに分割され、
前記増幅反転手段の前記デジタル/アナログ変換器は、複数出力チャネルを備え、
前記デジタル/アナログ変換器は、シリアル通信により各チャネルへのデジタル値を設定可能な汎用の変換器であることを特徴とする請求項1乃至6のいずれか一項に記載の画像読取装置。 - 前記信号生成手段は、前記基準クロックを入力するPLL回路のVCOへの入力信号を用いて、前記周波数変調したクロックの周波数変化に応じたアナログ信号を生成することを特徴とする請求項1乃至7のいずれか一項に記載の画像読取装置。
- 前記アナログ画像信号に対し前記アナログ信号処理を施す手段と、前記アナログ/デジタル変換器は、同一のアナログ処理ASICにて構成されることを特徴とする請求項1乃至7の何れか一項に記載の画像読取装置。
- 前記信号重畳手段は、前記増幅反転手段から出力されるアナログ信号を、前記アナログ処理ASICのクランプ電位に重畳させる手段であることを特徴とする請求項9に記載の画像読取装置。
- 前記制御手段が、前記増幅反転手段に設定する、増幅率及び反転・非反転を指定する設定値を任意のタイミングで調整可能であることを特徴とする請求項1乃至10の何れか一項に記載の画像読取装置。
- 請求項1乃至11の何れか一項に記載の画像読取装置を画像読取手段として備えたことを特徴とする画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210766A JP5365437B2 (ja) | 2009-09-11 | 2009-09-11 | 画像読取装置および画像形成装置 |
US12/877,449 US8427715B2 (en) | 2009-09-11 | 2010-09-08 | Image reading apparatus and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210766A JP5365437B2 (ja) | 2009-09-11 | 2009-09-11 | 画像読取装置および画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061613A JP2011061613A (ja) | 2011-03-24 |
JP5365437B2 true JP5365437B2 (ja) | 2013-12-11 |
Family
ID=43730283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009210766A Active JP5365437B2 (ja) | 2009-09-11 | 2009-09-11 | 画像読取装置および画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8427715B2 (ja) |
JP (1) | JP5365437B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5257089B2 (ja) * | 2009-01-15 | 2013-08-07 | 株式会社リコー | 画像読取装置および画像形成装置 |
JP5915160B2 (ja) | 2011-12-22 | 2016-05-11 | 株式会社リコー | 画像読取装置、画像形成装置 |
KR20150077420A (ko) * | 2012-10-25 | 2015-07-07 | 트라이젠스 세미컨덕터 가부시키가이샤 | 변환기 |
US20160011429A1 (en) * | 2013-03-12 | 2016-01-14 | Koninklijke Philips N.V. | Transparent autostereoscopic display |
US9048851B2 (en) * | 2013-03-15 | 2015-06-02 | Intel Corporation | Spread-spectrum apparatus for voltage regulator |
JP6531696B2 (ja) * | 2016-03-31 | 2019-06-19 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置及び画像形成装置 |
JP6702821B2 (ja) * | 2016-07-28 | 2020-06-03 | キヤノン株式会社 | 撮像装置及びその制御方法、プログラム、記憶媒体 |
JP6606211B2 (ja) * | 2018-03-14 | 2019-11-13 | アンリツ株式会社 | スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631920A (en) * | 1993-11-29 | 1997-05-20 | Lexmark International, Inc. | Spread spectrum clock generator |
JP3631637B2 (ja) | 1999-08-04 | 2005-03-23 | 株式会社リコー | 画像読取装置 |
JP2001326768A (ja) * | 2000-05-18 | 2001-11-22 | Sharp Corp | 画像読取り装置のノイズ抑制装置 |
JP2002010144A (ja) * | 2000-06-16 | 2002-01-11 | Canon Inc | 撮像素子の駆動装置及び駆動方法並びに画像処理装置 |
JP4031215B2 (ja) * | 2001-06-19 | 2008-01-09 | 株式会社山武 | センサ信号処理回路 |
JP4141248B2 (ja) * | 2002-12-25 | 2008-08-27 | 富士通株式会社 | スペクトラム拡散クロック発生回路 |
US7605951B2 (en) * | 2004-02-10 | 2009-10-20 | Ricoh Company, Ltd. | Image reader, image forming and reproducing apparatus, and image reading method |
JP2006222688A (ja) | 2005-02-09 | 2006-08-24 | Kyocera Mita Corp | 画像読取装置及び画像形成装置 |
JP4563336B2 (ja) * | 2006-04-17 | 2010-10-13 | 株式会社リコー | 画像処理装置、画像読み取り装置、及び画像形成装置 |
JP2008118366A (ja) * | 2006-11-02 | 2008-05-22 | Ricoh Co Ltd | 画像読み取り装置及び画像形成装置 |
JP4857147B2 (ja) * | 2007-02-28 | 2012-01-18 | キヤノン株式会社 | 画像読取装置 |
JP5257089B2 (ja) | 2009-01-15 | 2013-08-07 | 株式会社リコー | 画像読取装置および画像形成装置 |
-
2009
- 2009-09-11 JP JP2009210766A patent/JP5365437B2/ja active Active
-
2010
- 2010-09-08 US US12/877,449 patent/US8427715B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8427715B2 (en) | 2013-04-23 |
JP2011061613A (ja) | 2011-03-24 |
US20110063689A1 (en) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5365437B2 (ja) | 画像読取装置および画像形成装置 | |
JP5428683B2 (ja) | 画像読取装置および画像形成装置 | |
JP5444795B2 (ja) | 画像読み取り装置、画像形成装置、振幅調整方法、及びコンピュータプログラム | |
JP5257089B2 (ja) | 画像読取装置および画像形成装置 | |
WO2012143982A1 (ja) | ランプ生成回路、並びにそれを備えたイメージセンサーおよび撮像装置 | |
JP6410281B2 (ja) | データ送受信装置及び表示装置 | |
US8861041B2 (en) | Image reading device provided with a spread spectrum clock generator and correction waveform data and an image forming apparatus comprising the image reading device | |
JP2012065106A (ja) | 画像信号処理装置、画像読み取り装置、及び画像信号処理方法 | |
JP2007189438A (ja) | タイミング調整装置及びタイミング調整方法 | |
JP5636754B2 (ja) | 画像読取装置及び画像形成装置 | |
JP2000009409A (ja) | インダクタンス変化検出回路 | |
US7425976B2 (en) | Variable frequency generator | |
JP4398475B2 (ja) | クロックのデューティ補正回路 | |
JP2008066321A (ja) | レーザダイオード駆動回路 | |
JP2006105900A (ja) | センサ回路 | |
JP3305668B2 (ja) | 直流成分再生装置 | |
JP6433325B2 (ja) | デューティ比調整装置及びデューティ比調整方法 | |
JP2006272552A (ja) | 発光素子駆動装置及び電子写真装置 | |
JPH0865284A (ja) | 自動位相制御装置 | |
WO2020039780A1 (ja) | 撮像装置、および電源制御方法 | |
JP2000105579A (ja) | 多相化画像信号供給装置 | |
JP2000011150A (ja) | 画像読取装置の出力回路 | |
JPH05276385A (ja) | 画像濃度信号生成装置 | |
JP2005159993A (ja) | 撮像装置及びその制御方法 | |
JP2010226299A (ja) | 画像読取装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5365437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |