CN104718704A - 转换器 - Google Patents

转换器 Download PDF

Info

Publication number
CN104718704A
CN104718704A CN201380053826.8A CN201380053826A CN104718704A CN 104718704 A CN104718704 A CN 104718704A CN 201380053826 A CN201380053826 A CN 201380053826A CN 104718704 A CN104718704 A CN 104718704A
Authority
CN
China
Prior art keywords
signal
clock signal
input
output
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380053826.8A
Other languages
English (en)
Inventor
安田彰
冈村淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trigence Semiconductor Inc
Original Assignee
Trigence Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trigence Semiconductor Inc filed Critical Trigence Semiconductor Inc
Publication of CN104718704A publication Critical patent/CN104718704A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/3283—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being in the time domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)

Abstract

作为本发明的一个实施方式提供的数据转换器，其包括：输入时钟信号的时钟信号输入部；输入输入信号的输入部；根据被输入到上述时钟信号输入部的时钟信号，对被输入到上述输入部的输入信号进行取样的取样部；和根据上述取样的周期进行信号处理，并输出输出信号的信号处理部，当被输入到上述时钟信号输入部的时钟信号的周期变长时，使上述信号处理部输出的输出信号变小。

Description

转换器
技术领域
本发明涉及将模拟信号转换成数字信号的转换器(模拟-数字转换装置)和将数字信号转换成模拟信号的转换器(数字-模拟转换装置)。尤其涉及使用了ΔΣ调制器的模拟-数字转换装置、数字-模拟转换装置。
背景技术
作为实现高精度的模拟-数字转换器和高精度的数字-模拟转换器的方法，使用例如利用图1所示的ΔΣ调制器的方法。在使用ΔΣ调制器的方法中，将通过了环路滤波器后的输入信号以比最终能够求得的精度低的分辨率进行一次量化，并进行将其结果反馈到输入的处理。此外，进行以比最终所需的取样频率高的取样频率进行取样的过取样。以该过取样的高取样频率进行上述反馈处理，由此，控制由低分辨率的量化产生的量化噪声的频率分布，使信号频带内的噪声降低。将这样的方法称为噪声整形。通过噪声整形，即使在使用了低分辨率的量化器的情况下，也能够得到高转换精度。通过较高地取得最终所需的取样频率与基于过取样的取样频率之比(过取样比)，能够降低信号频带内的噪声。
因此，在想要得到高转换精度或者高信噪比(SNR)的情况下，需要使过取样比较大。例如，需要使过取样的取样频率比输出取样频率高100倍左右。
但是，其结果是时钟频率变高，该时钟频率成分、被噪声整形后的高频的噪声成分、以及所取样的信号的谐波成分(图像信号)作为电磁波被辐射，此外，还存在经由电源等的配线传播到其他电路等，对其他电路或设备产生不好影响的不需要的辐射的问题。
作为解决该问题的方法，有如图2所示那样对模拟-数字转换器或数字-模拟转换器的时钟信号进行调制的方法。
但是，在将该方法用于ΔΣ调制器这样的转换器的情况下，存在转换精度大幅劣化的问题。即，在使时钟频率可变的情况下，低频的噪声大幅上升，转换精度劣化。
现有技术文献
非专利文献
非专利文献1：Hardin,K.B.，“Spread spectrum clock generation forthe reduction of radiated emissions、”IEEE International Symposium onElectromagnetic Compatibility,pp.227-231,1994.
发明内容
发明所要解决的课题
如上所述，在现有的方法中，在转换精度与不需要的辐射之间存在权衡关系。因此，为了降低不需要的辐射，必须要损失转换精度，为了得到高转换精度，则不需要的辐射增加。
本发明的目的在于提供能够改善这一问题、维持转换精度不变而大幅降低不需要的辐射的模拟-数字转换器、数字-模拟转换器、数字直接驱动系统、数字直接驱动扬声器。
用于解决课题的方法
本发明的一个实施方式提供数据转换器，其包括：输入时钟信号的时钟信号输入部；输入输入信号的输入部；取样部，其根据被输入到上述时钟信号输入部的时钟信号，对被输入到上述输入部的输入信号进行取样；和信号处理部，其根据上述取样的周期进行信号处理，并输出输出信号，当被输入到上述时钟信号输入部的时钟信号的周期变长时，使上述信号处理部输出的输出信号变小。
本发明的一个实施方式提供数据转换器，其包括：时钟信号输入部，其输入周期动态地变化的时钟信号；输入输入信号的输入部；周期检测部，其检测被输入到上述时钟信号输入部的时钟信号的周期；和信号处理部，其根据由上述周期检测部检测出的时钟信号的周期对被输入到上述输入部的输入信号进行信号处理，并输出输出信号。
本发明的一个实施方式提供数据转换器，其包括：输入输入信号的输入部；积分器，其对上述输入部输出的信号进行积分；量化器，其对上述积分器输出的信号进行量化；和取样器，其根据周期可变的时钟信号对上述量化器的输出进行取样，上述输入部包括减法器，该减法器进行从输入信号减去上述取样器的输出的减法处理后进行输出。
本发明的一个实施方式提供数据转换器，其包括：输入输入信号的输入部；环路滤波器，其被输入上述输入部输出的信号；量化器，其对上述环路滤波器输出的信号进行量化；和取样器，其根据周期可变的时钟信号对上述量化器的输出进行取样，上述输入部包括减法器，该减法器进行从输入信号减去上述取样器的输出的减法处理后进行输出。
本发明的一个实施方式提供数据转换器，其包括：输入时钟信号的时钟信号输入部；输入输入信号的输入部；取样部，其根据被输入到上述时钟信号输入部的时钟信号，对被输入到上述输入部的输入信号进行取样；信号处理部，其根据上述取样的周期进行信号处理，并输出输出信号；和驱动器，其根据上述信号处理部输出的输出信号驱动致动器，当被输入到上述时钟信号输入部的时钟信号的周期变长时，使上述信号处理部输出的输出信号变小。
发明效果
根据本发明，能够使用于模拟-数字转换器、数字-模拟转换器的时钟信号的周期动态地改变，使其频谱扩散，并且能够使转换精度不产生劣化，使模拟-数字转换器、数字-模拟转换器的内部信号和由此被辐射的信号大幅降低。由此，还能够使用更高频率的时钟信号，也能够使转换精度进一步高精度化。
附图说明
图1是数字-模拟转换器的结构图。
图2是使用时钟调制的数字-模拟转换器的结构图。
图3是本发明的第一实施方式的数据转换器的结构图。
图4是本发明的第二实施方式的数据转换器的结构图。
图5是本发明的第三实施方式的数据转换器的结构图。
图6是本发明的第四实施方式的数据转换器的结构图。
图7是本发明的第五实施方式的数据转换器的结构图。
图8(A)是本发明的第六实施方式的数据转换器的结构图。
图8(B)(a)是表示现有技术中的数据转换器的输出频谱的图表，(b)是表示本发明第六实施方式中的数据转换器的输出频谱的图表。
图8(C)(a)是表示现有技术中的数据转换器的宽频带的输出频谱的图表，(b)是表示本发明第六实施方式中的数据转换器的宽频带的输出频谱的图表。
图9是本发明的第七实施方式的数据转换器的结构图。
图10是本发明的第八实施方式的数据转换器的结构图。
图11是本发明的第九实施方式的数据转换器的结构图。
图12是本发明的第十实施方式的数据转换器的结构图。
图13是表示本发明的第十实施方式的数据转换器中使用的失配整形器的结构例的图。
图14是本发明的第十一实施方式的数据转换器的结构图。
图15是本发明的第十二实施方式的数据转换器的结构图。
具体实施方式
以下，参照附图以几个实施方式对用于实施本发明的方式进行详细的说明。此外，本发明并不限定于这些实施方式，在不脱离其主旨的范围内能够进行各种变形来实施本发明。
参照图3对本发明的第一实施方式进行说明。
将被输入到输入单元(101)的输入信号与被输入到时钟信号输入单元(301)的时钟信号同步地由数据转换器(201)内的取样单元进行取样，根据该取样周期由信号处理单元进行信号处理。在将数字信号转换为模拟信号的情况下，当取样周期发生改变时，输出信号发生改变的时刻(timing)因时钟频率的周期变动而改变。例如，在时钟周期较长的情况下，输出信号的脉冲宽度变宽，与输出信号变大等效。由此，输出信号的频谱扩散(扩展)，有可能使特定频率的频谱的峰值降低。
但是，通常通过使输出的时刻改变，使得信号成分的频谱也扩散，从而输出与原本的特性不同的信号。因此，显著地损害了信号的精度。
在本实施方式中，为了降低该影响，特征之一在于，以使通过内部的信号处理而输出的信号变小的方式进行修正。由此，能够降低时钟信号的周期的影响，能够实现高精度转换，从输出单元(401)得到转换输出。
在现有的方法中，当使时钟周期动态地改变时，等效于以有抖动的时钟信号对信号进行取样，信噪比(SNR)大幅劣化。
在本实施方式中，作为数据转换器(201)，能够构成模拟-数字转换器、数字-模拟转换器、过取样型模拟-数字转换器、过取样型过取样型、ΔΣ调制器、ΔΣ型数字-模拟转换器、ΔΣ型模拟-数字转换器等各种转换器。
参照图4说明本发明的第二实施方式。在本实施方式中，将周期动态地改变的时钟信号生成器(501)与数据转换器(201)的时钟输入单元(301)连接，时钟信号生成器(501)与周期检测单元(601)连接，该周期检测单元(601)用于检测输入时钟信号的周期。周期检测单元(601)的输出与数据转换器(201)连接，数据转换器(201)的信号处理部根据周期检测单元(601)的输出进行信号处理。
由此，能够使输出信号的精度不劣化而扩散输出信号的频谱，能够降低特定频率的频谱的峰值。
参照图5说明本发明的第三实施方式。本实施方式使用周期动态地改变的时钟生成电路。如图5所示，时钟生成部由时钟信号生成单元(502)、分频单元(503)和分频比生成单元(504)构成。分频单元(503)按照分频比生成单元(504)的信号对时钟信号生成单元(502)进行分频。分频比生成单元(504)能够使分频比动态地改变。由此，能够从分频单元(504)输出周期动态地改变的信号，从分频比生成单元(504)输出与分频单元(504)的输出的周期对应的信号。通过与数据转换器(201)连接，能够由数据转换器(201)对这些信号进行与时钟周期对应的信号处理。
由此，能够使输出信号的精度不劣化而扩散输出信号的频谱，能够降低特定频率的频谱的峰值。
参照图6对本发明的第四实施方式进行说明。在本实施方式中，数据转换器(201)包括积分单元(701)、减法单元(601)、量化单元(703)、取样单元(704)。由减法单元(601)从输入信号减去取样单元(704)的输出，将该信号由积分单元(701)进行积分，由量化单元(703)进行量化。由取样单元(704)对量化后的信号进行取样。该量化和取样单元也能够由比较器电路等同一单元构成。
取样单元(704)按照可变周期时钟信号生成器(501)的时钟信号进行取样。因此，在时钟信号的周期变长的情况下，保持输出信号的时间也变长。另一方面，由减法单元(601)从输入信号减去取样单元(704)的输出所得到的信号，由积分单元(701)进行积分。因此，减法单元(601)的输出信号要进行与可变周期时钟信号生成器(501)的周期对应的时间积分。
因此，通过这样的构成，能够实现与时钟信号的周期对应的信号处理。
换言之，取样期间变动的取样单元(704)的输出被反馈。由此，能够大幅降低在现有的方法中由于时钟周期发生变化而使输出信号的精度劣化的影响。
由此，能够使输出信号的精度不劣化而扩散输出信号的频谱，能够降低特定频率的频谱的峰值。
参照图7对本发明的第五实施方式进行说明。本实施方式的不同之处在于，将第四实施方式中的积分器置换为环路滤波器。
通常，在ΔΣ调制器中，通过提高环路内使用的积分器的级数，能够降低频带中的噪声，能够使转换精度提高。在本发明中，通过提高环路滤波器的次数，能够实现转换精度的提高。此外，通过在环路滤波器中使用谐振器，也能够降低特定频率的噪声，能够实现所谓的带通转换特性。
参照图8对本发明的第六实施方式进行更加详细的说明。由触发器(flip-flop)(705)和加法单元(602)构成积分器，由系数单元(603)使积分器输出为系数倍。在本实施方式中，串联连接有2级积分器，但也可以连接3级以上。由量化单元(703)对最后级的积分器输出进行量化，并由触发器(705)进行取样。该触发器的时钟，根据来自周期动态地改变的时钟信号生成器(501)的信号决定取样时刻。另一方面，将固定周期的时钟信号供给到构成积分器的触发器(705)。
这时，通过使时钟信号生成器(501)的周期比时钟信号生成器(502)的时钟周期短，能够得到与时钟信号生成器(501)的周期变动对应的积分器输出，能够实现与时钟信号的周期对应的信号处理。
由此，能够大幅降低在现有的方法中由于时钟周期发生变化而使输出信号的精度劣化的影响。
特别是，通过使时钟信号生成器(501)的周期与时钟信号生成器(502)的周期为整数比，能够无误差地实现与信号生成器(501)的周期对应的处理。
图8B(a)表示使用现有技术的情况下的输出频谱，图8B(b)表示本实施方式中的输出频谱。根据这些图表可知，在使用可变时钟的现有技术中，低频带的噪声大幅上升，而在使用本实施方式的情况下，没有发生输出信号的劣化。
图8C表示宽频带的输出频谱。图8C(a)表示现有技术中的数据转换器的宽频带的输出频谱，图8C(b)表示本实施方式中的数据转换器的宽频带的输出频谱。可知通过使用本实施方式，能够大幅降低频谱的峰值水平(peak level)。
参照图9对本发明的第七实施方式进行详细的说明。本实施方式与图7所示的第五实施方式的不同点在于，环路滤波器单元(702)也与可变周期的时钟信号生成单元(501)连接。在环路滤波器单元(702)中，基于来自可变周期的时钟信号生成单元(501)和固定周期的时钟信号生成单元(502)的2个时钟信号检测可变周期的时钟信号生成单元(501)的周期，根据该周期改变环路滤波器的系数。
根据这样的结构，能够得到与来自可变周期的时钟信号生成单元(501)的时钟周期对应的环路滤波器输出。在图7所示的第五实施方式中，需要使固定周期的时钟信号生成单元(501)的周期比可变周期的时钟信号生成单元(501)的周期短，但是在本实施方式中，能够以可变周期的时钟信号生成单元(501)的周期进行环路滤波器的运算。
由此，能够将环路滤波器单元(702)的处理周期设定得较长，能够缓和对于运算速度的要求。此外，由此还能够削减消耗电力。
参照图10对本发明的第八实施方式进行详细的说明。
由触发器(705)和加法单元(602)构成积分器，通过可变系数单元(604)使积分器输出成为其系数倍。在本实施方式中，串联连接有2级积分器，但也可以连接3级以上。通过量化单元(703)对最后级的积分器输出进行量化，并由触发器(705)进行取样。
在本实施方式中，构成积分器的触发器和后置于量化器的触发器均与分频器(503)连接。分频器(503)按照分频比生成单元(504)的分频比对固定周期的时钟信号生成单元(502)进行分频，生成可变周期的时钟信号。因此，上述触发器均由可变周期的时钟信号驱动。
可变系数单元(604)的系数根据分频比生成单元(504)而改变。由此，能够根据来自分频器(503)的可变周期的时钟周期，改变由积分器构成的环路滤波器的特性，能够大幅降低伴随时钟周期发生改变所导致的特性的劣化。
参照图11对本发明的第九实施方式进行说明。
在本实施方式中，作为第一实施方式的数据转换器的后级，连接有驱动单元(801)。驱动单元(801)具有能够驱动与驱动单元(801)连接的致动器(actuator)等的特性。
例如在进行电压驱动的情况下，构成为具有足够低的输出阻抗的驱动电路。由此，能够将由数据转换单元(201)生成的信号精确地传输到致动器等，能够实现高精度转换。
此外，在驱动单元(801)中也能够将输入信号转换为温度计编码(code)进行输出。通过转换为温度计编码，能够降低驱动电路和致动器的特性偏差。
并且，在驱动单元(801)中也能够将输入信号转换为将各致动器以+1、0、-1这样的3个状态进行驱动的3值编码加以输出。通过转换为3值编码(code)，在低输出时，能够对致动器进行0驱动、即不进行驱动，能够大幅降低消耗电力。
在本实施方式中，将驱动单元(801)与数据转换单元(201)连接，但能够将驱动单元(801)与上述任意实施方式的输出连接，使性能提高。
参照图12对本发明的第十实施方式进行说明。
在本实施方式中，在第九实施方式的数据转换单元(201)与驱动单元(801)之间，插入有失配整形单元(mismatch-shaper)(901)。
在第九实施方式中，通过将输出转换为温度计编码或3值编码，能够减少驱动电路和致动器等的偏差，但存在由于其导致的转换精度的劣化而不能得到充分的性能的情况。在本实施方式中，对于该偏差的影响，通过失配整形单元(901)能够使特性的频率的噪声降低。
图13中表示失配整形单元(901)的详细的结构例。
失配整形单元(901)包括选择单元(902)和滤波器单元(903)，选择与由输入信号指定的值对应的致动器等选择对象。驱动单元(801)使用3值编码的情况下，输出对致动器以+1、0、-1这样的3个状态的任一状态进行驱动的信号。该选择根据滤波器单元(903)的输出进行。该滤波器单元通常由将积分器级联连接(cascade connection)的滤波器构成。
此外，该滤波器单元通常由将积分器级联连接的滤波器构成，通过根据失配整形单元(901)的周期进行处理，能够进一步提高特性。通过与第五至第八实施方式所示的环路滤波器同样地构成滤波器单元(903)，能够实现相应于输出期间的处理，能够实现考虑了输出时间的失配整形。
参照图14对本发明的第11实施方式进行说明。
在本实施方式中，在致动器使用了扬声器。通过这样的结构，能够将数字信号高精度地转换为直接声压。
由此，能够使输出信号的精度不劣化而扩散输出信号的频谱，能够降低特定频率的频谱的峰值。
参照图15对本发明的第12实施方式进行说明。
在本实施方式中，在致动器中使用了数字-模拟转换单元(1002)。通过这样的结构，能够将数字信号高精度地转换为模拟信号。
由此，能够使输出信号的精度不劣化而扩散输出信号的频谱，能够降低特定频率的频谱的峰值。

Claims (15)

1.一种数据转换器，其特征在于，包括：
输入时钟信号的时钟信号输入部；
输入输入信号的输入部；
取样部，其根据被输入到所述时钟信号输入部的时钟信号，对被输入到所述输入部的输入信号进行取样；和
信号处理部，其根据所述取样的周期进行信号处理，并输出输出信号，
当被输入到所述时钟信号输入部的时钟信号的周期变长时，使所述信号处理部输出的输出信号变小。
2.一种数据转换器，其特征在于，包括：
时钟信号输入部，其输入周期动态地变化的时钟信号；
输入输入信号的输入部；
周期检测部，其检测被输入到所述时钟信号输入部的时钟信号的周期；和
信号处理部，其根据由所述周期检测部检测出的时钟信号的周期对被输入到所述输入部的输入信号进行信号处理，并输出输出信号。
3.如权利要求2所述的数据转换器，其特征在于：
所述数据转换器将输出信号的频谱扩散，并降低特定频率的频谱的峰值。
4.如权利要求2或3所述的数据转换器，其特征在于：
所述时钟信号输入部包括：动态地改变分频比的分频比生成器；和分频器，其根据由所述分频比生成器改变后的分频比将时钟信号分频后输入，
所述周期检测部根据由所述分频比生成器改变后的分频比检测时钟信号的周期。
5.一种数据转换器，其特征在于，包括：
输入输入信号的输入部；
积分器，其对所述输入部输出的信号进行积分；
量化器，其对所述积分器输出的信号进行量化；和
取样器，其根据周期可变的时钟信号对所述量化器的输出进行取样，
所述输入部包括减法器，该减法器进行从输入信号减去所述取样器的输出的减法处理后进行输出。
6.如权利要求5所述的数据转换器，其特征在于：
被供给到所述积分器的时钟信号的周期，比在所述取样器对所述量化器的输出进行取样时所依据的时钟信号的周期小。
7.如权利要求5或6所述的数据转换器，其特征在于：
被供给到所述积分器的时钟信号的周期与在所述取样器对所述量化器的输出进行取样时所依据的时钟信号的周期为整数比。
8.一种数据转换器，其特征在于，包括：
输入输入信号的输入部；
环路滤波器，其被输入所述输入部输出的信号；
量化器，其对所述环路滤波器输出的信号进行量化；和
取样器，其根据周期可变的时钟信号对所述量化器的输出进行取样，
所述输入部包括减法器，该减法器进行从输入信号减去所述取样器的输出的减法处理后进行输出。
9.如权利要求8所述的数据转换器，其特征在于：
所述环路滤波器为谐振器。
10.如权利要求8所述的数据转换器，其特征在于：
所述环路滤波器检测被供给到所述环路滤波器的时钟信号的周期，变更所述环路滤波器的系数。
11.如权利要求10所述的数据转换器，其特征在于，包括：
分频比生成器，其动态地改变分频比；和
分频器，其根据由所述分频比生成器改变后的分频比将时钟信号分频后输入，
在所述取样器对所述量化器的输出进行取样时所依据的时钟信号为所述分频器的输出信号，
所述分频器的输出信号也被供给到所述环路滤波器。
12.一种数据转换器，其特征在于，包括：
输入时钟信号的时钟信号输入部；
输入输入信号的输入部；
取样部，其根据被输入到所述时钟信号输入部的时钟信号，对被输入到所述输入部的输入信号进行取样；
信号处理部，其根据所述取样的周期进行信号处理，并输出输出信号；和
驱动器，其根据所述信号处理部输出的输出信号驱动致动器，
当被输入到所述时钟信号输入部的时钟信号的周期变长时，使所述信号处理部输出的输出信号变小。
13.如权利要求12所述的数据转换器，其特征在于：
所述驱动器输出3值编码来驱动所述致动器。
14.如权利要求12或13所述的数据转换器，其特征在于，包括：
失配整形器，其输入所述信号处理部输出的输出信号，对所述驱动器输出信号。
15.如权利要求12～14中任一项所述的数据转换器，其特征在于：
所述致动器为扬声器。
CN201380053826.8A 2012-10-25 2013-10-25 转换器 Pending CN104718704A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-235910 2012-10-25
JP2012235910 2012-10-25
PCT/JP2013/078998 WO2014065408A1 (ja) 2012-10-25 2013-10-25 変換器

Publications (1)

Publication Number Publication Date
CN104718704A true CN104718704A (zh) 2015-06-17

Family

ID=50544779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380053826.8A Pending CN104718704A (zh) 2012-10-25 2013-10-25 转换器

Country Status (7)

Country Link
US (1) US9362943B2 (zh)
EP (1) EP2913931A4 (zh)
JP (1) JP6316751B2 (zh)
KR (1) KR20150077420A (zh)
CN (1) CN104718704A (zh)
IN (1) IN2015DN03872A (zh)
WO (1) WO2014065408A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105761691A (zh) * 2016-05-04 2016-07-13 深圳市华星光电技术有限公司 栅极扫描线驱动方法、驱动模块及tft-lcd显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104581589B (zh) * 2014-12-31 2018-01-02 苏州上声电子有限公司 基于三态编码的通道状态选取方法和装置
US9397677B1 (en) * 2015-11-02 2016-07-19 Keysight Technologies, Inc. Method and system for digital-to-analog converter performance measurement using equivalent-time sampler

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1593010A (zh) * 2001-10-31 2005-03-09 飞思卡尔半导体公司 增量△模数转换
CN101388878A (zh) * 2007-09-14 2009-03-18 英飞凌科技股份有限公司 不进行模拟滤波的极化调制
EP2063534A1 (en) * 2007-11-23 2009-05-27 STMicroelectronics S.r.l. Clock dithering process for reducing electromagnetic interference in D/A converters and apparatus for carrying out such process
US20110063689A1 (en) * 2009-09-11 2011-03-17 Yoshigae Takahisa Image reading apparatus and image forming apparatus
CN102291125A (zh) * 2010-06-15 2011-12-21 开曼晨星半导体公司 自动校准分数型锁相回路的快速锁相系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471209A (en) * 1994-03-03 1995-11-28 Echelon Corporation Sigma-delta converter having a digital logic gate core
US7146144B2 (en) * 2003-10-20 2006-12-05 Northrop Grumman Corporation Frequency agile exciter
JP4687510B2 (ja) * 2006-03-08 2011-05-25 日本電気株式会社 移動通信端末における信号処理システム及びその方法並びにそれを用いた移動通信端末
WO2008012904A1 (fr) * 2006-07-27 2008-01-31 National University Corporation Nagoya Institute Of Technology Générateurs de signaux mid, dispositif générateur de signaux mid et amplificateur numérique
KR101055250B1 (ko) * 2006-08-23 2011-08-09 아사히 가세이 일렉트로닉스 가부시끼가이샤 델타 시그마 변조기
JP2010041478A (ja) * 2008-08-06 2010-02-18 Mitsubishi Electric Engineering Co Ltd パルス幅変調方式のデジタル／アナログ変換器
KR101634359B1 (ko) 2009-09-23 2016-06-28 삼성전자주식회사 클럭 신호의 변화를 통하여 이득을 제어하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1593010A (zh) * 2001-10-31 2005-03-09 飞思卡尔半导体公司 增量△模数转换
CN101388878A (zh) * 2007-09-14 2009-03-18 英飞凌科技股份有限公司 不进行模拟滤波的极化调制
EP2063534A1 (en) * 2007-11-23 2009-05-27 STMicroelectronics S.r.l. Clock dithering process for reducing electromagnetic interference in D/A converters and apparatus for carrying out such process
US20110063689A1 (en) * 2009-09-11 2011-03-17 Yoshigae Takahisa Image reading apparatus and image forming apparatus
CN102291125A (zh) * 2010-06-15 2011-12-21 开曼晨星半导体公司 自动校准分数型锁相回路的快速锁相系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MART COENEN等: "Discrete spread-spectrum sampling(DSSS) to reduce RF emission and beat frequency issues", 《ELECTROMAGNETIC COMPATIBILITY(APEMC),2010 ASIA-PACIFIC SYMPOSIUM ON》 *
刘宪坤等: "《数字音响技术》", 31 March 1993, 人民电邮出版社 *
向新等: "《软件无线电原理与技术》", 31 May 2008 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105761691A (zh) * 2016-05-04 2016-07-13 深圳市华星光电技术有限公司 栅极扫描线驱动方法、驱动模块及tft-lcd显示面板
WO2017190416A1 (zh) * 2016-05-04 2017-11-09 深圳市华星光电技术有限公司 栅极扫描线驱动方法、驱动模块及tft-lcd显示面板
US10170066B2 (en) 2016-05-04 2019-01-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Driving method and driving module for gate scanning line and TFT-LCD display panel

Also Published As

Publication number Publication date
JP6316751B2 (ja) 2018-04-25
EP2913931A1 (en) 2015-09-02
KR20150077420A (ko) 2015-07-07
US9362943B2 (en) 2016-06-07
WO2014065408A1 (ja) 2014-05-01
JPWO2014065408A1 (ja) 2016-09-08
EP2913931A4 (en) 2016-08-03
US20150236713A1 (en) 2015-08-20
IN2015DN03872A (zh) 2015-10-02

Similar Documents

Publication Publication Date Title
CN103329444B (zh) 带有前向和反馈路径信号方波整形的西格玛‑德尔塔平方差log‑rms到dc转换器
JPS62269423A (ja) アナログ・デイジタル変換器のデルタ・シグマ変調回路
JP5749372B2 (ja) アナログディザリングを用いる時間／デジタル変換
US11770126B2 (en) Noise-shaping enhanced gated ring oscillator based analog-to-digital converters
CN103929184A (zh) 一种基于数字噪声耦合技术的δ-σ调制器
CN104718704A (zh) 转换器
CN105187068B (zh) 一种调制电路和调制方法
US9391634B1 (en) Systems and methods of low power decimation filter for sigma delta ADC
US20180248724A1 (en) Delta-sigma modulator, transmitter, and integrator
Yoon et al. A purely-VCO-based single-loop high-order continuous-time ΣΔ ADC
Norris et al. Quantization noise shaping in digital PWM converters
CN101599767A (zh) 一种四阶单环局部负反馈Sigma-Delta调制器
TWI501564B (zh) 差動式內插脈衝寬度調變數位類比轉換裝置及信號輸出方法
US10861433B1 (en) Quantizer
CN104702283A (zh) 随机编码非模拟到数字的转换
Kościelnik et al. Natural compression and expansion characteristics of asynchronous sigma-delta adc
CN103856170A (zh) 用于h桥式数字d类功放的功率级电源噪声误差消除方法
KR102091752B1 (ko) 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법
CN101145785A (zh) 一种过采样增量调制方法和装置
US7760035B2 (en) Noise-generating device and method
Colodro et al. Spectral analysis of pulsewidth-modulated sampled signals
CN103780262A (zh) 差动式内插脉冲宽度调变数字模拟转换装置及方法
Fan et al. High-resolution adcs for biomedical imaging systems
Mahajan et al. Analysis of delta sigma modulator
Wisland et al. A new scalable non-feedback/spl Delta//spl Sigma/digital-to-analog converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150617

WD01 Invention patent application deemed withdrawn after publication