KR101055250B1

KR101055250B1 - 델타 시그마 변조기

Info

Publication number: KR101055250B1
Application number: KR1020087021757A
Authority: KR
Inventors: 유스케 아이바
Original assignee: 아사히 가세이 일렉트로닉스 가부시끼가이샤
Priority date: 2006-08-23
Filing date: 2007-08-21
Publication date: 2011-08-09
Also published as: JP4549420B2; KR20080112221A; JPWO2008023710A1; US7948412B2; WO2008023710A1; EP2056461A1; US20100225517A1; EP2056461A4

Abstract

클록(CLK)의 지터 내성(耐性) 향상을 목적으로 한 SC(SCR) 피드백(103) DA를 가지는 연속 시간형 델타 시그마 변조기에 있어서, 제조 프로세스 변동이나 동작 온도 조건 등에 영향을 받지 않고, 일정한 피드백량을 유지함으로써 안정된 동작의 델타 시그마 변조기를 제공한다. SC 피드백 DA(103)의 출력 전압을 결정하는 기준 전압(Vref)을 조정함으로써, SC 피드백 DA(103)로부터 루프 필터(101)에 일정량의 전하를 피드백할 수 있다. 이로써, 델타 시그마 변조기의 동작이 안정된다.

Description

델타 시그마 변조기{DELTA-SIGMA MODULATOR}

본 발명은 델타 시그마 변조기, 특히 연속 시간형 델타 시그마 변조기에 관한 것이다.

델타 시그마 변조기는, 입력 신호를 이산화(離散化)하는 스위치의 위치에 따라 이산 시간형 델타 시그마 변조기와 연속 시간형 델타 시그마 변조기의 2개로 대별된다.

연속 시간형 델타 시그마 변조기의 경우, 루프 필터 후에 이산화하는 스위치가 존재하므로, 루프 필터는 입력 신호인 연속 시간 신호를 처리한다. 이로써, 이산화하는 스위치를 통하여 루프 필터 출력이 양자화기(量子化器)에 입력되고, 이 양자화기로부터의 디지털 출력은, 아날로그 변환된 후 연속적으로 루프 필터에 피드백할 필요가 있다. 따라서, 루프 필터에 피드백하는 신호를 아날로그 변환할 때, 그 타이밍을 결정하는 타이밍 신호의 지터 성분이 크면, 그 지터 노이즈가 입력 신호에 가산되어 버려, 디지털 출력의 노이즈 레벨을 악화시키는 문제가 있었다.

이 연속 시간형 델타 시그마 변조기 특유의 문제를 해결하고, 지터 내성(耐性)을 향상시키는 수단으로서, 예를 들면, 도 3a에 있는 것 같은 SC(스위치트 커패 시터) 피드백 DA(또는 SCR 피드백 DA)라는 DAC(디지털 아날로그 컨버터)를 사용하는 것이 매우 유효하다(예를 들면, 비특허 문헌 1, 비특허 문헌 2). 여기서 도 2~도 4를 참조하여 그 동작 원리를 설명한다.

도 2는 지터 내성을 향상시키는 수단으로서 SC 피드백 DA(103)를 가진, 연속 시간형의 델타 시그마 변조기이다. 루프 필터(101)는 처리해야 할 연속 시간 신호를 입력하고, 그 출력을 클록(CLK)에 응답하여 이산화하는 스위치(SW1)를 통하여 양자화기(102)에 공급하고, 양자화기(102)로부터의 디지털 출력을 SC 피드백 DA(103)에 아날로그 변환의 타이밍 신호로서 공급한다. SC 피드백 DA(103)는, 양자화기(102)로부터 출력된 디지털 신호와, 피드백시키는 전압 신호의 최대 레벨을 결정하는 제1 기준 전압(Vref)으로부터, 루프 필터(101)에 피드백시키는 전류를 생성한다.

도 3a는, SC 피드백 DA(103)의 구체적인 회로예이다. 스위치(SW2)가 a단자에 접속되어 있을 때는, 기준 전압(Vref)에 의해 전하를 용량(Cfb)에 일단 저축하고, 양자화기(102)의 출력에 따라 스위치(SW2)가 b단자 측으로 바뀌었을 때 용량(Cfb)에 저장된 전하를, 루프 필터(101)에 저항(Rfb)을 통하여 피드백시킨다. 스위치(SW2)가 b단자 측으로 바뀐 순간의 최대 전류값은 Vref/Rfb이며, 그 후, 시정수(時定數) τ= Rfb×cfb에 의해 그 전류량은 감쇠된다(도 3b).

한편, 도 4a에 SI(스위치트 커렌트) 피드백 DA라는 구별 방식의 DAC의 구체적인 회로예를 나타낸다. SI 피드백 DA는 고정 전류원(401)과 스위치(SW3)로 구성된다. 양자화기(102)의 출력에 따라 스위치(SW3)가 닫혔을 때, 고정 전류원(401) 으로부터의 전류(Ifb)에 의해, 전하를 루프 필터(101)에 피드백시킨다.

여기서, 양자화기(102)의 출력은 샘플링 클록(CLK)에 응답하여 생성되므로, 이 클록(CLK)에 지터가 중첩된 경우, 양자화기(102)의 출력은 시간적인 변동를 가지게 된다. 따라서, 루프 필터(101)에 전하를 피드백하는 구간도 그 길이가 변동되어 버린다. 이로써, CLK의 주기 Ts마다 루프 필터(101)에 피드백되는 전하 Qsc 또는 Qsi는, 이 변동의 영향을 받으므로 미소하게 변화한다. 이 미소 변화량을 각각 ΔQsc, ΔQsi로 하면, 도 3b, 도 4b로부터 명백한 바와 같이, Qsc, Qsi에 대한 ΔQsc, ΔQsi의 비율은, 루프 필터(101)에 전하를 피드백하는 구간의 전반에 피드백해야 할 전하의 대부분을 되돌려 SC 피드백 DA 쪽이, 같은 변동량에 대하여 비교해 보아도, 압도적으로 작다.

따라서, SC 피드백 DA는 SI 피드백 DA에 비하여, 지터 내성이 있으므로, 연속 시간형 델타 시그마 변조기에는 매우 유효한 회로이다.

그리고, 도 3b, 도 4b에서는, CLK의 주기 Ts의 반을, 전하를 피드백하는 구간으로서 표기하고 있지만, 물론 이에 한정되는 것은 아니다.

그러나, 상기 SC 피드백 DA에 있어서 피드백시키는 전하량은, 그 DAC를 구성하는 용량이나 저항의 절대 소자값에 의존하는 경우가 많아, 제조 프로세스 변동이나 동작 온도 조건 등에 따라 피드백시키는 전하량은 크게 좌우된다. 이로써, 피드백의 게인이 안정되지 않아, 최악의 경우에는 피드백량 부족에 의한 루프의 발진을 초래할 염려도 있었다.

그래서, 본 발명은, 상기한 점을 감안하여, 제조 프로세스 변동이나 동작 온도 조건 등에 영향을 받지 않고, 일정한 피드백량을 유지함으로써, 안정된 동작을 얻을 수 있는 델타 시그마 변조기를 제공하는 것을 목적으로 한다.

본 발명은, 이와 같은 목적을 달성하기 위해, 청구항 1에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 연속 시간 루프 필터에 피드백하는 클록 주기마다의 전하량이 일정하게 되도록 상기 제1 기준 전압을 귀환 제어하는 제어 수단을 구비하는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 2에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 제1 기준 전압을 발생하는 기준 전압 발생 회로를 구비하고, 상기 기준 전압 발생 회로는, 상기 스위치트 커패시터 피드백 DA 변환기의 레플리커(replica) 회로와, 상기 레플리커 회로로부터 출력된 신호를 검출하는 검출 회로와, 상기 검출 회로에 의해 검출된 신호를 기초로 기준 전압을 발생하는 전압 발생 수단을 구비하고, 상기 전압 발생 수단으로부터의 출력은, 상기 제1 기준 전압이며, 또한 상기 레플리커(replica) 회로에 입력되는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 3에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 제1 기준 전압을 발생하는 기준 전압 발생 회로를 구비하고, 상기 기준 전압 발생 회로는, 상기 스위치트 커패시터 피드백 DA 변환기의 레플리커 회로와, 상기 레플리커 회로로부터 출력된 신호를 평활화하는 평활화 수단과, 상기 평활화 수단에 의해 평활화된 신호와 제2 기준 전압을 비교하여 그 차이를 증폭하는 증폭 수단을 구비하고, 상기 증폭 수단으로부터의 출력은, 상기 제1 기준 전압이며, 또한 상기 레플리커 회로에 입력되는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 4에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 스위치트 커패시터 피드백 DA 변환기로부터 출력된 신호를 검출하는 제1 피드백량 검출 회로와, 상기 제1 피드백량 검출 회로에 의해 검출된 신호를 기초로 제1 기준 전압을 발생하는 기준 전압 발생 수단을 구비하는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 5에 기재된 발명은, 청구항 4에 기재된 델타 시그마 변조기에 있어서, 상기 제1 피드백량 검출 회로는, 상기 스위치트 커패시터 피드백 DA 변환기로부터 출력된 신호를 평활화하는 제1 평활화 수단을 구비하고, 상기 기준 전압 발생 수단은, 상기 양자화기로부터 출력된 디지털 신호를 DA 변환하는 스위치트 커렌트 피드백 DA와, 상기 스위치트 커렌트 피드백 DA 변환기로부터 출력된 신호를 평활화하는 제2 평활화 수단과, 상기 제1 및 제2 평활화 수단으로부터 출력된 신호를 비교하는 제1 증폭기를 구비하고, 상기 증폭기로부터의 출력은 상기 제1 기준 전압인 것을 특징으로 한다.

청구항 6에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 연속 시간 루프 필터에 기준 신호를 입력했을 때의 상기 양자화기로부터 출력된 신호를 검출하는 제2 피드백량 검출 회로와, 상기 제2 피드백량 검출 회로에 의해 검출된 신호를 기초로 제1 기준 전압을 발생하는 기준 전압 발생 수단을 구비하고, 상기 기준 전압 발생 수단은 발생된 상기 제1 기준 신호를 유지하는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 7에 기재된 발명은, 청구항 6에 기재된 델타 시그마 변조기에 있어서, 상기 제2 피드백량 검출 회로는, 상기 양자화기로부터 출력된 디지털 신호를 모니터하는 양자화기 출력 모니터 회로와, 상기 양자화기 출력 모니터 회로의 출력과 입력된 기준 신호로부터 추측되는 출력값의 차이로부터 피드백된 전하량을 검출하는 피드백 전하량 검출 회로를 구비하고, 상기 기준 전압 발생 수단은, 상기 제2 피드백량 검출 회로로부터의 출력값을 기초로 전압을 발생하는 전압 발생 회로를 구비하고, 상기 전압 발생 회로로부터의 출력은 상기 제1 기준 전압인 것을 특징으로 한다.

청구항 8에 기재된 발명은, 청구항 3에 기재된 델타 시그마 변조기에 있어서, 상기 제2 기준 전압을 가변으로 하는 것을 특징으로 한다.

청구항 9에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 연속 시간 루프 필터는, 저항기와 용량기와 차동 증폭기로 이루어지는 필터에 의해 구성되는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 10에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 연속 시간 루프 필터는, 트랜스 컨덕턴스 앰프와 용량기로 이루어지는 필터에 의해 구성되는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 11에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 연속 시간 루프 필터는, 저항기, 용량기 및 차동 증폭기로 이루어지는 필터와, 트랜스 컨덕턴스 앰프 및 용량기로 이루어지는 필터를 종속 접속하여 구성되는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 12에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 연속 시간 루프 필터는, 적분기, 로패스 필터 또는 밴드 패스 필터에 의해 구성되는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 13에 기재된 발명은, 입력 단자와, 상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와, 상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와, 용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서, 상기 제1 기준 전압을 가변으로 하고, 상기 스위치트 커패시터 피드백 DA 변환기는, 용량기와 저항기와 트랜스 컨덕턴스 앰프를 구비하고, 상기 용량기와 상기 저항기로부터 결정되는 시정수에 따라 감쇠된 전압 신호를, 상기 트랜스 컨덕턴스 앰프로 전류로 변환하여 상기 연속 시간 루프 필터에 출력하는 것을 특징으로 하는 델타 시그마 변조기이다.

청구항 14에 기재된 발명은, 청구항 13에 기재된 델타 시그마 변조기에 있어서, 상기 연속 시간 루프 필터는, 용량기와 트랜스 컨덕턴스 앰프를 구비한 것을 특징으로 한다.

청구항 15에 기재된 발명은, 청구항 3항에 기재된 델타 시그마 변조기에 있어서, 상기 레플리커 회로는, 용량기와 저항기와 트랜스 컨덕턴스 앰프를 구비한 것을 특징으로 한다.

청구항 16에 기재된 발명은, 청구항 15에 있어서, 상기 연속 시간 루프 필터 및 상기 평활화 수단은, 용량기와 트랜스 컨덕턴스 앰프를 구비한 것을 특징으로 한다.

삭제

본 발명에 의하면, 제조 프로세스 변동이나 동작 온도 조건 등에 영향을 받지 않고, 일정한 피드백량을 유지함으로써 안정된 동작을 얻을 수 있는 델타 시그마 변조기를 제공할 수 있다.

도 1은 본 발명의 델타 시그마 변조기의 구성도이다.

도 2는 종래의 SC(SCR) 피드백 DA를 가지는 델타 시그마 변조기의 구성도이다.

도 3a는, SC 피드백 DA를 설명하는 회로도이다.

도 3b는, SC 피드백 DA의 동작 설명도이다.

도 4a는, SI 피드백 DA를 설명하는 회로도이다.

도 4b는, SI 피드백 DA의 동작 설명도이다.

도 5는 본 발명의 실시예 2의 델타 시그마 변조기의 구성도이다.

도 6은 본 발명의 실시예 2의 피드백량 검출 회로와 기준 전압 발생 회로의 일실시예이다.

도 7a는, 본 발명의 실시예 2에 관한 그 외의 실시예이다.

도 7b는, 본 발명의 실시예 2에 관한 그 외의 실시예이다.

도 8은 본 발명의 실시예 2에 관한 그 외의 실시예의 피드백량 검출 회로와 기준 전압 발생 회로의 일실시예이다.

도 9는 본 발명의 실시예 3에 관한 델타 시그마 변조기의 구성도이다.

도 10은 본 발명의 실시예 4에 관한 델타 시그마 변조기의 구성도이다.

도 11은 본 발명의 델타 시그마 변조기에 있어서 각 구성 요소의 출력 신호의 상태를 나타낸 도면이다.

도 12a는, 피드백되는 전하가 일정하게 되도록 부귀환(負歸還) 제어가 걸리는 모양을 설명하는 도면이다.

도 12b는, 피드백되는 전하가 일정하게 되도록 부귀환 제어가 걸리는 다른 모양을 설명하는 도면이다.

도 13은 본 발명의 실시예 5에 관한 델타 시그마 변조기의 구성도이다.

도 14는 본 발명의 실시예 6에 관한 델타 시그마 변조기의 구성도이다.

도 15a는, 실시예 6 및 실시예 8에 있어서의 SC 피드백 DA를 설명하는 회로도이다.

도 15b는, 실시예 6 및 실시예 8에 있어서의 SC 피드백 DA의 동작 설명도이다.

이하, 도면을 참조하면서 본 발명의 실시예에 대하여 설명한다.

실시예 1

도 1은 본 발명의 실시예인 델타 시그마 변조기를 나타낸 회로도이다. 도 1에 나타낸 바와 같이 본 실시예의 델타 시그마 변조기는, 연속 시간 신호를 처리 가능한 연속 시간 루프 필터(101)와, 그 출력 신호를 클록(CLK)에 응답하여 이산화하는 스위치(SW1)와, 스위치(SW1)를 통하여 얻어진 신호를 양자화하여 디지털 신호 출력하는 양자화기(102)와, 양자화기(102)로부터 출력된 디지털 신호에 따라 루프 필터(101)에 피드백시키는 전류를 생성하고, 루프 필터(101)에 피드백하는 SC(SCR) 피드백 DA(103)와, SC 피드백 DA(103)로부터 피드백하는 전하량을 결정하는 제1 기준 전압(Vref)을 발생하는 기준 전압 발생 회로(10O)로 구성된다.

SC 피드백 DA(103)의 구체적인 회로예와 회로 동작에 대하여 도 3a를 참조하면서 설명한다.

SC 피드백 DA(103)는, 용량(Cfb)과, 용량(Cfb)에 저장된 전하를 전류로 변환하는 저항(Rfb)과, 양자화기(102)의 출력 신호에 따라 동 출력 신호가 Low(레벨)의 기간은 용량(Cfb)을 a단자, 즉 기준 전압(Vref)에 접속하고, 동 출력 신호가 Hi(레벨)의 기간은 용량(Cfb)을 b단자, 즉 저항(Rfb)에 접속하도록 스위칭하는 스위치(SW2)로 구성된다.

스위치(SW2)가 a단자 측에 접속되어 있을 때 기준 전압(Vref)에 의해 용량(Cfb)에 저장된 전하는, 스위치(SW2)가 b단자 측에 접속되어 있을 때 루프 필터(101)에 피드백한다. 스위치(SW2)가 그 b단자에 접속된 순간의 전류 I(t=0)는 I(t=0)= Vref/Rfb로 표현된다.

그 후, 스위치(SW2)가 b단자에 접속되어 있는 기간 중에, 루프 필터(101)에 피드백되는 전류량은, 용량(Cfb), 저항(Rfb)에 의해 정해지는 시정수 τ(= Rfb×cfb)에 의해 다음 식과 같이 표현된다.

클록(CLK)의 주기 Ts마다 루프 필터(101)에 피드백되는 전하량(Qsc)은, 전하를 피드백하는 구간 내에서, 상기 전류값을 시간 적분한 것이며,

에 의해 계산된다. 여기서 시정수 τ가 전하를 피드백하는 구간에 비해 충분히 짧은 것으로 가정하면

로 된다.

이상의 결과로부터, 기준 전압 발생 회로(10O)에 의해 기준 전압(Vref)의 값을 적당히 조정함으로써, 비록 Cfb의 절대값이 제조 프로세스 변동에 의해 불균일해지거나, 동작 온도 조건에 따라 그 값이 변화되었다고 해도, 피드백되는 전하량(Qsc)을 일정하게 유지할 수 있어, 안정된 동작의 델타 시그마 변조기를 제공할 수 있다.

상기 실시예에서는, 피드백의 게인을 일정하게 하는 것을 목적으로 하고 있지만, 단지 피드백량을 변화시킴으로써, 델타 시그마 변조기에 VGA(Valuable Gain Amplifier)로서의 기능을 갖게 하도록 구성하는 것도 가능하다.

그리고, 상기 결과로부터 명백한 바와 같이, 용량(Cfb)을 적당히 변화시킴으로써도 피드백시키는 전하량(Qsc)을 일정하게 유지할 수 있다. 이를 위해서는, 미리 용량(Cfb)을 이보다 적은(smaller) 용량으로 분할하고 스위치 등으로 병렬로 접속하여 둘 필요가 있다. 이에 의한 조정값은 일반적으로 이산값이므로 양호한 정 밀도로 조정하기 위해서는, 적은 용량을 병렬로 접속함으로써 실현된다. 또, 전하를 충방전하는 기간을 적당히 조정함으로써도 피드백시키는 전하량(Qsc)을 일정하게 유지할 수 있다. 여기서, 고속의 신호를 취급하는 델타 시그마 변조기 등에서는, 클록(CLK)의 주기는 수nsec라는 매우 짧은 시간이므로, 이 시간을 정확하게 제어함으로써 실현된다.

실시예 2

도 5는 본 발명의 실시예인 델타 시그마 변조기를 나타낸 회로도이다. 도 5에 나타낸 바와 같이 본 실시예의 델타 시그마 변조기는, SC 피드백 DA(103)의 피드백량을 검출하는 피드백량 검출 회로(106)를 추가로 구비하고, 이 피드백량 검출 회로(106)의 출력을 기준 전압 발생 회로(100)에 귀환하는 것을 특징으로 하고, 그 외의 구성, 동작은 실시예 1과 마찬가지이므로, 상세한 설명은 생략한다.

도 6은, 도 5에 있어서의 피드백량 검출 회로(106)와, 기준 전압 발생 회로(100)의 일실시예를 나타낸 도면이다. SC 피드백 DA의 출력은, 피드백량 검출 회로를 구성하는 평활화 수단(120)에 의해 적분되어 기준 전압 발생 회로(100)에 출력된다. 한편, 기준 전압 발생 회로에서는, 양자화기(102) 출력이 입력된 SI 피드백 DA(104)에 의해, 본래 피드백하려는 전하량을 출력한다. 이것을 평활화 수단(121)에 의해 적분한 것과, 피드백량 검출 회로(106)로부터의 출력의 차이를, 증폭 수단(130)에 의해 증폭한다. 이 증폭 수단(130)으로부터의 출력이 제1 기준 전압(Vref)으로 되도록 구성되어 있다. 그리고, 기준 전압을 유지하기 위해, 또한 SC 피드백 DA(103)와 피드백량 검출 회로(106)와 기준 전압 발생 회로(100)로 이루 어지는 폐루프의 안정성을 도모하기 위해, 증폭 수단(130)의 출력에 용량을 부가하는 것은, 보다 바람직한 실시예라고 할 수 있다.

그리고, 피드백량 검출 회로(106)의 입력 단자 접속 개소는, 도 5에 나타낸 바와 같은 SC 피드백 DA 출력단에만, 한정되는 것은 아니다.

도 7은 본 발명의 그 외의 실시예인 델타 시그마 변조기를 나타낸 회로도이다.

도 7에 나타낸 바와 같이, 본 실시예의 델타 시그마 변조기는 양자화기(102)의 출력이 입력되는 피드백량 검출 회로(106)를 추가로 구비하고, 이 피드백량 검출 회로(106)의 출력을, 스위치(SW4)를 통하여 기준 전압 발생 회로(100)에 귀환시키는 것을 특징으로 하고 있다.

도 8은 도 7에 있어서의 피드백량 검출 회로(106)와 기준 전압 발생 회로(100)의 일실시예를 나타낸 도면이다. 양자화기(102)의 출력은, 피드백량 검출 회로를 구성하는 양자화기 출력 모니터 회로 및 피드백 전하량 검출 회로를 통하여 기준 전압 발생 회로(100)에 출력된다. 한편, 기준 전압 발생 회로에서는, 이 피드백량 검출 회로(106)의 출력이 스위치(SW4)를 통하여, 기준 전압 발생 회로를 구성하는 전압 발생 회로에 입력된다. 본 실시예에 있어서는, 델타 시그마 변조기의 동작이 시작되기 전에(초기 상태), 기준으로 되는 입력 신호를 델타 시그마 변조기에 입력하여 두고 양자화기(102)의 출력을 피드백량 검출 회로(106) 내의 양자화기 출력 모니터 회로에 의해 모니터한다(도 7a, 도 8). 그리고, 피드백량 검출 회로(106) 내의 피드백 전하량 검출 회로에서는, 그 모니터량과, 기준으로 되는 입력 신호로부터 추측되는 출력값(양자화기 출력 추측값)의 차이로부터, 실제의 피드백된 전하량(Qsc)을 검출한다. 이 검출량에 대하여, 스위치(SW4)를 온으로 하여, 동일한 부귀환 제어를 기준 전압 발생 회로(100) 내의 전압 발생 회로에 걸도록 하면, 도 12에 나타낸 바와 같이, SC 피드백 DA(103)의 시정수 τ가 작을 때는 Vref가 커지도록 귀환이 걸리고(도 12a), 역으로 시정수 τ가 클 때는 Vref가 작아지도록 귀환이 걸린다(도 12b). 이같이 하여 최적의 기준 전압(Vref) 전압을 얻을 수 있었던 뒤에는 스위치(SW4)를 오프로 하여 이것을 유지하고(도 7b), 실제의 델타 시그마 변조기의 동작을 행한다.

기준 전압 발생 회로(100) 내의 전압 발생 회로에 유지 기능을 설치하고, 얻어진 기준 전압(Vref) 전압을 유지해도 되고, 피드백량 검출 회로(106) 내의 양자화기 출력 모니터 회로의 다음 단에 얻어진 기준 전압(Vref)을 유지하는 유지 수단(도시하지 않음)을 설치해도 된다. 또, 스위치(SW4)는 피드백량 검출 회로(106)와 기준 전압 발생 회로(100) 사이에 설치하였으나, 피드백량 검출 회로(106)와 양자화기(102) 사이에 설치해도 되고, 전압 발생 회로와 유지 수단(도시하지 않음) 사이에 설치해도 된다.

이상과 같이, 기준 전압(Vref)을 자동 조정함으로써, 비록 용량(Cfb)의 절대값이 제조 프로세스 변동에 의해 불균일해지거나, 동작 온도 조건에 따라 그 값이 변화된 것으로 해도, 루프 필터에 의해 피드백되는 전하량(Qsc)을 일정하게 유지할 수 있어, 동작이 안정된 델타 시그마 변조기를 제공할 수 있다.

실시예 3

도 9는 본 발명의 실시예인 델타 시그마 변조기를 나타낸 회로도이다. 도 9에 나타낸 바와 같이 본 실시예의 델타 시그마 변조기는, 기준 전압 발생 회로(100)가 다음에 나타낸 바와 같은 구성으로 되어 있는 것 외에는 실시예 1과 같다. 즉, 기준 전압 발생 회로(100)는, SC 피드백 DA(103)의 레플리커 회로(105)와, 레플리커 회로(105)로부터 출력된 신호를 검출하는 레플리커 출력 검출 회로(107)와, 레플리커 출력 검출 회로(107)에 의해 검출된 신호를 기초로 전압을 발생하는 전압 발생 수단(140)으로 이루어지고, 그 전압 발생 수단(140)으로부터의 출력이 제1 기준 전압(Vref)으로 되도록 구성되어 있다. 그리고, 기준 전압(Vref)을 유지하기 위해, 또한 기준 전압 발생 회로(10O)의 폐루프의 안정성을 도모하기 위해, 전압 발생 수단(140)의 출력에 용량(Cext)을 부가하는 것은, 보다 바람직한 실시예라고 할 수 있다.

SC 피드백 DA(103)는 양자화기(102)의 출력에 의해 출력이 제어되고 있는 것에 대하여, 레플리커 회로(105)는 클록(CLK)에 의해 출력이 제어되고 있다.

이하, 레플리커 회로는, SC 피드백 DA와 모두 동일한 소자 구성을 사용하고 있는 것으로 하여 동작 설명을 행한다.

레플리커 회로로부터 출력되는 전하량을, 레플리커 출력 검출 회로(107)에 의해 모니터한다. 그리고, 전압 발생 수단(140)에서는 그 모니터량과 피드백하려는 전하량과 비교하여, 차이가 0으로 되도록 부귀환을 걸도록 한다. 이 때, 도 12에 나타낸 바와 같이, SC 피드백 DA(103) 및 레플리커 회로(105)에, 그 시정수 τ가 작을 때는 Vref가 커지도록 귀환이 걸리고(도 12a), 역으로 시정수 τ가 클 때 는 Vref가 작아지도록 귀환이 걸린다(도 12b).

이상과 같이, 기준 전압(Vref)을 자동 조정함으로써, 비록 용량(Cfb)의 절대값이 제조 프로세스 변동에 의해 불균일해지거나, 동작 온도 조건에 따라 그 값이 변화된 것으로 해도, 루프 필터에 피드백되는 전하량(Qsc)을 일정하게 유지할 수 있어, 동작이 안정된 델타 시그마 변조기를 제공할 수 있다.

실시예 4

도 10은 본 발명의 실시예인 델타 시그마 변조기를 나타낸 회로도이다. 도 10에 나타낸 바와 같이, 본 실시예의 델타 시그마 변조기는, 기준 전압 발생 회로(100)가 다음에 나타낸 바와 같은 구성으로 되어 있는 것 외에는 실시예 1과 같다. 즉, 기준 전압 발생 회로(100)는, SC 피드백 DA(103)의 레플리커 회로(105)와, 레플리커 회로(105)로부터 출력된 신호를 평활화하는 평활화 수단(122)과, 평활화 수단(122)에 의해 평활화된 신호와 제2 기준 전압(Vref2)를 비교하여 그 차이를 증폭하는 증폭 수단(131)으로 이루어지고, 그 증폭 수단(131)으로부터의 출력이 제1 기준 전압(Vref)으로 되도록 구성되어 있다. 그리고, 기준 전압(Vref)을 유지하기 위해, 또한 기준 전압 발생 회로(10O)의 폐루프의 안정성을 도모하기 위해, 증폭 수단(131)의 출력에 용량(Cext)을 부가하는 것은, 보다 바람직한 실시예라고 할 수 있다.

SC 피드백 DA(103)는 양자화기(102)의 출력에 의해 출력 제어되고 있는 것에 대하여, 레플리커 회로(105)는 클록(CLK)에 의해 출력 제어되고 있다.

도 11은 도 10에 나타낸 델타 시그마 변조기에 있어서의 각 신호 파형의 모양을 나타낸 것이다. 양자화기(102)의 출력은 RTZ(Return to zero) 시그널이며, 그 Hi로 되는 구간 길이는 클록(CLK)의 그것과 동등한 것으로 한다. 그리고, 그 Hi로 되는 구간이, 전하를 루프 필터(101)에 피드백하는 구간으로 한다.

양자화기(102)의 출력에 의해 제어되고, SC 피드백 DA(103)의 출력은 도 11의 파형 b와 같이 된다. 한편, 레플리커 회로(105)의 출력은 클록(CLK)에 제어되고, 도 11에 나타낸 파형 d과 같이 된다.

SC 피드백 DA(103) 및 레플리커 회로(105)의 출력에 관하여는, 기준으로 되는 전압(Vref)이 공통인 것과, 양 회로(103, 105)를 구성하는 소자값이 동일한 것과, 제어 신호의 Hi 구간이 같은 것으로 되므로, 전하의 피드백이 행해지는 클록(CLK)의 주기 Ts 내에서 양자를 비교하면, 이들은 모두 동일한 것이라고 용이하게 추측할 수 있다.

또한, 소자값 뿐아니고 양 회로(103, 105)의 칩 상의 레이아웃도 모두 마찬가지로 하면, 제조 프로세스 변동에 따라 그 절대값이 상이한 것이었다고 해도, 그 미스매치(mismatch)량은 일반적으로 양호하게 유지할 수 있다. 또 동일 칩 상에 양 회로(103, 105)를 형성하는 것을 생각하면 그 온도 환경도 동일한 것이라고 생각할 수 있다. 따라서, 양 회로(103, 105)의 출력 신호는, 제조 프로세스 변동이나 동작 온도 조건에 따르지 않고 항상 동일한 것이라고 생각된다.

여기서 레플리커 회로(105)의 출력을 신호 평활화 수단(122)에 입력하면, 평 활화된 신호는 도 11에 나타낸 파형(e)과 같이 된다. 평활화 전후에 의해, Ts마다 이동하는 전하량의 총계가 변화되지 않는다.

또한, 이 파형(e)의 신호와 제2 기준 전압(Vref2)와의 차이를 증폭 수단(131)으로 증폭하고, 기준 전압을 유지하는 Cext에 대하여 부귀환을 걸도록 하면, 도 12에 나타낸 바와 같이, SC 피드백 DA(103) 및 레플리커 회로(105)에, 그 시정수 τ가 작을 때는 Vref가 커지도록 귀환이 걸리고(도 12a), 역으로 시정수 τ가 클 때는 Vref가 작아지도록 귀환이 걸린다(도 12b).

이상과 같이, 제조 프로세스 변동이나 동작 온도 조건 등에 따라 시정수 τ가 변화되고 있어도, 피드백 전하량(Qsc)은 항상 피드백하려는 전하량과 등가로 되도록 자동 조정되어 안정된 델타 시그마 변조기를 제공할 수 있다.

또한, 여기서는, 레플리커 회로를 구성하는 소자 구성은 SC 피드백 DA와 모두 동일한 것으로서 회로 동작을 설명하였으나, 물론 모두 동일한 것에만 한정되는 것은 아니다. 예를 들면, 레플리커 회로의 출력하는 전하량이, SC 피드백 DA가 피드백 전하량의 정확히 반으로 되도록 한 소자 구성으로 하고, 대응하여, 제2 기준 전압을 정확히 반으로 함으로써도, 상기 목적을 달성할 수 있는 것은 물론이다.

상기 실시예에서는, 피드백의 게인을 일정하게 하는 것을 목적으로 하고 있지만, 제2 기준 전압(Vref2)을 단지 변화시킴으로써, 델타 시그마 변조기에 VGA(Val uable Gain Amplifier)로서의 기능을 갖게 하도록 구성하는 것도 가능하다.

실시예 5

도 13은 본 발명의 실시예인 델타 시그마 변조기를 나타낸 회로도이다. 도 13에 나타낸 바와 같이 본 실시예의 델타 시그마 변조기는, 루프 필터(101)를, 저항(Rin)과 용량(Cint)와 차동 증폭기(108)로 이루어지는 연속 시간형 적분기로 구성하고, 평활화 수단(122)을 저항(Rfb1), 용량(Clpf), 및 차동 증폭기(109)에 의해 구성한 것을 특징으로 하고, 그 이외는 실시예 4와 마찬가지이므로, 상세 설명은 생략한다.

도 13에 있어서는, 루프 필터(101)로서 1차의 RC 적분기가 나타나 있지만, 적분기에 한정되지 않고 로패스 필터나 밴드 버스 필터 등 루프 필터의 구성 및 차수(次數)에 대하여는 한정되지 않는다. 또 저항(Rin)은, 칩 상에 형성되는 폴리실리콘으로 이루어지는 저항체에만 한정되지 않고, 예를 들면, 금속 배선이나 3극관 영역에서 동작시킨 M0S 트랜지스터 등이라도 된다.

각 회로의 동작 원리 및 효과에 대하여는, 실시예 4와 마찬가지이므로 설명을 생략한다.

실시예 6

도 14는 본 발명의 실시예인 델타 시그마 변조기를 나타낸 회로도이다. 도 14에 나타낸 바와 같이, 본 실시예의 델타 시그마 변조기는, 실시예 4에 있어서, 루프 필터(101)를, 트랜스 컨덕턴스 앰프(110)(그 트랜스 컨덕턴스를 GMin이라고 함)와 용량(Cint)으로 이루어지는 연속 시간형 적분기로 구성하고, 평활화 수단(122)을 트랜스 컨덕턴스 앰프(111, 112)(이들 트랜스 컨덕턴스를 GMfb라고 함)와 용량(Clpf)에 의해 구성하고, SC 피드백 DA(103) 및 레플리커 회로(105)를 후술 하는 바와 같이 구성한 것을 특징으로 한다. 여기서, 트랜스 컨덕턴스 앰프(112)는, 평활화 수단(122)과 레플리커 회로(105)와 겸용하고 있다. 그 이외는, 실시예 4와 같다.

본 실시예의 SC 피드백 DA(103)의 구체적인 회로예 및 회로 동작에 대하여, 각각 도 15a 및 도 15b를 참조하면서 설명한다.

본 실시예의 SC 피드백 DA(103)는, 용량(Cfb)과 용량(Cfb)에 저장된 전하를 감쇠시키는 저항(Rfb2)과 트랜스 컨덕턴스 앰프(112)(그 트랜스 컨덕턴스는 GMfb)와 양자화기(102)의 출력 신호에 따라 스위칭하는 스위치(SW2)로 구성된다.

그리고, 트랜스 컨덕턴스 앰프(112)의 입력단인 노드(Nfb)에 부가하는 기생 용량을 Cp라고 한다.

기준 전압(Vref)에 의해 저장된 전하는 양자화기(102)의 출력 결과에 따라 그 저장된 전하를 루프 필터(101)에 피드백한다. 스위치(SW2)가 그 b단자에 접속된 순간의 Nfb 노드의 전압 Vfb(t=0)는, 저장된 전하를 용량(Cfb)과 기생 용량(Cp)에 따라 챠지 쉐어(charge share)하기 때문에, Vfb(t=O)=Vref×Cfb/(Cfb+Cp)로 표현된다. 이 전압은 트랜스 컨덕턴스 앰프(112)에 의해 전류로 변환되므로, 스위치(SW2)가 그 b단자에 접속된 순간의 전류 I(t=0)는,

로 표현된다.

그 후, 스위치(SW2)가 b단자에 접속 상태로 되어 있는 기간 중에, 루프 필 터(101)에 피드백되는 전류량은, 용량(Cfb), 기생 용량(Cp), 저항(Rfb2)에 의해 정해지는 시정수 τ2(=Rfb2×(Cfb+Cp))에 의해 다음과 같이 표현된다.

클록(CLK) 주기 Ts마다 루프 필터에 피드백되는 전하량(Qsc)은, 전하를 피드백하는 구간 내에서, 상기 전류값을 시간 적분한 것이며,

로 계산된다. 여기서 시정수 τ2가 전하를 피드백하는 구간과 비교하여 충분히 짧은 것으로 가정하면

로 된다.

레플리커 회로(105)는, SC 피드백 DA(103)와 모두 동일한 소자를 사용하여 구성하는 것이 바람직하다. 이와 같이 구성함으로써, SC 피드백 DA(103) 및 레플리커 회로(105)의 동작은, 도 11을 사용하여 설명한 실시예 4의 그것과 마찬가지이므로, 상세한 설명을 생략한다.

도 14에 있어서는, 루프 필터로서 1차의 Gm-C 적분기가 나타나 있지만, 적분기에 한정되지 않고, 로패스 필터나 밴드 버스 필터 등도 적용 가능하며, 루프 필터의 구성 및 차수(次數)에 대하여는 전혀 한정되지 않는다.

양 회로(103, 105)의 트랜스 컨덕턴스 앰프의 입력단에 발생하는 기생 용 량(Cp)은 일반적으로 예측 곤란하다. 또 트랜스 컨덕턴스 앰프가 가지는 선형(線形)인 입력 레인지 부족으로부터, 전류량의 오차가 생길 가능성도 있다.

그러나, SC 피드백 DA(103), 레플리커 회로(105)의 트랜스 컨덕턴스 앰프가 동일하며, 그 주변의 레이아웃도 동일하면, 그 기생 용량도 입력 레인지 부족에 의한 전류량의 오차도, 양 회로 사이에서 동일한 것으로 생각된다. 따라서, 루프 필터에 피드백되는 전하량이 이들 원인으로 변동되었다고 해도, 그 변동분도 캔슬되도록 자동 조정할 수 있다.

실시예 7

본 실시예의 델타 시그마 변조기는, 루프 필터(101)가, 저항과 용량과 오피앰프로 이루어지는 연속 시간 필터와, 트랜스 컨덕턴스 앰프와 용량으로 이루어지는 연속 시간 필터를 종속 접속한 것에 의해 구성되는 것을 특징으로 하고, 다른 구성은 실시예 4와 같다. 여기서 말하는 종속 접속이란, 직렬 접속이라도 캐스케이드 접속이라도 된다.

루프 필터의 구성 및 차수에 대하여는 한정하지 않는다. 또 저항은, 칩 사에 형성되는 폴리실리콘으로 이루어지는 저항체에만 한정되지 않고, 예를 들면, 금속 배선이나 3극관 영역에서 동작하게 한 M0S 트랜지스터 등이라도 된다.

실시예 8

본 실시예의 델타 시그마 변조기는, 연속 시간 신호를 처리 가능한 연속 시 간 루프 필터(101)와, 그 출력 신호를 클록(CLK)에 응답하여 이산화하는 스위치(SW1)와, 스위치(SW1)를 통하여 얻어진 신호를 양자화하여 디지털 신호 출력하는 양자화기(102)와, 양자화기(102)로부터 출력된 디지털 신호에 따라 루프 필터(101)에 피드백시키는 전류를 생성하고, 루프 필터(101)에 피드백하는 SC(SCR) 피드백 DA(103)로 구성된다.

도 15a는, 본 실시예의 SC 피드백 DA(103)의 구체적인 회로 구성을 나타낸 도면이다. 회로 동작에 대하여 도 15a를 참조하면서 설명한다.

본 실시예의 SC 피드백 DA(103)는, 용량(Cfb)과 용량(Cfb)에 저장된 전하를 감쇠시키는 저항(Rfb2)과, 트랜스 컨덕턴스 앰프(112)(그 트랜스 컨덕턴스는 GMfb)와, 양자화기(102)의 출력 신호에 따라 스위칭하는 스위치(SW2)로 구성된다.

도 15b를 참조하면서, 본 실시예의 SC 피드백 DA(103)의 회로 동작에 대하여 설명한다. 기준 전압(Vref)에 의해 저장된 전하는 양자화기(102)의 출력 결과에 따라 그 저장된 전하를 루프 필터(101)에 피드백한다. 스위치(SW2)가 그 b단자에 접속된 순간의 Nfb 노드의 전압 Vfb(t=0)는, 저장된 전하를 용량(Cfb)과 기생 용량(Cp)에 의해 챠지 쉐어하기 때문에, Vfb(t=O)=Vref×Cfb/(Cfb+Cp)로 표현된다. 이 전압은 트랜스 컨덕턴스 앰프(112)에 의해 전류로 변환되므로, 스위치(SW2)가 그 b단자에 접속된 순간의 전류 I(t=0)는,

로 표현된다.

그 후, 스위치(SW2)가 b단자에 접속 상태로 되어 있는 기간 중에, 루프 필터(101)에 피드백되는 전류량은, 용량(Cfb), 기생 용량(Cp), 저항(Rfb2)에 의해 정해지는 시정수 τ2(=Rfb2×Cfb+Cp))에 의해 다음과 같이 표현된다.

로 계산된다. 여기서 시정수 τ2가 전하를 피드백하는 구간에 비해 충분히 짧은 것으로 가정하면

로 된다.

SC 피드백 DA(103)를 상기한 바와 같이 구성함으로써, 루프 필터(101)의 초단(初段)의 적분기를 Gm-C 구성으로 하는 것이 가능해진다. 일반적으로 RC 적분기에 비하여, 피드백의 경로를 가지지 않는 Gm-C 적분기 쪽이 고속화에 적합하므로, 본 실시예는 저소비 전력으로 고속의 SC 피드백 DA를 보유하는 델타 시그마 변조기를 제공하는 것을 가능하게 한다.

고차원적인 루프 필터가 요구되고, 초단이 RC 적분기이며 나머지의 단이 Gm-C 적분기라는 루프 필터 구성으로 했을 때, 각각의 적분기의 특성 미스매치가 루프 필터의 전달 함수를 변화시키는 요인으로 되는 경우가 있다. 그리고, 이 전달 함수의 변화가 대역 내의 양자화 노이즈에 영향을 주고, 경우에 따라서는 이 영향이 문제로 되는 경우가 있다.

본 실시예의 경우, 모든 단을 Gm-C 적분기로 하는 SC 피드백 DA를 보유하는 델타 시그마 변조기를 제공할 수 있다. 그러므로, 각 단의 적분기의 특성 미스매치를 캔슬하기 위한 캔슬 회로가 불필요해 지는 외에, 원래 각 단의 적분기의 특성 미스매치가 생기지 않는 보다 우수한 특징을 가진다.

본 발명은, 전자 기기에 사용되는 AD 변환기 또는 DA 변환기에 이용할 수 있다.

Claims

입력 단자와,

상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와,

상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와,

용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고,

상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서,

상기 제1 기준 전압을 가변으로 하고,

상기 제1 기준 전압을 발생하는 기준 전압 발생 회로를 구비하고,

상기 기준 전압 발생 회로는, 상기 스위치트 커패시터 피드백 DA 변환기의 레플리커(replica) 회로와, 상기 레플리커 회로로부터 출력된 신호를 검출하는 검출 회로와, 상기 검출 회로에 의해 검출된 신호를 기초로 기준 전압을 발생하는 전압 발생 수단을 구비하고, 상기 전압 발생 수단으로부터의 출력은, 상기 제1 기준 전압이며, 또한 상기 레플리커(replica) 회로에 입력되는, 델타 시그마 변조기.
입력 단자와,

상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와,

상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와,

용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고,

상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서,

상기 제1 기준 전압을 가변으로 하고,

상기 제1 기준 전압을 발생하는 기준 전압 발생 회로를 구비하고,

상기 기준 전압 발생 회로는, 상기 스위치트 커패시터 피드백 DA 변환기의 레플리커 회로와, 상기 레플리커 회로로부터 출력된 신호를 평활화하는 평활화 수단과, 상기 평활화 수단에 의해 평활화된 신호와 제2 기준 전압을 비교하여 그 차이를 증폭하는 증폭 수단을 구비하고, 상기 증폭 수단으로부터의 출력은, 상기 제1 기준 전압이며, 또한 상기 레플리커 회로에 입력되는, 델타 시그마 변조기.
입력 단자와,

상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와,

상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와,

용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고,

상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서,

상기 제1 기준 전압을 가변으로 하고,

상기 스위치트 커패시터 피드백 DA 변환기로부터 출력된 신호를 검출하는 제1 피드백량 검출 회로와, 상기 제1 피드백량 검출 회로에 의해 검출된 신호를 기초로 제1 기준 전압을 발생하는 기준 전압 발생 수단을 구비하는, 델타 시그마 변조기.
제3항에 있어서,

상기 제1 피드백량 검출 회로는, 상기 스위치트 커패시터 피드백 DA 변환기로부터 출력된 신호를 평활화하는 제1 평활화 수단을 구비하고,

상기 기준 전압 발생 수단은, 상기 양자화기로부터 출력된 디지털 신호를 DA 변환하는 스위치트 커렌트 피드백 DA와, 상기 스위치트 커렌트 피드백 DA 변환기로부터 출력된 신호를 평활화하는 제2 평활화 수단과, 상기 제1 및 제2 평활화 수단으로부터 출력된 신호를 비교하는 제1 증폭기를 구비하고,

상기 증폭기로부터의 출력은 상기 제1 기준 전압인, 델타 시그마 변조기.
입력 단자와,

상기 입력 단자로부터 연속 시간 신호를 입력하는 연속 시간 루프 필터와,

상기 연속 시간 루프 필터로부터의 출력을 클록에 응답하여 양자화(量子化)된 디지털 신호를 출력하는 양자화기와,

용량기 및 저항기를 가지고, 상기 양자화기로부터 출력된 디지털 신호에 따라 제1 기준 전압에 의존하는 아날로그 신호를 출력하여 상기 연속 시간 루프 필터에 피드백하는 스위치트 커패시터 피드백 DA 변환기를 구비하고,

상기 스위치트 커패시터 피드백 DA 변환기는, 상기 연속 시간 루프 필터에 피드백하는 출력 신호를, 상기 용량기와 상기 저항기로부터 결정되는 시정수(時定數)에 따라 감쇠(減衰)시키는 델타 시그마 변조기로서,

상기 제1 기준 전압을 가변으로 하고,

상기 연속 시간 루프 필터에 기준 신호를 입력했을 때의 상기 양자화기로부터 출력된 신호를 검출하는 제2 피드백량 검출 회로와, 상기 제2 피드백량 검출 회로에 의해 검출된 신호를 기초로 제1 기준 전압을 발생하는 기준 전압 발생 수단을 구비하고,

상기 기준 전압 발생 수단은 발생된 상기 제1 기준 신호를 유지하는, 델타 시그마 변조기.
제5항에 있어서,

상기 제2 피드백량 검출 회로는, 상기 양자화기로부터 출력된 디지털 신호를 모니터하는 양자화기 출력 모니터 회로와, 상기 양자화기 출력 모니터 회로의 출력과 입력된 기준 신호로부터 추측되는 출력값의 차이로부터 피드백된 전하량을 검출하는 피드백 전하량 검출 회로를 구비하고,

상기 기준 전압 발생 수단은, 상기 제2 피드백량 검출 회로로부터의 출력값을 기초로 전압을 발생하는 전압 발생 회로를 구비하고,

상기 전압 발생 회로로부터의 출력은 상기 제1 기준 전압인, 델타 시그마 변조기.
제2항에 있어서,

상기 제2 기준 전압을 가변으로 하는, 델타 시그마 변조기.
제1항, 제2항, 제3항, 또는 제5항 중 하나의 항에 있어서,

상기 연속 시간 루프 필터는, 저항기와 용량기와 차동 증폭기로 이루어지는 필터에 의해 구성되는, 델타 시그마 변조기.
제1항, 제2항, 제3항, 또는 제5항 중 하나의 항에 있어서,

상기 연속 시간 루프 필터는, 트랜스 컨덕턴스 앰프와 용량기로 이루어지는 필터에 의해 구성되는, 델타 시그마 변조기.
제1항, 제2항, 제3항, 또는 제5항 중 하나의 항에 있어서,

상기 연속 시간 루프 필터는, 저항기, 용량기 및 차동 증폭기로 이루어지는 필터와, 트랜스 컨덕턴스 앰프 및 용량기로 이루어지는 필터를 종속 접속하여 구성되는, 델타 시그마 변조기.
제1항, 제2항, 제3항, 또는 제5항 중 하나의 항에 있어서,

상기 연속 시간 루프 필터는, 적분기, 로패스 필터 또는 밴드 패스 필터에 의해 구성되는, 델타 시그마 변조기.
제1항, 제2항, 제3항, 또는 제5항 중 하나의 항에 있어서,

상기 스위치트 커패시터 피드백 DA 변환기는, 용량기와 저항기와 트랜스 컨덕턴스 앰프를 구비하고, 상기 용량기와 상기 저항기로부터 결정되는 시정수에 따라 감쇠된 전압 신호를, 상기 트랜스 컨덕턴스 앰프로 전류로 변환하여 상기 연속 시간 루프 필터에 출력하는, 델타 시그마 변조기.
제12항에 있어서,

상기 연속 시간 루프 필터는, 용량기와 트랜스 컨덕턴스 앰프를 구비한, 델타 시그마 변조기.
제2항에 있어서,

상기 레플리커 회로는, 용량기와 저항기와 트랜스 컨덕턴스 앰프를 구비한, 델타 시그마 변조기.
제14항에 있어서,

상기 연속 시간 루프 필터 및 상기 평활화 수단은, 용량기와 트랜스 컨덕턴스 앰프를 구비한, 델타 시그마 변조기.
삭제
삭제
삭제
삭제