KR20030094511A

KR20030094511A - 고체 촬상 장치 및 그 신호 처리 방법

Info

Publication number: KR20030094511A
Application number: KR10-2003-0035974A
Authority: KR
Inventors: 사또히로끼; 마부찌게이지; 나까무라노부오; 이이즈까데쯔야
Original assignee: 소니 가부시끼 가이샤
Priority date: 2002-06-04
Filing date: 2003-06-04
Publication date: 2003-12-12
Also published as: US20140043514A1; US20040080629A1; US9041827B2; KR100989209B1; US20120057042A1; TWI227636B; US20070120990A1; JP3904111B2; US8896738B2; JP2004015208A; US7227570B2; TW200400759A; US8587688B2

Abstract

본 발명은 화소 어레이부에서 판독한 화소 신호를 유효하게 A/D 변환을 행할 수 있어, 소비 전력의 저감이나 장치의 소형화, 간소화, 저렴화를 달성할 수 있고, 고 품위인 화상 출력을 도모한다. 복수의 단위 화소를 포함하는 화소 어레이부와, CDS(상관이중 샘플링) 회로와, A/D 변환기를 구비한다. 화소 어레이부로부터 신호선으로 판독된 화소 신호를 CDS회로에 의해서 CDS 처리(노이즈 제거 처리)를 행한 후, 이 신호를 A/D 변환기에 입력하여 A/D 변환을 행한다. 그리고, 이 A/D 변환기를 ΔΣ변조기와 디지털 필터로 구성하여, 고정밀도의 A/D 변환을 행한다. 또한, A/D 변환기를 CDS 회로의 전단에 설치한 것에도 적용할 수 있다.

Description

고체 촬상 장치 및 그 신호 처리 방법{SOLID-STATE IMAGE PICKUP DEVICE AND SIGNAL PROCESSING METHOD THEREFOR}

본 발명은, 복수의 광전 변환 소자에 의한 화소 어레이부에서 생성한 화소신호를 A/D 변환하여 디지털 화소 신호로 출력하는 고체 촬상 장치에 관한 것으로, 특히 화소 신호의 A/D 변환기를 개량한 고체 촬상 장치 및 그 신호 처리 방법 및 이러한 고체 촬상 장치를 포함하는 전자 장치 및 전자 기기에 관한 것이다. "전자 장치 또는 전자 기기"는 예컨대, 디지털 카메라, 카메라 내장 이동 전화, 개인용 컴퓨터를 나타내고, "고체 촬상 장치"는 CCD 촬상 장치를 위한 촬상 칩 또는 증폭형 촬상 장치(CMOS 센서), 또는 촬상 칩이 렌즈 또는 전자 기기에 장착되는 다른 칩과 집적되는 전자 장치 모듈을 나타낸다.

종래부터, 피사체를 촬상하여 디지털 화상 신호를 출력하는 고체 촬상 장치에서는, 광전 변환 소자에 의해서 취득한 아날로그 화소 신호를 전송 경로 중 미리 선정된 위치에 A/D 변환기를 설치하여 디지털 신호로 변환할 필요가 있다.

그래서, 예를 들면 화소 어레이부내에 복수의 화소에 대응하여 A/D 변환기를 설치하여, 화소 어레이부내에서 각 화소 신호를 디지털 신호로 변환하는 방법이나, 화소 어레이부에서의 화소 신호에 각종의 신호 처리를 실시하는 신호 처리부에 A/D 변환기를 설치하여, 신호 처리의 전후에 디지털 신호로 변환하는 방법이나, 그위에 신호 처리부에 의해서 완성된 아날로그 영상 신호의 출력단에 A/D 변환기를 설치하여 디지털 영상 신호로 변환하는 방법 등이 있다.

이 중 화소 어레이부내에 A/D 변환기를 설치하는 방법에서는, 화소의 구성이 복잡해지기 때문에, 화소 어레이부내에 많은 화소가 배열될 때 불리한 점이 있다.

또한, 영상 신호의 출력단에 A/D 변환기를 설치하는 방법에서는, 영상 신호를 직렬 및 고속으로 A/D 변환할 필요가 있고, 신호 처리 등을 전부 아날로그로 행하기 때문에 소비 전력 등의 점에서 불리한 점이 있다.

이와 같은 관점에서, 상술한 화소 어레이부 근방의 신호 처리부에 A/D 변환기를 설치하여 디지털 신호로 변환한 후, 디지털 처리에 의해서 영상 신호를 완성하는 방법이 유용하게 된다.

한편, 2차원 화소 어레이부에서 신호 처리부에 화소 신호를 판독하는 구성으로서는, 통상은 2차원 화소 어레이부의 측부에 설치되는 수직 주사 회로나 수평 주사 회로의 동작에 의해서 2차원 화소 어레이부의 화소 행 또는 화소 열을 순차 선택하여, 각 화소 신호를 행 단위 또는 열 단위로 신호 처리부에 전송하도록 되어 있다.

여기서는, 화소 행 단위로 판독하는 구성을 예로서 설명한다.

이 경우, 2차원 화소 어레이부의 맨 마지막 줄에 따라서 신호 처리부가 배치되어, 각 화소 열에 대응하여 신호 처리 회로가 설치되어 있다(한 그룹의 화소 열마다 한 셋트의 신호 처리 회로가 설치되는 경우도 있다).

그리고, 각 신호 처리 회로에서는, 수직 주사 회로에 의한 화소 행의 선택에 의해 각 화소 열의 화소 신호를 신호 처리 회로 내에 순차 저장하여, 이 화소 신호에 소정의 신호 처리를 행한다.

또, 화소 열 단위로 처리하는 경우도, 본질적으로는 마찬가지의 동작이 된다.

또한, 신호 처리부에서의 신호 처리로서는, 예를 들면 각 화소 신호의 증폭이나 CDS(상관 이중 샘플링) 처리 등이 일반적이다. 또한 경우에 따라서는 전류전압 변환 등이 포함된다.

그리고, 이러한 신호 처리부에, 2차원 화소 어레이부의 화소 열 또는 화소 행에 대응하여 A/D 변환기를 설치하여, 각 화소 열마다 또는 각 화소 행마다 화소 신호의 A/D 변환을 행함으로써, 비교적 간이하고 염가인 구성으로 디지털 화소 신호를 얻을 수 있고, 또한 후단의 처리를 디지털 처리에 의해서 행할 수 있음에 따라 소비 전력 등의 저감에도 기여할 수 있게 된다.

그런데, 상술한 바와 같은 A/D 변환에 이용되는 A/D 변환기로서는, 종래부터 여러가지 방식의 것이 제공되어 있지만, 상술한 바와 같은 화소 열마다 또는 화소 행마다의 신호 처리 회로에서 화소 신호의 A/D 변환을 행하는 구성을 고려한 경우, 최적의 A/D 변환을 행하는 것은 매우 곤란하다.

예를 들면, 종래의 대표적인 A/D 변환기로서는, 펄스 적분형과 플래시형이 알려져 있다.

펄스 적분형은 변환 대상이 되는 아날로그 입력 신호를 소정의 램프 파형과 비교하여, 양 신호 레벨의 일치가 확인되기까지의 시간을 카운터로 계수함으로써, 아날로그 입력 신호의 레벨에 따른 계수치를 디지털 신호로서 출력하는 것이다.

그러나, 이 방법으로는, 고 정밀도화하기 위해서는 카운터의 계수 동작에 시간이 걸려, 동작이 너무 늦을 뿐만 아니라, 비교기의 오차가 변환 결과의 오차로서 영향을 주기 쉽고, 또한 저전압화가 곤란하여, 상술한 바와 같은 신호 처리부에 장착하는 A/D 변환에는 부적당하다.

또한, 플래시형은, 변환 대상이 되는 아날로그 입력 신호를 복수의 단계에 저항 분압(potential dividing)하여, 각 분압 레벨을 각각의 기준치와 비교함으로써, 해당하는 단계를 검출하고 디지털 신호로서 출력하는 것이다.

그러나, 이 방법으로는, 고속으로 변환할 수 있지만, 고 정밀도화를 위해서는 각 A/D 변환기마다 다수의 비교기를 필요로 하기 때문에, 상술한 신호 처리부내에 장착하는 구성으로서는 회로 규모가 커지고, 또한, 소자 구조도 복잡화되는 문제가 있다.

본 발명은, 이상과 같은 실정을 감안하여 이루어진 것으로, 그 목적은, 화소 어레이부에서 판독한 화소 신호의 유효인 A/D 변환을 행할 수 있어, 소비 전력의 저감이나 장치의 소형화, 간소화, 저렴화를 달성할 수 있고, 고 품위인 화상 출력을 도모하는 것이 가능한 고체 촬상 장치 및 그 신호 처리 방법을 제공하는 것에 있다.

본 발명은, 특히, 화소 열 또는 화소 행 각각에 제공되는 신호 처리 회로가 화소 신호에 대응하여 A/D 변환을 행하는 구조를 갖는 촬상 장치에 적용될 때 이점이 있다. 그러나, 본 발명은, A/D 변환기가 화소 어레이부 내의 복수의 화소와 관련하여 제공되는 구성, 또는 A/D 변환기가 상기 신호 처리부에 의해 완성되는 아날로그 영상 신호의 출력단에 제공되는 구조에도 적용될 수 있다.

도 1은 본 발명의 제1 실시예에 따른 고체 촬상 장치의 출력 주요부의 구성을 나타내는 블록도.

도 2는 본 발명의 제2 실시예에 따른 고체 촬상 장치의 출력 주요부의 구성을 나타내는 블록도.

도 3은 도 1에 도시하는 실시예에 의한 고체 촬상 장치의 화상 어레이부와 주변 회로부의 전체 구성을 나타내는 개략 설명도.

도 4는 도 1에 도시하는 실시예에 의한 CDS 부 및 A/D 변환부의 동작순을 도시하는 타이밍차트.

도 5는 도 1에 도시하는 실시예에 있어서의 단위 화소와 CDS 회로의 구성예를 나타내는 회로도.

도 6은 도 5에 도시하는 각부의 동작 타이밍을 도시하는 타이밍차트.

도 7은 도 1에 도시하는 실시예에 있어서의 A/D 변환기의 전체 구성을 나타내는 블록도.

도 8은 도 7에 도시하는 A/D 변환기의 ΔΣ변조기의 구성예를 나타내는 블록도.

도 9는 도 7에 도시하는 A/D 변환기의 디지털 필터의 구성예를 나타내는 블록도.

도 10은 도 9에 도시하는 디지털 필터에 설치되는 이동 평균 필터의 구성예를 나타내는 블록도.

도 11은 도 7에 도시하는 A/D 변환기의 동작 타이밍을 도시하는 타이밍차트.

도 12는 본 발명의 제3 실시예예에 의한 고체 촬상 장치의 주요부를 나타내는 블록도.

도 13은 도 12에 도시하는 실시예에 의한 고체 촬상 장치의 화상 어레이부와 주변 회로부의 전체 구성을 나타내는 개략 설명도.

도 14는 도 12에 도시하는 실시예에 의한 고체 촬상 장치의 출력 제어 회로의 구성예를 나타내는 블록도.

도 15는 도 12에 도시하는 실시예에 의한 고체 촬상 장치의 셀렉터 회로의 구성예를 나타내는 블록도.

도 16은 도 12에 도시하는 실시예에 의한 전체 동작을 도시하는 타이밍차트.

도 17은 본 발명의 제4 실시예에 의한 ΔΣ변조기의 구성예를 나타내는 블록도.

도 18a 및 18b는 본 발명의 제5 실시예에 있어서의 고체 촬상 장치의 주요부를 나타내는 블록도이다.

도 19는 도 18a 및 18b에 도시하는 고체 촬상 장치의 동작예를 나타내는 타이밍차트.

도 20a 및 20b는 본 발명의 제6 실시예에 있어서의 고체 촬상 장치의 리세트 동작의 개요를 도시하는 타이밍차트.

도 21은 본 발명의 제6 실시예에 의한 ΔΣ변조기의 제1 구성예를 나타내는 블록도.

도 22는 본 발명의 제6 실시예에 의한 ΔΣ변조기의 제2 구성예를 나타내는 블록도.

도 23은 본 발명의 제6 실시예에 의한 CDS 회로의 구성예를 나타내는 블록도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 화소 어레이부

20 : CDS 회로

30, 50 : A/D 변환기

32, 52 : 디지털 필터

222 : 적분기

223 : 양자화기단위 화소,

330 : 셀렉터 회로

본 발명은 상기 목적을 달성하기 위해서, 각각 광전 변환 소자를 포함하는 복수의 단위 화소를 1차원 방향 또는 2차원 방향에 배열한 화소 어레이부와, 상기화소로부터 출력되는 화소 신호에 대해 소정의 신호 처리를 행하는 신호 처리부를 포함하고, 상기 각각의 신호 처리부는 아날로그 신호를 디지털 신호로 변환하는 A/D 변환기를 구비하고, 상기 A/D 변환기는 적어도 하나의 변조기를 포함하는 고체 촬상 장치가 제공된다.

본 발명에 따른 고체 촬상 장치에서의 신호 처리 방법은, 화소로부터 출력되는 아날로그 화소 신호를 디지털 화소 신호로 변환하는 A/D 변환 단계를 포함하고, 상기 A/D 변환 방법은 변조기 및 디지털 필터를 이용한다.

고체 촬상 장치를 포함하는 본 발명의 전자 장치에서, 상기 고체 촬상 장치는, 각각 광전 변환 소자를 포함하는 복수의 단위 화소를 1차원 방향 또는 2차원 방향에 배열한 화소 어레이부와, 상기 화소로부터 출력되는 화소 신호에 대해 소정의 신호 처리를 행하는 신호 처리부를 포함하고, 상기 각각의 신호 처리부는 아날로그 신호를 디지털 신호로 변환하는 A/D 변환기를 구비하고, 상기 A/D 변환기는 적어도 하나의 변조기를 포함한다.

본 발명에 따르면, 화소로부터 출력되는 아날로그 화소 신호를 디지털 화소 신호로 변환하는 A/D 변환하는데 변조기와 디지털 필터를 이용하였기 때문에, 변조기의 특성을 최대한으로 살려 화소 신호를 고정밀도로 신뢰성이 높은 A/D 변환을 행할 수 있다.

[실시예]

이하, 본 발명에 따른 고체 촬상 장치 및 그 신호 처리 방법의 실시예에 대하여 설명한다.

도 1은 본 발명의 제1 실시예에 의한 고체 촬상 장치의 주요부를 나타내는 블록도이고, 동일하게 도 2는 본 발명의 제2 실시예에 의한 고체 촬상 장치의 주요부를 나타내는 블록도이다.

우선, 이들 도 1 및 도 2에 기초하여, 제1 및 제2 실시예로 가장 기본적인 특징점이 되는 부분의 개요에 대하여 설명한다.

도 1은, 복수의 단위 화소(11)를 포함하는 화소 어레이부(10)와 CDS(상관 이중 샘플링)회로(20)와 A/D 변환기(30)를 도시한다. 화소 어레이부(10)로부터 신호선(12)으로 판독된 화소 신호를 CDS 회로(20)에 의해서 CDS 처리(노이즈 제거 처리)를 행한 후, CDS 회로로부터 출력된 신호를 A/D 변환기(30)에 입력하고, 화소 신호에 대해 A/D변환을 행하는 것이다.

그리고, A/D 변환기(30)를 ΔΣ변조기(31)와 디지털 필터(32)로 구성한 점이 본 발명의 제1 실시예의 기본적인 특징이다.

또한, 도 2는 복수의 단위 화소(41)를 포함하는 화소 어레이부(40)와, A/D 변환기(30)를 도시하고 있고, 화소 어레이부(40)로부터 신호선(42)으로 판독된 화소 신호를 A/D 변환기(50)에 입력하고, A/D 변환을 행하는 것이다. 그리고, 이후 단에 CDS 회로(도 2에 도시되지 않음)가 설치되고 있고, 디지털 신호로 변환된 화소 신호의 CDS 처리를 행하게 되고 있다.

그리고, A/D 변환기(50)를 ΔΣ변조기(51)와 디지털 필터(52)로 구성한 점이 본 발명의 제2 실시예의 기본적인 특징 부분이다.

즉, 도 1과 도 2에서는, CDS 회로와 A/D 변환기의 배치순이 교체하고 있는점이 주된 상위점이고, 기본적인 특징 부분인 A/D 변환기의 구성은 공통적이다.

또한, 도 1은 1 열만의 구성을 나타내고 있지만, 화소 어레이부(10)는 화소 열마다 신호선에서 화소 신호를 출력하는 구성으로 되고 있고, CDS 회로(20) 및 A/D 변환기(30)는 각 화소 열에 대응하여 설치되고, 화소 열 단위로 화소 신호의 신호 처리를 행한다, 소위 컬럼 방식의 신호 처리부의 일부로서 구성되어 있다.

일반적으로, ΔΣ변조기를 이용한 A/D 변환 방법은, 고정밀도의 변환이 가능하지만, 처리 속도가 느리다고 하는 특성이 있기 때문에, 종래는 영상 신호의 A/D 변환에는 이용되지 않고, 고 품위가 요구되는 음향 신호의 A/D 변환에 이용되는 것이 많다.

그래서 제1 및 제2 실시예 각각에서는, 화소 신호를 화소 열마다 나눠 A/D 변환하는 구성에, ΔΣ 변조기를 이용함으로써, 변환 속도의 문제를 해결하고, 또한, 고정밀도의 변환 기능을 화상 처리의 분야에서 유효하게 이용하도록 한 것이다.

이하, 본 발명의 제1 또는 제2 실시예의 더욱 구체적인 실시예에 대하여 상술한 도 1에 대응하는 구성을 예로 들어 설명한다.

도 3은 제1 실시예에 의한 고체 촬상 장치의 화상 어레이부와 주변 회로부의 전체 구성을 나타내는 개략 설명도이다.

화상 어레이부(110)에는, 2차원 배열로 다수의 단위 화소(111)가 배열되어 있고, 사각형의 촬상 영역을 구성하고 있다. 또한, 각 단위 화소(111)의 구성에 대해서는 후술한다.

그리고, 이 화상 어레이부(110)의 상부에는 화소 행(수평) 방향에 따라서 수평 주사 회로(120)가 설치되고, 화상 어레이부(110)의 좌변부에는 화소 열(수직) 방향에 따라서 수직 주사 회로(130)가 설치되어 있다. 이들의 주사 회로(120, 130)에 의해서 화상 어레이부(110) 내의 단위 화소(111)가 순차 주사되어, 화소 신호의 판독이나 전자 셔터 동작이 실행된다.

또한, 본 예에서는, 화상 어레이부(110)를 각 화소 행 단위로 수직 방향에 주사함으로써, 각 화소 행의 화소 신호를 각 화소 열마다 설치된 수직 신호선(112)에 의해서 화소 신호를 판독하는 구성으로 되어 있다.

또한, 화상 어레이부(110)의 하단(출력측)에는, 복수의 CDS 회로(141)를 각 화소 열에 대응하여 배치한 CDS부(140)가 설치되어 있다. 화상 어레이부(110)로부터 수직 신호선(112)에 의해서 판독된 각 화소 열의 화소 신호는, 이 CDS부(140)의 각 CDS회로(141)에 순차 입력되어, CDS에 의한 화소 고유 노이즈의 제거 처리가 실시된다.

즉, 화상 어레이부(110)의 각 단위 화소에는, 그것을 구성하는 M0S 트랜지스터 등에 의한 고유의 특성 오차가 포함되어 있기 때문에, 각 단위 화소로부터 판독된 화소 신호를 그대로 영상 신호를 구성하면, 각 화소 사이에서의 특성의 변동이 영상 신호에 영향을 주게되어 화상중에 노이즈로서 나타난다.

그래서, 이러한 화소 사이의 특성 오차를 제거하기 위해서, 각 화소의 신호 전하를 일단 리세트하여, 그 리세트 레벨을 판독한 후, 수광 동작(light-receiving operation)을 실행하여 신호 레벨을 판독하여, 리세트 레벨과 신호 레벨과의 차분을 얻음으로써, 리세트 시에 생기는 각 화소에 고유의 오차를 신호 레벨의 오차로 상쇄하고, 각 화소 사이의 특성의 변동에 의한 노이즈를 제거하는 것이다.

또, CDS 회로(141)의 구체적 구성에 대해서는 후술한다.

또한, CDS 부(140)의 하단(출력측)에는, ΔΣ변조기(151)를 각 화소 열에 대응하여 배치한 ΔΣ변조기부(150)가 설치되고, 또한 그 하단(출력측)에 디지털 필터(161)를 각 화소 열에 대응하여 배치한 디지털 필터부(160)가 설치되어 있다.

즉, 각 ΔΣ 변조기(151) 및 각 디지털 필터(161)에 의해서 각 화소 열에 대응하는 A/D 변환기가 구성되어 있다. 또한, 각 화소 열의 A/D 변환기를 전체로 통합하여 A/D 변환부라고 한다.

ΔΣ변조기(151)에서는, CDS 회로(141)로부터의 화소 신호를 입력하여, 그 파형을, 예를 들면, 2레벨의 신호로 변환하여, 디지털 필터(161)에서는, 이 ΔΣ 변조기(151)로부터의 신호에 대하여 저역 통과 필터 처리를 행하여, 후단의 회로(도시하지 않음)에 출력한다. 이에 의해, CDS부(140)로부터의 아날로그 화소 신호가 A/D 변환부를 지나서 디지털 화소 신호로 변환된다.

그리고, 디지털 필터부(160) 이후가 디지털 신호 처리 되어, ΔΣ 변조기부(150)까지의 아날로그 신호 처리 영역에 비교하여 저 전원 전압에서의 구동이 가능하다.

또, 각 ΔΣ변조기(151) 및 각 디지털 필터(161)의 구체적 구성에 대해서는 후술한다.

또한, 타이밍 발생 회로(170)는, 이상의 각부(110∼160)의 동작에 필요한 각종 타이밍 신호를 생성하고, 각부에 공급하는 것이다.

또한, 이상의 각부(110∼170)는 동일한 반도체 칩상에 설치되어 있는 것으로 한다.

또한, 본 예에서는, 각 화소 열에 대하여 일대일로 CDS 회로(141) 및 A/D 변환기를 설치한 예에 대하여 설명하지만, 복수의 화소 열에 대하여 CDS 회로(141) 및 A/D 변환기(ΔΣ변조기(151) 및 디지털 필터(161))를 설치하는 것 같은 구성이더라도 좋다.

도 4는, 이상과 같은 구성의 CDS부(140) 및 A/D 변환부의 동작순을 도시하는 타이밍차트이다.

이들의 동작은, 화소 어레이부(110)로부터 1 행분의 화소 신호가 판독되어, 다음의 1 행분의 판독이 행해지기까지의 1 수직 주사 기간 내에서 행하는 것이다. 그리고, 본 예에서는, 수평 주사 회로(120)에 의해서 각 화소 열이 주사되는 수평 유효 기간 내에, 각 A/D 변환기(ΔΣ변조기(151) 및 디지털 필터(161))에 의한 A/D 변환 처리를 행하여, 수평 주사 회로(120)로 되돌아가고 주사 기간(수평 무효 기간) 내에 CDS 회로(141)에 의한 CDS 처리를 행하는 것이다.

즉, 도 4의 예에서는, 우선, 앞의 행(n 행째)의 처리가 종료한 후, 수평 무효 기간에 CDS 회로(141)를 동작시켜, 다음의 행(n+1행째)의 CDS 처리를 행하여, 그 후, 수평 유효 기간에 ΔΣ변조기(151) 및 디지털 필터(161)를 순차 동작시켜 A/D 변환 처리를 행한다.

다음에, 이상과 같은 각부의 구체적 구성과 동작에 대하여 순차 설명한다.

우선, 본 실시예에 있어서의 단위 화소(111)와 CDS회로(141)에 대하여 설명한다.

도 5는 본 실시예에 있어서의 단위 화소(111)와 CDS 회로(141)의 구성예를 나타내는 회로도이고, 도 6은 도 5에 도시하는 각부의 동작 타이밍을 도시하는 타이밍차트이다.

우선, 본예의 단위 화소는, 광전 변환 소자로서의 포토다이오드(201)와, 이 포토다이오드(201)에 의해서 생성된 신호 전하를 전송 펄스 Φtg에 기초하여 판독하는 전송 트랜지스터(202)와, 이 전송 트랜지스터(202)에 의해서 판독된 신호 전하에 의한 게이트 전위의 변화를 전기 신호로 변환하는 증폭 트랜지스터(203)와, 이 증폭 트랜지스터(203)의 출력을 행 선택신호 Φsel에 기초하여 수직 신호선(112)에 출력하는 선택 트랜지스터(204)와, 리세트 펄스 Φret에 기초하여 포토다이오드(201)의 신호 전하를 전원 전압 VDD에 리세트하는 리세트 트랜지스터(205)를 갖는다.

또한, 단위 화소(111)의 구성으로서는, 본 예와 같이 4개의 화소 트랜지스터(202∼205)를 이용한 예에 한하지 않고, 다른 구성을 갖는 것이어도 좋다.

또한, 화소 어레이부(110)와 CDS 회로부(140)의 사이에는, 각 화소(111)로부터 수직 신호선(112)에 출력되는 전류 신호를 전압 신호로 변환하는 부하 트랜지스터(180)가 설치되어 있다.

그리고, 도 5에 도시된 바와 같이, 이 부하 트랜지스터(180)를 지나서 입력되는 화소 신호를 처리하는 CDS 회로(141)에는, 클램프용 컨덴서(211), 클램프 트랜지스터(212), 샘플링용의 트랜지스터(213), 및 홀드용 컨덴서(214)가 설치되어 있다.

상술된 바와 같이 통상의 CDS 처리는, 각 단위 화소(111)의 리세트 레벨과 신호 레벨과의 차분을 얻어, 각 단위 화소마다 리세트 레벨과 신호 레벨의 2개의 샘플링을 행할 필요가 있지만, 본 예의 CDS 회로(141)에서는, 각 단위 화소의 리세트 레벨을 클램프용 컨덴서(211), 클램프 트랜지스터(212)에 의해서 전 화소 공통의 고정치에 클램프함으로써, 신호 레벨만의 샘플링에 의해서 화소 사이의 변동에의한 노이즈를 제거한 화소 신호를 얻도록 한 것이다.

즉, 단위 화소(111)로부터 리세트 레벨을 판독할 때에는 클램프용 컨덴서(211)로 수직 신호선(112)으로부터 입력되는 화소 신호의 직류 성분을 차단한 상태에서, 클램프 펄스 Φvcl에 의해서 클램프 트랜지스터(212)를 온한다.

이에 의해, 클램프용 컨덴서(211)의 입력측(화소 어레이부(110)측)으로서는 리세트 레벨에 의한 전위차가 생기고 있지만, 클램프용 컨덴서(211)의 출력측은, 클램프 트랜지스터(212)에 의해서 인가되는 클램프 전압 Vclp에 의해서 고정치로 유지된다. 이 고정치는, 클램프 트랜지스터(212)에 의해서 전 화소 공통이기 위해서, 이 시점에서 리세트 레벨을 샘플링할 필요가 없어진다.

다음에, 단위 화소(111)로부터 화소 신호를 판독하면, 클램프용 컨덴서(211)의 입력측의 전위가 변동하여, 그 변동분이 출력측에 나타난다. 그래서, 이 시점에서, 샘플 홀드 펄스 Φsh에 의해서 샘플링용 트랜지스터(213)를 온하여, 클램프용 컨덴서(211)의 출력측의 신호를 홀드용 컨덴서(214)에 입력한다.

이상과 같은 단위 화소(111) 및 CDS 회로(141)의 동작을 도 6에 의해서 간단히 설명한다.

우선, 단위 화소(111)에서는, 행 선택 펄스 Φsel에 의해서 단위 화소(111)가 선택되면, 리세트 펄스 Φrst에 의해서 화소 신호가 전원 전압 VDD에 리세트되어, 전하 축적 시간에 들어 간다.

그리고, 소정의 전하 축적 시간의 후, 전송 펄스 Φtg에 의해서 신호 전하가 판독되어, 화소 출력이 반전한다.

또한, CDS 회로(141)에서는, 단위 화소(111)에 있어서의 판독 동작의 직전에서 입력 전압을 클램프 전압 Vclp 에 의한 고정치에 클램프하여, 판독 후에 샘플링 펄스 Φsh에서 신호 레벨을 검출한다.

이에 의해, 리세트 레벨의 샘플링을 행하는 일없이, 신호 레벨의 샘플링으로부터 전 화소에 대해 균일한 화소 신호치를 얻는 것이 가능해진다.

다음에, 본 실시예에 있어서의 A/D 변환기(ΔΣ변조기(151) 및 디지털 필터(161))에 대하여 설명한다.

도 7은, 본 실시예에 있어서의 A/D 변환기의 전체 구성을 나타내는 블록도이고, 도 8은 도 7에 도시하는 A/D 변환기의 ΔΣ변조기(151)의 구성예를 나타내는 블록도이다.

도 9는 도 7에 도시하는 A/D 변환기의 디지털 필터(161)의 구성예를 나타내는 블록도이고, 도 10은 도 9에 도시하는 디지털 필터(161)에 설치되는 이동 평균 필터의 구성예를 나타내는 블록도이다.

또한, 도 11은 도 7에 도시하는 A/D 변환기의 동작 타이밍을 도시하는 타이밍차트이다.

도 7에 도시하는 예는, ΔΣ변조기(151)를 가산기(221), 적분기(222), 양자화기(223), 및 1 비트 D/A 변환기(224)를 포함하는 피드백 회로로 구성한 것이다.

상술한 CDS 회로(141)로부터의 입력 신호(CDS 회로를 설치하지 않은 경우에는 단위 화소로부터의 화소 신호)는, 1 비트 D/A 변환기(224)로부터의 피드백 신호와의 차를 얻어 적분기(222)에 입력되어, 이 적분기(222)로 적분된 후, 양자화기(223)에 입력된다.

양자화기(223)는, 입력한 적분 신호가 일정값 이상인가 아니냐에 따라서「1」또는「0」을 출력하는 비교기로서 구성되어 있다. 그리고, 이러한 양자화기(223)의 출력은, 피드백 루프를 통하여 1비트 D/A 변환기(224)에 입력된다.

이 1 비트 D/A 변환기(224)에서는, 양자화기(223)로부터의 입력이「1」또는「0」이냐에 따라서 소정의 아날로그 신호를 생성하여 가산기(221)에 출력하여 가산기(221)에서는, 입력 신호로부터 1 비트 D/A 변환기(224)의 출력 신호를 감하여 적분기(222)에 입력한다.

이러한 구성의 ΔΣ변조기(151)(양자화기(223)의 출력)으로부터는, 「1」또는「0」의 2레벨의 신호가 출력된다.

디지털 필터(151)는, 이러한「1」또는「0」의 소밀파 신호에 대하여 디지털저역 통과 필터를 통과시키는 것에 의해, 어떤 비트의 디지털 데이터를 생성하는 것이다.

또한, 도 7에 도시하는 예는, 1개의 적분기(222)와 1 비트 D/A 변환기(224)로 구성되는 1차의 피드백계에 의한 ΔΣ변조기(151)를 이용한 예를 나타내었지만, 적분기(222)와 1비트 D/A 변환기(224)의 수를 늘리는 것에 의해, 2차 이상의 ΔΣ 변조기를 이용하여도 좋다. 2차 이상으로 함으로써, 양자화 노이즈를 저감하는 것이 가능하다.

다음에, ΔΣ 변조기(151)의 약간 구체적인 회로 구성을 도 8을 이용하여 설명한다.

우선, 적분기(222)는 어떤 클럭에 동작하고 있는 스위치드 커패시터 회로로서 구성되어 있다.

적분기(222)의 입력부(230)는 입력측과 출력측에 PMOS와 NMOS의 트랜지스터쌍으로 이루어지는 MOS 스위치(231, 232)를 설치하여, 그 중간에 컨덴서(233)를 배치하고, 각 스위치(231, 232)로 PMOS와 NMOS에 다른 극성의 클럭 Φck, Φxck을 인가하도록 한 것이다.

이러한 입력부(230)에서는, MOS 스위치(231,232)에 대한 클럭 주파수와 컨덴서(233)의 용량값에 따라 연산 증폭기(240)에 공급하는 전류량을 제어하는 것이 가능해진다.

또한, 연산 증폭기(240)는, 귀환 컨덴서(241)를 설치한 일반적인 적분 회로에 이용되는 것이어서, 컨덴서(241)에의 유입 전류량을 MOS 트랜지스터 Tr1∼Tr5, 입력부(230)로부터의 신호, 및 각 기준 전압 Vref1, Vref2에 의해서 제어하여, 적분 전압을 생성하고 있다.

또한, 기본적인 구성의 적분기에서는 입력부(230) 대신에 저항기를 삽입한 구성이 되지만, 본 예로서는 입력부(230)와 연산 증폭기(240)와의 스위치드 커패시터 회로를 이용하였기 때문에, 2개의 컨덴서(233, 241)의 용량을 적당히 선택함으로써, 컨덴서의 용량에 포함되는 오차를 상쇄할 수 있고, 적분기(222)의 상대 오차를 감소하는 것이 가능해진다.

또한, 양자화기(223)는 차동 증폭기(250)와 D 플립플롭(260)으로 구성된 일반적인 비교기 회로이고 적분기(222)로부터의 입력 신호를 기준 전압 Vref3과 비교하여, 그 비교 결과를 D 플립플롭(260)에 의해서 클럭 Φck1과 동기를 취하여 출력한다.

또한, 1 비트 D/A 변환기(224)는 적분기(222)의 D/A 변환기(230)와 같이 MOS 스위치(261, 262) 및 컨덴서(263)로 구성되어 1 비트의 입력 신호를 일정한 아날로그 신호로 변환하여 적분기(222)에 피드백하고 있다.

또한, 도 7에서는, 적분기(222)의 입력부(230)의 출력과 1 비트 D/A 변환기(224)의 출력과의 합류점이 도 7에 도시하는 가산기(221)에 대응하고 있다.

다음에, 디지털 필터(161)에 대하여 도 9 및 도 10을 이용하여 설명한다.

본 발명에서 이용될 수 있는 디지털 저역 통과 필터는 여러가지 존재하지만, 본 실시의 형태 예로서는 이동 평균 필터를 이용한 예에 대하여 설명한다.

도 9는, 이동 평균 필터의 구성을 모식적으로 나타내고 있다.

이 이동 평균 필터(270)는 지연 소자(281)와 가산기(282)과의 연산 유닛(280)을 다단(M단) 형상으로 직렬 접속하여, 최종 단의 가산기(282)의 출력을 디지털 증폭기(290)를 통해서(M+1)로 나누어 이동 평균값으로서 출력하도록 되어 있다.

도 10은, 도 9의 1단째의 연산 유닛(280)의 회로도를 나타내고 있다. 도시한 바와 같이, 이 연산 유닛(280)에서는 지연 소자(281)에 D플립플롭(281A)를 이용하여 이 D플립플롭(281A)의 출력을 가산기(282A)에 입력하여 가산을 행하여 다음단에 보내도록 되어 있다.

또한, 1단째 이후의 연산 유닛은 입력이 1 비트이기 때문에 D 플립플롭(281A)는 1개이지만 2단째 이후의 연산 유닛에서는 입력 비트가 서서히 증가하는 것이 되어 그것에 대응하여 가산기(282A)의 비트 수가 증가하여 가는 것으로 되는 것을 알 수 있다.

다음에, 도 11의 타이밍차트를 참조하여 이상과 같은 A/D 변환기에 있어서의 회로 동작을 간단히 설명한다.

우선, CDS 회로(141)의 처리가 종료하여, 그 출력(A/D 변환기의 입력 신호)가 도시한 바와 같이 상승하면, ΔΣ변조기(151)로서는 동작 클럭 Φck1에 동기한 2레벨의 소밀파를 생성하여 이동 평균 필터(270)(디지털 필터(161))에 출력한다.

이동 평균 필터270의 제1 단에서는, ΔΣ변조기(151)의 출력을 1 클럭 분 지연시킨 신호가 출력되어, 둘째 단 이후에서는 순차 지연량을 늘려 연산한 신호가출력되어, 최종적으로(M+ 1)로 나누어진 신호가 출력된다.

이상과 같은 구성에 의해, ΔΣ변조기(151)와 디지털 필터(161)를 이용하여 각 화소 신호의 A/D 변환을 고정밀도로 행할 수 있어 이러한 A/D 변환기로부터의 화소 열마다의 신호를 후단의 회로에 의해서 영상 신호에 합성하고 양질의 디지털 영상 신호를 출력하는 것이 가능하다.

특히, 본 예로 도시한 1 비트의 ΔΣ변조기를 이용함으로써 A/D 변환에 1 비트의 신호를 취급할 수 있기 때문에, 멀티(복수 비트) 비트의 연산을 행하는 방법에 비교하여 비트 사이의 정밀도를 엄격히 잡을 필요가 없게 되고, 또한, 다른 아날로그 소자에도 의존하지 않는 A/D 변환 처리를 행할 수 있다고 하는 이점이 있다.

단, 멀티 비트의 ΔΣ변조기를 이용하면, A/D 변환을 고 정밀도로 하기 쉽다. ΔΣ변조기의 안정성이 증가되는 등의 이점이 있다.

또한, 클럭을 빨리하는 것에 의해 노이즈 저감 효과를 향상할 수 있고 노이즈에 강한 고체 촬상 장치를 제공하는 것이 가능해진다.

그리고, 이러한 ΔΣ변조기와 디지털 필터에 의한 A/D 변환기를 이용함으로써, A/D 변환의 정밀도를 용이하게 가변 제어할 수 있고, 여러 가지 이용 형태에 활용할 수 있는 이점이 있다.

통상의 A/D 변환기에서는, 변환 정밀도(변환 비트 수)의 변경은 반드시 용이하지 않지만, 상술한 ΔΣ변조기를 이용한 구성에서는, 그 클럭 Φck1의 레이트를 변경함으로써, 용이하게 A/D 변환의 제어를 변경할 수 있기때문에, 예를 들면 정밀도를 떨어뜨린 전력 절감 모드로 사용할 수 있는 것 같은 구성으로 하거나, 화상 처리를 간소화하거나, 디지털 화상의 기록 매체에의 기록시간과 표시 패널에의 표시시간과의 해상도의 상위에 따른 정밀도로 화상 출력을 행하거나 하는 것이 가능해진다.

예를 들면, A/D 변환 정밀도를 모드 선택하는 조작 수단을 설치하여, 그 조작에 기초하여 ΔΣ변조기의 클럭 Φck1의 레이트를 전환하여, 상술한 각종의 모드를 선택할 수 있는 것 같은 구성으로 한다.

다음에 본 발명의 제3 실시예에 대하여 설명한다.

도 12는 본 발명의 제3 실시예 예에의한 고체 촬상 장치의 주요부를 나타내는 블록도이다. 또한, 도 1에 도시하는 고체 촬상 장치와 마찬가지의 구성에 대하여 동일 부호를 붙이고 있다.

본 실시예에 의한 고체 촬상 장치는 상술한 A/D 변환기의 후단에, 복수의 A/D 변환기에 의해서 변환된 디지털 화소 신호를 순차 선택하여 행 방향에 출력하는 출력 제어 회로(60)를 설치한 것이다.

각각의 출력 제어 회로(60)는 A/D 변환기의 디지털 필터(32)로부터 출력된 디지털 화소 신호를 행 방향에 순차 전송하는 회로이고, 1 행분의 화소 신호를 순차 전송함으로써, 라인 데이터의 출력을 행할 수 있도록 한 것이다.

또한, 도 12에 도시한 바와 같이, 예를 들면, 디지털 필터(32)의 데이터 폭에 정합한 N 비트의 데이터 폭으로 디지털 화소 신호의 출력을 행하는 것이다. 통상은 8 비트의 데이터 폭이 이용되고 있기 때문에, 출력 제어 회로(60)는 8개의 신호선으로 출력하는 구성으로 되어 있다.

또한, 화소 어레이부(10), CDS 회로(20), A/D 변환기(ΔΣ변조기(31) 및 디지털 필터(32))(30)는 도 1에 도시하는 예와 마찬가지이다.

또한, 도 12에 도시하는 구성에 대해서도, 도 2에 도시하는 예와 같이, CDS 회로(20)를 출력 제어 회로(60)의 후단에 배치하는 구성으로 하는 것도 가능하다.

도 13은 본 실시예에 의한 고체 촬상 장치의 화상 어레이부와 주변 회로부의 전체 구성을 나타내는 개략 설명도이다. 또한, 도 13에서는, 도 3에 도시하는 고체 촬상 장치와 마찬가지의 구성에 대하여 동일 부호를 붙이고 있다.

도 13에 도시한 바와 같이, 이 고체 촬상 장치는 A/D 변환부의 디지털 필터부(160)의 하단(출력측)에 각 화소 열마다 출력 제어 회로(60)를 설치한 출력 제어부(190)를 구성한 것이고, 디지털 필터부(160)로부터의 화소 행 단위의 데이터를 수신하여 행 방향에 전송하여 출력하도록 되어 있다. 또한, 그 밖의 구성은 도 3에 도시하는 예와 마찬가지이기 때문에 설명은 생략한다.

도 14는, 출력 제어 회로(60)의 구성예를 나타내는 블록도이다.

이 출력 제어 회로(60)는 각 디지털 필터(32)의 출력 데이터를 일시 저장하는 래치 회로(310), 시프트 레지스터를 구성하는 래치 회로(320), 이 래치 회로(320)에 저장하는 데이터를 선택하는 셀렉터 회로(330)를 갖는 것이다.

즉, 셀렉터 회로(330)의 한쪽의 입력 단자(A 단자)에는 이 셀렉터 회로(330)가 설치된 출력 제어 회로(60) 내의 래치 회로(310)의 출력이 접속되어, 셀렉터 회로(330)의 다른 쪽의 입력 단자(B 단자)에는 열 방향에 1단 전의 출력 제어회로(60)에 설치된 시프트 레지스터측의 래치 회로(320)의 출력이 접속되어 있다.

또한, 래치 회로(320)의 출력은 열 방향에 1개 뒤의 출력 제어 회로(60)에 설치된 셀렉터 회로(330)의 다른 쪽의 입력 단자(B 단자)에 접속되어 있다.

또한, 각 래치 회로(310, 320)는 각각 D 플립플롭으로 구성되어 있다.

도 15는 셀렉터 회로(330)의 구성예를 나타내는 블록도이다.

도시한 바와 같이, 이 셀렉터 회로(330)는 AND 회로(331,332), 인버터 회로(333), 및 OR회로(334)와 같은 간단한 논리 회로로 구성하는 것이 가능하다.

이러한 출력 제어 회로(60)에 있어서, 제1 단계의 동작은 디지털 필터(32)의 출력 데이터를 래치 회로(310)에 저장하는 동작이다. 그리고,다음의 제2 단계는, 래치 회로(310)에 저장된 데이터를 셀렉터 회로(330)를 통해서 래치 회로(320)에 저장하는 동작이다.

그리고, 제3 단계의 동작으로서, 각 열의 래치 회로(320)에 저장한 데이터를 열 방향에 전송하는 시프트 레지스터로서의 동작이 있다.

즉, 제2 단계의 동작에서는, 셀렉터 회로(330)는 래치 회로(310)의 데이터를 선택하여 래치 회로(320)에 기입하지만, 제3 단계에서는 열 방향에 1개 전의 출력 제어 회로(60)에 설치된 래치 회로(320)의 데이터를 선택하여 래치 회로(320)에 기입한다. 그리고,이 제3 단계의 동작을 시프트 클럭에 기초하여 반복하여 행함으로써, 시프트 레지스터측의 각 래치 회로(320)에 저장된 데이터를 순차 행 방향에 시프트하여, 직렬 신호로서 출력한다.

또한, 도 14에 도시하는 구성은 1 비트분의 데이터 폭에 대응하는 구성을 도시하고 있고, 상술된 바와 같이 디지털 필터(161)의 데이터 폭(N비트)에 맞추어 배치 하기 위해서는, 화소 행 방향에 N 비트의 출력 제어 회로(60)를 병렬로 설치하여, 각각 시프트 동작을 병행하여 행함으로써, N 비트 폭의 데이터를 직렬 출력할 수 있다.

또한, 전술한 바와 같이, 출력 제어부(190)에 제공되는 구성에서, 전원 전압을 아날로그측과 디지털측에서 다른 레벨의 구동 전원을 이용하도록 하여 전력 소비의 저감 등을 달성할 수 있다.

즉, 디지털측인 디지털 필터부(160) 및 출력 제어부(190)의 전원 전압을 화상 어레이부(110), CDS 회로부(140), 및 ΔΣ변조기(150)의 전원 전압보다도 낮은 것으로 한다.

구체적으로는, 아날로그측의 전원 전압을 2.5 V로 하고, 디지털측의 전원 전압을 1.8 V로 할 수 있다.

또한, CDS 회로부(141)가 디지털 필터부(160)의 후단에 배치되어 있는 경우에는, 이 CDS 회로부(141)에도 디지털측의 낮은 전원 전압을 이용할 수 있다.

또한, 이러한 2종류의 전원 전압을 이용하는 방법으로서는, 고체 촬상 장치의 외부 전원 입력을 2종류 설치하여 외부로부터 2종류의 전원을 공급하는 방법, 혹은, 아날로그용의 전원 전압을 외부로부터 입력하여, 고체 촬상 장치 내에서 강압 혹은 승압하여, 디지털용의 전원 전압을 생성하는 방법을 이용하는 것이 가능하다.

도 16은 제3 실시예에 의한 고체 촬상 장치의 전체 동작을 도시하는 타이밍차트이다.

도 16 및 도 4를 비교하여 알 수 있는 바와 같이, 본 예에서는, 상술한 n행째의 CDS 회로(141) 및 A/D 변환기(ΔΣ변조기(151) 및 디지털 필터(161))의 동작(후에, 상술한 수평 무효 기간에 래치 회로(310, 320)에 데이터를 판독하는 동작을 행하여, 계속되는 수평 유효 기간에 시프트 레지스터(래치 회로(320))에 의한 데이터의 전송을 행한다.

물론, 이 출력 제어부(190)(출력 제어 회로(60))의 동작은 다음의 행의 CDS 회로(141) 및 A/D 변환기(ΔΣ변조기(151) 및 디지털 필터(161))의 동작과 병행 처리 된다.

이러한 출력 제어부(190)를 설치함으로써 화상 신호를 후단에 출력하기 위한 배선 수나 외부 출력용의 접속 패드 수를 삭감할 수 있고, 또한, 화소 어레이부에서 판독한 화상 신호를 바탕으로 후단에서 영상 신호를 작성하는 경우에, 그 작성 회로에 적정한 비트 폭의 신호를 공급할 수 있는 여러가지 효과를 얻을 수 있다.

다음에, 본 발명의 제4 실시예에 대하여 설명한다.

상술한 도 7 및 도 8에 도시하는 ΔΣ변조기(151)에서는, 피드백 루프에 1 비트 D/A 변환기(224)를 설치하여 고정치를 피드백하도록 하였기 때문에, ΔΣ변조기(151)의 이득은 고정되어 있지만, 예를 들면 어두운 환경에서 촬영을 행하는 경우 등에 이득을 조정 할 수 있으면, 보다 부가 가치가 높은 고체 촬상 장치를 구성할 수 있다.

그래서, 본 제4 실시예에서는, 필요에 따라서 피드백량을 변경할 수 있도록하고, 이득을 향상할 수 있는 것 같은 구성을 제공하는 것이다.

도 17은, 이 경우의 ΔΣ변조기(151)의 구성예를 나타내는 블록도이다. 또한, 이 구성은 도 8에 있어서의 1 비트 D/A 변환기(224)를 변경한 것이고, 그 밖의 구성은 도 3과 공통이기 때문에 설명은 생략한다.

제4 실시예의, 1 비트 D/A 변환기(224A)는, 적분기(222)측의 MOS 스위치(261 A)와 컨덴서(263A)는, 상술한 1 비트 D/A 변환기(224)와 공통이지만 양자화기(223)측에 2개의 MOS 스위치(264, 265)가 설치되어 있다.

그리고, MOS 스위치(264)는 가변 전압원(266)에 접속되고, 이 가변 전압원(266)과 피드백 루프 사이를 개폐하는 것이다.

또한, MOS 스위치(265)는 접지 전압 GND에 접속되고, 이 접지 전압 GND와 피드백 루프 사이를 개폐하는 것이다.

그리고, 각 MOS 스위치(264, 265)는 역극성의 클럭 Φck1, Φxck1과 양자화기(223)의 출력 cont 및 그 반전 신호/cont와의 AND를 취한 신호에 의해서 스위치 동작한다. 출력 cont가「1」인 경우에는, M0S 스위치(264)가 온하여 가변 전압원(266)으로부터의 전압을 피드백 루프에 공급하고, 출력 cont가「0」인 경우에는 MOS 스위치(265)가 온하여 접지 전압 GND에서의 전압을 피드백 루프에 공급한다.

따라서, 가변 전압원(266)의 전원 전압을 가변 조정함으로써, 피드백하는 신호량을 제어하고, 이득을 조정하는 것이 가능하다.

또, 필요한 이득량을 결정하는 구성으로서는, 예를 들면 임시로 촬영을 행한결과, 주위의 명암을 판정하여, 그 판정 결과에 따른 이득량을 결정하는 방법에 적용할 수 있다.

다음에, 본 발명의 제5 실시예에 대하여 설명한다.

상술한 각 실시예에서는, 화소 어레이부를 각 화소 열에 일대일로 대응시킨 상태에서 A/D 변환기(ΔΣ변조기(151) 및 디지털 필터(161))를 설치하였지만, 예를 들면 인접하는 복수의 화소 열마다 ΔΣ변조기(151) 및 디지털 필터(161), 혹은 어느 한쪽을 설치하는 것에 의해, 구성의 간략화나 배치 공간의 축소를 도모하는 것이 가능하다.

가령, 도 18a에 도시한 바와 같이, 2개의 화소 열(A 열, B 열)을 스위치(340)를 개재하여 1개의 조합으로 하여 ΔΣ변조기(151) 및 디지털 필터(161)에 순서대로 접속하여 A/D 변환 처리를 행하도록 하여도 좋다.

또한, 도 18b에 도시한 바와 같이, 2개의 화소 열(A 열, B 열)을 각각 개별의 ΔΣ변조기(151A, 151B)에 입력하여 처리를 행하여, 이들 ΔΣ변조기(151A, 151B)의 출력을 스위치(341)를 개재하여 1개의 디지털 필터(161)에 순서대로 접속하여 필터 처리를 행하도록 하여도 좋다.

도 19는, 도 18a인 경우의 동작을 도시하는 타이밍차트이다.

도 19에 도시한 바와 같이, 수평 유효 기간에 있어서의 ΔΣ변조기(151) 및 디지털 필터(161)의 동작 시에 A 열과 B 열을 순서대로 처리하게 된다.

다음에, 본 발명의 제6 실시예에 대하여 설명한다.

상술한 ΔΣ 변조기(151)의 피드백 루프에 있어서, 복수의 화소 신호의 처리를 연속적으로 행하면, 피드백 루프의 특성상, 전의 화소 신호의 처리 시에 루프 내에 남은 신호 성분이 다음의 화소 신호의 처리에 영향을 주게되어, 결과적으로 혼색 등의 화질 열화를 초래하는 우려가 있다.

그래서, 본 발명의 제6 실시예에서는, 전의 화소 신호(전의 화소 행)의 처리 종료 시에, 어떠한 방법으로 ΔΣ변조기(151)의 피드백 루프를 리세트하고, 또한, CDS 회로(CDS 회로가 후단에 있는 경우에는 화소 어레이부)로부터의 신호의 전송을 일정 시간만 늦추는 것 같은 방법을 취하는 것이다.

도 20a 및 도 20b는, 이러한 리세트 동작의 개요를 도시하는 타이밍차트이다.

도 20a에 도시한 바와 같이, 제6 실시예에서는, ΔΣ변조기(151)의 리세트용 펄스 Φreset를 설치하여, CDS 출력 동작에 대응하여 ΔΣ변조기(151)의 리세트를 행한다. 이것은 도 20b에 도시한 바와 같이, CDS 동작과 동시에, 수평 무효 기간 내에 행하는 것으로 한다.

그리고, ΔΣ변조기(151)의 리세트를 행하는 구체적 방법으로서는, 우선 도 21에 도시한 바와 같이, 양자화기(223)의 D플립플롭(260)의 클리어 단자 CL에 리세트용 펄스 Φreset를 입력하여, 양자화기(223)의 출력을 강제적으로 리세트하는 방법을 이용할 수 있다.

혹은, 도 22에 도시한 바와 같이, 양자화기(223)(ΔΣ변조기(151))의 출력단에, 리세트용 펄스 Φreset에 의해서 출력을 강제적으로 차단하는 M0S 스위치(350)를 설치함과 동시에, 피드백 루프상에 리세트용 펄스 Φreset에 의해서 피드백 루프의 전압을 강제적으로 Vref4에 고정하는 MOS스위치(360)를 설치하는 것 같은 방법을 이용할 수 있다.

또한, 도 23에 도시한 바와 같이, CDS 회로(141)의 출력단에 버퍼(370)를 설치하여, 스위치드 커패시터 동작을 행하는데 한층 안정된 CDS신호를 ΔΣ변조기(151)에 입력함으로써, 적정한 처리를 행하는 것이 가능하다.

또, 도 20 ∼ 도 23에 있어서의 그 밖의 구성은, 상술한 각 실시예로 설명한 것과 마찬가지이기 때문에, 동일 부호를 붙이고 설명은 생략한다.

이상, 본 발명의 실시예에 대하여 설명하였지만, 본 발명은 상기한 예에 한정되지 않고 여러가지 변형이 가능하다.

예를 들면, 상기한 예에서는, 화소 신호를 화소 열 방향에 판독하는 예에 대하여 설명하였지만, 마찬가지로 화소 행 방향에 판독하는 것에 대해서도 적용 가능하다.

또한, 이상은 고체 촬상 장치 단위에 대하여 설명하였지만, 이러한 고체 촬상 장치를 탑재한 카메라 장치, 휴대 단말 장치 등에 대해서도, 본 발명을 응용함으로써, 화질의 개선이나 소비 전력의 절약이라고 한 효과를 얻을 수 있으며, 이들의 전자 기기도 본 발명의 범위에 포함되는 것이다.

이상 설명한 바와 같이 본 발명에 따른 고체 촬상 장치 및 그 신호 처리 방법에 따르면, 화소 어레이부의 화소 열 또는 화소 행으로부터 출력되는 아날로그 화소 신호를 디지털 화소 신호로 변환하는 A/D 변환에 ΔΣ변조기와 디지털 필터를이용하였기 때문에, ΔΣ변조기의 특성을 최대한으로 살려 화소 신호를 고정밀도로 신뢰성이 높은 A/D 변환을 행할 수 있어, 소비 전력의 삭감이나 장치의 소형화, 간소화, 저렴화를 달성할 수 있고, 고품위인 화상 출력을 도모하는 것이 가능해진다.

Claims

고체 촬상 장치(solid-state image pickup device)에 있어서,

각각 광전 변환 소자를 포함하는 복수의 화소를 1차원 방향 또는 2차원 방향으로 배열한 화소 어레이부; 및

상기 화소로부터 출력되는 화소 신호에 대해 소정의 신호 처리를 행하는 신호 처리부를 포함하고,

상기 각각의 신호 처리부는 아날로그 신호를 디지털 신호로 변환하는 A/D 변환기를 구비하고,

상기 A/D 변환기는 적어도 하나의 변조기를 포함하는 고체 촬상 장치.
제1항에 있어서,

상기 신호 처리부는 상기 화소 어레이부의 화소 열 또는 화소 행에 대응하여 각각 설치되고, 상기 각각의 화소 열 또는 화소 행으로부터 출력되는 화소 신호에 대해 소정의 신호 처리를 행하는 고체 촬상 장치.
제1항에 있어서,

상기 변조기는 ΔΣ변조기이고, 상기 A/D 변환기는 디지털 필터를 더 포함하는 고체 촬상 장치.
제1항에 있어서,

상기 신호 처리부 각각은 상기 화소 신호 각각에 대해 상관 이중 샘플링(correlated double sampling)을 행하는 CDS 회로를 구비하고, 상기 CDS 회로에 의해 처리한 화소 신호를 상기 A/D 변환기에 입력하는 고체 촬상 장치.
제1항에 있어서,

상기 신호 처리부 각각은 상기 화소 신호 각각에 대해 상관 이중 샘플링을 행하는 CDS 회로를 구비하고, 상기 A/D 변환기에 의해 처리된 화소 신호를 상기 CDS 회로에 입력하는 고체 촬상 장치.
제3항에 있어서,

복수의 A/D 변환기에 의해서 변환된 디지털 화상 신호를 순차 선택하여 출력하는 출력 제어부를 더 구비하는 고체 촬상 장치.
제6항에 있어서,

상기 출력 제어부는 래치 및 시프트 레지스터를 포함하는 고체 촬상 장치.
제3항에 있어서,

상기 ΔΣ변조기는 복수의 MOS 스위치, 커패시터, 및 연산 증폭기로 구성되는 스위치드(switched) 커패시터 회로를 이용하는 적분기를 구비하는 고체 촬상 장치.
제3항에 있어서,

상기 ΔΣ변조기의 클럭을 변경함으로써, 상기 A/D 변환기의 변환 정밀도를 변경하는 클럭 제어 유닛을 더 포함하는 고체 촬상 장치.
제3항에 있어서,

상기 ΔΣ변조기의 피드백 전압값을 변경함으로써, 상기 ΔΣ변조기의 이득을 가변 제어하는 전압 전환 유닛을 더 포함하는 고체 촬상 장치.
제2항에 있어서,

상기 A/D 변환기는 복수의 화소 열 또는 화소 행으로 공유되는 고체 촬상 장치.
제7항에 있어서,

상기 디지털 필터, 래치, 및 시프트 레지스터의 전원 전압은 상기 ΔΣ변조기 및 상기 화소 어레이부의 전원 전압보다 낮은 전압으로 되는 고체 촬상 장치.
제3항에 있어서,

상기 ΔΣ변조기 및 디지털 필터를 A/D 변환의 실행전에 리세트하는 리세트유닛을 더 포함하는 고체 촬상 장치.
고체 촬상 장치의 신호 처리 방법에 있어서,

화소로부터 출력되는 아날로그 화소 신호를 디지털 화소 신호로 변환하는 A/D 변환 단계를 포함하고,

상기 A/D 변환 단계는 변조기 및 디지털 필터를 이용하는 고체 촬상 장치의 신호 처리 방법.
제14항에 있어서,

상기 A/D 변환 단계에서, 상기 아날로그 화소 신호가 상기 변조기로 입력되어 이진 신호로 변환되고, 상기 변조기로부터의 출력 신호는 상기 디지털 필터로 입력되어 저역-통과(low-pass) 필터 처리가 행해지는 고체 촬상 장치의 신호 처리 방법.
제14항에 있어서,

상기 A/D 변환 단계는, 복수의 화소가 배열된 화소 어레이부의 화소 행 또는 화소 열에 대응하여 각각 설치되는 신호 처리부 각각의 A/D 변환기내에서 수행되는 고체 촬상 장치의 신호 처리 방법.
제16항에 있어서,

상기 신호 처리부 각각은 상기 화소 신호 각각에 대해 상관 이중 샘플링을 행하는 CDS 회로를 구비하고, 상기 CDS 회로에 의해 처리된 화소 신호를 상기 A/D 변환기에 입력하는 고체 촬상 장치의 신호 처리 방법.
제16항에 있어서,

상기 신호 처리부 각각은 상기 화소 신호 각각에 대해 상관 이중 샘플링 처리를 행하는 CDS 회로를 구비하고, 상기 A/D 변환기에 의해 처리된 화소 신호를 상기 CDS 회로에 입력하는 고체 촬상 장치의 신호 처리 방법.
제14항에 있어서,

복수의 A/D 변환 단계에 의해서 변환된 디지털 화상 신호를 순차 선택하여 출력하는 출력 제어 단계를 더 포함하는 고체 촬상 장치의 신호 처리 방법.
제19항에 있어서,

상기 출력 제어 단계는 래치 및 시프트 레지스터를 이용하는 고체 촬상 장치의 신호 처리 방법.
제14항에 있어서,

상기 변조기는 ΔΣ변조기이고, 상기 ΔΣ변조기의 적분기는 복수의 MOS 스위치, 커패시터, 및 연산 증폭기로 구성되는 스위치드 커패시터 회로를 이용하는고체 촬상 장치의 신호 처리 방법.
제14항에 있어서,

상기 변조기는 ΔΣ변조기이고, 상기 신호 처리 방법은 상기 ΔΣ변조기의 클럭을 변경함으로써, 상기 A/D 변환 단계의 변환 정밀도를 변경하는 클럭 제어 단계를 더 포함하는 고체 촬상 장치의 신호 처리 방법.
제14항에 있어서,

상기 변조기는 ΔΣ변조기이고, 상기 신호 처리 방법은 상기 ΔΣ변조기의 피드백 전압값을 변경함으로써, 상기 ΔΣ변조기의 이득을 가변 제어하는 전압 전환 단계를 더 포함하는 고체 촬상 장치의 신호 처리 방법.
제16항에 있어서,

상기 A/D 변환 단계는 복수의 화소 열 또는 화소 행으로 교대로 공유하여 실행되는 고체 촬상 장치의 신호 처리 방법.
제20항에 있어서,

상기 변조기는 ΔΣ변조기이고, 상기 디지털 필터, 래치, 및 시프트 레지스터의 전원 전압은 상기 ΔΣ변조기, 및 화소 어레이부의 전원 전압보다 낮은 전압이 되게 하는 고체 촬상 장치의 신호 처리 방법.
제14항에 있어서,

상기 변조기는 ΔΣ변조기이고, 상기 신호 처리 방법은 ΔΣ변조기 및 디지털 필터를 A/D 변환의 실행전에 리세트하는 리세트 단계를 더 포함하는 고체 촬상 장치의 신호 처리 방법.
고체 촬상 장치를 포함하는 전자 기기에 있어서,

상기 고체 촬상 장치는, 각각 광전 변환 소자를 포함하는 복수의 화소를 1차원 방향 또는 2차원 방향으로 배열한 화소 어레이부, 및 상기 화소로부터 출력되는 화소 신호에 대해 소정의 신호 처리를 행하는 신호 처리부를 포함하고,

상기 각각의 신호 처리부는 아날로그 신호를 디지털 신호로 변환하는 A/D 변환기를 구비하고,

상기 A/D 변환기는 적어도 하나의 변조기를 포함하는 전자 기기.
제27항에 있어서,

상기 신호 처리부는 상기 화소 어레이부의 화소 열 또는 화소 행에 대응하여 각각 설치되고, 상기 각각의 화소 열 또는 화소 행으로부터 출력되는 화소 신호에 대해 소정의 신호 처리를 행하는 전자 기기.
제27항에 있어서,

상기 변조기는 ΔΣ변조기이고, 상기 A/D 변환기는 디지털 필터를 더 포함하는 전자 기기.
제27항에 있어서,

상기 신호 처리부 각각은 상기 화소 신호 각각에 대해 상관 이중 샘플링을 행하는 CDS 회로를 구비하고, 상기 CDS 회로에 의해 처리한 화소 신호를 상기 A/D 변환기에 입력하는 전자 기기.
제27항에 있어서,

상기 신호 처리부 각각은 상기 화소 신호 각각에 대해 상관 이중 샘플링을 행하는 CDS 회로를 구비하고, 상기 A/D 변환기에 의해 처리된 화소 신호를 상기 CDS 회로에 입력하는 전자 기기.
제27항에 있어서,

복수의 A/D 변환기에 의해서 변환된 디지털 화상 신호를 순차 선택하여 출력하는 출력 제어부를 더 구비하는 전자 기기.
제32항에 있어서,

상기 출력 제어부는 래치 및 시프트 레지스터를 포함하는 전자 기기.
제29항에 있어서,

상기 ΔΣ변조기는 복수의 MOS 스위치, 커패시터, 및 연산 증폭기로 구성되는 스위치드 커패시터 회로를 이용하는 적분기를 구비하는 전자 기기.
제29항에 있어서,

상기 ΔΣ변조기의 클럭을 변경함으로써, 상기 A/D 변환기의 변환 정밀도를 변경하는 클럭 제어 유닛을 더 포함하는 전자 기기.
제29항에 있어서,

상기 ΔΣ변조기의 피드백 전압값을 변경함으로써, 상기 ΔΣ변조기의 이득을 가변 제어하는 전압 전환 유닛을 더 포함하는 전자 기기.
제28항에 있어서,

상기 A/D 변환기는 복수의 화소 열 또는 화소 행으로 공유되는 전자 기기.
제33항에 있어서,

상기 디지털 필터, 래치, 및 시프트 레지스터의 전원 전압은 상기 ΔΣ변조기 및 상기 화소 어레이부의 전원 전압보다 낮은 전압으로 되는 전자 기기.
제29항에 있어서,

상기 ΔΣ변조기 및 디지털 필터를 A/D 변환의 실행전에 리세트하는 리세트 유닛을 더 포함하는 전자 기기.