JP3191060B2

JP3191060B2 - ディジタル信号処理方法及び装置

Info

Publication number: JP3191060B2
Application number: JP2277292A
Authority: JP
Inventors: 三安城戸; 富雄千葉; 潤三川上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-02-07
Filing date: 1992-02-07
Publication date: 2001-07-23
Anticipated expiration: 2016-07-23
Also published as: JPH05218876A; JP2001223589A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ量のデータを
ディジタル量のデータに変換するディジタル信号処理方
法及びその装置に関する。

【０００２】

【従来の技術】アナログ量をディジタル量のデータに変
換する処理を含むディジタル信号処理方法として、従
来、例えば電気評論１９９０年４月号３４頁以降に記載
されているように、電力系統ディジタル保護リレーに用
いたものが知られている。この保護リレー装置は、入力
部、演算処理部、整定部、表示部及び出力部を備えて構
成されている。入力部は高調波除去用のアナログフィル
タ、サンプルホールド回路、マルチプレクサ、Ａ／Ｄ変
換器及びバッファメモリを備えたディジタル信号処理装
置とされている。その入力部によれば、アナログ入力信
号に含まれる基本波に重畳された高調波分をアナログフ
ィルタにより除去した後、アナログフィルタの出力信号
を６００Hzの周期でサンプリングし、アナログ信号をデ
ィジタル信号に変換するようになっている。そして、デ
ィジタル信号から電力系統の電圧及び電流の大きさ、又
はインピーダンスを求めて保護リレーを動作させるよう
にしている。

【０００３】

【発明が解決しようとする課題】上記従来技術において
は、アナログ入力信号に重畳している高調波成分や外乱
ノイズは、アナログフィルタにより除去するようにして
いる。しかし、アナログフィルタ以降で発生するノイ
ズ、例えばサンプリングに伴う外乱ノイズやＡ／Ｄ変換
器における量子化誤差に伴うノイズについては考慮され
ていないことから、これらのアナログフィルタ以降で発
生するノイズによって、ディジタルデータの演算値に誤
差が生じるという不具合がある。この不具合点を検討し
たところ、従来技術によれば、ディジタル変換のサンプ
リング周波数が６００Hzであることから、そのサンプリ
ングによる外乱ノイズやディジタル変換による量子化誤
差に伴うノイズの周波数領域が、アナログフィルタの通
過域（アナログ入力信号の周波数領域）と重なってしま
う。そのため、外乱ノイズ及び量子化誤差に伴うノイズ
をフィルタによりアナログ入力信号から分離することが
できず、それらのノイズによって演算誤差が生じること
が判明した。そのためＡ／Ｄ変換器の分解能を十分に確
保することができないという不具合があるのである。

【０００４】本発明の目的は、外乱ノイズ及び量子化誤
差に伴うノイズをアナログ入力信号から分離できるディ
ジタル信号処理方法及び装置を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、第１の方法及び装置は、アナログ入力信
号を所定周期でサンプリングしてディジタル信号に変換
し、該ディジタル信号を所定周期でサンプリングしてデ
ィジタルフィルタ処理により高周波成分を除去するにあ
たり、該ディジタルフィルタ処理を前記ディジタル信号
のサンプリング周期内で前記ディジタル信号と該ディジ
タル信号と異なる値のディジタル信号とを交互にサンプ
リングして行うことを特徴とする。

【０００６】また、第２の方法及び装置は、アナログ入
力信号を所定周期でサンプリングしてディジタル信号に
変換し、該ディジタル信号を所定周期でサンプリングし
てディジタルフィルタ処理により高周波成分を除去する
にあたり、前記アナログ入力信号に一定の周波数の交流
信号を重畳することを特徴とする。

【０００７】第３の方法及び装置は、アナログ入力信号
を所定周期でサンプリングしてΔΣ変調し、該ΔΣ変調
した信号を第１のディジタルフィルタにより平均化処理
し、該第１のディジタルフィルタの出力を所定周期でサ
ンプリングしてディジタルフィルタ処理により高周波成
分を除去することを特徴とする。

【０００８】上記第１〜第３の方法及び装置のいずれか
において、前記ディジタルフィルタ処理の演算周期より
も短い周期でアナログ入力信号をサンプリングすること
が好ましい。

【０００９】

【作用】このように構成されることから、本発明によれ
ば次の作用により上記目的を達成できる。

【００１０】すなわち、アナログ入力信号はサンプリン
グ及びアナログ・ディジタル変換により、サンプリング
周波数の１／Ｎ（Ｎは２以上の整数）の周波数の離散信
号になる。したがって、サンプリングを高速に行えばノ
イズの周波数を高い周波数領域に移行させて、アナログ
入力信号の周波数帯域のノイズ成分を減ずることができ
る。しかし、これでは減少の程度が少ないため十分にＡ
／Ｄ変換器の分解能を確保できない。そこで、処理対象
のディジタル信号と異なる値のディジタルデータを、処
理対象のディジタル信号と交互に取り込んでフィルタ処
理すれようにすれば、そのフィルタ入力信号に含まれる
外乱ノイズ及び量子化誤差に伴うノイズなどの総合ノイ
ズの周波数成分を、より一層高周波域に移行させること
ができる。そして、ディジタルフィルタの阻止域を入力
信号の通過域より高い周波数帯域に設定すれば、高周波
域に移行した総合ノイズを大幅に減衰させることがで
き、精度の高いディジタルデータを得ることができる。

【００１１】アナログ入力信号に高周波の微小のクロッ
ク信号を加えても、上記の作用と同様に、総合ノイズの
周波数成分を高周波域に移行することができる。

【００１２】アナログ入力信号を△Σ変調すると、その
出力は、信号と外乱ノイズ及び量子化誤差の両方が１次
差分の形で表すことができ、ノイズ成分は高い周波数ほ
ど多く発生させることができ、低い周波数ほど小さくで
きる。したがって、ディジタルフィルタの減衰特性によ
り信号成分よりも高周波の成分を除去することにより、
総合ノイズ成分をより一層低減させることができるので
精度の高いデータを得ることができる。

【００１３】

【実施例】以下、本発明を図示実施例に基づいて説明す
る。図１に、本発明のディジタル信号処理方法を適用し
てなる信号処理装置の一実施例のブロック構成図を示
す。本実施例は、図示のように、アナログセンサ１０
０、サンプルホルダ（Ｓ／Ｈ）１０１、Ａ／Ｄ変換器１
０２、ディジタルフィルタＤＦ１０３、ディジタル信号
処理部１０４及びデータメモリ部１０５の機能ブロック
により構成されている。アナログセンサ１００は例え
ば、電流、電圧、速度、圧力、温度など各種アナログ量
のデータを電圧信号に変換する構成のものとされてい
る。サンプルホルダ（Ｓ／Ｈ）１０１は所定のサンプリ
ング周期Ｔ₀に同期して、アナログセンサ１００からア
ナログ信号を入力してホールドする。このホールドされ
たアナログ信号は所定のサンプリング周期でＡ／Ｄ変換
器１０２に入力されてディジタル信号に変換される。変
換されたディジタル信号は切り替え手段１０６を介して
ディジタルフィルタ１０３へ出力される。ディジタルフ
ィルタ１０３は切り替え手段１０６を介して所定のサン
プリング周期で、Ａ／Ｄ変換器１０２から出力されるデ
ィジタル信号とデータメモリ部１０５に格納されている
設定データ（以下、内挿データと称する。）とを交互に
入力し、それぞれの信号に対してディジタルフィルタ処
理を行いディジタル演算処理部へ出力するようになって
いる。ディジタル演算処理部１０４は入力されるディジ
タルデータを基に各種の演算処理を行ってその結果を出
力するようになっている。

【００１４】図２に、上記信号処理のタイミングチャー
トを示す。アナログセンサ１００で取り込んだアナログ
入力信号は、サンプルホルダＳ／Ｈ１０１により図２
（Ａ）に示すタイミングでサンプリングされて、かつそ
の周期の間保持される。このサンプリング周期Ｔ₀は前
記従来技術の場合の６００Hzの１／ｎ倍、すなわち従来
のｎ倍の高速サンプリングとする。サンプルホールドさ
れたアナログ信号は図２（Ｂ）に示すタイミングでＡ／
Ｄ変換される。Ａ／Ｄ変換のチャンネル数は通常電力用
の場合１６チャンネル（ビット）であり、サンプリング
周期Ｔ₀の間で全てのチャンネルのＡ／Ｄ変換を行う。
ディジタル変換されたディジタル信号は図２（Ｃ）のタ
イミングで、ディジタルフィルタ処理がなされる。この
ディジタルフィルタ処理の内容は、図２（Ｄ）に示すよ
うに、例えば、ｔ₁時刻はｔ₀時刻にサンプリングしたア
ナログ信号に対応するディジタル信号Ａ（ｔ₀）に対し
てフィルタ処理を行い、ｔ₁’時刻はｔ₀時刻に取り込ん
だ内挿データＢ（ｔ₀）を用いてディジタルフィルタ処
理を行う。このように、ディジタルフィルタＤＦ１０３
では処理対象のディジタル信号（入力信号）と内挿デー
タとを、サンプリング周期Ｔ₀の１／２周期ごとに交互
に取り込み、フィルタ処理を実行する。

【００１５】ここで、図１の折り返し誤差防止用のアナ
ログフィルタ１００の出力信号を計測したところ、アナ
ログ信号の信号成分には、図３（Ａ）に示すように、高
次の高調波成分が含まれていることが測定された。すな
わち、アナログ信号には、ノイズ成分として電源などに
誘導したノイズ、いわゆる外乱ノイズが含まれている。
このような外乱ノイズは、サンプルホルダ（Ｓ／Ｈ）１
０１の出力やＡ／Ｄ変換器１０２の入力部においても発
生する。

【００１６】このようなノイズを含むアナログ信号をサ
ンプリング周波数ｆｓ＝６００Hzでサンプリングする
と、例えば図３（Ｂ）に示すような波形となる。これを
周波数分析してみると、図３（Ｃ）に示すように、アナ
ログ信号の通過帯域Ｔ₁に含まれるノイズ成分が発生し
ていることが判る。このノイズ成分はサンプリング周波
数ｆｓの１／Ｎ（Ｎは２以上の整数）の周波数に依存し
て発生することが確認された。

【００１７】一方、図３（Ｄ）に示すように、サンプリ
ング周波数ｆｓ’＝３ｋHzでサンプリングしたところ、
図３（Ｅ）に示すように、外乱ノイズ及び量子化誤差に
伴うノイズを含む総合ノイズ１０７が発生することが判
明した。この場合、サンプリング周波数を高くしたの
で、ノイズ成分の周波数は高周波側に移行する。しか
し、アナログ信号の通過帯域Ｔ₁にノイズ成分が若干残
る。このノイズ成分は、例えば１４又は１６ビットの高
い分解能を有するＡ／Ｄ変換器１０２の分解能を確保で
きない原因になるのである。

【００１８】そこで、本実施例の信号処理は、更にノイ
ズを減少させて高い分解能のＡ／Ｄ変換器１０２を得よ
うとするものである。図４（Ａ）は、サンプリング周期
Ｔ₀を高速にした場合の本実施例のディジタルフィルタ
ＤＦ１０３の入力信号、すなわち、ディジタル信号と内
挿データとを取り込んだ信号波形例を示す。この信号波
形例は内挿データを「０」Ｖにした場合である。また、
図４（Ｂ）は上記（Ａ）の信号波形を周波数分析した結
果の図である。

【００１９】図４から明かなように、本実施例によれ
ば、高速サンプリング手法に加え、ディジタル信号と内
挿データを交互に取り込む方法を組合せたことにより、
外乱ノイズ及び量子化誤差に伴う発生ノイズの周波数領
域をアナログ入力信号の通過帯域Ｔ₁よりも、高い周波
数領域に移行させることができる。また、高周波領域に
移行したノイズ成分は、ディジタルフィルタＤＦ１０３
の減衰特性により大幅に除去できる。したがって、ディ
ジタルフィルタＤＦ１０３から出力されるディジタル信
号の分解能を高く確保することができ、その信号を用い
て行う保護リレー処理などの演算処理の高精度化を図る
ことができる。

【００２０】なお、図４（Ａ）の例では、内挿データを
「０」Ｖとした場合を示したが、これに限らず、内挿デ
ータとしては、例えば、アナログ入力信号と極性が反対
の信号、現時刻と１サンプル前の信号の補間信号、複数
の高調波を合成したデータ、あるいはランダムなデータ
なども適用可能である。要は、ディジタルフィルタ１０
３から見て、処理にかかるディジタル信号（入力信号）
と値が異なるデータであればよい。

【００２１】図５に、本発明の他の実施例を適用してな
る信号処理装置の機能ブロック図を示す。図１実施例と
同一機能ブロックには同一符号を付して説明を省略す
る。図において、クロック信号発生部５００ａは、例え
ばサンプリング周波数ｆｓ’の１／２の周波数ｆｃの、
微小振幅の交流信号（クロック信号）を発生するもので
ある。加算部５００ｂは、アナログセンサ１００で取り
込んだアナログ入力信号と上記クロック信号を加算する
ものである。

【００２２】つまり、本実施例は、図１実施例のディジ
タル信号と内挿データをディジタルフィルタに交互に取
り込む方法に代えて、アナログ入力信号に微小振幅のク
ロック信号を加算するようにしたものである。本実施例
によっても、アナログ入力信号の通過帯域Ｔ₁にあるノ
イズ成分を高周波側に移行することができる。そして、
移行したノイズ成分をディジタルフィルタＤＦ１０４の
減衰特性で除去するようにしたものである。本実施例に
おけるディジタルフィルタＤＦ１０４の入力信号の周波
数分析例を図６に示す。重畳したクロック信号の周波数
ｆｃの周波数領域のゲインが高くなるが、通過帯域Ｔ₁
のノイズ成分を従来方式よりも低く抑えることができ、
高いＡ／Ｄ変換処理の分解能を確保して、ディジタル演
算処理の高精度化が図れる。

【００２３】図７に、本発明の更に他の実施例を適用し
てなる信号処理装置の機能ブロック図を示す。図示のよ
うに、本実施例は、アナログセンサ１００と、と、ディ
ジタルフィルタ（ＤＦ１）６０５、ディジタルフィルタ
（ＤＦ２）１０４、及びディジタル信号処理部１０５を
含んで構成されている。△Σ変調器６００は、積分器６
０１、１ビットＡ／Ｄ変換器６０２、１クロック遅延部
６０３、１ビットＤ／Ａ変換器６０４を含んで構成され
ている。

【００２４】ここで、本実施例の特徴部である△Σ変調
器６００について説明する。まず、積分器６０１はアナ
ログ入力信号と予測符号である１ビットＤ／Ａ変換器６
０４の出力の差分を入力して積分する。この積分結果を
１ビットＡ／Ｄ変換器６０２に入力する。１ビットＡ／
Ｄ変換器６０２の出力は、ディジタルフィルタ（ＤＦ
１）６０５と１クロック遅延部６０３にそれぞれ入力さ
れる。そして、１クロック遅延部６０３の出力は上記の
１ビットＤ／Ａ変換器６０４に入力される。この△Σ変
調器６００における一連の動作は、非常に短い周期（１
／ｆｓ・ｍ）で行うように設定されている。

【００２５】したがって、△Σ変調器６００により変調
された出力は、アナログ入力信号と外乱ノイズ及び量子
化誤差の両方が１次差分の形で表すことができる。した
がって、変調された信号をそのまま出力とすることがで
きる。また、ノイズ成分は高い周波数ほど多く発生させ
ることができ、低い周波数ほど小さくできる。

【００２６】一方、△Σ変調器６００出力は非常に周期
の短い１ビットのパルス列となるため、この信号をパラ
レルに変換すると共に信号のサンプリングレートを下げ
る必要があるため、ディジタルフィルタ（ＤＦ１）６０
５が設けられている。すなわち、ディジタルフィルタ
（ＤＦ１）６０５により、入力される連続したディジタ
ル信号をｍ個（例えばｍ＝６４）加算し、その平均値を
求めて出力する。この出力信号を高調波除去用のディジ
タルフィルタ（ＤＦ２）１０４に入力し、高周波に移行
した外乱ノイズ及び量子化誤差を大幅に除去する。その
後、ディジタル信号処理部１０５において各種のディジ
タル演算を行う。

【００２７】図８に、本実施例のディジタルフィルタ
（ＤＦ２）１０４の入力信号の周波数分析を行った結果
を示す。図から明らかなように、ノイズ成分を高周波領
域に移行させることができ、この高周波域のノイズ成分
はディジタルフィルタ（ＤＦ２）１０４の減衰特性で大
幅に除去することができる。したがって、高いＡ／Ｄ変
換処理の分解能を確保することができ、高精度化が図れ
る。

【００２８】ここで、上記ディジタルフィルタ（ＤＦ
２）１０４の構成は、応答を高速にするためにフィード
バックループを有する再帰形ディジタルフィルタ（ＩＩ
Ｒ形）が用いられている。これについては、あとで詳細
に説明する。

【００２９】図９は、図７実施例の応用実施例を示すも
のである。この応用例は、例えば、電力保護・制御装置
用等のように、多くの入力信号を並列的に処理する必要
がある場合に有効である。すなわち、アナログセンサ１
００と△Σ変調器６００を処理対象の入力信号に合わせ
て、入力チャンネル数だけ設けているが、ディジタルフ
ィルタ（ＤＦ１）６０５以降の処理は、時分割多重によ
り処理するように構成したものである。

【００３０】ここで、上記各実施例の中で重要な動作を
するディジタルフィルタについて、具体的な実施例を図
１０及び図１１により説明する。図１０と図１１は、デ
ィジタルフィルタの代表的なブロック概念構成を示し、
図１０はＩＩＲ(Ｉnfinite-extent Ｉmpulse Ｒespons
e)形フィルタであり、図１１はＦＩＲ型(Ｆiniteextent
Ｉmpulse Ｒesponse)形フィルタである。

【００３１】図１０において、次数が２次の場合のフィ
ルタは加算ブロック３０１，３０２，３０３，３０４、
フィルタ係数ブロック３０５，３０６，３０７，３０
８，３０９、信号Ｗｎを周期Ｔの１時刻分遅延する遅延
ブロック３１０、信号Ｗｎ−１を１時刻分遅延する遅延
ブロック３１１を備えて構成されており、入力信号Ｘｎ
にフィルタ処理を施してフィルタ出力信号Ｙｎを発生す
るようになっている。

【００３２】上記フィルタを演算式で表わすと次式の数
１と数２によって表わされる。

【００３３】

【数１】Ｗｎ＝Ｘｎ＋Ｗｎ−１・Ｂ１＋Ｗｎ−２・Ｂ２

【００３４】

【数２】Ｙｎ＝Ｗｎ・Ａ０＋Ｗｎ−１・Ａ１＋Ｗｎ−２・Ａ２上記構成において、フィルタ係数３０５〜３０９を調整
することにより、次式数３〜数７に示す各種のフィルタ
を実現することができる。

【００３５】

【数３】

【００３６】

【数４】

【００３７】

【数５】

【００３８】

【数６】

【００３９】ここで、ｒ＝２・ｃｏｓ２πｆ₂・ＴＴ：サンプリング周波数ｆ₂：阻止周波数

【００４０】

【数７】

【００４１】なお、ｚは伝達関数であり、Ｚはアナログ
系のｓに相当する(ｓ＝ｊω，ｚ＝ｅjw)。

【００４２】図１１に示すフィルタは、加算ブロック３
２０，３２１、フィルタ係数ブロック３２２，３２３，
３２４、入力信号Ｘ'ｎを１時刻分遅延する遅延ブロッ
ク３２５、信号Ｘ'ｎ−１を１時刻分遅延する遅延ブロ
ック３２６を備えて構成されており、入力信号Ｘ'ｎに
フィルタ処理を施して出力信号Ｙ'ｎを出力するように
なっている。

【００４３】上記構成におけるフィルタを演算式で示す
と、数８によって表わせる。

【００４４】

【数８】Ｘ'ｎ＝Ａ'０・Ｘ'ｎ＋Ａ'１・Ｘ'ｎ−１＋Ａ'２・Ｘ'ｎ−２そして、所望の減衰特性を得るためには、上記のフィル
タをカスケード接続して実現する。

【００４５】上記の各フィルタを実現するにあたり、本
実施例では、後述するようにＤＳＰ(デジタルシグナル
プロセッサ)を用いたディジタルフィルタ手段により入
力信号のフィルタ処理を行い、予め定められたフィルタ
係数に基づいてサンプリング周期Ｔ毎に繰り返して演算
処理を行うこととしている。このため、入力点数に応じ
て時分割によるフィルタ処理を、ソフトウェア的に行わ
せることができ、入力点数の増減、特性の変更、プリン
ト基板の標準化に対応することが可能となる。

【００４６】すなわち、従来、１２チャンネル分の信号
系が必要な場合、アナログフィルタとして１２チャンネ
ル分必要となるが、本実施例のフィルタを用いればチャ
ンネル数に応じてソフトウェア的にフィルタを構成すれ
ばよいことになる。

【００４７】また、アナログフィルタを用いずにフィル
タ処理できることから、アナログフィルタのように、抵
抗、コンデンサなどの素子の初期値偏差、周囲温度によ
る素子値の変動、経年変化による素子の劣化などの要因
がまったくなく、高性度化、無調整化が可能となる。更
に外付けの点検回路が不要となり、内部のソフトウェア
で特性の変更等に対応できるため、製作工程を大幅に短
縮でき、メンテナンスも不要となる。

【００４８】次に、ディジタルフィルタの構成及び特性
を変更して、更に誤差を抵減させる実施例について説明
する。

【００４９】まず、図１２によりディジタルフィルタの
特性変更例について説明する。図１２のディジタルフィ
ルタはＩＩＲ型のフィルタであり、フィルタ係数ブロッ
ク３０５，３０７，３０９の係数によってフィルタ種類
を決定することができる。例えば、フィルタをローパス
フィルタとして構成する場合には、フィルタ係数ブロッ
ク３０５の係数Ａ０＝１.０、フィルタ係数ブロック３
０７の係数Ａ１＝２.０、フィルタ係数ブロック３０９
の係数Ａ２＝１.０とすればよく、零点を設けるため
に、ノッチフィルタの構成にするには、係数Ａ０＝１.
０、係数Ａ２＝２cosωｎＴ、係数Ａ２＝１.０とすれば
よい(但し、ω ＝２πｆ，ｆ：零点周波数)。フィ
ルタの特性、例えば中心周波数ｆや選択度Ｑは、ブロ
ック４００で示されるように、フィルタ係数３０６の係
数Ｂ１、Ｂ２を所望の特性を満たすように変更すること
により実現できる。

【００５０】図１３(Ａ)〜(Ｃ)に、それぞれローパスフ
ィルタ４０２、バンドパスフィルタ４０３、ノッチフィ
ルタ４０３の周波数−ゲイン特性例を示す。

【００５１】図１４に、本発明に係るディジタル信号処
理装置を電力用ディジタル保護リレー装置に適用した一
実施例のブロック構成を示す。

【００５２】同図の装置は、保護リレーに係る処理機能
を９種のユニットに分割して構成されており、これらの
ユニットのうちアナログ入力ユニット７００に本発明に
係るディジタル信号処理装置が適用されている。そして
これらの各ユニットは、マルチプロセッサシステムのた
めのシステムコントロールユニット７０５、アナログ入
力のＡ／Ｄ変換およびディジタルフィルタ処理を行うア
ナログユニット入力ユニット７００，リレー演算ユニッ
ト７０１、シーケンス処理ユニット７０２、整定・表示
処理ユニット７０６、ディジタル入出力ユニット７０
３、事故検出ユニット７０９、補助リレーユニット７０
４、表面パネルユニット７１０から構成されている。

【００５３】ユニット７００，７０１，７０２，７０
４，７０５及び７０６はそれぞれ汎用システムバスＢ１
を介して接続されている。

【００５４】また、シーケンス処理ユニットとディジタ
ル入出力ユニット７０３とは、汎用システムバスＢ１と
は異なる入出力Ｉ／ＯバスＢ２で接続されている。

【００５５】さらに、事故検出ユニット７０９内のリレ
ー演算部７０７とシーケンス処理部７０８は、上記バス
Ｂ１およびＢ２とは異なる入出力Ｉ／ＯバスＢ３で接続
されている。なお、システムには、図示しないが電源装
置を備え、これにより、各ユニットが駆動される。

【００５６】次に、上記電力用ディジタル保護リレー装
置の機能概要を図１５〜図１６を用いて説明する。図１
５に示す各ステップについて以下に説明する。ステップ
２００１：電力系統よりの情報、すなわち、例えば、送
電線の電圧、電流を入力し、さらにアナログ量をディジ
タル量に変換する。

【００５７】ステップ２００２：事故検出あるいは制御
用の電気量を導出する。この電気量の導出には、電力系
統事故時の電圧、電流の大きさ、事故点までのインピー
ダンスＺ、抵抗分Ｒ、リアクタンス分Ｘ、事故点の方
向、事故時の周波数などがある。

【００５８】ステップ２００３：ステップ２００２で導
出した電気量を所定の整定値と比較判定する。比較判定
の結果、事故と判定されたら、ステップ２００４に進
む。

【００５９】ステップ２００４：ステップ２００３で判
定された事故条件が継続されているかどうかの判定を行
い、継続されていればステップ２００５に進む。

【００６０】ステップ２００５：事故と判定されたので
その情報を記憶する。

【００６１】ステップ２００６：ステップ２００５で記
憶されている各種リレーの動作を基に、システムのシー
ケンス処理(外部条件、タイマーとの組み合わせもある)
を行い、事故と判定された場合には、遮断器に対する遮
断指令を発するものである。

【００６２】ステップ２００７：装置の点検・監視処理
を行う。

【００６３】上記のように、電力用のディジタル制御保
護装置は、上記処理をアナログ入力信号のサンプリング
周期Ｔ₀のｎ倍(ｎは整数)以内に繰り返し実行するもの
である。

【００６４】ここで、図１６に、公知のリアクタンスリ
レー(１要素分)とモーリレー(１要素分)の特性例を示
す。図において、ｊｘはインピーダンスの誘導リアクタ
ンス分である。また、上記ステップ２００２では、上記
リレー要素を約３０〜５０要素分処理し、ステップ２０
０６のシーケンス処理はこれらのリレー要素出力を基
に、システムに対応した所期のシーケンス処理を行う。
さらに、図１６に示したＺ₁およびＺ₂が整定値であり、
保護リレーの場合には、この値が保護範囲を決定する。
この値は電力系統の変更、これに伴う保護範囲の変更の
場合には、人間により装置外部よりオンラインにて変更
されるようになっている。

【００６５】図１７に、図１６のリアクタンスリレーの
処理フロー例を示し、図１８に図１５のそれぞれの処理
ステップに対応する処理波形例を示す。図１７と図１８
において、符号Ｓ１〜Ｓ７はそれぞれ対応するものであ
る。

【００６６】このリアクタンスリレーの場合、まず、電
圧・電流信号を入力し(ステップＳ１，２)、これらにつ
いて種々の演算を実行し(ステップＳ３〜Ｓ７)、演算結
果を整定値と比較する(ステップＳ８)。ここで、演算結
果が整定値より大きければ、異常状態の持続時間を調べ
るためのカウンタ(図示せず)を＋１歩進する(ステップ
９)。

【００６７】ついで、このカウンタの計数値が所定計数
値より大きくなったか否かを調べる(ステップＳ１０)。
ここで、カウンタの計数値が所定計算値より大きけれ
ば、リレーを動作させるべき状態と判断して、要素リレ
ーの出力を１とする(ステップＳ１１)。

【００６８】一方、計数値が所定値に達していなけれ
ば、要素リレーの出力を０として、動作させないでおく
(ステップＳ１２)。

【００６９】ところで、前記ステップＳ８において、演
算結果が整定値より小さければ、前記カウンタをクリア
し(ステップＳ１３)、当然のことながら、要素リレーの
出力は０である(ステップＳ１４)。

【００７０】次に、本発明のディジタル信号処理方法が
適用されてなるアナログ入力ユニット７００について、
図１９を用いて説明する。図１９において、１１０１−
１〜１１０１−Ｎは外部から入力するアナログ信号ｉｎ
１〜ｉｎＮを入力し、上記入力信号に重畳する高調波を
除去するためのローパスフィルタ(主にサンプリングに
よる折り返し誤差防止用に用いる、以下ＬＰＦと略記す
る)である。１１０２−１〜１１０２−Ｎはサンプルホ
ールド(以下Ｓ／Ｈと略記する)回路、１１０３はマルチ
プレクサ(ＭＰＸと略記する)、符号１１０４はアナログ
ディジタル変換(以下Ａ／Ｄと略記する)回路、１１０５
はデュアルポートＲＡＭ(ＤＰＲＡＭ)を用いたＡ／Ｄ変
換データのバッファメモリである。

【００７１】また、１１００はＤＳＰ(Ｄigital Ｓigna
l Ｐrocessor)、１１０７はＤＳＰのインストラクショ
ン格納用のプログラムメモリ(ＲＯＭ)、ＬＢはローカル
バス、１１０９はシステムバスとのデータの受け渡し用
のデュアルポートデータメモリ、１１１０はシステムバ
スインターフェイス回路、Ｂ１はシステムバスである。

【００７２】また、１１０６はタイミング発生回路であ
って、Ｓ／Ｈ回路１１０２−１〜１１０２−Ｎ、ＭＰＸ
１１０３，Ａ／Ｄ回路１１０４およびバッファメモリ１
１０５の動作を制御する。また、ＤＳＰ１１００に対し
て割込み信号を発する。

【００７３】以上では、個別のＩＣ及びＬＳＩを組み合
せて構成した例を示した。なお、個別のＩＣ及びＬＳＩ
を一つのＬＳＩに集積することは実現可能なことであ
る。例えば、図１９において、アナログ部であるＬＰ
Ｆ，Ｓ／Ｈ，ＭＰＸ及びＡ／Ｄ変換器を１つのＬＳＩに
集積し、ＤＳＰ，ＲＯＭ、バッファメモリ及びデータメ
モリを１つのＬＳＩに集積することで、回路の大幅な小
形化及びコンパクト化が達成できる。又は、図１９に示
した各機能のＩＣ及びＬＳＩを１つのＬＳＩに集積し
て、より一層の小形化及びコンパクト化を図ってもよい
ことは、容易に理解できることである。

【００７４】先に説明したディジタルフィルタ演算は、
図１９のＤＳＰ１１００で実行される。すなわち、ディ
ジタルフィルタ演算は、先にも述べたように、小数点デ
ータの積和演算を多数繰り返す必要があるため、高速な
積和演算が可能なＤＳＰが適する。

【００７５】ＤＳＰは、固定小数点演算形及び浮動小数
点演算形であり、本発明のディジタルフィルタ演算を実
行するプロセッサとしては両方とも適用可能であるが、
広いダイナミックレンジが確保でき、オーバーフローや
アンダーフローを特に意識する必要がない浮動小数点演
算形ＤＳＰを用いるのが望ましい。

【００７６】次に、ＤＳＰの構成について説明する。図
２０図は、ＤＳＰの一実施例の構成の詳細図を示す。本
実施例のＤＳＰは、図示のように、外部メモリのアドレ
ス指定を行うアドレスレジスタ１２００、パラレル・ポ
ートとして使用するデータレジスタ１２０１、データＲ
ＡＭ１２０３、ｍビット×ｍビットの高速並列乗算器１
２０４、インストラクション用ＲＯＭ１２０５、加減算
等を行うＡＬＵ(Ａrithmetic Ｌogic Ｕnit)１２０７、
アキュムレータ等のレジスタ１２０８、外部との制御信
号(ａ，ｂおよびｃなど)の割込み等をコントロールする
制御回路１２０９、ＤＳＰ内の内部バス１２１０を含ん
で構成されている。

【００７７】前記乗算器１２０４は、１インストラクシ
ョンサイクルの間に入力信号Ａ，Ｂの内容を乗算し、そ
の結果Ｃを、内部バス１２１０に出力するものである。

【００７８】また、ＡＬＵ１２０７は、内部バス１２１
０からのデータとレジスタ１２０８のデータとを加減算
し、結果をレジスタ１２０８に書き込む。

【００７９】なお、ＤＳＰは、周知のように、１インス
トラクションサイクルの間に積和演算が可能であるこ
と、パイプライン処理が可能であることなどにより、固
定および浮動小数点データの高速な数値演算を実現でき
ることを特徴とする。これにより、多入力点数に係る入
力データを実時間でフィルタリング可能とするものであ
る。この点、浮動小数点演算ユニットを内蔵しない汎用
マイクロプロセッサでは処理速度が遅いので、適用でき
ない。

【００８０】図２１は、図１９に示したアナログ入力ユ
ニット７００の処理タイミング例を示す。図に示すよう
に、アナログ入力ユニット７００は、適用するシステム
により、以下に示す３種のケースで処理できるようにな
っている。

【００８１】まず、図２１図(Ｂ)に示すように、例え
ば、ディジタルフィルタ演算は３kＨz周期で行い、５サ
ンプルのディジタルフィルタ演算の終了後に、演算結果
を制御・保護演算ユニットに転送する。これにより６０
０Ｈz周期の演算部との同期化を図ることができる。

【００８２】第２のケースは、同図(Ｃ)に示すように、
ディジタルフィルタ演算は３kＨz周期で行い、演算結果
も３kＨz周期で制御・保護演算ユニットに転送するよう
にする。

【００８３】第３のケースは、同図(Ｄ）に示すよう
に、ディジタルフィルタ演算と共に、制御・保護演算も
３kＨz周期で行うようにする。すなわち、図２０に示し
たＤＳＰでフィルタ演算及び制御・保護演算の両方を行
うようにする。これにより第２，第３のケースの場合に
は演算処理の高速化が図れる。

【００８４】ここで、本発明のディジタル信号処理方法
を電力用ディジタル保護リレーに適用したことによる特
性改善効果例について説明する。

【００８５】図２２は、送電線の後備保護などに適用さ
れる、リアクタンスリレーの位相特性を示す。このう
ち、図２２(Ａ)は、従来方式(アナログフィルタ適用)の
位相特性を示し、同図(Ｂ)は本発明を適用した方式の位
相特性を示す。両方式時にリアクタンスリレーの演算は
全く同じアルゴリズムである。

【００８６】リアクタンスリレーの演算式及び条件を、
数９に示す。

【００８７】

【数９】

【００８８】ここに、Ｉ：電流値Ｖ：電圧値、Ｚ：整定
値、Ｋ：比較値Ｎ：積分回数整定値：１Ω 周波数：５０Ｈz 電流：５Ａ図２２から明らかなように、従来方式は、不動作域と動
作域の間の不安全動作域が広い。すなわち、このことは
動作インピーダンス誤差が大きいことを表わしている。
この実施例では特性角上(位相角９０°)の動作インピー
ダンス誤差(整定したインピーダンスに対し、動作した
インピーダンスの誤差)が３〜４％ある。

【００８９】一方、図２２(Ｂ)に示した本発明を適用し
た方式は、不動作域と動作域の間の不完全動作域が狭
い。すなわち、このことは動作インピーダンス誤差が従
来方式に比べ、非常に小さいことを表わしている。この
実施例では、特性角上の動作インピーダンス誤差は１％
以下の実現した例である。

【００９０】図２３は、上記リアクタンスリレーの動作
インピーダンス特性例を示す。図において、点線で示す
１５００ａ及び１５００ｂの特性は従来方式の動作イン
ピーダンス特性を示すものであり、実線で示す１５０１
ａ及び１５０１ｂの特性は本発明による動作インピーダ
ンス特性を示すものである。この特性図からも明らかな
ように、本発明による動作インピーダンス特性が従来方
法に比べ、不完全動作域が狭く、非常に高精度化(高感
度化)が実現できることが明らかであり、従来方式に対
し、３〜５倍の高感度化が可能である。

【００９１】図２４は、微分方程式に基づき事故点まで
の抵抗分Ｒ及びリアクタンス分Ｌを求める距離リレーの
入力部に、本発明を適用した場合の位相特性を示すもの
である。同図(Ａ)は従来方法による特性例であり、同図
（Ｂ)が本発明による特性例である。それらの図から明
らかなように、本発明を適用した特性が動作域と不動作
域の間の不完全動作域の幅が非常に狭く、高精度化(高
感度化)を実現できることが理解される。

【００９２】図２５は、本発明のディジタル信号処理方
法を適用した、電力系統の電圧実効検出の処理ブロック
構成例を示すものである。各ブロックの処理は、先に説
明した図１９のＤＳＰ１１００で演算処理する。これ
は、例えば電力系統の電圧・無効電力制御装置に適用す
るものである。図において、１７０１のブロックはディ
ジタルフィルタ処理ブロックで本発明を適用するブロッ
クである。このブロックで、入力信号Ｖiに重畳した高
調波及びオフセット分と外乱ノイズや量子化誤差を減衰
させる。

【００９３】特に、基本波のｎ倍(整数倍)の低次高調波
及び上記した外乱ノイズや量子化誤差の周波数がディジ
タルフィルタの零点周波数あるいは、零点周波数の近傍
になるように、フィルタ係数を設定し、大きな減衰量を
得るようにする。

【００９４】次に、フィルタリングしたデータを用い
て、１７０２のブロックで信号の周波数を求める。とこ
ろで、入力データの周波数、すなわち電力系統の周波数
は変動する(±１〜３Ｈz)ため、ディジタルフィルタの
周波数特性で変動するゲインを補正する必要がある。そ
こで、１７０３のブロックでは、１７０２のブロックで
求めた周波数を用いて、入力データのゲイン補正を行
う。

【００９５】次にゲイン補正した、フィルタリングした
入力データのピーク値を１７０４のブロックで求める。
例えば、ピーク値を求めるには、ピークの値を保持する
方法や、次の数１０に示す演算を行うことにより求める
ことができる。

【００９６】

【数１０】

【００９７】 Δｔ：サンプリング間隔 ω＝２πｆ次に、上記で求めたピーク値を用いて、１７０５のブロ
ックでは実効値を求め、さらに高精度化のために、１７
０６のブロックで平均化処理を行う。

【００９８】このようにして、入力データの実効値を、
精度０.０１％以下で求めることができる。当然なが
ら、この高精度化を達成するためには、１７０１のブロ
ックに示した本発明のディジタル信号処理を適用したデ
ィジタルフィルタが不可欠であることは言うまでもな
い。

【００９９】

【発明の効果】以上説明したように、本発明によれば、
次に示す効果がある。すなわち、ディジタル変換された
ディジタル信号とこの信号と異なる値の一定データとを
交互にディジタルフィルタに入力させて処理するように
したことから、又はアナログ入力信号に設定周波数の交
流信号を重畳してからディジタル変換した後、ディジタ
ルフィルタに入力させて処理するようにしたことから、
又はアナログ入力信号を変調した後、ディジタルフィル
タに入力させて処理するようにしたことから、外乱ノイ
ズ及び量子化誤差によるノイズの周波数領域をディジタ
ルフィルタの阻止域にすることができる。その結果、以
下に示す効果がある。

【０１００】(1) 適用したＡ／Ｄ変換処理自体の分解能
以上の分解能が発揮できる。

【０１０１】(2) 外乱ノイズ、量子化誤差に伴なうノイ
ズの影響を受けない高精度で安定な入力信号の抽出が可
能である。

【０１０２】(3) 電力系統用保護装置に適用することに
より、不完全な動作域を非常にせまくすることができ、
高精度な保護演算が可能である。

【０１０３】(4) 電力系統の電圧実効値検出に適用する
ことにより、検出精度０.０１％以下で電圧実効値を求
めることができ、電圧・無効電力制御装置及び静止形無
効電力補償装置の大幅な精度向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のディジタル信号処理装置の
ブロック構成図である。

【図２】図１実施例の動作を説明するタイミングチャー
トである。

【図３】図１実施例の効果を説明するための従来例と高
速サンプリング方法を説明するための図である。

【図４】図１実施例のディジタルフィルタ入力信号の波
形と周波数分析例を示す図である。

【図５】本発明の他の実施例のディジタル信号処理装置
のブロック構成図である。

【図６】図５実施例のディジタルフィルタ入力信号の周
波数分析例を示す図である。

【図７】本発明の更に他の実施例のディジタル信号処理
装置のブロック構成図である。

【図８】図７実施例のディジタルフィルタ入力信号の周
波数分析例を示す図である。

【図９】図７実施例の応用例のディジタル信号処理装置
のブロック構成図である。

【図１０】ＩＩＲ形フィルタの処理内容を示すブロック
構成図である。

【図１１】ＦＩＲ形フィルタの処理内容を示すブロック
構成図である。

【図１２】ＩＩＲ形フィルタの適用例を説明するための
図である。

【図１３】図１２のフィルタによる周波数特性図であ
り、（Ａ）はローパスフィルタの例、（Ｂ）はバンドパ
スフィルタの例、（Ｃ）ノッチフィルタの例である。

【図１４】本発明のディジタル信号処理装置を適用して
なる一実施例の電力系統制御・保護装置のブロック構成
図である。

【図１５】図１４実施例の動作を説明するためのフロー
チャートである。

【図１６】電力系統制御・保護装置の位相特性図であ
る。

【図１７】リアクタンスリレーの動作処理の内容を示す
フローチャートである。

【図１８】図１７のフローチャートのステップに対応さ
せて示した動作波形図である。

【図１９】図１４実施例の電力系統制御・保護装置のア
ナログ入力ユニットのブロック構成図である。

【図２０】ディジタルシグナルプロセッサ（ＤＳＰ）の
ブロック構成図である。

【図２１】図１９のアナログ入力ユニットの動作タイミ
ングを説明するための図である。

【図２２】図１４実施例の電力系統制御・保護装置の効
果を説明するための図であり、（Ａ）は比較のための従
来例による位相特性図、（Ｂ）本実施例による位相特性
図である。

【図２３】図１４実施例の電力系統制御・保護装置によ
るリアクタンスリレーの動作インピーダンス特性図であ
る。

【図２４】図１４実施例の電力系統制御・保護装置によ
る距離リレーの効果を説明するための図であり、（Ａ）
は比較のための従来例による距離リレーの位相特性図、
（Ｂ）は本実施例による距離リレーの位相特性図であ
る。

【図２５】本発明のディジタル信号処理装置を適用して
なる一実施例の電力系統の電圧実効値検出の処理ブロッ
ク構成図である。

【符号の説明】

１００アナログセンサ、１０１サンプルホルダ、１０２Ａ／Ｄ変換器、１０３ディジタルフィルタ、１０４ディジタル演算処理部、１０５データメモリ部、５００ａクロック信号発生部、５００ｂ加算部、６００ ΔΣ変調器、６０１積分器、６０２１ビットＡ／Ｄ変換器、６０３１クロック遅延部、６０４１ビットＤ／Ａ変換器、６０５ディジタルフィルタ、７００アナログ入力ユニット

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平１−288017（ＪＰ，Ａ) 特開平１−93215（ＪＰ，Ａ) 特開昭49−79452（ＪＰ，Ａ) 特開平３−60527（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 3/00 H03M 1/08

Claims

(57)【特許請求の範囲】

【請求項１】アナログ入力信号を所定周期でサンプリ
ングしてディジタル信号に変換し、該ディジタル信号を
所定周期でサンプリングしてディジタルフィルタ処理に
より高周波成分を除去するにあたり、該ディジタルフィ
ルタ処理を前記ディジタル信号のサンプリング周期内で
前記ディジタル信号と該ディジタル信号と異なる値のデ
ィジタル信号とを交互にサンプリングして行うことを特
徴とするディジタル信号処理方法。
【請求項２】アナログ入力信号を所定周期でサンプリ
ングしてディジタル信号に変換し、該ディジタル信号を
所定周期でサンプリングしてディジタルフィルタ処理に
より高周波成分を除去するにあたり、前記アナログ入力
信号に一定の周波数の交流信号を重畳するとともに、前
記アナログ入力信号のサンプリング周期が前記ディジタ
ルフィルタ処理の演算周期よりも短い周期であることを
特徴とするディジタル信号処理方法。
【請求項３】アナログ入力信号を所定周期でサンプリ
ングしてΔΣ変調し、該ΔΣ変調した信号を第１のディ
ジタルフィルタにより平均化処理し、該第１のディジタ
ルフィルタの出力を所定周期でサンプリングして第２の
ディジタルフィルタ処理により高周波成分を除去するに
あたり、前記アナログ入力信号のサンプリング周期が前
記ディジタルフィルタ処理の演算周期よりも短い周期と
するディジタル信号処理方法。
【請求項４】複数のアナログ入力信号をそれぞれ所定
周期でサンプリングしてΔΣ変調し、該ΔΣ変調した信
号をそれぞれ時分割により所定周期でサンプリングして
第１のディジタルフィルタ処理で平均化し、該第１のデ
ィジタルフィルタの出力を所定周期でサンプリングして
第２のディジタルフィルタ処理により高周波成分を除去
するにあたり、前記アナログ入力信号のサンプリング周
期が前記ディジタルフィルタ処理の演算周期よりも短い
周期とするディジタル信号処理方法。
【請求項５】前記第２のディジタルフィルタ処理が再
帰形であることを特徴とする請求項４記載のディジタル
信号処理方法。
【請求項６】アナログ入力信号を所定周期でサンプリ
ングしてディジタル信号に変換するアナログ・ディジタ
ル変換手段と、該ディジタル信号と異なるディジタルデ
ータを記憶してなるデータメモリと、該データメモリの
ディジタルデータと前記ディジタル信号とを前記アナロ
グ・ディジタル変換手段のサンプリング周期内で交互に
サンプリングして高周波成分を除去するディジタルフィ
ルタとを具備してなるディジタル信号処理装置。
【請求項７】電力系統の電気量を示すアナログ入力信
号をサンプリングしてホールドするサンプルホルダと、
該サンプルホルダによりホールドされたアナログ信号を
ディジタル信号に変換するアナログ・ディジタル変換手
段と、該ディジタル信号と異なるディジタルデータを記
憶してなるデータメモリと、該データメモリのディジタ
ルデータと前記ディジタル信号とを前記アナログ・ディ
ジタル変換手段のサンプリング周期内で交互にサンプリ
ングして高周波成分を除去するディジタルフィルタ手段
と、該ディジタルフィルタ手段の出力に基づいて電力系
統の事故判定を行うディジタル演算処理手段とを備えて
なる電力系統ディジタル保護装置。
【請求項８】前記ディジタルフィルタは前記ディジタ
ル演算処理手段の演算周期よりも短い周期で前記ディジ
タルデータとディジタルデータとを交互にサンプリング
することを特徴とする請求項７記載の電力系統ディジタ
ル保護装置。