JP2010074901A - 電力系統保護制御装置 - Google Patents

電力系統保護制御装置 Download PDF

Info

Publication number
JP2010074901A
JP2010074901A JP2008237462A JP2008237462A JP2010074901A JP 2010074901 A JP2010074901 A JP 2010074901A JP 2008237462 A JP2008237462 A JP 2008237462A JP 2008237462 A JP2008237462 A JP 2008237462A JP 2010074901 A JP2010074901 A JP 2010074901A
Authority
JP
Japan
Prior art keywords
analog
filter
power system
protection control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008237462A
Other languages
English (en)
Inventor
Daiki Itagaki
大樹 板垣
Shogo Miura
祥吾 三浦
Katsuhiko Sekiguchi
勝彦 関口
Satoshi Hirano
智 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Nagoya Institute of Technology NUC
Original Assignee
Toshiba Corp
Nagoya Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nagoya Institute of Technology NUC filed Critical Toshiba Corp
Priority to JP2008237462A priority Critical patent/JP2010074901A/ja
Publication of JP2010074901A publication Critical patent/JP2010074901A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

【課題】アナログ入力回路を構成するアナログフィルタ及びA/D変換器に大規模かつ高精度の回路を用いることなく、アナログ入力回路の実装スペースの削減や回路の集積化を図ることである。
【解決手段】電力系統からの電気量を導入する入力変成器14からの出力をアナログ/ディジタル変換手段22でディジタル量に変換し、演算手段12により電力系統の状態に関する演算を行い、出力手段13から演算結果を出力し電力系統に制御出力を行う。その際のアナログ/ディジタル変換手段22は、入力変成器14からの出力信号をフィルタ処理するアナログフィルタ15と、アナログフィルタ15からの出力信号をΔΣ変調するΔΣ変調器20と、ΔΣ変調器20からの変調出力をディジタルフィルタ処理かつ間引き処理を行うデシメーションフィルタ21とを備える。
【選択図】図1

Description

本発明は、電力系統の電気量を用いて所定の保護制御演算を行い電力系統を保護制御する電力系統保護制御装置に関する。
一般に、電力系統保護制御装置はマイクロコンピュータを用いたディジタル型で構成される。電力系統の電気量はアナログ入力回路に取り込まれ、アナログ入力回路は取り込んだアナログ量の電気量をディジタル量に変換して保護制御演算を行う演算手段に入力する。そして、演算手段での保護制御演算の結果は出力手段を介して出力される。
図22は、従来の電力系統保護制御装置の一例を示す構成図である。アナログ入力回路11は、電力系統の電気量である電流や電圧を取り込みディジタル量に変換するものであり、アナログ入力回路11で得られたデジタル量は、電力系統保護制御演算を行う演算手段12に入力される。演算手段12は、アナログ入力回路11で得られたデジタル量に基づいて電力系統保護制御演算を行い、演算手段12で演算処理された電力系統保護制御の演算結果は出力手段13から出力される。
アナログ入力回路11は、電力系統の電気量である電流や電圧を取り込む複数個の入力変成器14と、入力変成器14からの信号を入力し予め決められた周波数以上を除去する複数個のアナログフィルタ15と、アナログフィルタ15からの信号を所定のタイミングの電力系統の電気量をホールドする複数個のサンプルホールド回路16と、複数個のサンプルホールド回路16からの入力電気量を逐次切り替えるマルチプレクサ17と、マルチプレクサ17の出力をディジタル量に変換するA/D変換器18とから構成される。
アナログ入力回路11の入力変成器14は電力系統の複数箇所に設置され、設置された箇所の電気量を装置に取り込むのに適した大きさの電気量に変換して入力する。アナログフィルタ15はサンプリング時の折り返し誤差防止のために予め決められた周波数以上を除去するものであり、多数のOPアンプや抵抗、コンデンサなどのアナログ素子から構成されている。このアナログフィルタ15は、電力系統保護制御装置を正確に動作させるために、カットオフ周波数や過渡特性など精密な特性が要求される。A/D変換器18は、電力系統保護制御装置を高速かつ正確に動作させるために、高速かつ高精度のA/D変換機能が要求される。
そこで、従来より、A/D変換器18は、高速かつ高精度のA/D変換機能を保つべく逐次比較型のA/D変換器が用いられてきた。また高精度の逐次比較型のA/D変換器18は比較的高価であるため、1個のA/D変換器18に対し、複数チャンネルの電気量をマルチプレクサ17で選択入力してA/D変換している。
また、アナログフィルタ15の監視用に高調波発生装置19が設けられ、高調波発生装置19から高調波がアナログフィルタ15に入力され、この高調波はアナログフィルタ15にて入力変成器14の出力と加算される。
ここで、保護継電装置のアナログ入力回路におけるアナログフィルタ回路の劣化を監視するものとして、監視用信号をアナログフィルタへ入力して、アナログ・ディジタル変換されたデータからディジタルフィルタにて監視用信号成分のみを抽出し、得られたデータを用いてアナログ入力回路の自動監視を行うものがある(例えば、特許文献1参照)。
保護継電装置のアナログ入力回路として複数のアナログ入力回路を設け、あるアナログ入力回路と別のアナログ入力回路の入力フルスケールを異なるようにしておき、入力フルスケールが小さいほうのアナログ入力回路から得られたディジタルデータの瞬時値が所定値を越えた場合に、入力フルスケールの大きいほうのアナログ入力回路から得られる保護継電演算出力を選択し、入力の小さい領域でも精度の高い保護継電演算を行うようにしたものがある(例えば、特許文献2参照)。
特開2003−333742号公報 特開平5−161245号公報
しかし、特許文献1のものでは、アナログフィルタ15を監視するための監視用信号発生回路である高調波発生装置19が必要となるため、アナログ回路規模がさらに増加し、実装スペースの削減や回路の集積化に不利となる。また、特許文献2のものでは、入力の小さい領域でも精度の高いA/D変換が可能となるが、アナログフィルタの回路規模が2倍となるため、実装スペースの削減や回路の集積化には不利となる。
一般に、電力系統保護制御装置では、1個のA/D変換器で10〜20チャンネル程度のA/D変換を行っており、チャンネル切り替えのセトリング時間の関係もあり各チャンネルのサンプリング周波数は数百〜数キロHz程度が限界となっている。
一方、電力系統保護制御装置の保護制御演算にはアナログ電気量のうち数百Hzの帯域成分が必要であるので、A/D変換時の折り返し誤差を防止し、かつ必要な帯域を通過させる必要がある。そのためには、アナログフィルタに急峻な遮断特性が必要であり、2〜4次のアクティブフィルタが必要であり、フィルタ回路の規模が大きくなっている。またフィルタ特性の精密な管理が必要であり、高精度の抵抗、コンデンサの使用が必要である。これらにより、実装スペースの削減や回路の集積化が困難となっている。
また、逐次比較型A/D変換器の場合、高分解能を確保するには、内部キャパシタアレイに非常に高い精度が求められ、集積化の制約条件となる。また最適なトリミングやキャリブレーションを行っても、分解能は16ビット程度が限界であり、実際には変換時のノイズにより、さらに数ビット有効分解能が悪化する。限られた分解能で必要な保護制御演算の演算精度を確保するには、各種の配慮が必要となる。
本発明の目的は、アナログ入力回路を構成するアナログフィルタ及びA/D変換器に大規模かつ高精度の回路を用いることなく、アナログ入力回路の実装スペースの削減や回路の集積化を図ることができる電力系統保護制御装置を提供することである。
本発明に係わる電力系統保護制御装置は、電力系統からの電気量を導入する入力変成器と、前記入力変成器からの出力をディジタル量に変換するアナログ/ディジタル変換手段と、前記アナログ/ディジタル変換手段で変換されたディジタル量を用いて電力系統の状態に関する演算を行う演算手段と、前記演算手段の演算結果に応じて電力系統に制御出力を行う出力手段とを備えた電力系統保護制御装置において、前記アナログ/ディジタル変換手段は、前記入力変成器からの出力信号をフィルタ処理するアナログフィルタと、前記アナログフィルタからの出力信号をΔΣ変調するΔΣ変調器と、前記ΔΣ変調器からの変調出力をディジタルフィルタ処理かつ間引き処理を行うデシメーションフィルタとを備えたことを特徴とする。
本発明によれば、アナログ入力回路を構成するアナログフィルタ及びA/D変換器に大規模かつ高精度の回路を用いることなく、アナログ入力回路の実装スペースの削減や回路の集積化を図ることができる。
図1は本発明の実施の形態に係わる電力系統保護制御装置の実施例1を示す構成図である。本発明は、A/D変換機能の方式としてΔΣ方式を適用したものである。すなわち、図22に示した従来例に対し、サンプルホールド回路16、マルチプレクサ17、A/D変換器18に代えて、ΔΣ変換器20、デシメーションフィルタ21を設け、アナログフィルタ15、ΔΣ変換器20及びデシメーションフィルタ21でアナログ/ディジタル変換手段22を形成し、このアナログ/ディジタル変換手段22にて、入力変成器14からの出力をディジタル量に変換するようにしたものである。
図1において、電力系統23からの系統電気量は、アナログ入力回路11の入力変成器14に導入され、電子回路で扱えるレベルに変換される。電子回路で扱えるレベルに変換された系統電気量は、アナログ/ディジタル変換手段22のアナログフィルタ15に入力され、不要な高周波成分の除去が行われる。アナログフィルタ15からの出力は、ΔΣ変調器20に入力され、所定の動作周波数(変調周波数と呼ぶ)でアナログ量からディジタル量へのΔΣ変調が行われる。そして、ΔΣ変調器20から出力される変調器出力は、デシメーションフィルタ21により高周波成分の除去を行うとともに所定の周波数にデータを間引いて、所定の保護演算に必要なサンプリング周波数(最終サンプリング周波数と呼ぶ)のA/D変換データとして出力される。ΔΣ変調器20の変調周波数は、最終サンプリング周波数よりも高い周波数とする。演算手段12では、アナログ/ディジタル変換手段22のデシメーションフィルタ21により得られたA/D変換データを元に、電力系統の事故発生状態の判定を行う。出力手段13では演算手段12の演算結果に応じて電力系統を保護するための出力を行う。
ここで、アナログ/ディジタル変換手段22のΔΣ変調器20では、最終サンプリング周波数より高い周波数でアナログ量をサンプリングし、デシメーションフィルタ21でフィルタ処理を行うことにより、回路上で発生するノイズ及び外来ノイズを低減できる。また、ΔΣ変調器20でのΔΣ変調により、変調時の量子化ノイズが高周波域にノイズシェーピングされ、デシメーションフィルタ21にて除去されるため、量子化ノイズの低減が可能であり、高精度のA/D変換が可能となる。
図2はアナログフィルタ15の特性の説明図である。いま、サンプリング周波数をfsとした場合、fs/2の周波数を境に折り返し誤差が発生するため、演算手段15での保護制御演算に必要な帯域fbへの影響を抑えるためには(fs−fb)より高い周波数の信号は減衰させる必要がある。なお、fb〜(fs−fb)の間にある信号は後段のデシメーションフィルタ21またはさらに後段の演算手段12や出力手段13内にあるディジタルフィルタでカットする。
従来例の逐次比較型のA/D変換器18とマルチプレクサ17とを用いた構成での一例として、必要な帯域fbを1kHz以内程度、サンプリング周波数fsを5kHz前後とした場合、fs−fbにおける減衰量を仮に40dBとした場合は、2次のローパスフィルタ(40dB/dec)、減衰量を60dBとした場合は3次のローパスフィルタ(60dB/dec)が必要となる。このような周波数領域で高次のフィルタを組む場合には、通常、能動素子を用いたアクティブフィルタが必要となる。図3は2次のアクティブローパスフィルタの一例の回路図であり、3次以上の高次の場合は、さらに複雑な回路を構成する必要がある。
一方、ΔΣ変調を用いた場合は、サンプリング周波数を一般に数100kHz〜1MHz以上と高くすることが可能である。図4はΔΣ変調を用いた場合のアナログフィルタ15の特性の説明図である。ΔΣ変調を用いた場合は、図4のように、サンプリング周波数での必要減衰量Aが同じでも、フィルタの減衰特性を緩くすることができ、1次のローパスフィルタ(20dB/dec)でも必要な減衰量を得ることができる。フィルタが1次で良くカットオフ周波数も高くできるため、抵抗とコンデンサという受動素子のみで構成することが可能となる。
図5は、本発明の実施の形態で使用可能なアナログフィルタ15の一例の回路図である。図5に示すように、本発明の実施の形態では、抵抗とコンデンサという受動素子のみで構成したアナログフィルタ15を使用することが可能となる。従って、少ない受動素子のみで構成可能であるため、実装スペースの削減が可能となる。またアナログフィルタ15を構成するコンデンサや抵抗に対する精度の要求が緩くなるため、回路の集積化に有利となる。
図6は本発明の実施の形態に係わる電力系統保護制御装置の実施例2を示す構成図である。この実施例2は、複数個(N個)の入力変成器14からの入力を処理できるようにしたものであり、アナログ/ディジタル変換手段22の構成として、アナログフィルタ15と、ΔΣ変調器20と、デシメーションフィルタ21とをN個複数並列に設けたものである。
ΔΣ変調器20の場合は、回路構成が簡単のため、このように複数並列に設けることが可能となり、各チャンネル毎の電気量のサンプリング周波数(ΔΣ変調器の変調周波数)を高くすることが可能となる。このことから、実施例1で述べたようにアナログフィルタ15の特性を緩和でき、アナログフィルタ15を受動素子のみで構成することが可能となる。これにより、実装スペースの削減が可能となり、またアナログフィルタ15を構成するコンデンサや抵抗に対する精度の要求が緩くなるため、回路の集積化に有利となる効果が得られる。
図7は本発明の実施の形態に係わる電力系統保護制御装置の実施例3を示す構成図である。この実施例3は、図6に示した実施例2に対し、複数個(N個)の入力変成器14からの入力を処理できるようにしたアナログ/ディジタル変換手段22において、アナログフィルタ15と、ΔΣ変調器20と、デシメーションフィルタ21とのうち、アナログフィルタ15とΔΣ変調器20とをモノリシックICの集積回路24に集積したものである。
前述したように、アナログフィルタ15は抵抗とコンデンサとで構成することが可能であり、アナログフィルタ15を構成するコンデンサと抵抗に対する精度の要求が緩くなるため、このようにΔΣ変調器20は複数チャンネルのアナログフィルタ15を含めて集積化することが可能となる。この回路の集積化により実装スペースの削減が可能であり回路を経済的に構成できる効果が得られる。
図8は本発明の実施の形態に係わる電力系統保護制御装置の実施例4を示す構成図である。この実施例4は、図7に示した実施例3に対し、さらにデシメーションフィルタ21も含めて集積回路24に集積したものである。すなわち、複数個(N個)の入力変成器14からの入力を処理できるようにしたアナログ/ディジタル変換手段22において、アナログ/ディジタル変換手段22のアナログフィルタ15と、ΔΣ変調器20と、デシメーションフィルタ21とのすべてを集積回路24に集積したものである。この構成でも回路の集積化により実装スペースの削減が可能であり回路を経済的に構成できる効果が得られる。
図9は本発明の実施の形態に係わる電力系統保護制御装置の実施例5を示す構成図である。この実施例5は、図6に示した実施例2に対し、複数個(N個)の入力変成器14からの入力を処理できるようにしたアナログ/ディジタル変換手段22において、アナログ/ディジタル変換手段22のアナログフィルタ15と、ΔΣ変調器20と、デシメーションフィルタ21とのうち、ΔΣ変調器20のみを集積回路24に集積したものである。
図10は本発明の実施の形態に係わる電力系統保護制御装置の実施例6を示す構成図である。この実施例6は、アナログ/ディジタル変換手段22のアナログフィルタ15と、ΔΣ変調器20と、デシメーションフィルタ21とのうち、ΔΣ変調器20と、デシメーションフィルタ21とを集積回路24に集積したものである。
図11は本発明の実施の形態に係わる電力系統保護制御装置の実施例7を示す構成図である。この実施例7は、図1に示した実施例1に対し、1個の入力変成器14からの入力を処理できるようにしたアナログ/ディジタル変換手段22において、アナログ/ディジタル変換手段22のアナログフィルタ15と、ΔΣ変調器20と、デシメーションフィルタ21とのうち、アナログフィルタ15とΔΣ変調器20を集積回路24に集積したものである。
図12は本発明の実施の形態に係わる電力系統保護制御装置の実施例8を示す構成図である。この実施例8は、図1に示した実施例1に対し、1個の入力変成器14からの入力を処理できるようにしたアナログ/ディジタル変換手段22において、アナログ/ディジタル変換手段22のアナログフィルタ15と、ΔΣ変調器20と、デシメーションフィルタ21とのすべてを集積回路24に集積したものである。
これら図7乃至図12の構成のいずれの回路であっても集積化により実装スペースの削減が可能であり回路を経済的に構成できる効果が得られる。
図13は本発明の実施の形態に係わる電力系統保護制御装置の実施例9を示す構成図である。図13ではアナログ入力回路11のアナログ/ディジタル変換手段22の構成を示している。この実施例9は、アナログ/ディジタル変換手段22のデシメーションフィルタ21は、移動平均を行う複数個の移動平均回路25a〜25nと、最終サンプリング周波数で間引きを行う間引き回路26とを直列接続して構成したものである。
図13において、アナログフィルタ15を通過しΔΣ変調器20でΔΣ変調されたディジタルの変調出力を、移動平均回路25a〜25nで順次処理を行う。移動平均回路25a〜25nは、ある時点から過去に遡り複数サンプルのディジタル値の和を出力するものである。n段目の移動平均回路25nからの出力は間引き回路26に入力され、最終サンプリング周波数毎にデータを間引いて出力を行う。これにより、ΔΣ変調器20を用いた場合に必要な性能(変換精度、遅延特性)を得ることができる。
図14は、図13に示した実施例9のΔΣ変調による回路仕様の一例の説明図である。最終サンプリング周波数をfsとし、アナログフィルタ15には1次のローパスフィルタを用いており、カットオフ周波数は最終サンプリング周波数fsの0.084倍としている。
A/D変換精度については目標となるSNR(=S/N比)100dB以上を確保するため、ΔΣ変調器20の次数を2次とし、ΔΣ変調器20の動作周波数(オーバサンプリング周波数)をfs×64とし、デシメーションフィルタ21には64タップの移動平均×4段としている。
ΔΣ変調器20の動作周波数(オーバサンプリング周波数)をfsの64倍と高くすることにより、折り返し誤差の問題なく受動素子のみによる1次ローパスフィルタを使用することを可能としている。変換遅延特性についても、アナログフィルタ15、ΔΣ変調器20、デシメーションフィルタ21の各仕様とすることにより、必要な性能を満たすことができる。
図15は本発明の実施の形態におけるΔΣ方式(仕様A)で構成した場合とA/D変換機能を逐次比較方式(仕様B)で構成した場合との性能比較の説明図であり、図16は図15で用いた逐次比較型のA/D変換器の構成図、図17は図15で用いた逐次比較型のA/D変換器の仕様の説明図である。図16に示すように、図15で用いた逐次比較型のA/D変換器は、アクティブローパス27と16ビット逐次比較型A/D変換器28とから構成されている。また、図17に示すように、その仕様は、アナログフィルタ15は3次のローパスフィルタで、カットオフ周波数は最終サンプリング周波数fsの0.084倍の0.084×fsとしており、A/D変換器は16ビット逐次比較型A/D変換器である。
この場合、図15から分かるように、ΔΣ方式(仕様A)は逐次比較方式(仕様B)と比較して、精度(SNR)と遅延時間とで同等の性能が得られている。
図18は本発明の実施の形態に係わる電力系統保護制御装置の実施例10を示す構成図である。図18ではアナログ入力回路11のアナログ/ディジタル変換手段22の構成を示している。この実施例10は、アナログ/ディジタル変換手段22のデシメーションフィルタ21は、移動平均を行う複数個の移動平均回路25a〜25nと、中間の周波数で間引きを行う間引き回路26aと、FIRフィルタ29と、最終サンプリング周波数での間引きを行う間引き回路26bとを直列接続して構成したものである。
図19はFIR型フィルタ29の一例の回路図である。FIR型フィルタ29は、図19に示すように、下記の(1)式により過去N点分のデータについて、所定の係数を乗じその和を求めるものである。
Figure 2010074901
ΔΣ方式において、オーバサンプリングされたデータを一度にフィルタリングしようとすると、デシメーションフィルタ21のタップ数が多くなり、フィルタ係数の精度も求められるので信号の遅れ時間が大きくなる。そこで、図19のように、簡単な係数のディジタルフィルタ(複数個の移動平均回路25a〜25n)を通して一度データを間引いてから、後段でさらに精度の高いディジタルフィルタ処理を行うことにより、上記の問題を避けることができる。なお、FIRフィルタ29の場合、通過域でのゲイン平坦性を高めることができるとともに、安定性の面で有利である。
図20は本発明の実施の形態に係わる電力系統保護制御装置の実施例11を示す構成図である。図20ではアナログ入力回路11のアナログ/ディジタル変換手段22の構成を示している。この実施例11は図18に示した実施例10に対し、FIRフィルタ29に代えてIIR型フィルタ30としたものである。
図21はIIR型フィルタ30の一例の回路図である。IIR型フィルタ30は、図21に示すように、過去の入力データとともに、過去の出力データも用いて下記の(2)式により出力を行う。
Figure 2010074901
IIRフィルタ30ではFIRフィルタ29と比べ、低次のフィルタでも急峻な特性が可能であり、ハードウエアの簡素化ができる効果がある。
以上述べたように、本発明の実施の形態によれば、A/D変換機能の方式としてΔΣ方式を適用したので、A/D変換機能の回路を大幅に簡素化できる。その結果、各入力チャンネル毎にA/D変換機能を設けることができ、マルチプレクサによる切り替えを必要としなくなる。また、サンプリング速度を高速化することにより、折り返し誤差を軽減することができることから、アナログフィルタ15を簡素な1次回路とすることができる。従って、入力回路全体を簡素化し、集積化可能なものとするとともに、A/D変換精度・遅延特性など必要な性能を確保できる。
本発明の実施の形態に係わる電力系統保護制御装置の実施例1を示す構成図。 アナログフィルタの特性の一例の説明図。 2次のアクティブローパスフィルタの一例の回路図。 ΔΣ変調を用いた場合のアナログフィルタの特性の一例の説明図。 本発明の実施の形態で使用可能なアナログフィルタの一例の回路図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例2を示す構成図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例3を示す構成図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例4を示す構成図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例5を示す構成図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例6を示す構成図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例7を示す構成図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例8を示す構成図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例9を示す構成図。 図13に示した実施例9のΔΣ変調による回路仕様の一例の説明図。 本発明の実施の形態におけるΔΣ方式(仕様A)で構成した場合とA/D変換機能を逐次比較方式(仕様B)で構成した場合との性能比較の説明図。 図15で用いた逐次比較型のA/D変換器の構成図。 図15で用いた逐次比較型のA/D変換器の仕様の説明図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例10を示す構成図。 本発明の実施例10におけるFIRフィルタの一例の回路図。 本発明の実施の形態に係わる電力系統保護制御装置の実施例11を示す構成図。 本発明の実施例11におけるIIRフィルタの一例の構成図。 従来の電力系統保護制御装置の一例を示す構成図。
符号の説明
11…アナログ入力回路、12…演算手段、13…出力手段、14…入力変成器、15…アナログフィルタ、16…サンプルホールド回路、17…マルチプレクサ、18…A/D変換器、19…高調波発生装置、20…ΔΣ変換器、21…デシメーションフィルタ、22…アナログ/ディジタル変換手段、23…電力系統、24…集積回路、25…移動平均回路、26…間引き回路、27…アクティブローパス、28…16ビット逐次比較型A/D変換器、29…FIRフィルタ、30…IIRフィルタ

Claims (6)

  1. 電力系統からの電気量を導入する入力変成器と、
    前記入力変成器からの出力をディジタル量に変換するアナログ/ディジタル変換手段と、
    前記アナログ/ディジタル変換手段で変換されたディジタル量を用いて電力系統の状態に関する演算を行う演算手段と、
    前記演算手段の演算結果に応じて電力系統に制御出力を行う出力手段とを備えた電力系統保護制御装置において、
    前記アナログ/ディジタル変換手段は、
    前記入力変成器からの出力信号をフィルタ処理するアナログフィルタと、
    前記アナログフィルタからの出力信号をΔΣ変調するΔΣ変調器と、
    前記ΔΣ変調器からの変調出力をディジタルフィルタ処理かつ間引き処理を行うデシメーションフィルタとを備えたことを特徴とする電力系統保護制御装置。
  2. 前記アナログフィルタは抵抗及びコンデンサによる受動素子のみで構成されることを特徴とする請求項1記載の電力系統保護制御装置
  3. 前記アナログ/ディジタル変換手段は、複数個の入力変成器からの入力を処理するものであり、前記アナログフィルタと前記ΔΣ変調器と前記デシメーションフィルタとを直列接続した直列回路を複数個並列に設け、複数個の各々の入力変成器にそれぞれ前記直列回路を接続したことを特徴とする請求項1または2記載の電力系統保護制御装置。
  4. 前記アナログ/ディジタル変換手段を構成する前記アナログフィルタと前記ΔΣ変調器と前記デシメーションフィルタとのうち何れか、またはすべてを集積回路に集積したことを特徴とする請求項1乃至3のいずれか一記載の電力系統保護制御装置。
  5. 前記デシメーションフィルタは、移動平均を行う複数個の移動平均回路と、最終サンプリング周波数で間引きを行う間引き回路とを直列接続して構成されたことを特徴とする請求項1乃至4のいずれか一記載の電力系統保護制御装置。
  6. 前記デシメーションフィルタは、移動平均を行う複数個の移動平均回路と、中間の周波数で間引きを行う間引き回路と、FIRフィルタまたはIIRフィルタと、最終サンプリング周波数での間引きを行う間引き回路とを直列接続して構成されたことを特徴とする請求項1乃至4のいずれか一記載の電力系統保護制御装置。
JP2008237462A 2008-09-17 2008-09-17 電力系統保護制御装置 Pending JP2010074901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008237462A JP2010074901A (ja) 2008-09-17 2008-09-17 電力系統保護制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008237462A JP2010074901A (ja) 2008-09-17 2008-09-17 電力系統保護制御装置

Publications (1)

Publication Number Publication Date
JP2010074901A true JP2010074901A (ja) 2010-04-02

Family

ID=42206167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008237462A Pending JP2010074901A (ja) 2008-09-17 2008-09-17 電力系統保護制御装置

Country Status (1)

Country Link
JP (1) JP2010074901A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135709A (ja) * 2009-12-25 2011-07-07 Hitachi Ltd 保護制御装置および保護制御方法
JP2011160497A (ja) * 2010-01-29 2011-08-18 Hitachi Ltd ディジタル保護制御装置およびその異常検出方法
JP2012222846A (ja) * 2011-04-04 2012-11-12 Hitachi Ltd ディジタル保護制御装置
CN105997056A (zh) * 2016-08-04 2016-10-12 吕胜战 一种新型智能心电测试保健器
JP2017093068A (ja) * 2015-11-05 2017-05-25 関西電力株式会社 測定装置および地絡検出装置
KR101792261B1 (ko) * 2011-09-30 2017-11-02 삼성전기주식회사 전력 측정 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307384A (ja) * 1999-04-22 2000-11-02 Hitachi Ltd デジタルフィルタおよび該デジタルフィルタを用いたオーバーサンプリングアナログデジタル変換装置またはデジタルアナログ変換装置
JP2001223589A (ja) * 1992-02-07 2001-08-17 Hitachi Ltd ディジタル信号処理方法及び装置
JP2005109599A (ja) * 2003-09-29 2005-04-21 Hitachi Ltd アナログ・ディジタル変換装置
JP2005177338A (ja) * 2003-12-22 2005-07-07 Aloka Co Ltd 超音波診断装置
JP2008148111A (ja) * 2006-12-12 2008-06-26 Renesas Technology Corp 通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223589A (ja) * 1992-02-07 2001-08-17 Hitachi Ltd ディジタル信号処理方法及び装置
JP2000307384A (ja) * 1999-04-22 2000-11-02 Hitachi Ltd デジタルフィルタおよび該デジタルフィルタを用いたオーバーサンプリングアナログデジタル変換装置またはデジタルアナログ変換装置
JP2005109599A (ja) * 2003-09-29 2005-04-21 Hitachi Ltd アナログ・ディジタル変換装置
JP2005177338A (ja) * 2003-12-22 2005-07-07 Aloka Co Ltd 超音波診断装置
JP2008148111A (ja) * 2006-12-12 2008-06-26 Renesas Technology Corp 通信装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135709A (ja) * 2009-12-25 2011-07-07 Hitachi Ltd 保護制御装置および保護制御方法
JP2011160497A (ja) * 2010-01-29 2011-08-18 Hitachi Ltd ディジタル保護制御装置およびその異常検出方法
JP2012222846A (ja) * 2011-04-04 2012-11-12 Hitachi Ltd ディジタル保護制御装置
KR101792261B1 (ko) * 2011-09-30 2017-11-02 삼성전기주식회사 전력 측정 장치
JP2017093068A (ja) * 2015-11-05 2017-05-25 関西電力株式会社 測定装置および地絡検出装置
CN105997056A (zh) * 2016-08-04 2016-10-12 吕胜战 一种新型智能心电测试保健器

Similar Documents

Publication Publication Date Title
JP2010074901A (ja) 電力系統保護制御装置
US7768253B2 (en) Sampling module and a method of sampling one or more analogue characteristics of a power transmission system
EP2930849A1 (en) Estimation of digital-to-analog converter static mismatch errors
EP2273682A1 (en) Integrator, resonator, and oversampling a/d converter
KR20150102709A (ko) 고속 adc 어플리케이션을 위한 lc 격자 지연 라인
EP2546943B1 (en) Control system, transformer, security control device, and bitstream memory unit
US9000961B2 (en) Arrangement for reading out an analogue voltage signal with self-calibration
EP2871778B1 (en) Integrator output swing reduction in a loop filter for a continuous-time sigma-delta analog-to-digital converter
DE102013211375A1 (de) System und verfahren für das zerhacken an überabtastenden datenwandlern
US20200373934A1 (en) Vco-based continuous-time pipelined adc
EP2346167A1 (en) Resonator and oversampling a/d converter
WO2006083325A1 (en) Direct current offset cancellation and phase equalization for power metering devices
JP3191060B2 (ja) ディジタル信号処理方法及び装置
CN110708069B (zh) 一种异步采样率转换装置及转换方法
KR100360631B1 (ko) 실질적으로균일한크기응답및실질적으로선형인위상응답의제공및양자화신호들의필터링을위한데시메이션회로및방법
JP4019221B2 (ja) アナログ・ディジタル変換装置
JP3765056B2 (ja) ディジタル保護リレー
WO2016021382A1 (ja) デジタルフィルタ
JP2000338148A (ja) 電子式電力量計
JP6822531B1 (ja) シミュレーション装置
JP2011135709A (ja) 保護制御装置および保護制御方法
JP2002152043A (ja) シグマデルタ形ad変換装置
JP2010161635A (ja) 信号処理装置
JP2012222846A (ja) ディジタル保護制御装置
Toscher et al. A reconfigurable delta-sigma adc

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723