KR100360632B1

KR100360632B1 - 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법

Info

Publication number: KR100360632B1
Application number: KR1019950007811A
Authority: KR
Inventors: 다니엘아더스태버
Original assignee: 제너럴 일렉트릭 캄파니
Priority date: 1994-04-05
Filing date: 1995-04-04
Publication date: 2003-01-14
Also published as: TW255075B; KR950035064A; ES2109867A1; US5436858A; DE19510656A1; ES2109867B1; DE19510656B4

Abstract

본 발명에서는 소정의 통과 대역 범위(F_B)에 걸쳐 위상 각 보정과 실제적으로 선형 위상 응답을 제공하면서 양자화된 전기 신호 스트림을 필터링하기 위한 데시메이션 회로를 제공한다. 양자화된 전기 신호들의 스트림은 소정의 레이트(F_M)를 갖고 오버샘플링 델타-시그마 변조기로부터 도달된다. 데시메이션 회로는 양자화된 전기 신호들의 스트림을 필터링하여, 양의 정수인 R에 대해 F's=F_M/R로 정의되는 출력 레이트(F's)를 갖는 필터된 출력 신호를 제공하는 데시메이션 필터를 포함한다. 위상 보정기는 적어도 소정의 통과 대역 범위(F_B)에 걸쳐 동일화된 위상 각을 제공하기 위해서 필터된 출력 신호를 수신하고 수신되어 필터된 출력 신호의 위상 각을 보정하도록 데시메이션 필터에 결합된다. 충분히 대역 통과 범위(F_B) 이상의 출력 레이트(F's)가 되도록 하는 R 값을 선택하여 위상 보정기가 통과 대역 범위(F_B)에 걸쳐 요구된 바 실제적으로 선형 위상 응답을 제공하도록 한다.

Description

실제 선형 위상 응답을 동반한 위상각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법

본 발명은 일반적으로 예를 들면 오버샘플 델타-시그마 아날로그-디지탈 변환기(oversampled delta-sigma analog-to-digital converter)들에서 사용되는 데시메이션 회로(decimation circuit)에 관한 것으로, 특히 적어도 요구되는 통과 대역 범위에 걸쳐 실제적으로 선형 위상 응답을 동반한 위상각 보정을 제공하면서 양자화된 전기 신호들을 필터링하는 데시메이션 회로 및 방법에 관한 것이다.

계산할 목적으로 디지탈 데이타를 생성하는 데이타 수집 시스템에서는 각각이 위상각 특성을 갖는 다수의 센서들, 예를 들면 전압 및 전류 센서들로부터 아날로그 입력 신호들을 수신한다. 다수의 센서들로부터 각각의 아날로그 신호들은 컴퓨터가 이들을 사용할 수 있기 전에 계산을 지원하는 토대로서 디지탈화 또는 양자화되어야 한다. 각각의 아날로그 디지탈 변환기들을 저렴한 단일 모노리식 집적 회로 내에 포함시키는 것이 바람직하다. 이러한 데이타 수집 회로는 메탈-산화-반도체(MOS) 집적 회로 기술을 사용하여 구성될 수 있는 것으로, 파워 계기, 전기 모터및 내연 기관 제어와 같은 응용에 적합한 것이다.

델타-시그마 타입의 오버샘플링 아날로그-디지탈 변환기들은 특히 경제적인 디지탈 하드웨어이다. 이러한 변환기를 사용할 때 필터링되는 정현신호의 고조파 성분들에 대한 충분한 선택성을 달성하기 위해서 sinc^k데시메이션 필터들과 같은 데시메이션 필터들을 사용할 필요가 있으며, 이 필터에 있어서 주요 핵심(kernel)은 적당한 시간 도메인 응답으로 샘플 데이타를 표현하는 것이다. 예를 들면, k=1일 경우 시간 도메인 응답은 구형파 시간 응답에 대응하며, k=2인 경우에 시간 도메인 응답은 삼각파 시간 응답에 대응한다. 각 경우에, 다수의 센서들로부터 각각 얻은 아날로그 신호들의 위상각 차이들(각각의 센서들의 위상각 특성에 기인한)은 데시메이션 필터로부터 각각의 출력 신호들 내로 전파된다. 위상각 차이들은 신호 처리가 수행되기 전에 항상 보정 또는 등화(equalization)되어야 한다. 더욱이, 위상각 보정은 해당 대역 통과 범위에 걸쳐 실제로 선형 위상 응답을 제공하는 것에 일관되는 형태로 달성되어야 한다. 이러한 위상각 차이들의 효과들을 감소시키기 위해서, 센서들은 통상 요구되는 센서 가격보다 고가가 되게 하는 엄격한 규정들에 따라 구성된다. 따라서 해당 통과 대역 범위에 걸쳐 실제적으로 선형 위상 응답을 제공하는데 일관성을 갖도록 동작 가능한 위상각 보정을 제공할 수 있는 데시메이션 회로를 제공하는 것이 바람직하다.

대체적으로 말하여, 본 발명에서는 소정의 통과 대역 범위(F_B)에 걸쳐 실제적으로 선형 위상 응답을 갖는 위상각 보정을 제공함과 아울러, 양자화된 전기 신호 스트림을 필터링하기 위한 데시메이션 회로를 제공함으로써 상기 언급한 목적들을 달성하고자 한다. 양자화된 전기 신호들의 스트림은 소정의 레이트(rate)(F_M)를 갖고 오버샘플링 델타-시그마 변조기로부터 도달된다. 데시메이션 회로는 양자화된 전기 신호들의 스트림을 필터링하여, R이 양의 정수일 때 F's=F_M/R로 정의되는 출력 레이트(F's)를 갖는 필터링된 출력 신호를 제공하는 데시메이션 필터를 포함한다. 위상 보정기는 데시메이션 필터에 결합되어 필터 출력 신호를 수신하고 수신된 상기 필터 출력 신호에 대해 적어도 소정의 통과 대역 범위(F_B)에 걸쳐 그 위상 각을 보정한다. 충분히 대역 통과 범위(F_B) 이상의 출력 레이트(F's)가 되도록 하는 R 값을 선택하여 통과 대역 범위(F_B)에 걸쳐 실제적으로 균일한 크기와 실제적으로 선형 위상 응답을 제공하도록 한다.

필터링하기 위한 데시메이션 회로를 동작시키는 방법은 R이 양의 정수일 때, F's=F_M/R로 정의된 출력 레이트(F's)를 갖는 필터링된 출력 신호를 제공하도록 데시메이션 필터링을 수행하는 단계; 통과 대역 범위(F_B)에 걸쳐 요구되는 바 실제적으로 선형 위상 응답을 제공하도록 충분히 대역 통과 범위(F_B) 이상의 출력 레이트(F's)가 되게 하는 R을 선택하는 단계; 및 적어도 통과 대역 범위(F_B)에 걸쳐 상기 필터링된 출력 신호의 위상각을 보정하는 단계를 포함한다.

본 발명의 주요 요지는 명세서 기재된 부분에 따라 특정하게 명시되어 청구되어 있다. 그러나 본 발명의 목적들 및 효과들과 더불어 본 발명의 구성 및 동작 방법에 대해서는 첨부한 도면에 따라 다음에 상세히 기술한 내용을 참조하여 보다 잘 이해될 수 있다.

종래의 아날로그 디지탈 변환에서 흔히 사용되는 것으로서 오버샘플 아날로그 디지탈(A/D) 변환기들이 포함된다. 이러한 A/D 변환기의 한 예가 제1도에 도시한 델타-시그마 변환기(100)이다. 아날로그 디지탈 변환기들 및 델타-시그마 변환기들이 유용함을 입증하는 시스템들에 관한 사항은 다음과 같은 특허에 개시되어 있다. 즉, 1993년 1월 19일자, 야사 등등에 의한 "델타 시그마 변조기 출력 신호들을 필터링 및 데시메이팅 하기 위한 디지탈 필터" 명칭의 미합중국 특허 5,181,033호, 1992년 6월 30일자, 가베릭에 의한 "다수-채널 데시메이터 필터" 명칭의 미합중국 특허 5,126,961호, 1992년 7월 28일자, 가베릭 등등에 의한 "코딕, 분할 또는 스퀘어-루팅 과정을 선택적으로 수행하는 디지탈 신호 프로세서" 명칭의 미합중국 특허 5,134,578호, 1990년 8월 21일자, 야콥 등등에 의한 "오버샘플 아날로그-디지탈 변환기들에서의 계통적 에라 수정" 명칭의 미합중국 특허 4,951,052호, 및 1990년 1월 23일자, 가베릭에 의한 "발랜스된 입력 신호들을 필요로 하지 않고 미분-입력 증폭기들을 위한 스위치-캐패시턴스 커플링 네트워크" 명칭의 미합중국 특허 4,896,156호이며, 이들 모든 특허들은 본 발명의 양수인에게 양도되었으며, 여기 참고로 포함시키며, IEEE 솔리드 스테이트 회로 저널, 1991년 12월, 26권, 번호 12, 2008-16 페이지에 개시된 에스. 엘. 가벡릭, 케이. 후지노, 디. 티. 맥그래스, 및 알. 디. 배어취에 의한 "파워 미터링용 프로그래머블 혼합 신호 ASIC", 및 IEEE커스텀 집적 회로 컨퍼런스, 1992, 19.4.1-19.4.2 페이지에 개시된 디. 티. 맥그래스, 피. 제이콥스 및 에이취, 세일러에 의한 "파워 운영을 위한 프로그래머블 혼합 신호 ASIC" 또한 참고로 여기 포함된다.

오버샘플링 기술은 아날로그 디지탈 변환을 수행할 때 빈번하게 사용된다. 제1도에 도시한 바와 같이, 델타-시그마 아날로그 디지탈(A/D) 변환기(100)는 저역 통과 데시메이션 필터(12)에 결합된 오버샘플 보간형 델타-시그마 변조기(10)를 포함한다. 변조기(10)의 역할은 양자화 잡음이 현저하게 고주파 측에 집중되도록 낮은 레졸루션(low resolution)의 아날로그 디지탈 변환기의 양자화 잡음을 스펙트럼으로 형상화하는 것이다. 변조기(10)에 입력되는 아날로그 입력 신호(x(t))는 비교적 저주파 영역(예를 들면, 약 60Hz) 내에 놓여 있는 주요 정현 신호 성분과 상한(F_B)(예를 들면, 약 1500Hz)을 갖는 대역 통과 주파수 범위를 넘어서 존재하는 고조파 성분들을 포함할 수 있다. 이러한 주파수 범위의 하한은 거의 직류 전류(DC; direct current)이며, 이러한 주파수 범위를 편의상 대역 통과 주파수 범위(F_B)로 이하 언급한다. 전류 또는 전압 센서와 같은 적당한 센서(도시 없음)로부터 외부에서 입력되는 주요 정현 성분과 고조파 성분들은 비교적 높은 샘플 레이트(F_M)(예를 들면, 약 1.966MHz)로 변조기(10)에 의해서 샘플된다. 후속의 저역 통과 필터링 및 데시메이션을 사용하여 벌크 양자화 잡음을 제거할 수 있고, 결과적으로 감소된 변환 레이트(F_M/R)를 갖는 높은 레졸루션의 디지탈 출력 신호가 되며, 여기서 R은 양의 정수로서 데시메이션 비, 또는 출력 클럭 레이트(F's) 대 입력 클럭 내지는 샘플 레이트(F_M) 비이다. 데시메이션 비가 512일 때, F's는 약 3.8KHz로 대역 통과 주파수 범위(F_B)에 대해 나이키스트 레이트 샘플링 조건들을 충분히 만족시킨다. 즉, F's는 주파수 범위(F_B)에 대해 예상되는 가장 높은 주파수 성분의 적어도 두 배이다.

제1도에는 다음의 함수들이 표시되어 있다. 즉, 필터 임펄스 응답 특성(h(n))과 함께, 입력 신호(x(t)), 변조기 출력 신호(u(n)) 및 A/D 변환기 출력 신호를 구성하는 필터 출력 신호(y(n))들이 표시되어 있다. 대응하는 주파수 스펙트라 X(f), U(f), Y(f), 및 필터 특성(H(f))은 각각 제2a, 2b, 2d, 2c도에 도시되었으며, 제1도의 회로에서는 각각 (a), (b), (d), (c)로 도시되었다. 통상 입력 신호는 입력 신호를 얻게 되는 특정 센서에 의존하여 가변될 수 있는 위상각 에라를 동반하여 도달한다. 위상각 에라가 보정이 안된 상태에 있으면, 이것은 대역 통과 범위에 대한 신호 측정들의 정밀도에 바람직하지 않은 영향을 미칠 수 있다.

제3도에 도시한 바와 같이 본 발명의 실시예에 따라서, 요구되는 위상각 보정된 출력 신호(y'(n))를 제공하기 위해서 위상 보정기(20)가 데시메이션 필터(12)의 출력 신호(y(n))를 수신하도록 결합된다. 상기 제시된 바와 같이, 위상각 보정은 각각의 센서로부터 얻어진 각 신호의 위상각을 등화하도록 선택될 수 있다. 즉, 상이한 센서로부터의 각 신호는 대역 통과 범위에 걸쳐 부정확한 신호 측정을 회피하도록 실제적으로 동일한 위상각을 갖는다. 위상 보정기(20)에 있어서 중요한 것은 대역 통과 범위(F_B)에 걸쳐 실제적으로 선형인 위상 응답을 제공해야 하는 것이다. 더욱이, 위상 보정기(20)는 그 크기와 요구되는 전력을 줄이기 위해서 바람직하기로는 최소수의 소자들로 실현되어야 한다. 예를 들면, 앞에서 언급한 필요 조건들을 충족하지 못하는 위상 보정기는 델타-시그마 변환기를 위한 단일 모노리식 전자 집적 회로 칩 내에 집적되기가 곤란하게 될 것이다.

제4도에 도시한 바와 같이, 위상 보정기(20)로서는 안정성(stability)의 목적으로 ｜α｜＜ 1인 α 수에 대해 H(z) = (α z + 1)/(z + α )로 정의된 z 도메인 주파수 응답을 갖는 무한 임펄스 응답(IIR; Infinite Impulse Response) 디지탈 필터가 편의상 선택될 수 있다. 더욱이, 다음에 간략하게 설명되겠지만, 이러한 위상 보정기가 오버샘플 환경에서 사용될 때, 적어도 해당 대역 통과 주파수 범위에 걸쳐 실제로 선형인 위상 응답을 유지하면서 실제 위상각 보정이 제공된다. IIR 디지탈 필터들에 대한 상세한 것은 프렌티스-홀 인크.에서 나온 에이. 브이. 오펜하임과 알. 더블류. 새퍼가 지은 "디지탈 신호 처리" 1975년판 18페이지와 197-237페이지를 참조하며, 참고로 여기 포함시킨다.

제5도에 도시한 바와 같이, 위상 보정기(20)는 비교적 적은 수의 소자들로 효과적으로 구성될 수 있으며, 따라서 본 발명의 또 다른 이점은 구현의 단순화이다. 전역-통과(all-pass) 디지탈 필터인 단일-승산기 그레이-마켈 래티스(Gray-Markel lattice)는 제5도의 실시예로서 한 예가 됨을 이 분야에 숙련된 자들은 알 것이다. 이에 대해서 예를 들면, 아카데믹 프레스에서 나온 이, 에프. 엘리오트가 지은(edited by) "디지탈 신호 처리 엔지니어링 응용 핸드북"의 456페이지를 참조하며, 여기 참고로 포함시킨다. 제1 및 제2 입력을 갖는 제1 디지탈 합산기(25)는데시메이션 필터로부터 출력된 필터링된 출력 신호(y(n))를 상기 제1 입력에서 수신하며 상기 제2 입력에서는 피드백 신호를 수신하여, 각각 결합된 출력 신호를 출력한다. 디지탈 승산기(30)는 제1 디지탈 합산기(25)에 결합되어 합산기(25)에 의해서 출력된 결합된 출력 신호를 수신한다. 승산기(30)는 수신된 결합된 출력 신호에 실제적으로 α 수에 대응하는 승산 계수를 곱한다. 디지탈 감산기(35)는 피감수 입력 신호로서 데시메이션 필터로부터 출력된 필터링된 출력 신호를 받고 감수 입력 신호로서는 승산기(30) 출력 신호를 받아, 차 출력 신호를 출력한다. 지연 유닛(40)은 차 신호를 받아 지연된 차 신호를 출력한다. 지연된 차 출력 신호는 제1 합산기(25)에 인가되는 피드백 신호를 구성한다. 제1 및 제2 입력을 갖는 제2 디지탈 합산기(45)는 지연된 차 신호를 상기 제1 입력에서 수신하며 상기 제2 입력에서는 승산기(30)의 출력 신호를 수신한다. 제2 합산기(45)는 각각의 결합된 출력 신호를 출력하며, 이 출력은 위상 보정기의 출력을 구성한다. 디지탈 승산기(30)로서는 멀티비트 부동 소수점 승산기, 디지탈 감산기(35)는 멀티비트 부동 소수점 감산기, 제1 및 제2 합산기(25 및 45) 각각은 각각 멀티비트 부동 소수점 합산기인 것이 바람직하다. α 숫자 값은 주어진 데시메이션 필터/위상 보정기 구현을 위한 특정한 실현에 따라서 적당히 선택된다.

제6a-6c도는 본 발명에 따라 오버샘플 환경에서 얻어진 효과적인 결과들을 개념화하는 z 평면 표현의 예를 도시한 것이다. 제6a도는 유용한 대역폭이 DC 포인트와 하프 대역폭 포인트(Fs/2)간 호(arc)로 나타나도록 샘플 레이트(Fs)로 하여 양자화 데이타를 얻는 논오버샘플(nonoversampled) 환경을 도시한 것이다. 오버샘플 환경에서 유용한 대역폭은 DC포인트와 하프 대역폭(F's/2)에 대응하는 포인트간호(arc)로 나타난다. 이 예에서, 제6b도에 도시된 것은 오버샘플링 계수가 4인 경우를 나타낸 것이다. 이 분야에 통상의 지식을 가진 자가 알 수 있듯이, 위상 보정기(20)는 -α 에 위치한 극점과 -α 에 대한 역치(reciprocal value)에 위치한 영점을 채용한다(introduce). 오버샘플링된 경우의 극점과 영점 각각의 효과는 제6a 도에 도시한 논오버샘플링된 경우와 비교하여 현저히 덜 하다는 것을 알 수 있다. 이러한 오버샘플링은 데시메이션 비(R)에 직접 관계되기 때문에, 소정의 통과 대역 범위(F_B)에 걸쳐 실제로 선형 응답을 제공하기 위해서 충분히 통과 대역 범위(F_B)이상으로 출력 레이트(F's)가 위치되도록 데시메이션 비를 선택함으로써 본 발명의 주요 이점이 제공된다. 따라서, 이러한 오버샘플 환경에서 동작될 때, 제3도에 관련하여 기술된 z 도메인 응답을 갖는 위상 보정기는 편리하고 경제적으로 대역 통과 주파수 범위(F_B)에 걸쳐 실제로 선형 위상 응답을 제공하면서 실제적으로 요구되는 위상각 보정을 제공한다. 이 분야에 숙련된 자들이 아는 바와 같이, 해당 기본 대역 주파수 범위로 복귀되도록, 이러한 오버샘플 환경에서, 부가적인 적당한 데시메이션 회로(도시 없음)는 편의상 위상 보정기(20)에 연이어 채택된다(제3도). 예를 들면, 앞의 예에서, 이러한 부가적인 데시메이션 회로는 해당 기본 대역 주파수 범위로 복귀되도록 대응하는 4의 데시메이션 계수를 제공할 것이다.

제7a-7b도는 본 발명에 따른 데시메이션 회로를 도시한 것으로 오버샘플 환경에서 동작될 때, 통과 대역 범위(F_B)에 걸쳐 실제로 선형 위상 응답을 제공할 수있다. 예를 들면, 제7a도와 제7b도를 비교하여 보면 데시메이션 회로가 오버샘플 환경에서 사용될 때 비선형성(non-linearity) 위상 에라는 적어도 40 팩터만큼 개선됨을 보이고 있다.

본 발명에 따른 데시메이션 회로를 동작시키는 방법은 단지 예이며 이에 한정되지 않는 것으로 sinc^k타입의 데시메이션 필터인 적당한 데시메이션 필터를 사용하여 출력 레이트(F's)(데시메이션 비로 통상 언급되는 양의 정수인 R에 대해 F's=F/R로 정의됨)를 갖는 필터링된 출력 신호를 제공하기 위해서, 오버샘플 아날로그-디지탈 변환기로부터의 양자화된 전기 신호들의 스트림을 필터링하는 데시메이션 필터링 단계; 통과 대역 범위(F_B)에 걸쳐 실제로 선형 위상을 제공하도록 충분히 통과 대역 범위(F_B) 이상으로 출력 레이트(F's)가 위치되도록 데시메이션 비(R)를 선택하는 단계; 및 적어도 통과 대역 범위(F_B)에 걸쳐 필터링된 출력 신호의 위상각을 보정하는 단계를 포함한다.

본 발명의 어떤 특징들만이 여기 예시 및 설명되었으나, 이 분야에 숙련된 자들에 의해서 많은 변형 실시, 대치, 변경, 및 균등물들이 발생할 수 있다. 그러므로, 첨부된 청구의 범위들은 본 발명의 진정한 정신 내에 드는 모든 그와 같은 수정 및 변경들을 포함하는 것으로 이해되어야 할 것이다.

제1도는 본 발명에 따른 데시메이션 필터를 편의상 포함시킬 수 있는 델타-시그마 아날로그-디지탈 변환기를 도시한 블록도.

제2a, 2b, 2d도는 제1도의 아날로그-디지탈 변환기의 동작에 관련한 전력 스펙트라(power spectra)의 예를 도시한 도면이며, 제2c도는 제1도의 데시메이션 필터에 대한 전형적인 필터 특성을 도시한 도면.

제3도는 본 발명에 따라 위상 보정기를 구비한 데시메이션 회로에 대한 블록도.

제4도는 제3도의 위상 보정기를 위한 z 도메인 전달 함수를 도시한 도면.

제5도는 제4도의 구현된 위상 보정기에 대한 블록도.

제6a, 6b, 6c도는 본 발명에 따라 z 도메인 전달 함수를 갖는 위상 보정기의 동작에 관련한 예를 든 z 도메인 표현을 도시한 도면.

제7a도는 오버샘플 환경에서의 비선형 위상 에라를 도시한 도면이며, 제7b도는 본 발명에 따라 논오버샘플 환경에서의 비선형 위상 에라들을 도시한 도면.

도면의 주요 부분에 대한 부호의 설명

10 : 오버샘플 보간형 델타-시그마 변조기

12 : 저역 통과 데시메이션 필터

20 : 위상 보정기 25 : 제1 디지탈 합산기

30 : 디지탈 승산기 35 : 디지탈 감산기

40 : 지연 유닛 45 : 제2 디지탈 합산기

100 : 델타-시그마 변환기

본 발명은 출력레이트(F's)를 갖고 필터링된 출력 신호를 제공하는 데시메이션 회로와, 이 데시메이션 회로에 결합되어 필터 출력 신호를 수신하고 수신된 필터 출력에 대해 적어도 소정의 통과 대역 범위(FB)에 걸쳐 위상각을 보정하는 위상 보정기를 제공함으로써, 통과 대역 범위에 걸쳐 실제적으로 균일한 크기와 실제적으로 선형 위상 응답을 제공할 수 있다.

Claims

아날로그-디지탈 변환기로부터의 소정의 레이트(F_M)를 갖는 양자화된 전기 신호들의 스트림을 필터링하고, 소정의 통과 대역 범위(F_B)에 걸쳐 위상 각 보정 및 실제 선형 위상 응답을 제공하는 회로에 있어서,

양자화된 전기 신호들의 상기 스트림을 필터링하고, 양의 정수인 R에 대해 F's=F_M/R로 정의된 출력 레이트(F's)로 필터링된 출력 신호(filtered output signal)를 제공하는데 적합한 데시메이션 필터; 및

상기 필터링된 출력 신호를 수신하도록 상기 데시메이션 필터에 결합되어, 적어도 상기 소정의 통과 대역 범위(F_B)에 걸쳐 상기 필터링된 출력 신호의 위상각을 소정방식으로(predeterminedly) 보정하는 위상 보정기

를 포함하되, 상기 위상 보정기는 ｜α｜＜ 1 인 α 수에 대해서

로 정의된 z 도메인 응답을 갖는 무한 임펄스 응답(IIR; Infinite Impulse Response) 디지탈 필터를 포함하는

것을 특징으로 하는 양자화 전기 신호 스트림을 필터링하는 회로.
제1항에 있어서, 상기 IIR 디지탈 필터는,

제1 및 제2 입력들을 가지되, 상기 제1 입력에서는 상기 데시메이션 필터로 부터의 필터링된 출력 신호를 수신하고 상기 제2 입력에서는 피드백 신호를 수신하여, 각각의 합성된 출력 신호(combined output signal)를 발생하기에 적합한 제1 디지탈 합산기;

내부에서 발생되는 상기 결합된 출력 신호를 수신하도록 상기 제1 디지탈 승산기에 결합되고, 실제적으로 상기 수 α에 실질적으로 대응하는 승산 계수를 상기 수신된 결합된 출력 신호에 곱하기에 적합한 디지탈 승산기;

상기 데시메이션 필터로부터 출력된 상기 필터링된 신호를 피감수 입력 신호로서 수신하고 상기 승산기로부터의 상기 출력 신호를 감수 입력 신호로서 수신하여, 차 출력 신호를 발생하기에 적합한 디지탈 감산기;

내부에서 발생되는 상기 차 출력 신호를 수신하도록 상기 디지탈 감산기에 결합되고, 상기 제1 디지탈 합산기에 의해서 수신된 상기 피드백 신호를 구성하는 지연된 차 신호를 발생하기에 적합한 지연 유닛; 및

제1 및 제2 입력들을 가지되, 상기 제1 입력에서는 상기 지연된 차 신호를 수신하고 상기 제2 입력에서는 상기 승산기로부터 상기 출력 신호를 수신하여, 상기 IIR 필터의 출력 신호를 구성하는 합성 출력 신호를 발생하기에 적합한 제2 디지탈 합산기

를 포함하는 것을 특징으로 하는 필터링 회로.
제2항에 있어서, 디지탈 승산기는 멀티비트 부동 소수점 승산기를 포함하는것을 특징으로 하는 필터링 회로.
제2항에 있어서, 상기 디지탈 감산기는 멀티비트 부동 소수점 감산기를 포함하는 것을 특징으로 하는 필터링 회로.
제2항에 있어서, 상기 제1 및 제2 합산기들은 각각 멀티비트 부동 소수점 합산기들을 포함하는 것을 특징으로 하는 필터링 회로.
제1항에 있어서, 상기 위상 보정기가 상기 소정의 통과 대역 범위(F_B)에 걸쳐 바람직한 실제 선형 위상 응답을 제공하도록 출력 레이트(F's)가 충분하게 대역 통과 범위(F_B) 이상에 위치되게 R이 선택되는 것을 특징으로 하는 필터링 회로.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 아날로그-디지탈 변환기는 오버샘플링 시그마-델타 변조기인 것을 특징으로 하는 필터링 회로.
소정의 레이트(F_M)를 갖는 양자화된 전기 신호들의 스트림을 필터링하고, 소정의 통과 대역 범위(F_B)에 걸쳐 위상각 보정 및 실제 선형 응답을 제공하는 방법에 있어서,

양의 정수인 R에 대해서 F's=F_M/R로 정의된 출력 레이트(F's)를 갖는 필터링된 출력 신호를 제공하기 위해서 양자화된 전기 신호들의 상기 스트림을 데시메이션 필터링하는 단계;

상기 소정의 통과 대역 범위(F_B)에 걸쳐 바람직한 실제 선형 위상 응답을 제공하도록 출력 레이트(F's)가 충분하게 상기 통과 대역 범위(F_B) 이상에 위치되게 R을 선택하는 단계; 및

적어도 상기 소정의 통과 대역 범위(F_B)에 걸쳐 상기 필터링된 출력 신호의 위상각을 보정하는 단계

를 포함하는 것을 특징으로 하는 양자화된 전기 신호들의 스트림을 필터링하는 방법.