JP2647136B2 - アナログ−デジタル変換回路 - Google Patents

アナログ−デジタル変換回路

Info

Publication number
JP2647136B2
JP2647136B2 JP63117347A JP11734788A JP2647136B2 JP 2647136 B2 JP2647136 B2 JP 2647136B2 JP 63117347 A JP63117347 A JP 63117347A JP 11734788 A JP11734788 A JP 11734788A JP 2647136 B2 JP2647136 B2 JP 2647136B2
Authority
JP
Japan
Prior art keywords
signal
dither
output
analog
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63117347A
Other languages
English (en)
Other versions
JPH01288016A (ja
Inventor
秀之 中
和夫 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63117347A priority Critical patent/JP2647136B2/ja
Priority to US07/347,697 priority patent/US4968987A/en
Priority to KR1019890006432A priority patent/KR920004346B1/ko
Publication of JPH01288016A publication Critical patent/JPH01288016A/ja
Application granted granted Critical
Publication of JP2647136B2 publication Critical patent/JP2647136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はディザーを加えたアナログ入力信号をデル
タ−シグマ変調してデジタル変換された出力信号を得る
アナログ−デジタル変換回路に関する。
（従来の技術） アナログ−デジタル変換（以下Ａ−Ｄ変換）の方式は
種々提供されているが、近年、集積回路化の容易さより
デルタ−シグマ（Δ−Σと略す）変調器を用いたＡ−Ｄ
変換回路が検討されている。
第３図及び第４図にΔ−Σ変調器を用いたアナログ−
デジタル変換回路の基本構成を示す。先ず、第３図は積
分器が２個の二重積分形と称されるΔ−Σ変調器を用い
ている。この変調器は、変調出力を帰還した帰還信号と
アナログ入力信号との差分を算出する加算器31,加算器3
1からの信号を積分する第１の積分器32,積分器32からの
出力と前記帰還信号との差分を算出する加算器33,加算
器33からの出力を積分する第３の積分器34,この積分器3
4の出力をクロックFSにてサンプリングし量子化出力で
ある前記変調出力を得る比較器35（量子化器ともいう）
とから構成する。そして、比較器35の出力を間引きフィ
ルター36に通すことで、デジタル化された出力信号を得
ている。
第４図の場合は一重積分形と称される。即ち，入力信
号と帰還信号との差分を算出する加算器41,加算器41の
出力を積分する積分器42,積分器42の出力をクロックFS
で量子化する比較器43にて一重積分形の変調器を構成し
ている。44は間引きフィルターである。
このようなΔ−Σ変調器を用いたアナログ−デジタル
変換回路においては、入力信号にディザー信号を加え
て、量子化雑音による小信号時のS/Nを改善する技法が
不可欠である。上記ディザーを付加する技法が、例えば
文献Y.Matsuya etal“A 16bit Oversampling A−to−D
Conversion Technology Using Triple−Integration Nn
oise Shaping,"IEEE Journal of Solid−state Circ
uits,Vol,SC−22,No6,pp.921−929,December 1987.に記
載されている。
第５図は上記文献に基づくアナログ−デジタル変換回
路の従来例を示す。第５図において、入力端子51にはア
ナログ入力信号を導入し、この入力信号をそれぞれ加算
器52,53に同一位相で供給する。加算器52,53には、ディ
ザー発生器54で発生させたディザー信号を加える。ディ
ザー信号は互いに逆位相で加算器52,53に入力してい
る。加算器52,53からの出力は、それぞれΔ−Σ変調器5
5,56を介して加算器57に同一位相で入力する。加算器57
の出力は、重なり阻止フィルター58で、アナログ信号に
おける振幅を1/2倍にされたのと等価の処理を受けてデ
シメーション回路59に入る。デジメーション回路59は、
端子60より供給されるサンプリングクロックfsによって
入力をサンプリングし、A/D変換出力としてのデジタル
信号を出力端子61に導出する。なお、重なり阻止フィル
ター58とデシメーション回路59は、第３図及び第４図の
回路における間引きフィルターに相当している。
このような構成によれば、ディザー信号は、加算器52
には加算信号として入力信号に加わり、加算器53には減
算信号として入力信号に加わる。これによりΔ−Σ変調
後の出力を加算する加算器57の出力では、ディザー成分
がキャンセルされた出力を得ることができる。
しかし、第５図の構成は、互いに逆相で変調出力に現
れるディザー成分がキャンセルできることを利用して出
力を得ているために、Δ−Σ変調器を２個使用しなけれ
ばならず、回路規模が増大してしまう。
（発明が解決しようとする課題） 入力信号に互いに逆相のディザー信号を重畳し、それ
ぞれのΔ−Σ変調後の各出力を加え合わせてA/D変調出
力中にディザー成分を生じないようにした従来のアナロ
グ−デジタル変換回路は、ディザー成分をキャンセルす
るために、Δ−Σ変調器が２個必要であり、集積化した
場合に回路規模が増大するという欠点があった。
この発明は上記問題点を除去し、Δ−Σ変調器１個で
ディザー成分を除去し回路規模を小さくすることができ
るアナログ−デジタル変換回路の提供を目的とする。
［発明の構成］ （課題を解決するための手段） この発明は、アナログ信号をデルタ−シグマ変調する
変調器と、所定周波数のサンリングクロックの整数倍の
周波数を有する信号をディザー信号として前記変調器へ
の入力に加えるディザー加算手段と、前記変調器からの
変調出力を前記サンプリングクロックによってサンプリ
ングすることにより、前記変調出力をフィルタリングす
ると共に前記ディザー信号を除去して変換出力としての
デジタル信号を得るデシメーション回路とを具備したも
のである。
（作用） デシメーション回路の伝達特性は、サンプリングクロ
ックの周波数の整数倍ごとに、特性がゼロになる点を持
つ。この発明は、ディザー信号の周波数を上記伝達特性
がゼロになる周波数に合わせてあるので、入力信号に加
えられたディザー成分は、サンプリングの段階で除去さ
れ出力中に現れることがない。
（実施例） 以下、この発明を図示の実施例について説明する。
第１図はこの発明に係るアナログ−デジタル変換回路
の一実施例を示す構成図である。
第１図において、入力端子11はアナログ信号を加算器
12に加えている。加算器12は、ディザー信号発生器17か
らのディザー信号を前記入力端子11からの入力信号に加
算している。加算器12の出力は、Δ−Σ変調器13を介し
てデシメーション回路14に入る。デシメーション回路14
は、端子16からのサンプリングクロックfsによって、Δ
−Σ変調出力を間引き処理して出力端子15にA/D変換さ
れたデジタル信号を導出する。
この発明は、デシメーション回路14のサンプリング回
路14のサンプリングクロックfsをディザー信号の原信号
としており、端子16からのサンプリングクロックfsは、
ディザー回路17を介して前記加算器12に入力するように
してある。ディザー回路17は、サンプリングクロックfs
を所定整数倍に逓倍し、かつ例えば正弦波状に整形して
出力する回路である。
このような構成によれば、入力信号に加えられるディ
ザー信号は、サンプリングクロックfsの整数倍の信号で
あるため、デシメーション回路14におけるサンプリング
動作によって確実に除去することができる。
遅ち，Δ−Σ変調器13は、積分器が１つだけの一重積
分形（第４図）或は複数縦続に接続したｎ重積分形（ｎ
次形）のいずれを採用しても良いが、ｎ次形を用いた場
合の伝達特性は、 Ｙ＝Ｘ＋（１−Z-1）n/Q となる。但し、Ｙは出力、Ｘは入力、Ｑは量子化雑音で
ある。従って、上式の右辺第２項は、ｎ（正の整数）を
大きくすることで、理想的な変調（Ｙ＝Ｘ）により量子
化雑音を十分に小さくすることができ。
Δ−Σ変調が理想的に行われた場合、変調出力は入力
情報を漏らさず含むことになり、デシメーション回路14
にはディザーとして加えられたサンプリングクロックfs
の整数倍周波数の信号（ディザー成分）も、そのまま入
力成分として加わる。ここでは、ディザー発生器17がサ
ンプリングクロックfsをそのまま加算器12に加えるとす
ると、ディザー成分は、Δ−Σ変調器13の出力中に、第
２図ａのように現れる。第２図ａにおいて、横軸は周波
数を、縦軸は変調出力レベルを示す。このように、Δ−
Σ変調出力は、入力端子11における入力信号と、ディザ
ー成分とから成っている。
一方、第２図ｂはデシメーション回路14における伝達
特性を示している。デシメーション回路14は、周波数fs
でサンプリングするので、同図に示すように、mfs（ｍ
＝1,2,3…）以上の整数）のところに伝達特性がゼロと
なる点が生じる。第２図ａに示したディザー成分は、本
実施例の場合、ｍ＝１であるので、第２図ｂにおけるfs
の点に対応し、この点の伝達特性がゼロとなることで、
デシメーション回路14の出力中には、上記ディザー成分
は現れてこないことがわかる。こうして、第２図ｃに示
すように、ディザー成分が除去された出力信号を得るこ
とができる。
上記によれば、Δ−Σ変調器は１個であり、従来の構
成に比し、大幅な回路規模の縮小を図ることができる。
なお、上記の実施例では、ディザー信号の周波数をfs
としたが、第２図ｂの特性より、fsの整数倍であればい
ずれでも良いことがわかる。また、ディザーの波形は、
正弦波，方形波，三角波等いずれでも良い。これらの波
形には、基本波の整数倍の周波数が含まれているので、
基本波とすべての高調波はfsの整数倍に位置することに
なり、除去されるからである。
［発明の効果］ 以上説明したようにこの発明によれば、Δ−Σ変調器
を一つ用いて構成しても、ディザーを確実に除去するＡ
−Ｄ変換を行うことができ、集積化した場合に回路規模
の縮小を図ることができる。
【図面の簡単な説明】
第１図はこの発明に係るアナログ−デジタル変換回路の
一実施例を示す構成図、第２図は第１図の実施例の動作
を示す特性図、第３図及び第４図はΔ−Σ変調器を説明
する構成図、第５図はディザー法を行う従来のアナログ
−デジタル変換回路の一例を示す構成図である。 11……入力端子、 12……（ディザー加算用）加算器、 13……Δ−Σ変調器、 14……デシメーション回路、15……出力端子、 17……ディザー発生器。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】アナログ信号をデルタ−シグマ変調する変
    調器と、 所定周波数のサンプリングクロックの整数倍の周波数を
    有する信号をディザー信号として前記変調器への入力に
    加えるディザー加算手段と、 前記変調器からの変調出力を前記サンプリングクロック
    によってサンプリングすることにより、前記変調出力を
    フィルタリングすると共に前記ディザー信号を除去して
    変換出力としてのデジタル信号を得るデシメーション回
    路とを具備したことを特徴とするアナログ−ディジタル
    変換回路。
JP63117347A 1988-05-13 1988-05-13 アナログ−デジタル変換回路 Expired - Fee Related JP2647136B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63117347A JP2647136B2 (ja) 1988-05-13 1988-05-13 アナログ−デジタル変換回路
US07/347,697 US4968987A (en) 1988-05-13 1989-05-05 Delta-sigma modulation analog to digital converter
KR1019890006432A KR920004346B1 (ko) 1988-05-13 1989-05-13 델타-시그마 변조형 아날로그-디지탈 변환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63117347A JP2647136B2 (ja) 1988-05-13 1988-05-13 アナログ−デジタル変換回路

Publications (2)

Publication Number Publication Date
JPH01288016A JPH01288016A (ja) 1989-11-20
JP2647136B2 true JP2647136B2 (ja) 1997-08-27

Family

ID=14709447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63117347A Expired - Fee Related JP2647136B2 (ja) 1988-05-13 1988-05-13 アナログ−デジタル変換回路

Country Status (3)

Country Link
US (1) US4968987A (ja)
JP (1) JP2647136B2 (ja)
KR (1) KR920004346B1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134010A (ja) * 1988-11-15 1990-05-23 Sony Corp 信号処理装置
EP0431214A1 (de) * 1989-12-08 1991-06-12 Siemens Aktiengesellschaft Analog-Digital-Wandleranordnung
GB2250148B (en) * 1990-11-15 1994-06-08 Sony Corp Conversion between analog and digital signals
US5150120A (en) * 1991-01-03 1992-09-22 Harris Corp. Multiplexed sigma-delta A/D converter
FI88980C (fi) * 1991-01-09 1993-07-26 Nokia Mobile Phones Ltd Sigma-delta-modulator foer d/a-omvandlare
US5144308A (en) * 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
US5113189A (en) * 1991-06-21 1992-05-12 Motorola, Inc. Frequency translating coherent analog to digital conversion system for modulated signals
FR2696856B1 (fr) * 1992-10-13 1994-12-09 Inst Francais Du Petrole Dispositif de combinaison numérique de signaux.
US5416481A (en) * 1993-09-24 1995-05-16 Advanced Micro Devices, Inc. Analog-to-digital converter with multi-level dither current input
JP3334419B2 (ja) * 1995-04-20 2002-10-15 ソニー株式会社 ノイズ低減方法及びノイズ低減装置
SE509408C2 (sv) * 1997-05-27 1999-01-25 Ericsson Telefon Ab L M Anordning och förfarande för reducering av periodiskt brus i en sigma-delta modulator
US5905453A (en) * 1997-08-04 1999-05-18 Motorola, Inc. Dithered sigma delta modulator having programmable full scale range adjustment
US5889482A (en) * 1997-10-06 1999-03-30 Motorola Inc. Analog-to-digital converter using dither and method for converting analog signals to digital signals
US6954804B2 (en) * 1998-03-26 2005-10-11 Micro, Inc. Controller for portable electronic devices
US6895448B2 (en) * 1998-03-26 2005-05-17 O2 Micro, Inc. Low-power audio CD player for portable computers
US6675233B1 (en) * 1998-03-26 2004-01-06 O2 Micro International Limited Audio controller for portable electronic devices
US6208279B1 (en) * 1998-08-17 2001-03-27 Linear Technology Dorporation Single-cycle oversampling analog-to-digital converter
IT1313392B1 (it) * 1999-07-19 2002-07-23 St Microelectronics Srl Convertitore ea analogico/digitalte con dither adattativo.
US7130930B1 (en) * 2000-06-16 2006-10-31 O2 Micro Inc. Low power CD-ROM player with CD-ROM subsystem for portable computer capable of playing audio CDs without supply energy to CPU
JP2002076898A (ja) * 2000-08-25 2002-03-15 Nippon Precision Circuits Inc ノイズシェーパ
WO2002023731A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Methods and systems for digital dither
US6919832B2 (en) * 2000-09-11 2005-07-19 Broadcom Corporation Methods and systems for high speed quantizers
WO2002023732A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Methods and systems for high speed quantizers
US7522965B2 (en) * 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7522966B2 (en) * 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7890741B2 (en) * 2000-12-01 2011-02-15 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7818443B2 (en) * 2000-12-01 2010-10-19 O2Micro International Ltd. Low power digital audio decoding/playing system for computing devices
US7526349B2 (en) * 2000-12-01 2009-04-28 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7522964B2 (en) 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
DE10115386A1 (de) * 2001-03-28 2002-10-24 Siemens Ag Noise-Shaping-Verfahren
US6664908B2 (en) * 2001-09-21 2003-12-16 Honeywell International Inc. Synchronized pulse width modulator
JP4237448B2 (ja) * 2002-05-22 2009-03-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6744394B2 (en) 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US6924667B2 (en) 2002-07-19 2005-08-02 O2Micro International Limited Level shifting and level-shifting amplifier circuits
US7224305B2 (en) * 2004-06-08 2007-05-29 Telefonaktiebolaget L M Ericsson (Publ) Analog-to-digital modulation
US6980145B1 (en) * 2004-07-30 2005-12-27 Broadcom Corporation System and method for noise cancellation in a signal processing circuit
JP2006113153A (ja) * 2004-10-12 2006-04-27 Sharp Corp １ビット信号のダウンサンプリング装置、ダウンサンプリング方法、マルチチャンネルオーディオ装置、及びマルチチャンネルオーディオ装置の音声再生方法
KR100691144B1 (ko) 2004-12-03 2007-03-09 삼성전기주식회사 시그마-델타 변조기
JP2006254261A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp Σδ型ａ／ｄ変換回路を内蔵した通信用半導体集積回路
KR100716737B1 (ko) 2005-08-20 2007-05-14 삼성전자주식회사 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US7215267B1 (en) * 2005-12-19 2007-05-08 Cirrus Logic, Inc. Analog-to-digital converter with dither control
US7277033B1 (en) 2006-02-13 2007-10-02 Honeywell International, Inc. System and method for subtracting dither reference during analog-to-digital conversion
DE102006038031A1 (de) * 2006-05-26 2007-11-29 Rohde & Schwarz Gmbh & Co. Kg Messvorrichtung und Messverfahren zum Messen der Hüllkurvenleistung und des Leistungsmittelwerts
DE102006046966A1 (de) * 2006-05-26 2007-11-29 Rohde & Schwarz Gmbh & Co. Kg Messvorrichtung und Messverfahren zum Messen der Leistung eines Hochfrequenzsignals
US20100241679A1 (en) * 2009-03-17 2010-09-23 Guo Xing Li Signal conversion systems
EP2506426A1 (en) * 2011-03-31 2012-10-03 Alcatel Lucent A method for amplification of a signal, and an amplifying device therefor
US8730076B2 (en) * 2012-07-30 2014-05-20 Cambridge Silicon Radio Limited Spur reduction circuit
WO2017054073A1 (en) * 2015-09-29 2017-04-06 Microsemi Semiconductor Ulc Noise reduction in non-linear signal processing
DE102017124818B4 (de) * 2017-10-24 2022-12-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Signalumformung
US10298256B1 (en) * 2017-11-21 2019-05-21 Raytheon Company Analog to digital conversion using differential dither
JP2021016028A (ja) * 2019-07-10 2021-02-12 オムロン株式会社 Ａｄ変換装置、ａｄ変換方法および信号処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509037A (en) * 1981-06-12 1985-04-02 Gould Inc. Enhanced delta modulation encoder
JPS61150527A (ja) * 1984-12-25 1986-07-09 Toshiba Corp アナログ信号１ビツト符号化器
US4746899A (en) * 1986-10-07 1988-05-24 Crystal Semiconductor Corporation Method for reducing effects of electrical noise in an analog-to-digital converter
US4851841A (en) * 1987-10-02 1989-07-25 Crystal Semiconductor Corporation Gain scaling of oversampled analog-to-digital converters

Also Published As

Publication number Publication date
JPH01288016A (ja) 1989-11-20
US4968987A (en) 1990-11-06
KR920004346B1 (ko) 1992-06-01
KR890017891A (ko) 1989-12-18

Similar Documents

Publication Publication Date Title
JP2647136B2 (ja) アナログ−デジタル変換回路
US4862169A (en) Oversampled A/D converter using filtered, cascaded noise shaping modulators
US10141948B2 (en) Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
EP0368610B1 (en) A method of cascading two or more sigma-delta modulators and a sigma-delta modulator system
US5103229A (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
US4866442A (en) Analog to digital converter employing delta-sigma modulation
TWI555340B (zh) 具有顫動之積分三角調變器
EP0641085A1 (en) Cascaded sigma-delta modulators
JP2010526496A (ja) 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム
JPH09510056A (ja) ディジタル論理ゲートコアを有するシグマ−デルタ変換器
JPH07162307A (ja) アナログ−ディジタル変換器
JPH06232754A (ja) アナログ−デジタル変換器
US5030952A (en) Sigma-delta type analog to digital converter with trimmed output and feedback
KR100472612B1 (ko) 잡음성분을줄인1비트a/d변환장치
KR100219021B1 (ko) 성분 감도가 낮은 오버샘플된 3차 시그마 델타 아날로그-디지탈 변환기 네트워크
EP0651518A1 (en) Cascaded sigma-delta modulators
JP2003198374A (ja) Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
JP2744006B2 (ja) 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法
US5410498A (en) Decimation circuit and method for filtering quantized signals while providing a substantially uniform magnitude and a substantially linear phase response
US5436858A (en) Decimation circuit and method for filtering quantized signals while providing phase angle correction with a substantially linear phase response
JP3362718B2 (ja) マルチビット−デルタシグマａｄ変換器
JP3226657B2 (ja) Δςモジュレータ
JP2647136C (ja)
US5990818A (en) Method and apparatus for processing sigma-delta modulated signals

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees