JPH06232754A - アナログ−デジタル変換器 - Google Patents
アナログ−デジタル変換器Info
- Publication number
- JPH06232754A JPH06232754A JP5316584A JP31658493A JPH06232754A JP H06232754 A JPH06232754 A JP H06232754A JP 5316584 A JP5316584 A JP 5316584A JP 31658493 A JP31658493 A JP 31658493A JP H06232754 A JPH06232754 A JP H06232754A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- signal
- sampling rate
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/472—Shared, i.e. using a single converter for multiple channels
- H03M3/474—Shared, i.e. using a single converter for multiple channels using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 個々の入力信号間のクロストークを除去しう
る複数入力のアナログ−デジタル変換器を提供する。 【構成】 複数のアナログ入力信号を対応する複数のデ
ジタル信号に変換するアナログ−デジタル変換器が、ア
ナログマルチプレクサ２と、過サンプリング用のシグマ
−デルタ変調器８と、デシメータ兼低域通過フィルタ１
０と、デジタルデマルチプレクサ１２と、補間器１４
と、デジタルマトリックス１６との直列回路を具え、こ
れらすべてを同期動作させる。
る複数入力のアナログ−デジタル変換器を提供する。 【構成】 複数のアナログ入力信号を対応する複数のデ
ジタル信号に変換するアナログ−デジタル変換器が、ア
ナログマルチプレクサ２と、過サンプリング用のシグマ
−デルタ変調器８と、デシメータ兼低域通過フィルタ１
０と、デジタルデマルチプレクサ１２と、補間器１４
と、デジタルマトリックス１６との直列回路を具え、こ
れらすべてを同期動作させる。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ入力信号をデ
ジタル出力信号に変換するアナログ−デジタル変換器で
あって、１よりも大きな整数であるＮをサンプリングレ
ートＦS に乗じた過サンプリングレートＮ・ＦS でアナ
ログ信号を２値信号に変換する過サンプリング用のシグ
マ−デルタ変調器と、前記の２値信号をサンプリングレ
ートＦS を有するサンプリングレート低減化デジタル信
号に変換するデシメータとを具えるアナログ−デジタル
変換器に関するものである。
ジタル出力信号に変換するアナログ−デジタル変換器で
あって、１よりも大きな整数であるＮをサンプリングレ
ートＦS に乗じた過サンプリングレートＮ・ＦS でアナ
ログ信号を２値信号に変換する過サンプリング用のシグ
マ−デルタ変調器と、前記の２値信号をサンプリングレ
ートＦS を有するサンプリングレート低減化デジタル信
号に変換するデシメータとを具えるアナログ−デジタル
変換器に関するものである。
【０００２】
【従来の技術】このようなアナログ−デジタル変換器
は、特に１９８６年４月に発行されたフィリップス社の
技術文献“Philips Technical Review ４２，Ｎo.６
／７”の第２３０〜２３８頁に記載された論文“A dig
ital‘decimating' filter foranalog-to-digital co
nversion of hi-fi audio signals”（J.J. van de
rKam氏著）に、特にその図３に開示されており既知であ
る。２値すなわち１ビットシグマ−デルタ変調は、分解
能を故意に低くし量子化雑音が高くなる量子化手段によ
り過サンプリングを行なってアナログ信号を１ビットデ
ジタル信号に変換する技術である。デジタル信号は１ビ
ットデジタル−アナログ変換器によりアナログ帰還信号
に再変換され、このアナログ帰還信号が差動段でアナロ
グ入力信号から減算される。これら２つの信号の差が低
域通過ループフィルタで濾波され、１ビット量子化器と
して動作するクロック制御比較器に供給される。アナロ
グ信号のベースバンド周波数に対するループ利得を充分
高くすることにより、１ビットデジタル信号ではベース
バンドよりも高い領域の量子化雑音が比較的高くなると
いう犠牲を伴なってベースバンドにおける量子化雑音が
比較的低くなる。しかし、上述した文献に明瞭に説明さ
れているように、サンプリングレート低減化用のデジタ
ルフィルタはベースバンドよりも高い領域の雑音を有効
に抑圧でき、しかも過サンプリングされた１ビット信号
をより一層低い所望のサンプリングレートの多ビットデ
ジタル信号に変換せしめることができる。このアナログ
−デジタル変換技術は、特に実際の量子化にとって簡単
な判定回路（比較器）を必要とするだけである為に好ま
しいものである。
は、特に１９８６年４月に発行されたフィリップス社の
技術文献“Philips Technical Review ４２，Ｎo.６
／７”の第２３０〜２３８頁に記載された論文“A dig
ital‘decimating' filter foranalog-to-digital co
nversion of hi-fi audio signals”（J.J. van de
rKam氏著）に、特にその図３に開示されており既知であ
る。２値すなわち１ビットシグマ−デルタ変調は、分解
能を故意に低くし量子化雑音が高くなる量子化手段によ
り過サンプリングを行なってアナログ信号を１ビットデ
ジタル信号に変換する技術である。デジタル信号は１ビ
ットデジタル−アナログ変換器によりアナログ帰還信号
に再変換され、このアナログ帰還信号が差動段でアナロ
グ入力信号から減算される。これら２つの信号の差が低
域通過ループフィルタで濾波され、１ビット量子化器と
して動作するクロック制御比較器に供給される。アナロ
グ信号のベースバンド周波数に対するループ利得を充分
高くすることにより、１ビットデジタル信号ではベース
バンドよりも高い領域の量子化雑音が比較的高くなると
いう犠牲を伴なってベースバンドにおける量子化雑音が
比較的低くなる。しかし、上述した文献に明瞭に説明さ
れているように、サンプリングレート低減化用のデジタ
ルフィルタはベースバンドよりも高い領域の雑音を有効
に抑圧でき、しかも過サンプリングされた１ビット信号
をより一層低い所望のサンプリングレートの多ビットデ
ジタル信号に変換せしめることができる。このアナログ
−デジタル変換技術は、特に実際の量子化にとって簡単
な判定回路（比較器）を必要とするだけである為に好ま
しいものである。
【０００３】１つよりも多い入力信号をアナログ−デジ
タル変換する場合、アナログ−デジタル変換器の個数を
制限する必要性が生じる。１つよりも多い入力信号をア
ナログ−デジタル変換する場合、アナログ−デジタル変
換器を時分割で用い、このアナログ−デジタル変換器の
入力端と直列にアナログマルチプレクサを配置し、この
アナログ−デジタル変換器の出力端と直列にデジタルデ
マルチプレクサを配置すること自体は既知である。実際
のアナログ−デジタル変換に対しては、“フラッシュ
（flash ）”，“マルチステップ（multistep ）”また
は“サクセッシブアプロキシメーション（successive
approximation ）”変換器のような通常のいかなる種類
のアナログ−デジタル変換器をも用いることができる。
これらの変換器は共通して、所望のデジタルワード長を
直接有する出力信号を所望のサンプリングレートで生じ
るようになっている。この場合も、１ビットシグマ−デ
ルタ変調器を用いるのがその簡単性のために望ましい。
しかし、このシグマ−デルタ変調器のループ中に時間遅
延を生じる為に、このシグマ−デルタ変調器を用いるこ
とができない。この場合、１ビットシグマ−デルタ変調
器の出力信号がこれに対応しないアナログ入力信号から
減算されてしまい、その結果個々の入力信号間に除去不
可能なクロストークが生じてしまう。
タル変換する場合、アナログ−デジタル変換器の個数を
制限する必要性が生じる。１つよりも多い入力信号をア
ナログ−デジタル変換する場合、アナログ−デジタル変
換器を時分割で用い、このアナログ−デジタル変換器の
入力端と直列にアナログマルチプレクサを配置し、この
アナログ−デジタル変換器の出力端と直列にデジタルデ
マルチプレクサを配置すること自体は既知である。実際
のアナログ−デジタル変換に対しては、“フラッシュ
（flash ）”，“マルチステップ（multistep ）”また
は“サクセッシブアプロキシメーション（successive
approximation ）”変換器のような通常のいかなる種類
のアナログ−デジタル変換器をも用いることができる。
これらの変換器は共通して、所望のデジタルワード長を
直接有する出力信号を所望のサンプリングレートで生じ
るようになっている。この場合も、１ビットシグマ−デ
ルタ変調器を用いるのがその簡単性のために望ましい。
しかし、このシグマ−デルタ変調器のループ中に時間遅
延を生じる為に、このシグマ−デルタ変調器を用いるこ
とができない。この場合、１ビットシグマ−デルタ変調
器の出力信号がこれに対応しないアナログ入力信号から
減算されてしまい、その結果個々の入力信号間に除去不
可能なクロストークが生じてしまう。
【０００４】米国特許第４，８３７，５２７号明細書に
は、過サンプリング用のシグマ−デルタ変調器とデシメ
ータ回路網との直列回路が開示され、この直列回路に、
左（Ｌ）及び右（Ｒ）オーディオ信号の多重より成るス
テレオ多重信号が供給されるようになっている。このス
テレオ多重信号はベースバンドステレオ和信号（Ｌ＋
Ｒ）と、１９ｋＨｚステレオパイロットトーンと、３８
ｋＨｚの抑圧搬送波を振幅変調したステレオ差信号（Ｌ
−Ｒ）とを有している。デシメータ回路網はステレオ多
重信号をデジタル化した信号を生じ、このデジタル化し
た信号を後にデジタル的に復調してデジタルＬ及びＲ信
号を形成する必要がある。しかし、抑圧搬送波を再生す
る必要がある為にこの復調には問題がある。
は、過サンプリング用のシグマ−デルタ変調器とデシメ
ータ回路網との直列回路が開示され、この直列回路に、
左（Ｌ）及び右（Ｒ）オーディオ信号の多重より成るス
テレオ多重信号が供給されるようになっている。このス
テレオ多重信号はベースバンドステレオ和信号（Ｌ＋
Ｒ）と、１９ｋＨｚステレオパイロットトーンと、３８
ｋＨｚの抑圧搬送波を振幅変調したステレオ差信号（Ｌ
−Ｒ）とを有している。デシメータ回路網はステレオ多
重信号をデジタル化した信号を生じ、このデジタル化し
た信号を後にデジタル的に復調してデジタルＬ及びＲ信
号を形成する必要がある。しかし、抑圧搬送波を再生す
る必要がある為にこの復調には問題がある。
【０００５】特開平２−９５０２４号公報の英文抄録に
は、シグマ−デルタ変調器及びマルチプレクサを有し、
１つよりも多い入力信号に適用されるアナログ−デジタ
ル変換器が開示されている。この場合、シグマ−デルタ
変調器の出力信号が入力信号を正しく表わすようになる
までにある遷移時間を必要とする。この遷移時間はシグ
マ−デルタ変調器のサンプリングレートに依存する。
又、他の入力信号に切換わると、再び遷移時間の満了を
待つ必要がある。この既知のアナログ−デジタル変換器
では、他の入力信号に切換えられる度にシグマ−デルタ
変調器を初期化することによりこの遷移時間が最小とな
る。しかし、この処理はシステムを比較的ゆっくりした
ものとする。
は、シグマ−デルタ変調器及びマルチプレクサを有し、
１つよりも多い入力信号に適用されるアナログ−デジタ
ル変換器が開示されている。この場合、シグマ−デルタ
変調器の出力信号が入力信号を正しく表わすようになる
までにある遷移時間を必要とする。この遷移時間はシグ
マ−デルタ変調器のサンプリングレートに依存する。
又、他の入力信号に切換わると、再び遷移時間の満了を
待つ必要がある。この既知のアナログ−デジタル変換器
では、他の入力信号に切換えられる度にシグマ−デルタ
変調器を初期化することによりこの遷移時間が最小とな
る。しかし、この処理はシステムを比較的ゆっくりした
ものとする。
【０００６】
【発明が解決しようとする課題】本発明の目的は、１つ
よりも多いアナログ入力信号を処理することができる過
サンプリング用１ビットシグマ−デルタ変調器を具え、
前述した欠点を有さないアナログ−デジタル変換器を提
供せんとするにある。
よりも多いアナログ入力信号を処理することができる過
サンプリング用１ビットシグマ−デルタ変調器を具え、
前述した欠点を有さないアナログ−デジタル変換器を提
供せんとするにある。
【０００７】
【課題を解決するための手段】本発明は、アナログ入力
信号をデジタル出力信号に変換するアナログ−デジタル
変換器であって、１よりも大きな整数であるＮをサンプ
リングレートＦS に乗じた過サンプリングレートＮ・Ｆ
S でアナログ信号を２値信号に変換する過サンプリング
用のシグマ−デルタ変調器と、前記の２値信号をサンプ
リングレートＦS を有するサンプリングレート低減化デ
ジタル信号に変換するデシメータとを具えるアナログ−
デジタル変換器において、当該アナログ−デジタル変換
器が更に、１よりも大きな整数Ｋ個のアナログ信号を受
けるＫ個の入力端を有し、サンプリングレートＦS の周
期１／ＦS 内でＫ個のアナログ信号の順次の部分を有す
る時間多重信号を前記のシグマ−デルタ変調器に供給す
るアナログマルチプレクサと、サンプリングレート低減
化デジタル出力信号を受け、サンプリングレートＦSを
有するＫ個の時間的にシフトしたデジタル信号を生じる
デジタルデマルチプレクサと、互いに時間的にシフトさ
れ、サンプリングレートＦS を有するこれらＫ個のデジ
タル信号を、サンプリングレートＦS を有するＫ個の同
時発生の補間デジタル信号に変換するデジタル補間器
と、Ｋ個の補間デジタル信号を、サンプリングレートＦ
S を有するＫ個のデジタル出力信号に変換し、これらＫ
個のデジタル出力信号の各々をＫ個の補間デジタル信号
の少なくとも１つから取出すデジタルマトリックスとを
具えたことを特徴とする。
信号をデジタル出力信号に変換するアナログ−デジタル
変換器であって、１よりも大きな整数であるＮをサンプ
リングレートＦS に乗じた過サンプリングレートＮ・Ｆ
S でアナログ信号を２値信号に変換する過サンプリング
用のシグマ−デルタ変調器と、前記の２値信号をサンプ
リングレートＦS を有するサンプリングレート低減化デ
ジタル信号に変換するデシメータとを具えるアナログ−
デジタル変換器において、当該アナログ−デジタル変換
器が更に、１よりも大きな整数Ｋ個のアナログ信号を受
けるＫ個の入力端を有し、サンプリングレートＦS の周
期１／ＦS 内でＫ個のアナログ信号の順次の部分を有す
る時間多重信号を前記のシグマ−デルタ変調器に供給す
るアナログマルチプレクサと、サンプリングレート低減
化デジタル出力信号を受け、サンプリングレートＦSを
有するＫ個の時間的にシフトしたデジタル信号を生じる
デジタルデマルチプレクサと、互いに時間的にシフトさ
れ、サンプリングレートＦS を有するこれらＫ個のデジ
タル信号を、サンプリングレートＦS を有するＫ個の同
時発生の補間デジタル信号に変換するデジタル補間器
と、Ｋ個の補間デジタル信号を、サンプリングレートＦ
S を有するＫ個のデジタル出力信号に変換し、これらＫ
個のデジタル出力信号の各々をＫ個の補間デジタル信号
の少なくとも１つから取出すデジタルマトリックスとを
具えたことを特徴とする。
【０００８】本発明によれば、アナログマルチプレクサ
及びデジタルデマルチプレクサがシグマ−デルタ変調器
及びデシメータと同期して動作する為、サンプリングレ
ートＦS を有する分離（デマルチプレックス）されたデ
ジタル時系列信号間に生じるクロストークは予知でき、
このクロストークはデジタルマトリックスにより除去さ
れる。デジタル補間器はデジタル信号サンプルをデジタ
ルマトリックスに同時に入力させる。
及びデジタルデマルチプレクサがシグマ−デルタ変調器
及びデシメータと同期して動作する為、サンプリングレ
ートＦS を有する分離（デマルチプレックス）されたデ
ジタル時系列信号間に生じるクロストークは予知でき、
このクロストークはデジタルマトリックスにより除去さ
れる。デジタル補間器はデジタル信号サンプルをデジタ
ルマトリックスに同時に入力させる。
【０００９】本発明によるアナログ−デジタル変換器で
は、前記のデシメータが離散時間型の有限インパルス応
答半帯域低減通過フィルタを具え、この低減通過フィル
タはほぼ一定のエンベロープ遅延と、３ｄＢ点がサンプ
リングレートＦS に位置するロールオフを有する振幅特
性とを有しており、このロールオフはサンプリングレー
トＦS を中心としてほぼ対称的となっているようにする
のが好ましい。
は、前記のデシメータが離散時間型の有限インパルス応
答半帯域低減通過フィルタを具え、この低減通過フィル
タはほぼ一定のエンベロープ遅延と、３ｄＢ点がサンプ
リングレートＦS に位置するロールオフを有する振幅特
性とを有しており、このロールオフはサンプリングレー
トＦS を中心としてほぼ対称的となっているようにする
のが好ましい。
【００１０】このような半帯域低域通過フィルタには、
シグマ−デルタ変調器の量子化雑音の上昇スペクトルが
追加的に減衰され、係数を予想しうる簡単なマトリック
スを実現しうるという利点がある。
シグマ−デルタ変調器の量子化雑音の上昇スペクトルが
追加的に減衰され、係数を予想しうる簡単なマトリック
スを実現しうるという利点がある。
【００１１】
【実施例】図１は本発明によるアナログ−デジタル変換
器を示し、この変換器は一例として２つのアナログ信号
ＬＡ及びＲＡをデジタル化して２つのデジタル信号ＬＤ
及びＲＤを形成する。しかし、この装置は２つよりも多
い信号を処理するように構成することもできる。このア
ナログ−デジタル変換器は、アナログ入力信号ＬＡ及び
ＲＡを受ける入力端４及び６を有するアナログマルチプ
レクサ２と、１ビットシグマ−デルタ変調器８と、デシ
メータ１０と、デジタルデマルチプレクサ１２と、デジ
タル補間器１４と、デジタルマトリックス１６との直列
回路を有する。これらすべての構成素子の動作はクロッ
クパルス発生器（図示せず）からのクロックパルスによ
り制御される。クロックパルスの周波数はＦS 又はその
整数倍に等しい。マルチプレクサ２はサンプリングレー
トＦS で入力端４及び入力端６間で切換わる。これによ
り、図２に示すように、互いに１８０°移相し繰返しレ
ートＦS のサンプルの２つのアナログ列の和であるアナ
ログ多重信号ＭＰＸＡが得られる。多重信号ＭＰＸＡは
低周波成分（Ｌ＋Ｒ）／２と搬送波成分ＳＱＷＶ・（Ｌ
−Ｒ）／２とを有する。ここにＬ及びＲはアナログ信号
ＬＡ及びＲＡの瞬時振幅であり、ＳＱＷＶは周期１／Ｆ
S 内で交互に正及び負となる方形波関数であり、次式
（１）で表わすことができる。 MPXA = (L+R)／2+｛(L-R)/2 ｝・SQWV ……… (1) 多重信号ＭＡＸＡの周波数スペクトルは図３に示すよう
に、ベースバンドａと、サンプリングレートＦS の奇数
倍での高調波とを有し、これら高調波のうちＦ S での第
１高調波ｂ及び３・ＦS での第３高調波ｃのみを図示し
てある。
器を示し、この変換器は一例として２つのアナログ信号
ＬＡ及びＲＡをデジタル化して２つのデジタル信号ＬＤ
及びＲＤを形成する。しかし、この装置は２つよりも多
い信号を処理するように構成することもできる。このア
ナログ−デジタル変換器は、アナログ入力信号ＬＡ及び
ＲＡを受ける入力端４及び６を有するアナログマルチプ
レクサ２と、１ビットシグマ−デルタ変調器８と、デシ
メータ１０と、デジタルデマルチプレクサ１２と、デジ
タル補間器１４と、デジタルマトリックス１６との直列
回路を有する。これらすべての構成素子の動作はクロッ
クパルス発生器（図示せず）からのクロックパルスによ
り制御される。クロックパルスの周波数はＦS 又はその
整数倍に等しい。マルチプレクサ２はサンプリングレー
トＦS で入力端４及び入力端６間で切換わる。これによ
り、図２に示すように、互いに１８０°移相し繰返しレ
ートＦS のサンプルの２つのアナログ列の和であるアナ
ログ多重信号ＭＰＸＡが得られる。多重信号ＭＰＸＡは
低周波成分（Ｌ＋Ｒ）／２と搬送波成分ＳＱＷＶ・（Ｌ
−Ｒ）／２とを有する。ここにＬ及びＲはアナログ信号
ＬＡ及びＲＡの瞬時振幅であり、ＳＱＷＶは周期１／Ｆ
S 内で交互に正及び負となる方形波関数であり、次式
（１）で表わすことができる。 MPXA = (L+R)／2+｛(L-R)/2 ｝・SQWV ……… (1) 多重信号ＭＡＸＡの周波数スペクトルは図３に示すよう
に、ベースバンドａと、サンプリングレートＦS の奇数
倍での高調波とを有し、これら高調波のうちＦ S での第
１高調波ｂ及び３・ＦS での第３高調波ｃのみを図示し
てある。
【００１２】多重信号ＭＰＸＡはシグマ−デルタ変調器
８に供給され、この変調器８は過サンプリングレートＮ
・ＦS で動作し、アナログ多重信号を２値の、すなわち
１ビットのデジタル信号ＳＤＭＤに変換する。過サンプ
リングする１ビットシグマ−デルタ変調器の効果は特
に、比較的極めて大きい量子化雑音を、変調された信
号、この場合多重信号ＭＰＸＡの有効周波数帯域よりも
高い範囲にシフト（“雑音整形”）させることである。
この効果は図４に示されており、２値信号ＳＤＭＤの振
幅を周波数に対しプロットし、符号ａ及びｂは図３にお
けるのと同様な意味を有する。シグマ−デルタ変調器に
おける粗量子化の結果としての雑音成分ｎのスペクトル
はシグマ−デルタ変調器のループ中の低域通過フィルタ
の通過帯域に対し相補的な周波数範囲にシフトされる。
２値信号ＳＤＭＤは次式（２）で書き表わすことができ
る。 SDMD = (L+R)/2＋｛(L-R)/2 ｝・(4α／π) ・ sin(2πＦS ・t+φ)+HF+n ………（２） ここに、α＝（π／Ｎ）／ sin（π／Ｎ）であり、ＨＦ
は信号ＭＰＸＡの高調波であり、ｎはシグマ−デルタ変
調器の雑音である。
８に供給され、この変調器８は過サンプリングレートＮ
・ＦS で動作し、アナログ多重信号を２値の、すなわち
１ビットのデジタル信号ＳＤＭＤに変換する。過サンプ
リングする１ビットシグマ−デルタ変調器の効果は特
に、比較的極めて大きい量子化雑音を、変調された信
号、この場合多重信号ＭＰＸＡの有効周波数帯域よりも
高い範囲にシフト（“雑音整形”）させることである。
この効果は図４に示されており、２値信号ＳＤＭＤの振
幅を周波数に対しプロットし、符号ａ及びｂは図３にお
けるのと同様な意味を有する。シグマ−デルタ変調器に
おける粗量子化の結果としての雑音成分ｎのスペクトル
はシグマ−デルタ変調器のループ中の低域通過フィルタ
の通過帯域に対し相補的な周波数範囲にシフトされる。
２値信号ＳＤＭＤは次式（２）で書き表わすことができ
る。 SDMD = (L+R)/2＋｛(L-R)/2 ｝・(4α／π) ・ sin(2πＦS ・t+φ)+HF+n ………（２） ここに、α＝（π／Ｎ）／ sin（π／Ｎ）であり、ＨＦ
は信号ＭＰＸＡの高調波であり、ｎはシグマ−デルタ変
調器の雑音である。
【００１３】デシメータ１０はデジタル低域通過フィル
タとして機能し、しかもサンプリングレートＮ・ＦS を
有する２値信号ＳＤＭＤを、低いサンプリングレートＦ
S を有する多ビットデジタル多重信号ＭＰＸＤに変換す
る。１ビットシグマ−デルタ変調器及びデシメータの理
論及び動作は特に前述したフィリップス社の文献にわか
りやすく説明されている。図５はデシメータ１０の曲線
ｇに応じて急勾配の濾波が行なわれたデジタル多重信号
ＭＰＸＤの周波数スペクトルを示しており、高調波ＨＦ
は完全に抑圧され、雑音成分ｎは殆ど完全に抑圧されて
いる。このデジタル多重信号ＭＰＸＤは図６に示してあ
り、符号１を付したサンプルの第１列と、符号２を付し
たサンプルの第２列とより成るサンプル列を有してお
り、第１列のサンプルと第２列のサンプルとは交互に生
じる。各周期１／ＦS 内で第１列の１つのサンプル１と
第２列の１つのサンプル２とが生じる。デシメータの移
相を考慮すると、デジタル多重信号ＭＰＸＤのサンプル
列を次式（３）で表わすことができる。 MPXD = (L+R)/2+ ｛２α(L-R)/π｝・［+1, -1, +1, -1, …］ ……（３） デマルチプレクサ１２はこれらの第１及び第２列を分離
させて図６に示すデジタル信号ＤＭ１及びＤＭ２を形成
する。信号ＤＭ１中のサンプル１の瞬時値は DM1 = ［｛（π/2α)+２｝Ｌ+ ｛（π/2α)-２｝Ｒ］/2π ……（４） であり、信号ＤＭ２中のサンプル２の瞬時値は DM2 = ［｛（π/2α)-２｝Ｌ+ ｛（π/2α)+２｝Ｒ］/2π ……（５） である。信号ＤＭ１及びＤＭ２の各々はアナログ入力信
号ＬＡ及びＲＡの信号値Ｌ及びＲを混合したものを有す
る。従って、マトリックス回路により値Ｌ及びＲを再生
することができる。この目的のためにはまず最初に、信
号列ＤＭ１及びＤＭ２の少なくとも一方の信号値、例え
ば信号列ＤＭ１の信号値を他方の信号列ＤＭ２のサンプ
ルが生じる瞬時に対して計算し、双方の信号列のサンプ
ルがあたかも同じ瞬時に生じているようにする必要があ
る。
タとして機能し、しかもサンプリングレートＮ・ＦS を
有する２値信号ＳＤＭＤを、低いサンプリングレートＦ
S を有する多ビットデジタル多重信号ＭＰＸＤに変換す
る。１ビットシグマ−デルタ変調器及びデシメータの理
論及び動作は特に前述したフィリップス社の文献にわか
りやすく説明されている。図５はデシメータ１０の曲線
ｇに応じて急勾配の濾波が行なわれたデジタル多重信号
ＭＰＸＤの周波数スペクトルを示しており、高調波ＨＦ
は完全に抑圧され、雑音成分ｎは殆ど完全に抑圧されて
いる。このデジタル多重信号ＭＰＸＤは図６に示してあ
り、符号１を付したサンプルの第１列と、符号２を付し
たサンプルの第２列とより成るサンプル列を有してお
り、第１列のサンプルと第２列のサンプルとは交互に生
じる。各周期１／ＦS 内で第１列の１つのサンプル１と
第２列の１つのサンプル２とが生じる。デシメータの移
相を考慮すると、デジタル多重信号ＭＰＸＤのサンプル
列を次式（３）で表わすことができる。 MPXD = (L+R)/2+ ｛２α(L-R)/π｝・［+1, -1, +1, -1, …］ ……（３） デマルチプレクサ１２はこれらの第１及び第２列を分離
させて図６に示すデジタル信号ＤＭ１及びＤＭ２を形成
する。信号ＤＭ１中のサンプル１の瞬時値は DM1 = ［｛（π/2α)+２｝Ｌ+ ｛（π/2α)-２｝Ｒ］/2π ……（４） であり、信号ＤＭ２中のサンプル２の瞬時値は DM2 = ［｛（π/2α)-２｝Ｌ+ ｛（π/2α)+２｝Ｒ］/2π ……（５） である。信号ＤＭ１及びＤＭ２の各々はアナログ入力信
号ＬＡ及びＲＡの信号値Ｌ及びＲを混合したものを有す
る。従って、マトリックス回路により値Ｌ及びＲを再生
することができる。この目的のためにはまず最初に、信
号列ＤＭ１及びＤＭ２の少なくとも一方の信号値、例え
ば信号列ＤＭ１の信号値を他方の信号列ＤＭ２のサンプ
ルが生じる瞬時に対して計算し、双方の信号列のサンプ
ルがあたかも同じ瞬時に生じているようにする必要があ
る。
【００１４】中間のサンプルの計算はデジタル補間器１
４で行なわれ、この補間器が信号列ＤＭ１から図６に示
すように新たな信号列ＩＮＴ１を取出し、しかも信号Ｄ
Ｍ２に応答して信号ＩＮＴ２をも生じる。信号ＩＮＴ２
は信号ＤＭ２と全く同じにするか、或いは信号ＤＭ２を
補間したものにすることもできる。後者の場合には、信
号ＩＮＴ１及びＩＮＴ２の双方がそれぞれ信号ＤＭ１及
びＤＭ２を補間したものとなり、各々はデジタル多重信
号ＭＰＸＤのサンプル間の時間の半分に等しい遅延を有
する。
４で行なわれ、この補間器が信号列ＤＭ１から図６に示
すように新たな信号列ＩＮＴ１を取出し、しかも信号Ｄ
Ｍ２に応答して信号ＩＮＴ２をも生じる。信号ＩＮＴ２
は信号ＤＭ２と全く同じにするか、或いは信号ＤＭ２を
補間したものにすることもできる。後者の場合には、信
号ＩＮＴ１及びＩＮＴ２の双方がそれぞれ信号ＤＭ１及
びＤＭ２を補間したものとなり、各々はデジタル多重信
号ＭＰＸＤのサンプル間の時間の半分に等しい遅延を有
する。
【００１５】デジタルマトリックス１６では、補間され
た信号ＩＮＴ１及びＩＮＴ２が振幅Ｌのデジタル出力信
号ＬＤ及び振幅Ｒのデジタル出力信号ＲＤに変換され
る。マトリックス係数は式（４）及び（５）から得ら
れ、デジタル出力信号は次式（６）及び（７）となる。 LD = INT1 ｛(2α/4π)+1/8 ｝+ INT2｛(2α/4π) -1/8 ｝ ……（６） RD = INT1 ｛(2α/4π)-1/8 ｝+ INT2｛(2α/4π) +1/8 ｝ ……（７） 補間器自体は既知であり、例えば１９８８年１月に発行
された文献“Proceedings of the IEEE”, vol.７
６，Ｎo.１の第１９〜３２頁の論文“The digital al
lpass filter ： a first versatile signal proc
cssing buildingblock ”（P.A.Regalia 氏等著）に記
載されている。アナログマルチプレクサ、デジタルデマ
ルチプレクサ及びデジタルマトリックスはアナログ及び
デジタル信号でそれ自体既知の装置である為、これらの
詳細な説明は省略する。
た信号ＩＮＴ１及びＩＮＴ２が振幅Ｌのデジタル出力信
号ＬＤ及び振幅Ｒのデジタル出力信号ＲＤに変換され
る。マトリックス係数は式（４）及び（５）から得ら
れ、デジタル出力信号は次式（６）及び（７）となる。 LD = INT1 ｛(2α/4π)+1/8 ｝+ INT2｛(2α/4π) -1/8 ｝ ……（６） RD = INT1 ｛(2α/4π)-1/8 ｝+ INT2｛(2α/4π) +1/8 ｝ ……（７） 補間器自体は既知であり、例えば１９８８年１月に発行
された文献“Proceedings of the IEEE”, vol.７
６，Ｎo.１の第１９〜３２頁の論文“The digital al
lpass filter ： a first versatile signal proc
cssing buildingblock ”（P.A.Regalia 氏等著）に記
載されている。アナログマルチプレクサ、デジタルデマ
ルチプレクサ及びデジタルマトリックスはアナログ及び
デジタル信号でそれ自体既知の装置である為、これらの
詳細な説明は省略する。
【００１６】上述したところから明らかなように、本発
明による装置は２つよりも多い信号に適用することもで
きる。この場合、マルチプレクサ２は入力信号をシグマ
−デルタ変調器８に循環的に供給し、１循環周期を１／
ＦS とする。Ｋ個の入力信号があるものとすると、これ
らＫ個の入力信号の各々が１／Ｋ・ＦS の期間で伝送さ
れる。この場合、アナログ多重信号ＭＰＸＡは、互いに
３６０／Ｋ度移相したＫ個のサンプルアナログ信号の和
となる。前記の式（１），（２）及び（３）に対応する
式は信号ＭＰＸＡをフーリエ展開することにより得られ
る。対応するマトリックスに必要とする係数は上記の式
を適切に応用することにより計算される。
明による装置は２つよりも多い信号に適用することもで
きる。この場合、マルチプレクサ２は入力信号をシグマ
−デルタ変調器８に循環的に供給し、１循環周期を１／
ＦS とする。Ｋ個の入力信号があるものとすると、これ
らＫ個の入力信号の各々が１／Ｋ・ＦS の期間で伝送さ
れる。この場合、アナログ多重信号ＭＰＸＡは、互いに
３６０／Ｋ度移相したＫ個のサンプルアナログ信号の和
となる。前記の式（１），（２）及び（３）に対応する
式は信号ＭＰＸＡをフーリエ展開することにより得られ
る。対応するマトリックスに必要とする係数は上記の式
を適切に応用することにより計算される。
【００１７】デシメータ１０の最終フィルタは、有限の
インパルス応答及びほぼ一定のエンベロープ遅延を有
し、振幅特性ｈが図７に示すようになっている離散時間
型の半帯域低域通過フィルタを具えるようにするのが有
利である。振幅特性ｈはベースバンドａに対してはほぼ
平坦であり、サンプリングレートＦS を中心として対称
的なロールオフを有し、その３ｄＢ点はサンプリングレ
ートＦS にある。ロールオフは図７に示すように第１高
調波ｂの全体のスペクトルを完全に覆うようにできる
も、スペクトルｂの一部のみを覆うようにすることもで
きる。ロールオフの結果、サンプリングレートＦS を中
心として対称的な周波数成分ｋの和はほぼ一定となり、
周波数成分ｂの合計の半分に等しくなる。半帯域低域通
過フィルタによって生ぜしめられるデジタル多重信号Ｍ
ＰＸＤの周波数依存減衰は第１高調波ｂを２倍追加的に
減衰させる。この追加の減衰は前記の式（３）〜（７）
におけるファクタ２αをαで置換することにより許容し
うる。このような半帯域低域通過フィルタには、雑音成
分ｎの上昇スペクトルが追加的に減衰され、係数を予想
しうる簡単なマトリックスを実現しうるという利点があ
る。半帯域フィルタは例えば１１タップ対称の５次ＦＩ
Ｒ（有限インパルス応答）フィルタを以って構成でき、
このフィルタ自体は、例えば１９８７年３月に発行され
た文献“IEEE Transactions on Circuits and Sys
tems”, vol.ＣＡＳ３４，Ｎo.３の第２９７〜３００頁
の論文“A trick for the design of FIR half
band filters”（P.P. Vaidyanathan 氏等著）から直
角ミラーフィルタ（Quadrature Mirror Filter：ＱＭ
Ｆ）として知られている。
インパルス応答及びほぼ一定のエンベロープ遅延を有
し、振幅特性ｈが図７に示すようになっている離散時間
型の半帯域低域通過フィルタを具えるようにするのが有
利である。振幅特性ｈはベースバンドａに対してはほぼ
平坦であり、サンプリングレートＦS を中心として対称
的なロールオフを有し、その３ｄＢ点はサンプリングレ
ートＦS にある。ロールオフは図７に示すように第１高
調波ｂの全体のスペクトルを完全に覆うようにできる
も、スペクトルｂの一部のみを覆うようにすることもで
きる。ロールオフの結果、サンプリングレートＦS を中
心として対称的な周波数成分ｋの和はほぼ一定となり、
周波数成分ｂの合計の半分に等しくなる。半帯域低域通
過フィルタによって生ぜしめられるデジタル多重信号Ｍ
ＰＸＤの周波数依存減衰は第１高調波ｂを２倍追加的に
減衰させる。この追加の減衰は前記の式（３）〜（７）
におけるファクタ２αをαで置換することにより許容し
うる。このような半帯域低域通過フィルタには、雑音成
分ｎの上昇スペクトルが追加的に減衰され、係数を予想
しうる簡単なマトリックスを実現しうるという利点があ
る。半帯域フィルタは例えば１１タップ対称の５次ＦＩ
Ｒ（有限インパルス応答）フィルタを以って構成でき、
このフィルタ自体は、例えば１９８７年３月に発行され
た文献“IEEE Transactions on Circuits and Sys
tems”, vol.ＣＡＳ３４，Ｎo.３の第２９７〜３００頁
の論文“A trick for the design of FIR half
band filters”（P.P. Vaidyanathan 氏等著）から直
角ミラーフィルタ（Quadrature Mirror Filter：ＱＭ
Ｆ）として知られている。
【図１】本発明によるアナログ−デジタル変換器を示す
基本回路図である。
基本回路図である。
【図２】アナログ多重信号を示す説明図である。
【図３】アナログ多重信号の周波数スペクトルを示す説
明図である。
明図である。
【図４】シグマ−デルタ変調器の出力信号の周波数スペ
クトルを示す線図である。
クトルを示す線図である。
【図５】デジタル多重信号の周波数スペクトルを示す説
明図である。
明図である。
【図６】デジタル多重信号の分離及び補間を示す説明図
である。
である。
【図７】デシメータのフィルタ特性を示す説明図であ
る。
る。
２ アナログマッチプレクサ ８ １ビットシグマ−デルタ変調器 １０ デシメータ １２ デジタルデマルチプレクサ １４ デジタル補間器 １６ デジタルマトリックス
Claims (2)
- 【請求項１】 アナログ入力信号をデジタル出力信号に
変換するアナログ−デジタル変換器であって、 １よりも大きな整数であるＮをサンプリングレートＦS
に乗じた過サンプリングレートＮ・ＦS でアナログ信号
を２値信号に変換する過サンプリング用のシグマ−デル
タ変調器（８）と、 前記の２値信号をサンプリングレートＦS を有するサン
プリングレート低減化デジタル信号に変換するデシメー
タ（１０）とを具えるアナログ−デジタル変換器におい
て、 当該アナログ−デジタル変換器が更に、 １よりも大きな整数Ｋ個のアナログ信号を受けるＫ個の
入力端を有し、サンプリングレートＦS の周期１／ＦS
内でＫ個のアナログ信号の順次の部分を有する時間多重
信号を前記のシグマ−デルタ変調器（８）に供給するア
ナログマルチプレクサ（２）と、 サンプリングレート低減化デジタル出力信号を受け、サ
ンプリングレートＦSを有するＫ個の時間的にシフトし
たデジタル信号を生じるデジタルデマルチプレクサ（１
２）と、 互いに時間的にシフトされ、サンプリングレートＦS を
有するこれらＫ個のデジタル信号を、サンプリングレー
トＦS を有するＫ個の同時発生の補間デジタル信号に変
換するデジタル補間器（１４）と、 Ｋ個の補間デジタル信号を、サンプリングレートＦS を
有するＫ個のデジタル出力信号に変換し、これらＫ個の
デジタル出力信号の各々をＫ個の補間デジタル信号の少
なくとも１つから取出すデジタルマトリックス（１６）
とを具えたことを特徴とするアナログ−デジタル変換
器。 - 【請求項２】 請求項１に記載のアナログ−デジタル変
換器において、前記のデシメータ（１０）が離散時間型
の有限インパルス応答半帯域低減通過フィルタを具え、
この低減通過フィルタはほぼ一定のエンベロープ遅延
と、３ｄＢ点がサンプリングレートＦS に位置するロー
ルオフを有する振幅特性とを有しており、このロールオ
フはサンプリングレートＦS を中心としてほぼ対称的と
なっていることを特徴とするアナログ−デジタル変換
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL92203944:1 | 1992-12-16 | ||
| EP92203944 | 1992-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232754A true JPH06232754A (ja) | 1994-08-19 |
| JP3179268B2 JP3179268B2 (ja) | 2001-06-25 |
Family
ID=8211141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31658493A Expired - Fee Related JP3179268B2 (ja) | 1992-12-16 | 1993-12-16 | アナログ−デジタル変換器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5561425A (ja) |
| JP (1) | JP3179268B2 (ja) |
| KR (1) | KR100309357B1 (ja) |
| DE (1) | DE69320448T2 (ja) |
| HK (1) | HK1013374A1 (ja) |
| SG (1) | SG44872A1 (ja) |
| TW (1) | TW236054B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7107212B2 (en) * | 1996-11-07 | 2006-09-12 | Koninklijke Philips Electronics N.V. | Bitstream data reduction coding by applying prediction |
| PL423627A1 (pl) * | 2017-11-28 | 2019-06-03 | Wojskowa Akademia Techniczna Im Jaroslawa Dabrowskiego | Układ generacji ciągu impulsów elektrycznych o regulowanych relacjach czasowych |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3327114B2 (ja) * | 1996-04-24 | 2002-09-24 | ソニー株式会社 | 信号処理装置、信号記録装置及び信号再生装置 |
| US6438434B1 (en) * | 1996-05-29 | 2002-08-20 | Yamaha Corporation | Mixing, coding and decoding devices and methods |
| US6044307A (en) * | 1996-09-02 | 2000-03-28 | Yamaha Corporation | Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus |
| US6044162A (en) * | 1996-12-20 | 2000-03-28 | Sonic Innovations, Inc. | Digital hearing aid using differential signal representations |
| US6154161A (en) * | 1998-10-07 | 2000-11-28 | Atmel Corporation | Integrated audio mixer |
| US6160859A (en) * | 1998-10-19 | 2000-12-12 | Motorola, Inc. | Integrated multi-mode bandpass sigma-delta receiver subsystem with interference mitigation and method of using the same |
| DE19963152B4 (de) * | 1999-12-24 | 2009-06-10 | Conti Temic Microelectronic Gmbh | Verfahren zur Unterdrückung des Übersprechens zwischen Multiplexerkanälen |
| US6518903B1 (en) * | 2000-01-06 | 2003-02-11 | International Business Machines Corporation | Analog-to-digital converter |
| DE10048419C2 (de) * | 2000-09-29 | 2003-07-24 | Infineon Technologies Ag | Offsetfreier Analog-Digitalwandler |
| US7248628B2 (en) * | 2001-03-02 | 2007-07-24 | Shaeffer Derek K | Method and apparatus for a programmable filter |
| US6577258B2 (en) * | 2001-10-01 | 2003-06-10 | Nokia Corporation | Adaptive sigma-delta data converter for mobile terminals |
| US6943714B2 (en) * | 2002-08-19 | 2005-09-13 | Tdk Semiconductor Corporation | Method and apparatus of obtaining power computation parameters |
| AU2003301612A1 (en) * | 2002-10-25 | 2004-05-13 | The Trustees Of Columbia University In The City Of New York | Time encoding and decoding of a signal |
| US7053807B1 (en) * | 2005-03-03 | 2006-05-30 | Analog Devices, Inc. | Apparatus and method for controlling the state variable of an integrator stage in a modulator |
| US7109906B1 (en) * | 2005-04-29 | 2006-09-19 | Freescale Semiconductor, Inc. | NICAM encoder featuring synchronization of a NICAM processor with front-end input and output sections |
| JP4249167B2 (ja) * | 2005-08-29 | 2009-04-02 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | キャリア周波数除去機能付きａｄ変換回路 |
| WO2008151137A2 (en) * | 2007-06-01 | 2008-12-11 | The Trustees Of Columbia University In The City Of New York | Real-time time encoding and decoding machines |
| WO2009006405A1 (en) | 2007-06-28 | 2009-01-08 | The Trustees Of Columbia University In The City Of New York | Multi-input multi-output time encoding and decoding machines |
| US7978113B2 (en) * | 2009-09-10 | 2011-07-12 | National Semiconductor Corporation | Analog-to-digital converter having output data with reduced bit-width and related system and method |
| WO2012109407A1 (en) | 2011-02-09 | 2012-08-16 | The Trustees Of Columbia University In The City Of New York | Encoding and decoding machine with recurrent neural networks |
| CN106575959B (zh) * | 2014-08-04 | 2019-05-28 | 阿自倍尔株式会社 | 数字滤波器 |
| US10355709B1 (en) | 2018-08-24 | 2019-07-16 | Analog Devices, Inc. | Multiplexed sigma-delta analog-to-digital converter |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4534054A (en) * | 1980-11-28 | 1985-08-06 | Maisel Douglas A | Signaling system for FM transmission systems |
| US4837527A (en) * | 1987-12-23 | 1989-06-06 | Rca Licensing Corporation | Switched capacitor arrangement |
| JPH0295024A (ja) * | 1988-09-30 | 1990-04-05 | Yokogawa Electric Corp | マルチプレクサ付σ△変調形ａ／ｄ変換器 |
| US5345236A (en) * | 1992-12-21 | 1994-09-06 | Harris Corporation | Improved sigma-delta type analog-to-digital converter and method |
-
1993
- 1993-09-08 TW TW082107360A patent/TW236054B/zh not_active IP Right Cessation
- 1993-12-06 KR KR1019930026542A patent/KR100309357B1/ko not_active IP Right Cessation
- 1993-12-09 SG SG1996008940A patent/SG44872A1/en unknown
- 1993-12-09 DE DE69320448T patent/DE69320448T2/de not_active Expired - Lifetime
- 1993-12-14 US US08/167,274 patent/US5561425A/en not_active Expired - Lifetime
- 1993-12-16 JP JP31658493A patent/JP3179268B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-22 HK HK98114656A patent/HK1013374A1/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7107212B2 (en) * | 1996-11-07 | 2006-09-12 | Koninklijke Philips Electronics N.V. | Bitstream data reduction coding by applying prediction |
| PL423627A1 (pl) * | 2017-11-28 | 2019-06-03 | Wojskowa Akademia Techniczna Im Jaroslawa Dabrowskiego | Układ generacji ciągu impulsów elektrycznych o regulowanych relacjach czasowych |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100309357B1 (ko) | 2001-12-15 |
| SG44872A1 (en) | 1997-12-19 |
| HK1013374A1 (en) | 1999-08-20 |
| KR940017072A (ko) | 1994-07-25 |
| TW236054B (ja) | 1994-12-11 |
| JP3179268B2 (ja) | 2001-06-25 |
| US5561425A (en) | 1996-10-01 |
| DE69320448T2 (de) | 1999-03-25 |
| DE69320448D1 (de) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3179268B2 (ja) | アナログ−デジタル変換器 | |
| JP2647136B2 (ja) | アナログ−デジタル変換回路 | |
| US5786778A (en) | Variable sample-rate DAC/ADC/converter system | |
| US6215423B1 (en) | Method and system for asynchronous sample rate conversion using a noise-shaped numerically control oscillator | |
| US6111531A (en) | Parallel architecture for a bandpass sigma-delta modulator | |
| US7142606B2 (en) | Method and apparatus for shared processing a plurality of signals | |
| Candy et al. | A voiceband codec with digital filtering | |
| US20110069784A1 (en) | Hybrid heterodyne transmitters and receivers | |
| US5191331A (en) | Sigma-delta modulator for a D/A converter with pseudorandom jitter signal insertion | |
| US6081216A (en) | Low-power decimator for an oversampled analog-to-digital converter and method therefor | |
| CA1271995A (en) | Method and apparatus for converting an analog signal to a digital signal using an oversampling technique | |
| US5030952A (en) | Sigma-delta type analog to digital converter with trimmed output and feedback | |
| EP1212838B1 (en) | Hybrid bandpass and baseband delta-sigma modulator | |
| US5181033A (en) | Digital filter for filtering and decimating delta sigma modulator output signals | |
| KR100189525B1 (ko) | 시그마 델타 변조방식의 디지탈/아나로그 변환장치 | |
| EP0512619B1 (en) | Sampling frequency converter | |
| FI90296B (fi) | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä | |
| CN111835354A (zh) | 数字抽取滤波器及滤波方法、以及模数转换器 | |
| JP3132802B2 (ja) | Ｆｍ多重受信装置 | |
| US6429797B1 (en) | Decimation filter for a bandpass delta-sigma ADC | |
| KR100219155B1 (ko) | 디지탈/아날로그 변환장치 | |
| EP0602718B1 (en) | Analog-to-digital converter for converting a multitude of analog input signals into digital output signals by means of one sigma-delta modulator | |
| US5436858A (en) | Decimation circuit and method for filtering quantized signals while providing phase angle correction with a substantially linear phase response | |
| Okamoto et al. | A stable high-order delta-sigma modulator with an FIR spectrum distributor | |
| CN212231426U (zh) | 数字抽取滤波器以及模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |