JP3327114B2 - 信号処理装置、信号記録装置及び信号再生装置 - Google Patents
信号処理装置、信号記録装置及び信号再生装置Info
- Publication number
- JP3327114B2 JP3327114B2 JP10242296A JP10242296A JP3327114B2 JP 3327114 B2 JP3327114 B2 JP 3327114B2 JP 10242296 A JP10242296 A JP 10242296A JP 10242296 A JP10242296 A JP 10242296A JP 3327114 B2 JP3327114 B2 JP 3327114B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing
- sampling frequency
- oversampling
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3013—Non-linear modulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
- G11B20/1251—Formatting, e.g. arrangement of data block or words on the record carriers on discs for continuous data, e.g. digitised analog information signals, pulse code modulated [PCM] data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
- G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
- G11B2020/00065—Sigma-delta audio encoding
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、シグマデルタ変調
処理により得られたディジタル信号にイコライジング処
理のような音質調整処理を施す信号処理装置、音質調整
処理が施されたディジタル信号を記録する信号記録装
置、及びシグマデルタ変調処理により得られたディジタ
ル信号に音質調整処理を施して再生する信号再生装置に
関する。
処理により得られたディジタル信号にイコライジング処
理のような音質調整処理を施す信号処理装置、音質調整
処理が施されたディジタル信号を記録する信号記録装
置、及びシグマデルタ変調処理により得られたディジタ
ル信号に音質調整処理を施して再生する信号再生装置に
関する。
【０００２】
【従来の技術】一般的に、音声信号をディジタル化する
方法としては、アナログオーディオ信号を例えばサンプ
リング周波数４４．１ＫＨｚ、データ語長１６ビットの
マルチビットオーディオ信号に変換する方法が知られて
いる。
方法としては、アナログオーディオ信号を例えばサンプ
リング周波数４４．１ＫＨｚ、データ語長１６ビットの
マルチビットオーディオ信号に変換する方法が知られて
いる。
【０００３】これに対して、近時ではシグマデルタ（Σ
Δ）変調と呼ばれる方法で音声信号をディジタル化し
て、得られた１ビットオーディオ信号をそのまま扱うこ
とが考えられるようになった。
Δ）変調と呼ばれる方法で音声信号をディジタル化し
て、得られた１ビットオーディオ信号をそのまま扱うこ
とが考えられるようになった。
【０００４】ΣΔ変調された１ビットオーディオ信号
は、従来のマルチビットオーディオ信号に使われてきた
データのフォーマットに比べて、例えばサンプリング周
波数が４４．１ＫＨｚの６４倍でデータ語長が１ビット
というように、非常に高いサンプリング周波数と短いデ
ータ語長といった形をしており、広い伝送可能周波数帯
域を特長にしている。また、ΣΔ変調により１ビットオ
ーディオ信号であっても、６４倍というオーバーサンプ
リング周波数に対して低域であるオーディオ帯域におい
て、高いダイナミックレンジをも確保できる。
は、従来のマルチビットオーディオ信号に使われてきた
データのフォーマットに比べて、例えばサンプリング周
波数が４４．１ＫＨｚの６４倍でデータ語長が１ビット
というように、非常に高いサンプリング周波数と短いデ
ータ語長といった形をしており、広い伝送可能周波数帯
域を特長にしている。また、ΣΔ変調により１ビットオ
ーディオ信号であっても、６４倍というオーバーサンプ
リング周波数に対して低域であるオーディオ帯域におい
て、高いダイナミックレンジをも確保できる。
【０００５】上述したような１ビットオーディオ信号に
対しても、当然のことながらイコライジング処理等のよ
うな音質調整のための信号処理が必要となる。例えば、
イコライジング処理、すなわち可聴帯域内のある特定の
帯域を強調したり、弱めたりして、音質を調整する処理
を行う信号処理装置の最も基本的な構成を図１２に示
す。
対しても、当然のことながらイコライジング処理等のよ
うな音質調整のための信号処理が必要となる。例えば、
イコライジング処理、すなわち可聴帯域内のある特定の
帯域を強調したり、弱めたりして、音質を調整する処理
を行う信号処理装置の最も基本的な構成を図１２に示
す。
【０００６】図１２に示した信号処理装置６５は、入力
端子６６から入力されたアナログオーディオ信号を先ず
ΣΔ変調器６７に供給する。ΣΔ変調器６７は、例えば
現行のコンパクトディスクで使われるサンプリング周波
数ｆe（＝４４．１ＫＨｚ）の６４倍のサンプリング周
波数６４ｆeで上記入力アナログオーディオ信号を１ビ
ットディジタル信号に変換する。
端子６６から入力されたアナログオーディオ信号を先ず
ΣΔ変調器６７に供給する。ΣΔ変調器６７は、例えば
現行のコンパクトディスクで使われるサンプリング周波
数ｆe（＝４４．１ＫＨｚ）の６４倍のサンプリング周
波数６４ｆeで上記入力アナログオーディオ信号を１ビ
ットディジタル信号に変換する。
【０００７】この１ビットディジタル信号はＰＣＭ用の
信号処理回路６８に供給される。信号処理回路６８は上
記１ビットディジタル信号に対してイコライジング処理
を施す。
信号処理回路６８に供給される。信号処理回路６８は上
記１ビットディジタル信号に対してイコライジング処理
を施す。
【０００８】信号処理回路６８からのイコライジング処
理信号はΣΔ変調器６９に供給され、再度１ビットディ
ジタル信号とされてから出力端子７０に供給される。
理信号はΣΔ変調器６９に供給され、再度１ビットディ
ジタル信号とされてから出力端子７０に供給される。
【０００９】
【発明が解決しようとする課題】ところで、上記ＰＣＭ
用の信号処理回路６８では、上記１ビットディジタル信
号のサンプリング周波数が６４ｆeであるため、現行の
ＰＣＭ処理のサンプリング周波数の６４倍の処理速度が
必要とされるか、あるいは信号処理回路を例えばＤＳＰ
（Digital Signal Processor）で構成する場合には多数
のＤＳＰが必要とされる。また、サンプリング周波数６
４ｆeに対してオーディオ帯域の周波数が極めて低い
為、信号処理のビット数も大きくしないと所望の特性を
得ることができないので、システムが非常に大規模かつ
高価になってしまう。
用の信号処理回路６８では、上記１ビットディジタル信
号のサンプリング周波数が６４ｆeであるため、現行の
ＰＣＭ処理のサンプリング周波数の６４倍の処理速度が
必要とされるか、あるいは信号処理回路を例えばＤＳＰ
（Digital Signal Processor）で構成する場合には多数
のＤＳＰが必要とされる。また、サンプリング周波数６
４ｆeに対してオーディオ帯域の周波数が極めて低い
為、信号処理のビット数も大きくしないと所望の特性を
得ることができないので、システムが非常に大規模かつ
高価になってしまう。
【００１０】本発明は、上記実情に鑑みてなされたもの
であり、イコライジング処理等の信号処理を小規模かつ
安価なハードウェアで実現できる信号処理装置、信号記
録装置及び信号再生装置の提供を目的とする。
であり、イコライジング処理等の信号処理を小規模かつ
安価なハードウェアで実現できる信号処理装置、信号記
録装置及び信号再生装置の提供を目的とする。
【００１１】
【課題を解決するための手段】本発明に係る信号処理装
置は、上記課題を解決するために、標本化周波数ｆSの
入力信号をダウンサンプリング手段でダウンサンプリン
グしてから、抽出手段で必要な帯域成分を抽出し、この
帯域成分に信号処理手段が所定の信号処理を施してい
る。上記信号処理手段が施された帯域成分にはオーバー
サンプリング手段によりオーバーサンプリング処理が施
され標本化周波数ｆSの信号となる。このオーバーサン
プリング手段の出力は、遅延手段が上記ダウンサンプリ
ング手段、上記抽出手段、上記信号処理手段及び上記オ
ーバーサンプリング手段での合計処理時間分の遅延時間
を与えた上記入力信号に加算手段で加算される。したが
って、この信号処理装置によれば、ハードウェア量を削
減しながらも可聴帯域外の情報情報を失うことがない。
置は、上記課題を解決するために、標本化周波数ｆSの
入力信号をダウンサンプリング手段でダウンサンプリン
グしてから、抽出手段で必要な帯域成分を抽出し、この
帯域成分に信号処理手段が所定の信号処理を施してい
る。上記信号処理手段が施された帯域成分にはオーバー
サンプリング手段によりオーバーサンプリング処理が施
され標本化周波数ｆSの信号となる。このオーバーサン
プリング手段の出力は、遅延手段が上記ダウンサンプリ
ング手段、上記抽出手段、上記信号処理手段及び上記オ
ーバーサンプリング手段での合計処理時間分の遅延時間
を与えた上記入力信号に加算手段で加算される。したが
って、この信号処理装置によれば、ハードウェア量を削
減しながらも可聴帯域外の情報情報を失うことがない。
【００１２】また、本発明に係る信号記録装置は、上記
課題を解決するために、標本化周波数ｆSの入力信号を
ダウンサンプリング手段でダウンサンプリングしてか
ら、抽出手段で必要な帯域成分を抽出し、この帯域成分
に信号処理手段が所定の信号処理を施している。上記信
号処理手段が施された帯域成分にはオーバーサンプリン
グ手段によりオーバーサンプリング処理が施され標本化
周波数ｆSの信号となる。このオーバーサンプリング手
段の出力は、遅延手段が上記ダウンサンプリング手段、
上記抽出手段、上記信号処理手段及び上記オーバーサン
プリング手段での合計処理時間分の遅延時間を与えた上
記入力信号に加算手段で加算される。その後、加算手段
の加算出力は、シグマデルタ変調手段で変調されて１ビ
ットディジタル信号とされ、記録処理手段で記録処理が
施されてから記録媒体に記録される。
課題を解決するために、標本化周波数ｆSの入力信号を
ダウンサンプリング手段でダウンサンプリングしてか
ら、抽出手段で必要な帯域成分を抽出し、この帯域成分
に信号処理手段が所定の信号処理を施している。上記信
号処理手段が施された帯域成分にはオーバーサンプリン
グ手段によりオーバーサンプリング処理が施され標本化
周波数ｆSの信号となる。このオーバーサンプリング手
段の出力は、遅延手段が上記ダウンサンプリング手段、
上記抽出手段、上記信号処理手段及び上記オーバーサン
プリング手段での合計処理時間分の遅延時間を与えた上
記入力信号に加算手段で加算される。その後、加算手段
の加算出力は、シグマデルタ変調手段で変調されて１ビ
ットディジタル信号とされ、記録処理手段で記録処理が
施されてから記録媒体に記録される。
【００１３】また、本発明に係る信号再生装置は、上記
課題を解決するために、標本化周波数ｆSの入力信号を
ダウンサンプリング手段でダウンサンプリングしてか
ら、抽出手段で必要な帯域成分を抽出し、この帯域成分
に信号処理手段が所定の信号処理を施している。上記信
号処理手段が施された帯域成分にはオーバーサンプリン
グ手段によりオーバーサンプリング処理が施され上記標
本化周波数ｆSの信号となる。このオーバーサンプリン
グ手段の出力は、遅延手段が上記ダウンサンプリング手
段、上記抽出手段、上記信号処理手段及び上記オーバー
サンプリング手段での合計処理時間分の遅延時間を与え
た上記入力信号に加算手段で加算される。その後、加算
手段の加算出力は、シグマデルタ変調手段で変調されて
１ビットディジタル信号とされ、アナログ変換手段にて
アナログ信号とされる。
課題を解決するために、標本化周波数ｆSの入力信号を
ダウンサンプリング手段でダウンサンプリングしてか
ら、抽出手段で必要な帯域成分を抽出し、この帯域成分
に信号処理手段が所定の信号処理を施している。上記信
号処理手段が施された帯域成分にはオーバーサンプリン
グ手段によりオーバーサンプリング処理が施され上記標
本化周波数ｆSの信号となる。このオーバーサンプリン
グ手段の出力は、遅延手段が上記ダウンサンプリング手
段、上記抽出手段、上記信号処理手段及び上記オーバー
サンプリング手段での合計処理時間分の遅延時間を与え
た上記入力信号に加算手段で加算される。その後、加算
手段の加算出力は、シグマデルタ変調手段で変調されて
１ビットディジタル信号とされ、アナログ変換手段にて
アナログ信号とされる。
【００１４】
【発明の実施の形態】以下、本発明に係る信号処理装
置、信号記録装置及び信号再生装置のいくつかの実施の
形態について説明する。
置、信号記録装置及び信号再生装置のいくつかの実施の
形態について説明する。
【００１５】先ず、第１の実施の形態について図１を参
照しながら説明する。この第１の実施の形態は、シグマ
デルタ（ΣΔ）変調処理により得られた１ビットディジ
タル信号にイコライジング処理のような音質調整処理を
施す信号処理装置１である。
照しながら説明する。この第１の実施の形態は、シグマ
デルタ（ΣΔ）変調処理により得られた１ビットディジ
タル信号にイコライジング処理のような音質調整処理を
施す信号処理装置１である。
【００１６】ここで扱われる１ビットディジタル信号
は、例えばコンパクトディスクに用いられるような標本
化周波数ｆe（＝４４．１ＫＨｚ）の６４倍の標本化周
波数ｆS（＝６４ｆe）で生成される。
は、例えばコンパクトディスクに用いられるような標本
化周波数ｆe（＝４４．１ＫＨｚ）の６４倍の標本化周
波数ｆS（＝６４ｆe）で生成される。
【００１７】この信号処理装置１は、入力端子２から入
力されるアナログオーディオ信号にΣΔ変調器３がΣΔ
変調を施して得られた標本化周波数ｆSの１ビットディ
ジタル信号をダウンサンプリングするデシメーションフ
ィルタ４と、このデシメーションフィルタ４の出力信号
から必要な帯域成分を抽出するＦＩＲフィルタ５と、こ
のＦＩＲフィルタ５で抽出した帯域成分にゲインパラメ
ータを乗算して減衰又は増強させる乗算器６と、この乗
算器６の出力信号にオーバーサンプリング処理を施して
標本化周波数ｆSの信号を出力するインターポレーショ
ンフィルタ７と、ΣΔ変調器３の出力した標本化周波数
ｆSの１ビットディジタル信号に、上記デシメーション
フィルタ４、上記ＦＩＲフィルタ５、上記乗算器６及び
インターポレーションフィルタ７での合計処理時間分の
遅延時間を与える遅延器８と、この遅延器８の出力信号
とインターポレーションフィルタ７の出力信号とを加算
する加算器９と、この加算器９の出力信号をΣΔ変調し
て標本化周波数ｆSの１ビットディジタル信号を出力し
て出力端子１１に供給するΣΔ変調器１０とを備えて成
る。
力されるアナログオーディオ信号にΣΔ変調器３がΣΔ
変調を施して得られた標本化周波数ｆSの１ビットディ
ジタル信号をダウンサンプリングするデシメーションフ
ィルタ４と、このデシメーションフィルタ４の出力信号
から必要な帯域成分を抽出するＦＩＲフィルタ５と、こ
のＦＩＲフィルタ５で抽出した帯域成分にゲインパラメ
ータを乗算して減衰又は増強させる乗算器６と、この乗
算器６の出力信号にオーバーサンプリング処理を施して
標本化周波数ｆSの信号を出力するインターポレーショ
ンフィルタ７と、ΣΔ変調器３の出力した標本化周波数
ｆSの１ビットディジタル信号に、上記デシメーション
フィルタ４、上記ＦＩＲフィルタ５、上記乗算器６及び
インターポレーションフィルタ７での合計処理時間分の
遅延時間を与える遅延器８と、この遅延器８の出力信号
とインターポレーションフィルタ７の出力信号とを加算
する加算器９と、この加算器９の出力信号をΣΔ変調し
て標本化周波数ｆSの１ビットディジタル信号を出力し
て出力端子１１に供給するΣΔ変調器１０とを備えて成
る。
【００１８】一般的に、イコライジング処理は、目的と
して音質の調整が主であるから、可聴周波数帯域のみを
操作出来れば良く、可聴周波数帯域を超える帯域の操作
は実用上必要ないと考えられる。これはつまり、可聴周
波数帯域の成分を処理できるだけの標本化周波数での演
算で実用上十分と考えることができるということであ
る。
して音質の調整が主であるから、可聴周波数帯域のみを
操作出来れば良く、可聴周波数帯域を超える帯域の操作
は実用上必要ないと考えられる。これはつまり、可聴周
波数帯域の成分を処理できるだけの標本化周波数での演
算で実用上十分と考えることができるということであ
る。
【００１９】したがって、標本化周波数６４ｆeの１ビ
ットディジタル信号を、最低限度、可聴帯域の成分を処
理できるまでダウンコンバートして、信号処理すれば実
用上イコライジング処理としては目的を果たすことがで
き、かつハードウェア量を削減できることになる。
ットディジタル信号を、最低限度、可聴帯域の成分を処
理できるまでダウンコンバートして、信号処理すれば実
用上イコライジング処理としては目的を果たすことがで
き、かつハードウェア量を削減できることになる。
【００２０】しかしながら、単に原信号である１ビット
ディジタル信号をダウンコンバートして標本化周波数を
ｆeに下げ、イコライジング処理を実現させるというこ
とは、演算量の削減を可能とするが、可聴帯域外の情報
も削除してしまうことになり、高速標本化された１ビッ
トディジタル信号の持つ長所を失うことになる。
ディジタル信号をダウンコンバートして標本化周波数を
ｆeに下げ、イコライジング処理を実現させるというこ
とは、演算量の削減を可能とするが、可聴帯域外の情報
も削除してしまうことになり、高速標本化された１ビッ
トディジタル信号の持つ長所を失うことになる。
【００２１】そこで、この信号処理装置１では、ΣΔ変
調器３からの１ビットディジタル信号を二つの系統に供
給している。この内、一方の系統では標本化周波数６４
ｆeの１ビットディジタル信号を、最低限度、可聴帯域
の成分を処理できるまでダウンコンバートしてから、所
望の帯域だけ抽出し、この帯域にイコライジング処理を
施してから、その帯域の標本化周波数を６４ｆeとして
いる。そして、他方の系に供給され、所定の遅延時間が
与えられた可聴帯域外の情報に加算している。
調器３からの１ビットディジタル信号を二つの系統に供
給している。この内、一方の系統では標本化周波数６４
ｆeの１ビットディジタル信号を、最低限度、可聴帯域
の成分を処理できるまでダウンコンバートしてから、所
望の帯域だけ抽出し、この帯域にイコライジング処理を
施してから、その帯域の標本化周波数を６４ｆeとして
いる。そして、他方の系に供給され、所定の遅延時間が
与えられた可聴帯域外の情報に加算している。
【００２２】ΣΔ変調器３は、入力端子２からのアナロ
グオーディオ信号にΣΔ変調処理を施して上述したよう
に標本化周波数ｆS（＝６４ｆe）の１ビットディジタル
信号を出力する。
グオーディオ信号にΣΔ変調処理を施して上述したよう
に標本化周波数ｆS（＝６４ｆe）の１ビットディジタル
信号を出力する。
【００２３】ΣΔ変調器３の具体的な構成を図２に示
す。入力端子２からのアナログ入力信号は、抵抗１２を
介して演算増幅器１４の反転入力端子（−）に供給され
る。１ビットＤ／Ａ変換器１７の出力も抵抗１６を介し
て演算増幅器１４の反転入力端子（−）に供給される。
す。入力端子２からのアナログ入力信号は、抵抗１２を
介して演算増幅器１４の反転入力端子（−）に供給され
る。１ビットＤ／Ａ変換器１７の出力も抵抗１６を介し
て演算増幅器１４の反転入力端子（−）に供給される。
【００２４】演算増幅器１４の反転入力端子（−）と出
力の間にはコンデンサ１５が挿入されており、全体とし
て反転型積分器１３を構成しており、入力信号と帰還１
ビット信号の差分電流を積分した電圧が演算増幅器１４
から出力され、比較器１８に入力される。
力の間にはコンデンサ１５が挿入されており、全体とし
て反転型積分器１３を構成しており、入力信号と帰還１
ビット信号の差分電流を積分した電圧が演算増幅器１４
から出力され、比較器１８に入力される。
【００２５】比較器７は、演算増幅器１４の出力が０Ｖ
以上のときには“１”を、０Ｖ未満のときには“０”を
Ｄラッチ１９に出力する。Ｄラッチ１９は、比較器１８
の出力をクロック端子２０から供給されるサンプリング
クロックによりサンプリング周期毎にラッチし、１ビッ
トΣΔ変調信号として出力する。また、このＤラッチ１
９はその出力により１ビットＤ／Ａ変換器１７の出力を
制御している。
以上のときには“１”を、０Ｖ未満のときには“０”を
Ｄラッチ１９に出力する。Ｄラッチ１９は、比較器１８
の出力をクロック端子２０から供給されるサンプリング
クロックによりサンプリング周期毎にラッチし、１ビッ
トΣΔ変調信号として出力する。また、このＤラッチ１
９はその出力により１ビットＤ／Ａ変換器１７の出力を
制御している。
【００２６】１ビットＤ／Ａ変換器１７は、Ｄラッチ１
９の出力が“１”のときには“＋αＶ”を、“０”のと
きには“−αＶ”を出力し、抵抗１２を介した入力アナ
ログオーディオ信号に加算する。
９の出力が“１”のときには“＋αＶ”を、“０”のと
きには“−αＶ”を出力し、抵抗１２を介した入力アナ
ログオーディオ信号に加算する。
【００２７】このΣΔ変調器３が出力する１ビットディ
ジタル信号の電力密度スペクトル特性を図３に示す。こ
の１ビットディジタル信号は、デシメーションフィルタ
４及び遅延器８に供給される。
ジタル信号の電力密度スペクトル特性を図３に示す。こ
の１ビットディジタル信号は、デシメーションフィルタ
４及び遅延器８に供給される。
【００２８】デシメーションフィルタ４は、標本化周波
数ｆS（＝６４ｆe）の１ビットディジタル信号にダウン
サンプリング処理を施し、図４に示すような標本化周波
数ｆeのマルチビット信号を出力する。
数ｆS（＝６４ｆe）の１ビットディジタル信号にダウン
サンプリング処理を施し、図４に示すような標本化周波
数ｆeのマルチビット信号を出力する。
【００２９】ＦＩＲフィルタ５は、上記標本化周波数ｆ
eのマルチビット信号からイコライジング処理の対象と
なる帯域を抽出する。ここでは直線位相ＦＩＲフィルタ
を用いているが、システム全体への位相回転の影響を考
慮して設計されたＩＩＲフィルタを用いてもよい。この
ＦＩＲフィルタ５が出力するイコライジング処理の対象
となる帯域の電力密度スペクトルは図５に示すようにな
る。
eのマルチビット信号からイコライジング処理の対象と
なる帯域を抽出する。ここでは直線位相ＦＩＲフィルタ
を用いているが、システム全体への位相回転の影響を考
慮して設計されたＩＩＲフィルタを用いてもよい。この
ＦＩＲフィルタ５が出力するイコライジング処理の対象
となる帯域の電力密度スペクトルは図５に示すようにな
る。
【００３０】乗算器６は、図５のような電力密度スペク
トルを持つ帯域の信号に減衰又は増強のためのゲインパ
ラメータを乗算する。例えば、減衰のためのゲインパラ
メータを乗算した場合には、図６に示すような電力密度
スペクトルを備える信号を出力する。
トルを持つ帯域の信号に減衰又は増強のためのゲインパ
ラメータを乗算する。例えば、減衰のためのゲインパラ
メータを乗算した場合には、図６に示すような電力密度
スペクトルを備える信号を出力する。
【００３１】インターポレーションフィルタ７は、図６
に示すような電力密度スペクトルを備える信号にオーバ
ーサンプリング処理を施して、図７に示すような標本化
周波数ｆS（＝６４ｆe）のマルチビット信号を出力す
る。
に示すような電力密度スペクトルを備える信号にオーバ
ーサンプリング処理を施して、図７に示すような標本化
周波数ｆS（＝６４ｆe）のマルチビット信号を出力す
る。
【００３２】一方、遅延器８に供給された１ビットディ
ジタル信号は、該遅延器８によりデシメーションフィル
タ４、ＦＩＲフィルタ５、乗算器６及びインターポレー
ションフィルタ７での処理に要した時間に相当する時間
分だけ遅延される。
ジタル信号は、該遅延器８によりデシメーションフィル
タ４、ＦＩＲフィルタ５、乗算器６及びインターポレー
ションフィルタ７での処理に要した時間に相当する時間
分だけ遅延される。
【００３３】遅延器８の遅延出力と上記インターポレー
ションフィルタ７のフィルタ出力は、加算器９に供給さ
れて加算される。乗算器６に与えられたゲインパラメー
タが正の場合は図８に示すように特定の周波数帯域を強
めるように、また上記ゲインパラメータが負の場合は図
９に示すように特定の周波数帯域を弱めるようなイコラ
イジング処理を施すのと同じになる。
ションフィルタ７のフィルタ出力は、加算器９に供給さ
れて加算される。乗算器６に与えられたゲインパラメー
タが正の場合は図８に示すように特定の周波数帯域を強
めるように、また上記ゲインパラメータが負の場合は図
９に示すように特定の周波数帯域を弱めるようなイコラ
イジング処理を施すのと同じになる。
【００３４】この加算器９の加算出力は、ΣΔ変調器１
０に供給される。ΣΔ変調器１０は、加算出力である標
本化周波数ｆS（＝６４ｆe）のマルチビット信号にΣΔ
変調を施して１ビットディジタル信号を出力する。
０に供給される。ΣΔ変調器１０は、加算出力である標
本化周波数ｆS（＝６４ｆe）のマルチビット信号にΣΔ
変調を施して１ビットディジタル信号を出力する。
【００３５】すなわち、この信号処理装置１は、標本化
周波数６４ｆeの１ビットディジタル信号を標本化周波
数ｆeのマルチビット信号にデシメーションフィルタ４
でダウンサンプリングし、この標本化周波数ｆeのマル
チビット信号からＦＩＲフィルタ５によってイコライジ
ング処理をかけるべき帯域を抽出している。そして、こ
の帯域だけに乗算器６でゲインパラメータを乗算し、イ
ンターポレーションフィルタ７でオーバーサンプリング
してから加算器９に供給し、遅延器８で遅延された上記
１ビットディジタル信号に加算している。このため、加
算器９の出力側から見ると、元の１ビットディジタル信
号に対して信号処理が直接施される差分を取り出して加
算しているように見える。
周波数６４ｆeの１ビットディジタル信号を標本化周波
数ｆeのマルチビット信号にデシメーションフィルタ４
でダウンサンプリングし、この標本化周波数ｆeのマル
チビット信号からＦＩＲフィルタ５によってイコライジ
ング処理をかけるべき帯域を抽出している。そして、こ
の帯域だけに乗算器６でゲインパラメータを乗算し、イ
ンターポレーションフィルタ７でオーバーサンプリング
してから加算器９に供給し、遅延器８で遅延された上記
１ビットディジタル信号に加算している。このため、加
算器９の出力側から見ると、元の１ビットディジタル信
号に対して信号処理が直接施される差分を取り出して加
算しているように見える。
【００３６】以上より、この信号処理装置１は、ΣΔ変
調により得られた１ビットディジタル信号におけるイコ
ライジング処理を可聴帯域のみに施すので、必要なハー
ドウェアの規模を縮小でき、安価に製造される。つま
り、この信号処理装置１は、ハードウェア量を削減しな
がらも可聴帯域外の情報を失うことなく、１ビットディ
ジタル信号にイコライジング処理を施すことができる。
調により得られた１ビットディジタル信号におけるイコ
ライジング処理を可聴帯域のみに施すので、必要なハー
ドウェアの規模を縮小でき、安価に製造される。つま
り、この信号処理装置１は、ハードウェア量を削減しな
がらも可聴帯域外の情報を失うことなく、１ビットディ
ジタル信号にイコライジング処理を施すことができる。
【００３７】次に、第２の実施の形態について図１０を
参照しながら説明する。この第２の実施の形態は、マイ
クロホン２６からのアナログオーディオ信号にΣΔ変調
処理を施すことによって得られた１ビットディジタル信
号に４つの帯域でイコライジング処理を施してから該１
ビットディジタル信号を光磁気ディスク２０に記録する
ような信号記録装置２５である。
参照しながら説明する。この第２の実施の形態は、マイ
クロホン２６からのアナログオーディオ信号にΣΔ変調
処理を施すことによって得られた１ビットディジタル信
号に４つの帯域でイコライジング処理を施してから該１
ビットディジタル信号を光磁気ディスク２０に記録する
ような信号記録装置２５である。
【００３８】ここで扱われる１ビットディジタル信号
も、例えばコンパクトディスクに用いられるような標本
化周波数ｆe（＝４４．１ＫＨｚ）の６４倍の標本化周
波数ｆS（＝６４ｆe）で生成される。
も、例えばコンパクトディスクに用いられるような標本
化周波数ｆe（＝４４．１ＫＨｚ）の６４倍の標本化周
波数ｆS（＝６４ｆe）で生成される。
【００３９】この信号記録装置２５は、マイクロホン２
６からのアナログオーディオ信号にΣΔ変調器２７がΣ
Δ変調を施して得られた標本化周波数ｆSの１ビットデ
ィジタル信号をダウンサンプリングするデシメーション
フィルタ２８と、このデシメーションフィルタ２８の出
力信号からイコライジング処理を施すべき４つの帯域を
抽出するＦＩＲフィルタ３０1，３０2，３０3及び３０4
と、このＦＩＲフィルタ３０1，３０2，３０3及び３０4
で抽出した４つの帯域成分にそれぞれゲインパラメータ
を乗算して減衰又は増強させる４つの乗算器３１1，３
１2，３１3及び３１4と、これら４つの乗算器３１1，３
１2，３１3及び３１4の出力信号にオーバーサンプリン
グ処理を施して標本化周波数ｆSの１ビットディジタル
信号を出力するインターポレーションフィルタ３２と、
ΣΔ変調器２７から出力される標本化周波数ｆSの１ビ
ットディジタル信号に、上記デシメーションフィルタ２
８、上記ＦＩＲフィルタ３０1，３０2，３０3及び３０4
と、上記乗算器３１1，３１2，３１3及び３１4と、イン
ターポレーションフィルタ３２での合計処理時間分の遅
延時間を与える遅延器３３と、この遅延器３３の出力信
号とインターポレーションフィルタ３２の出力信号とを
加算する加算器３４と、この加算器３４の出力信号をΣ
Δ変調して標本化周波数ｆSの１ビットディジタル信号
を出力するΣΔ変調器３７と、このΣΔ変調器３７から
の１ビットディジタル信号に記録のためのエンコード処
理を施すエンコーダ３８と、エンコーダ３８の符号化出
力、すなわち書き込みデータに応じて磁界の向きを変え
る磁界ヘッド３９と、磁界ヘッド３９と光磁気ディスク
４０を挟んで対向して位置し、光磁気ディスク４０の信
号記録面の保磁力を弱めるためのレーザ光を出力する光
ヘッド４１とを備えて成る。なお、光磁気ディスク４０
はスピンドルモータ４２によって回転される。
６からのアナログオーディオ信号にΣΔ変調器２７がΣ
Δ変調を施して得られた標本化周波数ｆSの１ビットデ
ィジタル信号をダウンサンプリングするデシメーション
フィルタ２８と、このデシメーションフィルタ２８の出
力信号からイコライジング処理を施すべき４つの帯域を
抽出するＦＩＲフィルタ３０1，３０2，３０3及び３０4
と、このＦＩＲフィルタ３０1，３０2，３０3及び３０4
で抽出した４つの帯域成分にそれぞれゲインパラメータ
を乗算して減衰又は増強させる４つの乗算器３１1，３
１2，３１3及び３１4と、これら４つの乗算器３１1，３
１2，３１3及び３１4の出力信号にオーバーサンプリン
グ処理を施して標本化周波数ｆSの１ビットディジタル
信号を出力するインターポレーションフィルタ３２と、
ΣΔ変調器２７から出力される標本化周波数ｆSの１ビ
ットディジタル信号に、上記デシメーションフィルタ２
８、上記ＦＩＲフィルタ３０1，３０2，３０3及び３０4
と、上記乗算器３１1，３１2，３１3及び３１4と、イン
ターポレーションフィルタ３２での合計処理時間分の遅
延時間を与える遅延器３３と、この遅延器３３の出力信
号とインターポレーションフィルタ３２の出力信号とを
加算する加算器３４と、この加算器３４の出力信号をΣ
Δ変調して標本化周波数ｆSの１ビットディジタル信号
を出力するΣΔ変調器３７と、このΣΔ変調器３７から
の１ビットディジタル信号に記録のためのエンコード処
理を施すエンコーダ３８と、エンコーダ３８の符号化出
力、すなわち書き込みデータに応じて磁界の向きを変え
る磁界ヘッド３９と、磁界ヘッド３９と光磁気ディスク
４０を挟んで対向して位置し、光磁気ディスク４０の信
号記録面の保磁力を弱めるためのレーザ光を出力する光
ヘッド４１とを備えて成る。なお、光磁気ディスク４０
はスピンドルモータ４２によって回転される。
【００４０】ここで、上記ＦＩＲフィルタ３０1，３
０2，３０3及び３０4と、上記乗算器３１1，３１2，３
１3及び３１4とは、ディジタル信号処理ユニット（Digi
tal Signal Processor、ＤＳＰ）２９を構成している。
このＤＳＰ２９内の上記ＦＩＲフィルタ３０1，３０2，
３０3及び３０4と、上記乗算器３１1，３１2，３１3及
び３１4は、操作部３５での操作に応じてパラメータコ
ントローラ３６が生成したゲインパラメータを受け取
る。
０2，３０3及び３０4と、上記乗算器３１1，３１2，３
１3及び３１4とは、ディジタル信号処理ユニット（Digi
tal Signal Processor、ＤＳＰ）２９を構成している。
このＤＳＰ２９内の上記ＦＩＲフィルタ３０1，３０2，
３０3及び３０4と、上記乗算器３１1，３１2，３１3及
び３１4は、操作部３５での操作に応じてパラメータコ
ントローラ３６が生成したゲインパラメータを受け取
る。
【００４１】すなわち、ユーザが操作部３５よりイコラ
イジング処理を行いたい周波数と帯域幅と利得を入力し
た場合、パラメータコントローラ３６はこれをもとに上
記ＦＩＲフィルタ３０1，３０2，３０3及び３０4のゲイ
ンパラメータと、上記乗算器３１1，３１2，３１3及び
３１4のゲインパラメータとを生成し、フィルタ演算を
行うＤＳＰ２９内の係数メモリを書き換える。
イジング処理を行いたい周波数と帯域幅と利得を入力し
た場合、パラメータコントローラ３６はこれをもとに上
記ＦＩＲフィルタ３０1，３０2，３０3及び３０4のゲイ
ンパラメータと、上記乗算器３１1，３１2，３１3及び
３１4のゲインパラメータとを生成し、フィルタ演算を
行うＤＳＰ２９内の係数メモリを書き換える。
【００４２】ＤＳＰ２９からの出力信号は、インターポ
レーションフィルタ３２でのオーバーサンプリング処理
により、標本化周波数ｆS（＝６４ｆe）のマルチビット
信号となる。
レーションフィルタ３２でのオーバーサンプリング処理
により、標本化周波数ｆS（＝６４ｆe）のマルチビット
信号となる。
【００４３】一方、遅延器３３に供給された１ビットデ
ィジタル信号は、該遅延器３３により上記デシメーショ
ンフィルタ２８、上記ＦＩＲフィルタ３０1，３０2，３
０3及び３０4と、上記乗算器３１1，３１2，３１3及び
３１4と、インターポレーションフィルタ３２での処理
に要した時間に相当する時間分だけ遅延される。
ィジタル信号は、該遅延器３３により上記デシメーショ
ンフィルタ２８、上記ＦＩＲフィルタ３０1，３０2，３
０3及び３０4と、上記乗算器３１1，３１2，３１3及び
３１4と、インターポレーションフィルタ３２での処理
に要した時間に相当する時間分だけ遅延される。
【００４４】遅延器３３の遅延出力と上記インターポレ
ーションフィルタ３２のフィルタ出力は、加算器３４に
供給されて加算される。
ーションフィルタ３２のフィルタ出力は、加算器３４に
供給されて加算される。
【００４５】この加算器３４の加算出力は、ΣΔ変調器
３７に供給される。ΣΔ変調器３７は、加算出力である
標本化周波数ｆS（＝６４ｆe）のマルチビット信号にΣ
Δ変調を施して１ビットディジタル信号を出力する。
３７に供給される。ΣΔ変調器３７は、加算出力である
標本化周波数ｆS（＝６４ｆe）のマルチビット信号にΣ
Δ変調を施して１ビットディジタル信号を出力する。
【００４６】この１ビットディジタル信号は、エンコー
ダ３８で記録に適するように符号化された後、磁界ヘッ
ド３９に供給される。そして、光ヘッド４１により記録
用のレーザ光が照射された光磁気ディスク４０上の信号
記録層の磁化方向を磁界ヘッド３９で変化させることに
よってイコライジング処理が施された１ビットディジタ
ル信号の記録が行われる。
ダ３８で記録に適するように符号化された後、磁界ヘッ
ド３９に供給される。そして、光ヘッド４１により記録
用のレーザ光が照射された光磁気ディスク４０上の信号
記録層の磁化方向を磁界ヘッド３９で変化させることに
よってイコライジング処理が施された１ビットディジタ
ル信号の記録が行われる。
【００４７】この信号記録装置２５も、ΣΔ変調器２７
からの１ビットディジタル信号を二つの系統に供給して
いる。この内、一方の系統では標本化周波数６４ｆeの
１ビットディジタル信号を、最低限度、可聴帯域の成分
を処理できるまでダウンコンバートしてから、所望の帯
域だけ抽出し、この帯域にイコライジング処理を施して
から、その後標本化周波数を６４ｆeとしている。そし
て、他方の系に供給され、所定の遅延時間が与えられた
可聴帯域外の情報に加算している。
からの１ビットディジタル信号を二つの系統に供給して
いる。この内、一方の系統では標本化周波数６４ｆeの
１ビットディジタル信号を、最低限度、可聴帯域の成分
を処理できるまでダウンコンバートしてから、所望の帯
域だけ抽出し、この帯域にイコライジング処理を施して
から、その後標本化周波数を６４ｆeとしている。そし
て、他方の系に供給され、所定の遅延時間が与えられた
可聴帯域外の情報に加算している。
【００４８】このため、この信号記録装置２５も、ΣΔ
変調により得られた１ビットディジタル信号におけるイ
コライジング処理を可聴帯域のみに施すことになるの
で、必要なハードウェアの規模を縮小でき、安価に製造
される。つまり、この信号記録装置２５は、ハードウェ
ア量を削減しながらも可聴帯域外の情報を失うことな
く、イコライジング処理が施された１ビットディジタル
信号を記録することができる。
変調により得られた１ビットディジタル信号におけるイ
コライジング処理を可聴帯域のみに施すことになるの
で、必要なハードウェアの規模を縮小でき、安価に製造
される。つまり、この信号記録装置２５は、ハードウェ
ア量を削減しながらも可聴帯域外の情報を失うことな
く、イコライジング処理が施された１ビットディジタル
信号を記録することができる。
【００４９】次に、第３の実施の形態について図１１を
参照しながら説明する。この第３の実施の形態は、磁気
テープ４６に記録された１ビットディジタル信号を取り
出して、該１ビットディジタル信号に４つの帯域でイコ
ライジング処理を施してからアナログオーディオ信号に
変換して再生するような信号再生装置４５である。
参照しながら説明する。この第３の実施の形態は、磁気
テープ４６に記録された１ビットディジタル信号を取り
出して、該１ビットディジタル信号に４つの帯域でイコ
ライジング処理を施してからアナログオーディオ信号に
変換して再生するような信号再生装置４５である。
【００５０】ここで扱われる１ビットディジタル信号
も、例えばコンパクトディスクに用いられるような標本
化周波数ｆe（＝４４．１ＫＨｚ）の６４倍の標本化周
波数ｆS（＝６４ｆe）で生成される。
も、例えばコンパクトディスクに用いられるような標本
化周波数ｆe（＝４４．１ＫＨｚ）の６４倍の標本化周
波数ｆS（＝６４ｆe）で生成される。
【００５１】記録処理が施されて磁気テープ４６に記録
された１ビットディジタル信号は再生ヘッド４７で取り
出された後、再生処理部４８により再生処理が施されて
から通常の１ビットディジタル信号とされる。
された１ビットディジタル信号は再生ヘッド４７で取り
出された後、再生処理部４８により再生処理が施されて
から通常の１ビットディジタル信号とされる。
【００５２】この信号再生装置４５は、再生処理部４８
からの１ビットディジタル信号をダウンサンプリングす
るデシメーションフィルタ４９と、このデシメーション
フィルタ４９の出力信号からイコライジング処理を施す
べき４つの帯域を抽出するＦＩＲフィルタ５１1，５
１2，５１3及び５１4と、このＦＩＲフィルタ５１1，５
１2，５１3及び５１4で抽出した４つの帯域成分にそれ
ぞれゲインパラメータを乗算して減衰又は増強させる４
つの乗算器５２1，５２2，５２3及び５２4と、これら４
つの乗算器５２1，５２2，５２3及び５２4の出力信号に
オーバーサンプリング処理を施して上記標本化周波数ｆ
Sの信号を出力するインターポレーションフィルタ５３
と、再生処理回路４８からの標本化周波数ｆSの１ビッ
トディジタル信号に、上記デシメーションフィルタ４
９、上記ＦＩＲフィルタ５１1，５１2，５１3及び５１4
と、上記乗算器５２1，５２2，５２3及び５２4と、イン
ターポレーションフィルタ５３での合計処理時間分の遅
延時間を与える遅延器５４と、この遅延器５４の出力信
号とインターポレーションフィルタ５３の出力信号とを
加算する加算器５５と、この加算器５５の出力信号をΣ
Δ変調して標本化周波数ｆSの１ビットディジタル信号
を出力するΣΔ変調器５８と、このΣΔ変調器５８から
の１ビットディジタル信号をアナログ信号に変換するＤ
／Ａ変換器５９とを備えて成る。
からの１ビットディジタル信号をダウンサンプリングす
るデシメーションフィルタ４９と、このデシメーション
フィルタ４９の出力信号からイコライジング処理を施す
べき４つの帯域を抽出するＦＩＲフィルタ５１1，５
１2，５１3及び５１4と、このＦＩＲフィルタ５１1，５
１2，５１3及び５１4で抽出した４つの帯域成分にそれ
ぞれゲインパラメータを乗算して減衰又は増強させる４
つの乗算器５２1，５２2，５２3及び５２4と、これら４
つの乗算器５２1，５２2，５２3及び５２4の出力信号に
オーバーサンプリング処理を施して上記標本化周波数ｆ
Sの信号を出力するインターポレーションフィルタ５３
と、再生処理回路４８からの標本化周波数ｆSの１ビッ
トディジタル信号に、上記デシメーションフィルタ４
９、上記ＦＩＲフィルタ５１1，５１2，５１3及び５１4
と、上記乗算器５２1，５２2，５２3及び５２4と、イン
ターポレーションフィルタ５３での合計処理時間分の遅
延時間を与える遅延器５４と、この遅延器５４の出力信
号とインターポレーションフィルタ５３の出力信号とを
加算する加算器５５と、この加算器５５の出力信号をΣ
Δ変調して標本化周波数ｆSの１ビットディジタル信号
を出力するΣΔ変調器５８と、このΣΔ変調器５８から
の１ビットディジタル信号をアナログ信号に変換するＤ
／Ａ変換器５９とを備えて成る。
【００５３】ここで、上記ＦＩＲフィルタ５１1，５
１2，５１3及び５１4と、上記乗算器５２1，５２2，５
２3及び５２4とは、ＤＳＰ５０を構成している。
１2，５１3及び５１4と、上記乗算器５２1，５２2，５
２3及び５２4とは、ＤＳＰ５０を構成している。
【００５４】ユーザが操作部５６よりイコライジング処
理を行いたい周波数と帯域幅と利得を入力した場合、パ
ラメータコントローラ５７はこれをもとに上記ＦＩＲフ
ィルタ５１1，５１2，５１3及び５１4のゲインパラメー
タと、上記乗算器５２1，５２2，５２3及び５２4のゲイ
ンパラメータとを生成し、フィルタ演算を行うＤＳＰ５
０内の係数メモリを書き換える。
理を行いたい周波数と帯域幅と利得を入力した場合、パ
ラメータコントローラ５７はこれをもとに上記ＦＩＲフ
ィルタ５１1，５１2，５１3及び５１4のゲインパラメー
タと、上記乗算器５２1，５２2，５２3及び５２4のゲイ
ンパラメータとを生成し、フィルタ演算を行うＤＳＰ５
０内の係数メモリを書き換える。
【００５５】ＤＳＰ５０からの出力信号は、インターポ
レーションフィルタ５３でのオーバーサンプリング処理
により、標本化周波数ｆS（＝６４ｆe）のマルチビット
信号となる。
レーションフィルタ５３でのオーバーサンプリング処理
により、標本化周波数ｆS（＝６４ｆe）のマルチビット
信号となる。
【００５６】一方、遅延器５４に供給された１ビットデ
ィジタル信号は、該遅延器５４により上記デシメーショ
ンフィルタ４９、上記ＦＩＲフィルタ５１1，５１2，５
１3及び５１4と、上記乗算器５２1，５２2，５２3及び
５２4と、インターポレーションフィルタ５３での処理
に要した時間に相当する時間分だけ遅延される。
ィジタル信号は、該遅延器５４により上記デシメーショ
ンフィルタ４９、上記ＦＩＲフィルタ５１1，５１2，５
１3及び５１4と、上記乗算器５２1，５２2，５２3及び
５２4と、インターポレーションフィルタ５３での処理
に要した時間に相当する時間分だけ遅延される。
【００５７】遅延器５４の遅延出力と上記インターポレ
ーションフィルタ５３のフィルタ出力は、加算器５５に
供給されて加算される。
ーションフィルタ５３のフィルタ出力は、加算器５５に
供給されて加算される。
【００５８】この加算器５５の加算出力は、ΣΔ変調器
５８に供給される。ΣΔ変調器５８は、加算出力である
標本化周波数ｆS（＝６４ｆe）のマルチビット信号にΣ
Δ変調を施して１ビットディジタル信号を出力する。
５８に供給される。ΣΔ変調器５８は、加算出力である
標本化周波数ｆS（＝６４ｆe）のマルチビット信号にΣ
Δ変調を施して１ビットディジタル信号を出力する。
【００５９】この１ビットディジタル信号は、Ｄ／Ａ変
換器５９でアナログオーディオ信号に変換されて出力端
子６０に供給される。
換器５９でアナログオーディオ信号に変換されて出力端
子６０に供給される。
【００６０】この信号再生装置４５も、１ビットディジ
タル信号を二つの系統に供給している。この内、一方の
系統では標本化周波数６４ｆeの１ビットディジタル信
号を、最低限度、可聴帯域の成分を処理できるまでダウ
ンコンバートしてから、所望の帯域だけ抽出し、この帯
域だけにイコライジング処理を施してから、その後標本
化周波数を６４ｆeとしている。そして、他方の系に供
給され、所定の遅延時間が与えられた可聴帯域外の情報
に加算している。
タル信号を二つの系統に供給している。この内、一方の
系統では標本化周波数６４ｆeの１ビットディジタル信
号を、最低限度、可聴帯域の成分を処理できるまでダウ
ンコンバートしてから、所望の帯域だけ抽出し、この帯
域だけにイコライジング処理を施してから、その後標本
化周波数を６４ｆeとしている。そして、他方の系に供
給され、所定の遅延時間が与えられた可聴帯域外の情報
に加算している。
【００６１】このため、この信号再生装置４５も、ΣΔ
変調により得られた１ビットディジタル信号におけるイ
コライジング処理を可聴帯域にのみ施すので、必要なハ
ードウェアの規模を縮小でき、安価に製造される。つま
り、この信号再生装置４５は、ハードウェア量を削減し
ながらも可聴帯域外の情報を失うことなく、１ビットデ
ィジタル信号にイコライジング処理を施して再生するこ
とができる。
変調により得られた１ビットディジタル信号におけるイ
コライジング処理を可聴帯域にのみ施すので、必要なハ
ードウェアの規模を縮小でき、安価に製造される。つま
り、この信号再生装置４５は、ハードウェア量を削減し
ながらも可聴帯域外の情報を失うことなく、１ビットデ
ィジタル信号にイコライジング処理を施して再生するこ
とができる。
【００６２】
【発明の効果】本発明に係る信号処理装置は、標本化周
波数ｆSの入力信号をダウンサンプリング手段でダウン
サンプリングしてから、抽出手段で必要な帯域成分を抽
出し、この帯域成分に信号処理手段が所定の信号処理を
施している。上記信号処理手段が施された帯域成分には
オーバーサンプリング手段によりオーバーサンプリング
処理が施され標本化周波数ｆSの信号となる。このオー
バーサンプリング手段の出力は、遅延手段が上記ダウン
サンプリング手段、上記抽出手段、上記信号処理手段及
び上記オーバーサンプリング手段での合計処理時間分の
遅延時間を与えた上記入力信号に加算手段で加算され
る。したがって、この信号処理装置は、ハードウェア量
を削減しながらも可聴帯域外の情報を失うことなく、シ
グマデルタ信号にイコライジング処理のような音質調整
処理を施すことができる。
波数ｆSの入力信号をダウンサンプリング手段でダウン
サンプリングしてから、抽出手段で必要な帯域成分を抽
出し、この帯域成分に信号処理手段が所定の信号処理を
施している。上記信号処理手段が施された帯域成分には
オーバーサンプリング手段によりオーバーサンプリング
処理が施され標本化周波数ｆSの信号となる。このオー
バーサンプリング手段の出力は、遅延手段が上記ダウン
サンプリング手段、上記抽出手段、上記信号処理手段及
び上記オーバーサンプリング手段での合計処理時間分の
遅延時間を与えた上記入力信号に加算手段で加算され
る。したがって、この信号処理装置は、ハードウェア量
を削減しながらも可聴帯域外の情報を失うことなく、シ
グマデルタ信号にイコライジング処理のような音質調整
処理を施すことができる。
【００６３】また、本発明に係る信号記録装置は、上記
課題を解決するために、標本化周波数ｆSの入力信号を
ダウンサンプリング手段でダウンサンプリングしてか
ら、抽出手段で必要な帯域成分を抽出し、この帯域成分
に信号処理手段が所定の信号処理を施している。上記信
号処理手段が施された帯域成分にはオーバーサンプリン
グ手段によりオーバーサンプリング処理が施され標本化
周波数ｆSの信号となる。このオーバーサンプリング手
段の出力は、遅延手段が上記ダウンサンプリング手段、
上記抽出手段、上記信号処理手段及び上記オーバーサン
プリング手段での合計処理時間分の遅延時間を与えた上
記入力信号に加算手段で加算される。その後、加算手段
の加算出力は、シグマデルタ変調手段で変調されてシグ
マデルタ信号とされ、記録処理手段で記録処理が施され
てから記録媒体に記録される。したがって、この信号記
録装置によれば、ハードウェア量を削減しながらも可聴
帯域外の情報を失うことなく、イコライジング処理のよ
うな音質調整処理が施されたシグマデルタ信号を記録す
ることができる。
課題を解決するために、標本化周波数ｆSの入力信号を
ダウンサンプリング手段でダウンサンプリングしてか
ら、抽出手段で必要な帯域成分を抽出し、この帯域成分
に信号処理手段が所定の信号処理を施している。上記信
号処理手段が施された帯域成分にはオーバーサンプリン
グ手段によりオーバーサンプリング処理が施され標本化
周波数ｆSの信号となる。このオーバーサンプリング手
段の出力は、遅延手段が上記ダウンサンプリング手段、
上記抽出手段、上記信号処理手段及び上記オーバーサン
プリング手段での合計処理時間分の遅延時間を与えた上
記入力信号に加算手段で加算される。その後、加算手段
の加算出力は、シグマデルタ変調手段で変調されてシグ
マデルタ信号とされ、記録処理手段で記録処理が施され
てから記録媒体に記録される。したがって、この信号記
録装置によれば、ハードウェア量を削減しながらも可聴
帯域外の情報を失うことなく、イコライジング処理のよ
うな音質調整処理が施されたシグマデルタ信号を記録す
ることができる。
【００６４】また、本発明に係る信号再生装置は、上記
課題を解決するために、取り出し手段が取り出した標本
化周波数ｆSの入力信号をダウンサンプリング手段でダ
ウンサンプリングしてから、抽出手段で必要な帯域成分
を抽出し、この帯域成分に信号処理手段が所定の信号処
理を施している。上記信号処理手段が施された帯域成分
にはオーバーサンプリング手段によりオーバーサンプリ
ング処理が施され上記標本化周波数ｆSの信号となる。
このオーバーサンプリング手段の出力は、遅延手段が上
記ダウンサンプリング手段、上記抽出手段、上記信号処
理手段及び上記オーバーサンプリング手段での合計処理
時間分の遅延時間を与えた上記入力信号に加算手段で加
算される。その後、加算手段の加算出力は、シグマデル
タ変調手段で変調されてシグマデルタ信号とされる。し
たがって、この信号再生装置は、ハードウェア量を削減
しながらも可聴帯域外の情報を失うことなく、シグマデ
ルタ信号にイコライジング処理のような音質調整処理を
施して再生することができる。
課題を解決するために、取り出し手段が取り出した標本
化周波数ｆSの入力信号をダウンサンプリング手段でダ
ウンサンプリングしてから、抽出手段で必要な帯域成分
を抽出し、この帯域成分に信号処理手段が所定の信号処
理を施している。上記信号処理手段が施された帯域成分
にはオーバーサンプリング手段によりオーバーサンプリ
ング処理が施され上記標本化周波数ｆSの信号となる。
このオーバーサンプリング手段の出力は、遅延手段が上
記ダウンサンプリング手段、上記抽出手段、上記信号処
理手段及び上記オーバーサンプリング手段での合計処理
時間分の遅延時間を与えた上記入力信号に加算手段で加
算される。その後、加算手段の加算出力は、シグマデル
タ変調手段で変調されてシグマデルタ信号とされる。し
たがって、この信号再生装置は、ハードウェア量を削減
しながらも可聴帯域外の情報を失うことなく、シグマデ
ルタ信号にイコライジング処理のような音質調整処理を
施して再生することができる。
【図面の簡単な説明】
【図１】本発明に係る信号処理装置、信号記録装置及び
信号再生装置の第１の実施の形態となる信号処理装置の
ブロック図である。
信号再生装置の第１の実施の形態となる信号処理装置の
ブロック図である。
【図２】上記第１の実施の形態で用いられるΣΔ変調器
の回路図である。
の回路図である。
【図３】上記ΣΔ変調器が出力する１ビットディジタル
信号の電力密度スペクトル特性図である。
信号の電力密度スペクトル特性図である。
【図４】上記第１の実施の形態で用いられるデシメーシ
ョンフィルタが出力するマルチビット信号の電力密度ス
ペクトル特性図である。
ョンフィルタが出力するマルチビット信号の電力密度ス
ペクトル特性図である。
【図５】上記第１の実施の形態で用いられるＦＩＲフィ
ルタが出力するイコライジング処理の対象となる帯域の
電力密度スペクトル特性図である。
ルタが出力するイコライジング処理の対象となる帯域の
電力密度スペクトル特性図である。
【図６】上記第１の実施の形態で用いられる乗算器が出
力する減衰出力の電力密度スペクトル特性図である。
力する減衰出力の電力密度スペクトル特性図である。
【図７】上記第１の実施の形態で用いられるインターポ
レーションフィルタが出力するマルチビット信号の電力
密度スペクトル特性図である。
レーションフィルタが出力するマルチビット信号の電力
密度スペクトル特性図である。
【図８】上記第１の実施の形態において、乗算器に与え
られたゲインパラメータが正の場合における、加算器の
加算出力の電力密度スペクトル特性図である。
られたゲインパラメータが正の場合における、加算器の
加算出力の電力密度スペクトル特性図である。
【図９】上記第１の実施の形態において、乗算器に与え
られたゲインパラメータが負の場合における、加算器の
加算出力の電力密度スペクトル特性図である。
られたゲインパラメータが負の場合における、加算器の
加算出力の電力密度スペクトル特性図である。
【図１０】本発明に係る信号処理装置、信号記録装置及
び信号再生装置の第２の実施の形態となる信号記録装置
のブロック図である。
び信号再生装置の第２の実施の形態となる信号記録装置
のブロック図である。
【図１１】本発明に係る信号処理装置、信号記録装置及
び信号再生装置の第３の実施の形態となる信号再生装置
のブロック図である。
び信号再生装置の第３の実施の形態となる信号再生装置
のブロック図である。
【図１２】従来の信号処理装置のブロック図である。
１ 信号処理装置、３ シグマデル変調器、４ デシメ
ーションフィルタ、５ＦＩＲフィルタ、６ 乗算器、７
インターポレーションフィルタ、８ 遅延器、９ 加
算器、１０ シグマデルタ変調器、２５ 信号記録装
置、４５ 信号再生装置
ーションフィルタ、５ＦＩＲフィルタ、６ 乗算器、７
インターポレーションフィルタ、８ 遅延器、９ 加
算器、１０ シグマデルタ変調器、２５ 信号記録装
置、４５ 信号再生装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02 G10L 19/00 H03H 17/00
Claims (7)
- 【請求項１】 標本化周波数ｆSの入力信号をダウンサ
ンプリングするダウンサンプリング手段と、 上記ダウンサンプリング手段の出力信号から必要な帯域
成分を抽出する抽出手段と、 上記抽出手段で抽出した帯域成分に所定の信号処理を施
す信号処理手段と、 上記信号処理手段の出力信号にオーバーサンプリング処
理を施して標本化周波数ｆSの信号を出力するオーバー
サンプリング手段と、 上記標本化周波数ｆSの入力信号に、上記ダウンサンプ
リング手段、上記抽出手段、上記信号処理手段及び上記
オーバーサンプリング手段での合計処理時間分の遅延時
間を与える遅延手段と、 上記遅延手段の出力信号と上記オーバーサンプリング手
段の出力信号を加算する加算手段とを備えることを特徴
とする信号処理装置。 - 【請求項２】 上記加算手段の出力信号をシグマデルタ
変調するシグマデルタ変調手段を備えることを特徴とす
る請求項１記載の信号処理装置。 - 【請求項３】 上記信号処理手段は、上記帯域成分に所
定の係数を乗算する乗算手段であることを特徴とする請
求項１記載の信号処理装置。 - 【請求項４】 上記乗算手段は、係数変更手段によって
変更された係数を上記帯域成分に乗算することを特徴と
する請求項３記載の信号処理装置。 - 【請求項５】 上記標本化周波数ｆSは、ＰＣＭ変調で
用いられる標本化周波数ｆeの３２倍、６４倍または１
２８倍のように充分高い周波数であることを特徴とする
請求項１記載の信号処理装置。 - 【請求項６】 標本化周波数ｆSの入力信号をダウンサ
ンプリングするダウンサンプリング手段と、 上記ダウンサンプリング手段の出力信号から必要な帯域
成分を抽出する抽出手段と、 上記抽出手段で抽出した帯域成分に所定の信号処理を施
す信号処理手段と、 上記信号処理手段の出力信号にオーバーサンプリング処
理を施して標本化周波数ｆSの信号を出力するオーバー
サンプリング手段と、 上記標本化周波数ｆSの入力信号に、上記ダウンサンプ
リング手段、上記抽出手段、上記信号処理手段及び上記
オーバーサンプリング手段での合計処理時間分の遅延時
間を与える遅延手段と、 上記遅延手段の出力信号と上記オーバーサンプリング手
段の出力信号を加算する加算手段と、 上記加算手段の出力信号をシグマデルタ変調して１ビッ
トディジタル信号を出力するシグマデルタ変調手段と、 上記シグマデルタ変調手段の１ビットディジタル信号に
記録処理を施す記録処理手段とを備えることを特徴とす
る信号記録装置。 - 【請求項７】 標本化周波数ｆSの入力信号をダウンサ
ンプリングするダウンサンプリング手段と、 上記ダウンサンプリング手段の出力信号から必要な帯域
成分を抽出する抽出手段と、 上記抽出手段で抽出した帯域成分に所定の信号処理を施
す信号処理手段と、 上記信号処理手段の出力信号にオーバーサンプリング処
理を施して標本化周波数ｆSの信号を出力するオーバー
サンプリング手段と、 上記標本化周波数ｆSの入力信号に、上記ダウンサンプ
リング手段、上記抽出手段、上記信号処理手段及び上記
オーバーサンプリング手段での合計処理時間分の遅延時
間を与える遅延手段と、 上記遅延手段の出力信号と上記オーバーサンプリング手
段の出力信号を加算する加算手段と、 上記加算手段の出力信号をシグマデルタ変調して１ビッ
トディジタル信号を出力するシグマデルタ変調手段と、 上記シグマデルタ変調手段からの１ビットディジタル信
号をアナログ信号に変換するアナログ変換手段とを備え
ることを特徴とする信号再生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242296A JP3327114B2 (ja) | 1996-04-24 | 1996-04-24 | 信号処理装置、信号記録装置及び信号再生装置 |
| US08/838,017 US5835043A (en) | 1996-04-24 | 1997-04-22 | Signal processing apparatus, signal recording apparatus, and signal reproducing apparatus |
| KR1019970015134A KR100502538B1 (ko) | 1996-04-24 | 1997-04-23 | 신호처리장치,신호기록장치,그리고신호재생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242296A JP3327114B2 (ja) | 1996-04-24 | 1996-04-24 | 信号処理装置、信号記録装置及び信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289453A JPH09289453A (ja) | 1997-11-04 |
| JP3327114B2 true JP3327114B2 (ja) | 2002-09-24 |
Family
ID=14327022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10242296A Expired - Lifetime JP3327114B2 (ja) | 1996-04-24 | 1996-04-24 | 信号処理装置、信号記録装置及び信号再生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5835043A (ja) |
| JP (1) | JP3327114B2 (ja) |
| KR (1) | KR100502538B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936562A (en) * | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
| GB2330749B (en) * | 1997-10-24 | 2002-08-21 | Sony Uk Ltd | Audio signal processor |
| JP3425344B2 (ja) * | 1997-12-05 | 2003-07-14 | 株式会社東芝 | Ｄ／ａ変換器 |
| CA2325482C (en) * | 1998-03-25 | 2009-12-15 | Lake Technology Limited | Audio signal processing method and apparatus |
| US6205429B1 (en) * | 1998-08-20 | 2001-03-20 | Sony Corporation | System and method to manipulate information in an audio decoder |
| US6337645B1 (en) * | 1999-03-23 | 2002-01-08 | Microsoft Corporation | Filter for digital-to-analog converters |
| AU2001285936A1 (en) * | 2000-09-08 | 2002-03-22 | Koninklijke Philips Electronics N.V. | Audio signal processing with adaptive noise-shaping modulation |
| JP2005506830A (ja) * | 2001-10-25 | 2005-03-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | センサレス直流モータの転流 |
| WO2003083856A1 (en) * | 2002-03-28 | 2003-10-09 | Craven Peter G | Context coding |
| JP3609069B2 (ja) * | 2002-08-01 | 2005-01-12 | ファナック株式会社 | モータ制御装置 |
| US7606330B2 (en) * | 2002-09-27 | 2009-10-20 | Broadcom Corporation | Dual-rate single band communication system |
| US6762704B1 (en) * | 2002-12-09 | 2004-07-13 | Cirrus Logic, Inc. | Modulation of a digital input signal using multiple digital signal modulators |
| US6864812B1 (en) * | 2004-02-05 | 2005-03-08 | Broadcom Corporation | Hardware efficient implementation of finite impulse response filters with limited range input signals |
| US7856464B2 (en) * | 2006-02-16 | 2010-12-21 | Sigmatel, Inc. | Decimation filter |
| US7911891B2 (en) * | 2006-06-05 | 2011-03-22 | Mediatek Inc. | Apparatus for controling servo signal gains of an optical disc drive and method of same |
| US7474235B2 (en) * | 2006-06-05 | 2009-01-06 | Mediatek Inc. | Automatic power control system for optical disc drive and method thereof |
| GB2439115A (en) * | 2006-06-15 | 2007-12-19 | Siemens Plc | ADC filter |
| JP5352952B2 (ja) * | 2006-11-07 | 2013-11-27 | ソニー株式会社 | デジタルフィルタ回路、デジタルフィルタプログラムおよびノイズキャンセリングシステム |
| US7564388B2 (en) | 2006-12-12 | 2009-07-21 | Seagate Technology Llc | Power efficient equalizer design |
| JP4554629B2 (ja) * | 2007-03-07 | 2010-09-29 | 株式会社フェイス | 波形生成装置、音源用シンセサイザ |
| US7365669B1 (en) * | 2007-03-28 | 2008-04-29 | Cirrus Logic, Inc. | Low-delay signal processing based on highly oversampled digital processing |
| US20120155666A1 (en) * | 2010-12-16 | 2012-06-21 | Nair Vijayakumaran V | Adaptive noise cancellation |
| US20120155667A1 (en) * | 2010-12-16 | 2012-06-21 | Nair Vijayakumaran V | Adaptive noise cancellation |
| CN107276590B (zh) * | 2017-05-15 | 2020-07-28 | 南京中感微电子有限公司 | 一种信号处理方法及系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9109637D0 (en) * | 1991-05-03 | 1991-06-26 | Marconi Gec Ltd | Analogue-to-digital and digital-to-analogue converters |
| DE69114129T2 (de) * | 1991-07-17 | 1996-06-13 | Ibm | Dezimationsfilter für Sigma-Delta Konverter und Datenendeinrichtung mit einem solchen Filter. |
| TW236054B (ja) * | 1992-12-16 | 1994-12-11 | Philips Electronics Nv | |
| US5561424A (en) * | 1993-04-30 | 1996-10-01 | Lucent Technologies Inc. | Data converter with minimum phase fir filter and method for calculating filter coefficients |
| US5471209A (en) * | 1994-03-03 | 1995-11-28 | Echelon Corporation | Sigma-delta converter having a digital logic gate core |
| US5568142A (en) * | 1994-10-20 | 1996-10-22 | Massachusetts Institute Of Technology | Hybrid filter bank analog/digital converter |
| US5585802A (en) * | 1994-11-02 | 1996-12-17 | Advanced Micro Devices, Inc. | Multi-stage digital to analog conversion circuit and method |
| KR0149318B1 (ko) * | 1995-08-23 | 1998-11-02 | 김광호 | 디지탈 에코 프로세서 |
| KR100496669B1 (ko) * | 1995-12-27 | 2005-10-07 | 소니 가부시끼 가이샤 | 디지털신호처리방법및장치 |
| KR20000018853A (ko) * | 1998-09-05 | 2000-04-06 | 윤종용 | 미소신호 범위를 개선한 아날로그-디지털 변환기 |
-
1996
- 1996-04-24 JP JP10242296A patent/JP3327114B2/ja not_active Expired - Lifetime
-
1997
- 1997-04-22 US US08/838,017 patent/US5835043A/en not_active Expired - Fee Related
- 1997-04-23 KR KR1019970015134A patent/KR100502538B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100502538B1 (ko) | 2005-10-19 |
| JPH09289453A (ja) | 1997-11-04 |
| KR970071699A (ko) | 1997-11-07 |
| US5835043A (en) | 1998-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327114B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| US6340940B1 (en) | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters | |
| KR100419837B1 (ko) | 샘플링레이트변환방법및장치 | |
| JPH06232755A (ja) | 信号処理システムおよび処理方法 | |
| US6784816B2 (en) | Circuits, systems and methods for volume control in 1-bit digital audio systems | |
| JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| US6628720B1 (en) | Transmitting apparatus and reproducing apparatus | |
| JP2000182331A (ja) | ディジタル信号再生装置及び処理装置 | |
| JP2988894B2 (ja) | Ｄｖｄ−ビデオ標準に互換するディジタルオーディオ処理システム | |
| JPH0479180B2 (ja) | ||
| JP3339315B2 (ja) | ディジタル信号処理装置、記録装置及び再生装置 | |
| KR940003389B1 (ko) | 카세트 테이프 플레이어의 헤드주파수특성 개선회로 | |
| US7173550B1 (en) | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems | |
| JP3339320B2 (ja) | ディジタル信号処理装置 | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JP2000114971A (ja) | ディジタル信号発生装置 | |
| JP3307197B2 (ja) | Ａ／ｄコンバータ | |
| JP4118226B2 (ja) | デジタル信号処理回路及び音声信号記録再生装置 | |
| Hicks | The application of dither and noise-shaping to nyquist-rate digital audio: an introduction | |
| JP2003208186A (ja) | 信号処理装置、信号処理方法 | |
| JP4051807B2 (ja) | デジタル信号処理装置及び再生装置 | |
| JPH0481279B2 (ja) | ||
| JPH0923137A (ja) | 信号処理装置 | |
| JPH09153812A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |