JP3307197B2 - Ａ／ｄコンバータ - Google Patents
Ａ／ｄコンバータInfo
- Publication number
- JP3307197B2 JP3307197B2 JP29888895A JP29888895A JP3307197B2 JP 3307197 B2 JP3307197 B2 JP 3307197B2 JP 29888895 A JP29888895 A JP 29888895A JP 29888895 A JP29888895 A JP 29888895A JP 3307197 B2 JP3307197 B2 JP 3307197B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- digital signal
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄコンバータ
に関わり、特にデジタルオーディオテープレコーダ、ミ
ニディスクプレーヤ等のデジタルオーディオ機器に用い
て好適なものである。
に関わり、特にデジタルオーディオテープレコーダ、ミ
ニディスクプレーヤ等のデジタルオーディオ機器に用い
て好適なものである。
【０００２】
【従来の技術】近年、デジタルオーディオテープレコー
ダ（ＤＡＴ）、ミニディスクプレーヤ（ＭＤ）等のデジ
タルオーディオ機器においては、アナログ信号をデジタ
ル信号に変換するＡ／Ｄコンバータとして、例えばΔΣ
変調器、及びデジタルデシメーションフィルタによって
構成されるオーバーサンプリング型のアナログＡ／Ｄコ
ンバータが用いられている。このようなオーバーサンプ
リング型のＡ／Ｄコンバータは、オーバーサンプリング
を行うことによって、量子化雑音を高域側に押しやり、
オーディオ帯域のノイズを低減するものである。
ダ（ＤＡＴ）、ミニディスクプレーヤ（ＭＤ）等のデジ
タルオーディオ機器においては、アナログ信号をデジタ
ル信号に変換するＡ／Ｄコンバータとして、例えばΔΣ
変調器、及びデジタルデシメーションフィルタによって
構成されるオーバーサンプリング型のアナログＡ／Ｄコ
ンバータが用いられている。このようなオーバーサンプ
リング型のＡ／Ｄコンバータは、オーバーサンプリング
を行うことによって、量子化雑音を高域側に押しやり、
オーディオ帯域のノイズを低減するものである。
【０００３】図３は従来の例えばデジタルオーディオ機
器等に設けられているＡ／Ｄコンバータのブロック図の
一例を示したものである。この図に破線で示した従来の
Ａ／Ｄコンバータ２１は、ΔΣ変調器２２、デジタルデ
シメーションフィルタ２３、ＤＣカットフィルタ２４、
データインターフェイス２５によって構成されており、
入力端子２６から入力されるアナログ信号をデジタル信
号に変換して出力端子２７から出力するようになされて
いる。
器等に設けられているＡ／Ｄコンバータのブロック図の
一例を示したものである。この図に破線で示した従来の
Ａ／Ｄコンバータ２１は、ΔΣ変調器２２、デジタルデ
シメーションフィルタ２３、ＤＣカットフィルタ２４、
データインターフェイス２５によって構成されており、
入力端子２６から入力されるアナログ信号をデジタル信
号に変換して出力端子２７から出力するようになされて
いる。
【０００４】ΔΣ変調器２２は入力端子２６から入力さ
れるアナログ信号に応じて１ビットのパルス列データを
生成し、デジタルデシメーションフィルタ２３は、例え
ばＦＩＲフィルタによって構成されており、ΔΣ変調器
２２で生成された１ビットのパルス列データに含まれる
高調波成分である量子化ノイズ等を除去すると共に、間
引き演算を行って、多ビットのデジタル信号を出力する
ようになされている。また、このようなデジタルデシメ
ーションフィルタ２３のインパルスレスポンス係数のゲ
インは１とされている。
れるアナログ信号に応じて１ビットのパルス列データを
生成し、デジタルデシメーションフィルタ２３は、例え
ばＦＩＲフィルタによって構成されており、ΔΣ変調器
２２で生成された１ビットのパルス列データに含まれる
高調波成分である量子化ノイズ等を除去すると共に、間
引き演算を行って、多ビットのデジタル信号を出力する
ようになされている。また、このようなデジタルデシメ
ーションフィルタ２３のインパルスレスポンス係数のゲ
インは１とされている。
【０００５】ＤＣカットフィルタ２４は、例えば１次の
ＩＩＲデジタルフィルタや、キャリブレーション方式で
カットオフ周波数が１Ｈｚとなるハイパスフィルタ等で
構成されており、アナログ／デジタル変換（以下「Ａ／
Ｄ変換」という）に伴うオフセット電圧（ＤＣ）を除去
するようになされている。データインタフェース２５
は、ＤＣカットフィルタ２４から出力されるデジタル信
号を出力端子２７を介して図示しない後段の回路部に出
力するようになされている。
ＩＩＲデジタルフィルタや、キャリブレーション方式で
カットオフ周波数が１Ｈｚとなるハイパスフィルタ等で
構成されており、アナログ／デジタル変換（以下「Ａ／
Ｄ変換」という）に伴うオフセット電圧（ＤＣ）を除去
するようになされている。データインタフェース２５
は、ＤＣカットフィルタ２４から出力されるデジタル信
号を出力端子２７を介して図示しない後段の回路部に出
力するようになされている。
【０００６】ところで、上記したようなＡ／Ｄコンバー
タ２１の理想的なノイズフロアのレベルは一定であるた
め、通常は入力端子２６から入力されるアナログ信号の
レベルが大きくなると、図４に示すようにΔΣ変調器２
２におけるＳ／Ｎが改善され、鎖線で示すようにアナロ
グ信号の入力レベルがＡ1 に達するまでＳ／Ｎ比が改善
され、入力レベルがＡ1 に達すると波形がクリップして
Ｓ／Ｎが悪化することになる。
タ２１の理想的なノイズフロアのレベルは一定であるた
め、通常は入力端子２６から入力されるアナログ信号の
レベルが大きくなると、図４に示すようにΔΣ変調器２
２におけるＳ／Ｎが改善され、鎖線で示すようにアナロ
グ信号の入力レベルがＡ1 に達するまでＳ／Ｎ比が改善
され、入力レベルがＡ1 に達すると波形がクリップして
Ｓ／Ｎが悪化することになる。
【０００７】しかしながら、Ａ／Ｄコンバータ２１を構
成するΔΣ変調器２２は、高次ΔΣ変調特有の性質によ
り、入力端子２６から入力されるアナログ信号のレベル
が大きくなり変調率が１に近付くと、歪み及びノイズ等
が増加するという雑音歪み特性を有している。このた
め、実際にはアナログ信号が最大入力レベルＡ1 近辺に
達すると歪み及びノイズ等が増加して実線で示すように
Ｓ／Ｎが急激に悪化することになる。
成するΔΣ変調器２２は、高次ΔΣ変調特有の性質によ
り、入力端子２６から入力されるアナログ信号のレベル
が大きくなり変調率が１に近付くと、歪み及びノイズ等
が増加するという雑音歪み特性を有している。このた
め、実際にはアナログ信号が最大入力レベルＡ1 近辺に
達すると歪み及びノイズ等が増加して実線で示すように
Ｓ／Ｎが急激に悪化することになる。
【０００８】そこで、ΔΣ変調器２２に最大入力レベル
Ａ1 近辺のアナログ信号が入力された時にＳ／Ｎ比の悪
化を防止するため、例えば米国特許４８５１８４１号に
デジタルデシメーションフィルタ２３のゲインを１以上
にする方法が開示されている。この場合、ΔΣ変調器２
２に入力されるアナログ信号の入力レベルがＡ2 （図４
に示すＳ／Ｎが最も良くなる入力レベル）に達した時、
デジタルデシメーションフィルタ２３から出力されるデ
ジタル信号の出力レベルがフルスケールとなるようにし
て、Ｓ／Ｎ比が悪化するのを防止している。
Ａ1 近辺のアナログ信号が入力された時にＳ／Ｎ比の悪
化を防止するため、例えば米国特許４８５１８４１号に
デジタルデシメーションフィルタ２３のゲインを１以上
にする方法が開示されている。この場合、ΔΣ変調器２
２に入力されるアナログ信号の入力レベルがＡ2 （図４
に示すＳ／Ｎが最も良くなる入力レベル）に達した時、
デジタルデシメーションフィルタ２３から出力されるデ
ジタル信号の出力レベルがフルスケールとなるようにし
て、Ｓ／Ｎ比が悪化するのを防止している。
【０００９】
【発明が解決しようとする課題】ところが、上記したよ
うにデジタルデシメーションフィルタ２３のゲインを１
以上にして、ΔΣ変調器２１に入力されるアナログ信号
の入力レベルがＡ2 の時に、Ａ／Ｄコンバータ２１から
出力されるデジタル信号の出力レベルがフルスケールと
なるようにすると、Ａ／Ｄ変換に伴うオフセット電圧
（ＤＣ電圧）によって、デジタルデシメーションフィル
タ２３から出力されるデジタル信号の波形が歪んでしま
うという問題点がある。
うにデジタルデシメーションフィルタ２３のゲインを１
以上にして、ΔΣ変調器２１に入力されるアナログ信号
の入力レベルがＡ2 の時に、Ａ／Ｄコンバータ２１から
出力されるデジタル信号の出力レベルがフルスケールと
なるようにすると、Ａ／Ｄ変換に伴うオフセット電圧
（ＤＣ電圧）によって、デジタルデシメーションフィル
タ２３から出力されるデジタル信号の波形が歪んでしま
うという問題点がある。
【００１０】すなわち、Ａ／Ｄコンバータ２１に入力さ
れるアナログ信号のレベルが大きくなると、デジタルデ
シメーションフィルタ２３で増幅されれるデジタル信号
の波形が、図５（ａ）に示すようにＡ／Ｄ変換に伴うオ
フセット電圧Ｖｏによって、この電圧Ｖｏと同一極性側
がクリップした波形となってしまう。
れるアナログ信号のレベルが大きくなると、デジタルデ
シメーションフィルタ２３で増幅されれるデジタル信号
の波形が、図５（ａ）に示すようにＡ／Ｄ変換に伴うオ
フセット電圧Ｖｏによって、この電圧Ｖｏと同一極性側
がクリップした波形となってしまう。
【００１１】このため、ＤＣカットフィルタ２４におい
て、デジタルデシメーションフィルタ２３から出力され
るデジタル信号のオフセット電圧Ｖｏを除去した場合、
同図（ｂ）に示すように出力レベルがフルスケール以下
であっても波形の歪んだデジタル信号が出力されるとい
う問題点があった。
て、デジタルデシメーションフィルタ２３から出力され
るデジタル信号のオフセット電圧Ｖｏを除去した場合、
同図（ｂ）に示すように出力レベルがフルスケール以下
であっても波形の歪んだデジタル信号が出力されるとい
う問題点があった。
【００１２】また、このようなＡ／Ｄコンバータ２１に
おいて、オフセット電圧Ｖｏを発生させることなくＡ／
Ｄ変換を行うようにすることは、種々のアナログ的な要
因により非常に困難であった。
おいて、オフセット電圧Ｖｏを発生させることなくＡ／
Ｄ変換を行うようにすることは、種々のアナログ的な要
因により非常に困難であった。
【００１３】本発明は、このような問題点を解決するた
めになされたもので、Ａ／Ｄ変換に伴うＳ／Ｎの悪化を
防止すると共に、良好なフルスケールのデジタル信号を
出力することを目的とする。
めになされたもので、Ａ／Ｄ変換に伴うＳ／Ｎの悪化を
防止すると共に、良好なフルスケールのデジタル信号を
出力することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＡ／Ｄコンバータは、最大入力レベルが所
定レベル以下に設定され、入力されるアナログ信号から
１ビットのパルスデータ列を生成する変調手段と、ゲイ
ンが１以下に設定され、上記１ビットのパルスデータに
含まれる高調波成分のノイズを除去すると共に、多ビッ
トデジタル信号を生成することができるデジタルフィル
タ手段と、多ビットデジタル信号に含まれるオフセット
電圧を除去する直流カットフィルタ手段と、上記直流カ
ットフィルタ手段から出力されるデジタル信号が入力さ
れ、上記変調手段の入力レベルが最大入力レベルの時
に、フルスケールレベルのデジタル信号が出力されるよ
うにゲインが設定されているレベルアップ手段と、上記
レベルアップ手段から出力されるデジタル信号の出力レ
ベルを制限するリミッタ手段とを備えて構成することと
した。
め、本発明のＡ／Ｄコンバータは、最大入力レベルが所
定レベル以下に設定され、入力されるアナログ信号から
１ビットのパルスデータ列を生成する変調手段と、ゲイ
ンが１以下に設定され、上記１ビットのパルスデータに
含まれる高調波成分のノイズを除去すると共に、多ビッ
トデジタル信号を生成することができるデジタルフィル
タ手段と、多ビットデジタル信号に含まれるオフセット
電圧を除去する直流カットフィルタ手段と、上記直流カ
ットフィルタ手段から出力されるデジタル信号が入力さ
れ、上記変調手段の入力レベルが最大入力レベルの時
に、フルスケールレベルのデジタル信号が出力されるよ
うにゲインが設定されているレベルアップ手段と、上記
レベルアップ手段から出力されるデジタル信号の出力レ
ベルを制限するリミッタ手段とを備えて構成することと
した。
【００１５】本発明によれば、直流カットフィルタ手段
によって多ビットデジタル信号に含まれるオフセット電
圧を除去した後、この直流カットフィルタ手段の後段に
設けたレベルアップ回路のゲインを、最大入力レベルが
所定レベル以下に設定された変調手段の入力レベルが最
大入力レベルの時に、フルスケールレベルのデジタル信
号が出力されるように設定しておくことで、多ビットデ
ジタル信号のレベルをフルスケールまで増幅した場合で
もオフセット電圧による影響や、歪みによる影響の無い
良好なデジタル信号を出力することができる。また、リ
ミッタ手段によりレベルアップ手段から出力されるデジ
タル信号の出力レベルを制限することが可能になる。
によって多ビットデジタル信号に含まれるオフセット電
圧を除去した後、この直流カットフィルタ手段の後段に
設けたレベルアップ回路のゲインを、最大入力レベルが
所定レベル以下に設定された変調手段の入力レベルが最
大入力レベルの時に、フルスケールレベルのデジタル信
号が出力されるように設定しておくことで、多ビットデ
ジタル信号のレベルをフルスケールまで増幅した場合で
もオフセット電圧による影響や、歪みによる影響の無い
良好なデジタル信号を出力することができる。また、リ
ミッタ手段によりレベルアップ手段から出力されるデジ
タル信号の出力レベルを制限することが可能になる。
【００１６】
【発明の実施の形態】図１は、本発明の実施の形態であ
るＡ／Ｄコンバータのブロック図を示したものである。
この図に破線で示したＡ／Ｄコンバータ１は、ΔΣ変調
器２、デジタルデシメーションフィルタ３、ＤＣカット
フィルタ４、レベルアップ回路５、リミッタ回路６、デ
ータインターフェース７によって構成されており、入力
端子８から入力されるアナログ信号をデジタル信号に変
換して出力端子９から出力するようになされている。
るＡ／Ｄコンバータのブロック図を示したものである。
この図に破線で示したＡ／Ｄコンバータ１は、ΔΣ変調
器２、デジタルデシメーションフィルタ３、ＤＣカット
フィルタ４、レベルアップ回路５、リミッタ回路６、デ
ータインターフェース７によって構成されており、入力
端子８から入力されるアナログ信号をデジタル信号に変
換して出力端子９から出力するようになされている。
【００１７】ΔΣ変調器２は、入力端子８から入力され
るアナログ信号に応じて１ビットのパルスデータ列を生
成して出力するようになされている。デジタルデシメー
ションフィルタ３は、例えばＦＩＲローパスフィルタ等
で構成されており、ΔΣ変調器２で生成された１ビット
のパルスデータ列信号から、この信号に含まれる高調波
成分のノイズを除去すると共に、間引き演算を行ってΔ
Σ変調器２のサンプリング周波数より低いサンプリング
周波数に変換し、所望の多ビットのデジタル信号を出力
するようになされている。また、本実施の形態において
はデジタルデシメーションフィルタ３のインパレスレス
ポンス係数のゲインの値は１、又は１以下とする。
るアナログ信号に応じて１ビットのパルスデータ列を生
成して出力するようになされている。デジタルデシメー
ションフィルタ３は、例えばＦＩＲローパスフィルタ等
で構成されており、ΔΣ変調器２で生成された１ビット
のパルスデータ列信号から、この信号に含まれる高調波
成分のノイズを除去すると共に、間引き演算を行ってΔ
Σ変調器２のサンプリング周波数より低いサンプリング
周波数に変換し、所望の多ビットのデジタル信号を出力
するようになされている。また、本実施の形態において
はデジタルデシメーションフィルタ３のインパレスレス
ポンス係数のゲインの値は１、又は１以下とする。
【００１８】ＤＣカットフィルタ４は、例えば１次のＩ
ＩＲデジタルフィルタでカットオフ周波数が１Ｈｚのハ
イパスフィルタ特性となるように構成されており、極め
て低い周波数帯域の信号を除去することができるように
なされている。レベルアップ回路５は、例えば乗算器、
加算器、又はシフトレジスタ等によって構成されてお
り、ＤＣカットフィルタ４から出力されるデジタル信号
の出力レベルを所定のレベルに増幅することができるよ
うになされている。
ＩＲデジタルフィルタでカットオフ周波数が１Ｈｚのハ
イパスフィルタ特性となるように構成されており、極め
て低い周波数帯域の信号を除去することができるように
なされている。レベルアップ回路５は、例えば乗算器、
加算器、又はシフトレジスタ等によって構成されてお
り、ＤＣカットフィルタ４から出力されるデジタル信号
の出力レベルを所定のレベルに増幅することができるよ
うになされている。
【００１９】リミッタ回路６は、レベルアップ回路５か
ら出力されるデジタル信号のレベルが何らかの原因によ
って所定のレベル以上であった場合に、レベルを制限す
るようになされている。データインタフェース７は、リ
ミッタ回路６から出力されるデジタル信号を、出力端子
９を介して図示しない後段の回路部に出力するようにな
されている。
ら出力されるデジタル信号のレベルが何らかの原因によ
って所定のレベル以上であった場合に、レベルを制限す
るようになされている。データインタフェース７は、リ
ミッタ回路６から出力されるデジタル信号を、出力端子
９を介して図示しない後段の回路部に出力するようにな
されている。
【００２０】ところで、このようなΔΣ変調器２は、高
次ΔΣ変調特有の性質により、入力端子８から入力され
るアナログ信号のレベルが大きくなり、変調率が１に近
付くと、歪み及びノイズ等が増加するという雑音歪み特
性を有している。このため、本実施の形態であるＡ／Ｄ
コンバータ１においては、ΔΣ変調器２に入力されるア
ナログ信号の入力レベルを、図４に示したＳ／Ｎが最も
良くなる入力レベルＡ2 以下となるように設定する。
次ΔΣ変調特有の性質により、入力端子８から入力され
るアナログ信号のレベルが大きくなり、変調率が１に近
付くと、歪み及びノイズ等が増加するという雑音歪み特
性を有している。このため、本実施の形態であるＡ／Ｄ
コンバータ１においては、ΔΣ変調器２に入力されるア
ナログ信号の入力レベルを、図４に示したＳ／Ｎが最も
良くなる入力レベルＡ2 以下となるように設定する。
【００２１】以下、上記したＡ／Ｄコンバータ１の動作
を図２に示す波形図を参照して説明する。入力端子８に
アナログ信号が入力されると、ΔΣ変調器２では１ビッ
トのパルスデータ信号が生成され、このデータ信号はデ
ジタルデシメーションフィルタ３に供給されることにな
る。よって、デジタルデシメーションフィルタ３からは
所定のビット数のデジタル信号が出力されることにな
る。
を図２に示す波形図を参照して説明する。入力端子８に
アナログ信号が入力されると、ΔΣ変調器２では１ビッ
トのパルスデータ信号が生成され、このデータ信号はデ
ジタルデシメーションフィルタ３に供給されることにな
る。よって、デジタルデシメーションフィルタ３からは
所定のビット数のデジタル信号が出力されることにな
る。
【００２２】この時、デジタルデシメーションフィルタ
３から出力されるデジタル信号は、図２（ａ）に示すよ
うにＡ／Ｄ変換に伴うオフセット電圧Ｖｏによってオフ
セットされた波形信号となるが、デジタルデシメーショ
ンフィルタ３のゲインは１、又は１以下とされているた
め、フルスケール以下の歪みの無い波形信号となる。
３から出力されるデジタル信号は、図２（ａ）に示すよ
うにＡ／Ｄ変換に伴うオフセット電圧Ｖｏによってオフ
セットされた波形信号となるが、デジタルデシメーショ
ンフィルタ３のゲインは１、又は１以下とされているた
め、フルスケール以下の歪みの無い波形信号となる。
【００２３】このオフセット電圧Ｖｏを含んだデジタル
信号は、ＤＣカットフィルタ４においてオフセット電圧
Ｖｏが除去され、同図（ｂ）に示すような波形のデジタ
ル信号として出力されることになる。そして、このデジ
タル信号はレベルアップ回路５において、例えばΔΣ変
調器２に入力されるアナログ信号のレベルがＡ2 の時
に、図２（ｃ）に示すようなフルスケールのデジタル信
号となるように出力レベルが調整され、リミッタ回路６
及びデータインターフェース７を介して、出力端子９か
ら図示されていない後段の回路部に供給されることにな
る。
信号は、ＤＣカットフィルタ４においてオフセット電圧
Ｖｏが除去され、同図（ｂ）に示すような波形のデジタ
ル信号として出力されることになる。そして、このデジ
タル信号はレベルアップ回路５において、例えばΔΣ変
調器２に入力されるアナログ信号のレベルがＡ2 の時
に、図２（ｃ）に示すようなフルスケールのデジタル信
号となるように出力レベルが調整され、リミッタ回路６
及びデータインターフェース７を介して、出力端子９か
ら図示されていない後段の回路部に供給されることにな
る。
【００２４】つまり、本実施の形態であるＡ／Ｄコンバ
ータ１においては、例えばデジタルデシメーションフィ
ルタ３のゲインを１として、ΔΣ変調器２に入力される
アナログ信号のレベルが最大（図４に示す入力レベルＡ
2 ）の時にも、デジタルデシメーションフィルタ３から
出力されるデジタル信号がオフセット電圧Ｖｏによって
クリップした波形とならないようにしている。
ータ１においては、例えばデジタルデシメーションフィ
ルタ３のゲインを１として、ΔΣ変調器２に入力される
アナログ信号のレベルが最大（図４に示す入力レベルＡ
2 ）の時にも、デジタルデシメーションフィルタ３から
出力されるデジタル信号がオフセット電圧Ｖｏによって
クリップした波形とならないようにしている。
【００２５】そして、ＤＣカットフィルタ４でオフセッ
ト電圧が除去されたデジタル信号のレベルをレベルアッ
プ回路６によって増幅するようにしている。つまり、レ
ベルアップ回路６において、ΔΣ変調器２に入力される
アナログ信号の最大の時に、フルスケールのデジタル信
号がＡ／Ｄコンバータ１の出力となるように、出力レベ
ルのゲインを調整している。
ト電圧が除去されたデジタル信号のレベルをレベルアッ
プ回路６によって増幅するようにしている。つまり、レ
ベルアップ回路６において、ΔΣ変調器２に入力される
アナログ信号の最大の時に、フルスケールのデジタル信
号がＡ／Ｄコンバータ１の出力となるように、出力レベ
ルのゲインを調整している。
【００２６】このように構成すれば、従来のようにデジ
タルデシメーションフィルタ３においてデジタル信号の
出力レベルをフルスケールまで上げることなく、Ａ／Ｄ
コンバータ１の出力レベルをフルスケールとすることが
できるため、Ａ／Ｄ変換に伴うオフセット電圧Ｖｏによ
って出力されるデジタル信号の波形が歪むことを防止す
ることができる。
タルデシメーションフィルタ３においてデジタル信号の
出力レベルをフルスケールまで上げることなく、Ａ／Ｄ
コンバータ１の出力レベルをフルスケールとすることが
できるため、Ａ／Ｄ変換に伴うオフセット電圧Ｖｏによ
って出力されるデジタル信号の波形が歪むことを防止す
ることができる。
【００２７】また、ΔΣ変調器２に入力されるアナログ
信号のレベルは、ΔΣ変調特有の性質によってＳ／Ｎ比
が悪化しない範囲とすることができるため、ΔΣ変調器
２におけるＳ／Ｎ比の悪化を防止することができる。
信号のレベルは、ΔΣ変調特有の性質によってＳ／Ｎ比
が悪化しない範囲とすることができるため、ΔΣ変調器
２におけるＳ／Ｎ比の悪化を防止することができる。
【００２８】なお、本実施の形態ではデジタルデシメー
ションフィルタ３のインパルスレスポンス係数のゲイン
を１とした場合について説明したが、これに限定される
ことなく、レベルアップ回路５との関係によって決定す
れば良い。
ションフィルタ３のインパルスレスポンス係数のゲイン
を１とした場合について説明したが、これに限定される
ことなく、レベルアップ回路５との関係によって決定す
れば良い。
【００２９】
【発明の効果】以上、説明したように本発明のＡ／Ｄコ
ンバータによれば、直流カットフィルタ手段によって多
ビットデジタル信号に含まれるオフセット電圧を除去し
た後、この直流カットフィルタ手段の後段に設けたレベ
ルアップ回路のゲインを、変調手段の入力レベルが最大
入力レベルの時に、フルスケールレベルのデジタル信号
が出力されるように設定しておくことで、多ビットデジ
タル信号のレベルをフルスケールまで増幅した場合で
も、オフセット電圧による影響や、歪みによる影響の無
い良好なデジタル信号を出力することができる。また、
レベルアップ手段から出力されるデジタル信号の出力レ
ベルを制限するリミッタ手段を設けるようにすると、何
らかの原因によって出力されるデジタル信号のレベルが
異常に大きくなった場合でも、後段に接続される回路部
に影響を与える事がないという効果がある。
ンバータによれば、直流カットフィルタ手段によって多
ビットデジタル信号に含まれるオフセット電圧を除去し
た後、この直流カットフィルタ手段の後段に設けたレベ
ルアップ回路のゲインを、変調手段の入力レベルが最大
入力レベルの時に、フルスケールレベルのデジタル信号
が出力されるように設定しておくことで、多ビットデジ
タル信号のレベルをフルスケールまで増幅した場合で
も、オフセット電圧による影響や、歪みによる影響の無
い良好なデジタル信号を出力することができる。また、
レベルアップ手段から出力されるデジタル信号の出力レ
ベルを制限するリミッタ手段を設けるようにすると、何
らかの原因によって出力されるデジタル信号のレベルが
異常に大きくなった場合でも、後段に接続される回路部
に影響を与える事がないという効果がある。
【図１】本発明の実施の形態であるＡ／Ｄコンバータの
ブロック図を示した図である。
ブロック図を示した図である。
【図２】本実施の形態におけるＡ／Ｄコンバータのデジ
タル信号の出力波形を示した図である。
タル信号の出力波形を示した図である。
【図３】従来のＡ／Ｄコンバータのブロック図の一例を
示した図である。
示した図である。
【図４】ΔΣ変調器の歪み特性の一例を示した図であ
る。
る。
【図５】従来のＡ／Ｄコンバータにおけるデジタル信号
の出力波形を示した図である。
の出力波形を示した図である。
１、２１ Ａ／Ｄコンバータ ２、２２ ΔΣ変調器 ３、２３ デジタルデシメーションフィルタ ４、２４ ＤＣカットフィルタ ５ レベルアップ回路 ６ リミッタ回路 ７ ２５ データインタフェース ８、２６ 入力端子 ９、２７ 出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川辺 東 神奈川県横浜市保土ケ谷区神戸町134 ソニーＬＳＩデザイン株式会社内 (56)参考文献 特開 平６−6231（ＪＰ，Ａ) 特開 平２−84820（ＪＰ，Ａ) 特開 平６−152417（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02 H03M 1/08 H03M 1/10
Claims (1)
- 【請求項１】 最大入力レベルが所定レベル以下に設定
され、入力されるアナログ信号から１ビットのパルスデ
ータ列を生成する変調手段と、ゲインが１以下に設定され、 上記１ビットのパルスデー
タに含まれる高調波成分のノイズを除去すると共に、多
ビットデジタル信号を生成することができるデジタルフ
ィルタ手段と、上記多ビットデジタル信号に含まれる オフセット電圧を
除去する直流カットフィルタ手段と、上記直流カットフィルタ手段から出力されるデジタル信
号が入力され、上記変調手段の入力レベルが最大入力レ
ベルの時に、フルスケールレベルのデジタル信号が出力
されるようにゲインが設定されているレベルアップ手段
と、 上記レベルアップ手段から出力されるデジタル信号の出
力レベルを制限するリミッタ手段と、 を備えて構成したことを特徴とするＡ／Ｄコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29888895A JP3307197B2 (ja) | 1995-10-24 | 1995-10-24 | Ａ／ｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29888895A JP3307197B2 (ja) | 1995-10-24 | 1995-10-24 | Ａ／ｄコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09121160A JPH09121160A (ja) | 1997-05-06 |
| JP3307197B2 true JP3307197B2 (ja) | 2002-07-24 |
Family
ID=17865469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29888895A Expired - Fee Related JP3307197B2 (ja) | 1995-10-24 | 1995-10-24 | Ａ／ｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3307197B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006113153A (ja) * | 2004-10-12 | 2006-04-27 | Sharp Corp | １ビット信号のダウンサンプリング装置、ダウンサンプリング方法、マルチチャンネルオーディオ装置、及びマルチチャンネルオーディオ装置の音声再生方法 |
| EA038803B1 (ru) * | 2017-12-25 | 2021-10-21 | Федеральное государственное унитарное предприятие "Всероссийский научно-исследовательский институт автоматики им. Н.Л. Духова" | Способ адаптивной цифровой фильтрации импульсных помех и фильтр для его реализации |
-
1995
- 1995-10-24 JP JP29888895A patent/JP3307197B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09121160A (ja) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4454109B2 (ja) | パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 | |
| JP3327114B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| JP3137995B2 (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| US6784816B2 (en) | Circuits, systems and methods for volume control in 1-bit digital audio systems | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| JP2003110376A (ja) | 信号増幅装置 | |
| JP3307197B2 (ja) | Ａ／ｄコンバータ | |
| JPH1117549A (ja) | Ａｄ変換装置 | |
| JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| US20020018012A1 (en) | Method and apparatus for analog-to-digital converting signal modulated in frequency domain | |
| US5351048A (en) | One bit high speed signal processing system utilizing controlled spectrum of quantization noise | |
| JP3465401B2 (ja) | オーデイオ信号処理装置及びオーデイオ記録装置 | |
| US5157396A (en) | D/a conversion apparatus | |
| US6400294B1 (en) | Method of muting a digital signal and a digital signal recording apparatus and a digital signal processing apparatus employing the digital signal muting method | |
| CN113141563A (zh) | Pdm音频信号转换到pcm音频信号的数字电路结构 | |
| JP3527133B2 (ja) | １ビット信号再生装置 | |
| JP3416477B2 (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| JPS58117741A (ja) | 信号処理回路 | |
| JP3104105B2 (ja) | 直流成分除去回路 | |
| JP2000349579A (ja) | デジタルオーディオ用帯域制限アナログフィルタ及びこれを用いた音声信号増幅装置 | |
| CN214960098U (zh) | Pdm音频信号转换到pcm音频信号的数字电路结构 | |
| JP3047368B2 (ja) | Ａ／ｄコンバータ回路 | |
| EP0398638A2 (en) | Digital-to-analog converter device | |
| JP3264155B2 (ja) | 信号処理装置 | |
| JP3339320B2 (ja) | ディジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020416 |
|
| LAPS | Cancellation because of no payment of annual fees |