KR20000018853A - 미소신호 범위를 개선한 아날로그-디지털 변환기 - Google Patents

미소신호 범위를 개선한 아날로그-디지털 변환기 Download PDF

Info

Publication number
KR20000018853A
KR20000018853A KR1019980036649A KR19980036649A KR20000018853A KR 20000018853 A KR20000018853 A KR 20000018853A KR 1019980036649 A KR1019980036649 A KR 1019980036649A KR 19980036649 A KR19980036649 A KR 19980036649A KR 20000018853 A KR20000018853 A KR 20000018853A
Authority
KR
South Korea
Prior art keywords
analog
signal
digital
input signal
sigma
Prior art date
Application number
KR1019980036649A
Other languages
English (en)
Inventor
박호진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980036649A priority Critical patent/KR20000018853A/ko
Publication of KR20000018853A publication Critical patent/KR20000018853A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/488—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

개시되는 아날로그-디지털 변환기는 상기 아날로그 입력 신호의 피크 값을 검출하는 피크 검출 수단과, 상기 피크 값이 소정 범위 내에 포함되도록 상기 아날로그 신호를 N-배 증폭/감쇄하여 출력하는 자동 이득 조절 수단과, 상기 자동 이득 조절 수단으로부터 입력되는 아날로그 신호를 디지털 데이터로 변환하여 출력하는 아날로그-디지털 변환 수단 및 상기 변환 수단으로부터 출력되는 디지털 데이터를 N-배 감쇄/증폭하여 상기 원래의 아날로그 입력 신호 레벨로 복원하는 레벨 복원 수단을 포함한다. 이와 같은 구성에 의해, 아날로그 입력 신호의 레벨이 낮더라도, 특성의 저하(degradation)없이 최고의 신호대 잡음비(S/N)를 유지할 수 있는 장점이 있다.

Description

미소신호 범위를 개선한 아날로그-디지털 변환기(ANALOG TO DIGITAL CONVERTER IMPROVED IN DYNAMIC RANGE)
본 발명은 아날로그-디지털 변환기에 관한 것으로, 좀 더 구체적으로는 미소 신호 범위에서 성능이 향상된 시그마-델타 아날로그-디지털 변환기에 관한 것이다.
VLSI(Very Large Scale Integration) 기술이 발달함에 따라 많은 하드웨어 소자로 구성되는 디지털 필터(digital filter)등의 디지털 신호 프로세서(digital signal processor)가 온-칩(on-chip)화 되고 있다. 반면에, 아날로그 소자의 해상도(resolution)가 떨어짐(전력 공급이 낮아짐)으로서, 아날로그 소자의 매칭 특성이 우수하지 않더라도 고해상도를 구현할 수 있는 오버샘플링 시그마-델타 아날로그-디지털 변환기(oversampling Sigma-Delta analog to digital converter)가 개발되었다. 상기 시그마-델타 ADC는 노이즈-쉐이핑(noise-shaping) 특성에 의해 신호 대 잡음비(SND)가 최대 90 ~ 100 dB인 고해상도로 구현된다.
이러한 시그마-델타 아날로그-디지털 변환기(ADC)는 CDP, DAT, MDP 등과 같은 디지털 오디오 기기와 컴퓨터에 구비되는 사운드 카드나 모뎀 카드 등에서 신호 처리를 위한 인터페이스로서 널리 사용되고 있다.
시그마-델타 ADC는 시그마-델타 모듈레이터(modulator)와 디지털 데시메이션 필터(digital decimation filter)를 포함하여, 입력된 아날로그 신호를 디지털 신호로 변환하여 출력한다.
상기 아날로그 모듈레이터는 스위치 커패시터 필터(switch capacitor filter) 구조로 구성되어 오버 샘플링을 수행하고, 노이즈-쉐이핑된 1 비트 PDM(Pulse Density Modulation) 신호를 출력한다. 상기 디지털 데시메이션 필터는 로우 패스 필터(low pass filter)로서 밴드 노이즈(band noise)를 제거하고, 다운 샘플링(down sampling)된 디지털 신호를 출력한다.
일반적으로 시그마-델타 ADC의 성능은 입력된 아날로그 신호를 얼마나 정확하게 복원하는가에 의해 결정된다. 즉, 아날로그 입력 신호에 대한 디지털 출력 코드를 고속 푸리에 변환(Fast Fourier Transform; FFT)한 결과, SNR(Signal to Noise Ration), SND(Signal to Noise+Distortion), DR(Dynamic Range) 특성이 몇 비트의 해상도를 갖는가에 따라 특성이 결정된다.
이상적인 신호 대 잡음비(S/N)를 수학식으로 나타내면 [수학식 1]과 같다.
[수학식 1]
S/N = n × 6.02 + 1.76 dB
상기 [수학식 1]에서 n은 디지털 신호의 비트 수를 나타낸 것으로, 16-비트 오디오 ADC의 경우 S/N은 (16 * 6.02 + 1.76)dB 즉, 98dB 가 된다. 이것은 순수 양자화 잡음(quantization noise)만 존재할 경우를 나타낸 것으로, 실제 시그마-델타 ADC에서는 디바이스 잡음(1/f 잡음, 온도 잡음, 백색 잡음 등)과 아날로그 모듈레이터에서 발생하는 KT/C 샘플링 잡음, AMP 잡음, 패턴 잡음 등 여러 가지 요인에 의해서 일반적으로 80 dB에 머무르고 있다.
미소 신호 범위(Dynamic Range)에서의 재현성은 아날로그 입력 신호의 크기(peak to peak)를 0 dB 기준으로 -60 dB만큼 감소시켜 입력하고, 최종적으로 출력되는 디지털 코드를 FFT 변환한 결과의 데시벨 값에 다시 60 dB를 더하는 것을 말한다. 예를 들어, 2Vpp의 아날로그 입력 신호는 -60 dB 즉, -1000배 감소되어 2mVpp로 입력되고, 그것을 FFT 변환한 결과인 25 dB에 60 dB를 더하면 85 dB가 된다. 다시 말하면, 0 dB 기준의 아날로그 입력 신호보다 낮은 레벨의 신호에 대해서 출력 특성이 좋은가를 알아보기 위해 미소 신호 범위에서의 재현성을 계산한다.
도 1은 미소 신호 범위에서 입력 신호에 따른 신호 대 잡음비를 보여주고 있다.
도 1에 도시된 바와 같이, 아날로그 입력 신호는 0 dB를 기준으로, 대개 -3 dB 포인터에서 최고의 신호 대 잡음비(SND)를 보인다. 이는 설계시 아날로그 신호 0 dB를 기준으로 디지털 데시메이션 필터의 출력 코드를 최대값으로 설정하기 때문에(예컨대, 16-비트 ADC의 경우, 디지털 풀 코드는 216즉, 65536 개가 된다. 다시 말하면, 아날로그 입력 신호의 기준 전압을 기점으로 위, 아래로 ±32768 개씩의 코드로 변환된다) -3 dB의 신호가 입력될 때 가장 좋은 특성을 보인다.
시그마-델타 ADC의 시스템 이득(gain)은 아날로그 모듈레이터 이득과 디지털 데시메이션 필터 이득을 합한 값으로 결정된다. 상기 디지털 데시메이션 필터는 디지털 신호를 처리하므로, 설계한 바에 따라 이득을 얻을 수 있으나, 스위치 커패시터 필터로 구성된 상기 아날로그 모듈레이터는 공정 변수 및 설계 변수의 영향을 받기 때문에 설정된 이득을 얻기 힘들다. 만일 0 dB 기준의 입력 신호에 대해 디지털 풀 코드로 설정되어 있을 때, 아날로그 모듈레이터의 이득 오차로 인하여 풀 코드의 범위를 초과할 경우, 최종 출력을 고속 푸리에 변환(FFT)해 보면, 입력된 신호가 왜곡되어 하모닉(harmonic)이나 왜곡(distortion) 현상이 나타나 신호 대 잡음비가 저하됨을 알 수 있다.
즉, 아날로그 입력 신호의 레벨이 낮을 때에는 노이즈의 영향을 많이 받게되어 신호 대 잡음 특성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 미소 신호 범위에서 향상된 성능을 갖는 시그마-델타 아날로그-디지털 변환기를 제공하는데 있다.
도 1은 미소 신호 범위에서 입력 신호에 따른 신호 대 잡음비를 보여주고 있는 그래프; 그리고
도 2는 본 발명의 바람직한 실시예에 따른 시그마-델타 아날로그-디지털 변환기의 회로 구성을 보여주고 있다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 피크 검출기 20 : 자동 이득 조절기
30 : 아날로그 모듈레이터 40 : 디지털 데시메이션 필터
50 : 디지털 곱셈기
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 아날로그 입력 신호를 디지털 신호로 변환하여 출력하는 아날로그-디지털 변환기는: 상기 아날로그 입력 신호의 피크 값을 검출하는 피크 검출 수단과; 상기 피크 값이 소정 범위 내에 포함되도록 상기 아날로그 신호를 N-배 증폭/감쇄하여 출력하는 자동 이득 조절 수단과; 상기 자동 이득 조절 수단으로부터 입력되는 아날로그 신호를 디지털 데이터로 변환하여 출력하는 아날로그-디지털 변환 수단 및; 상기 변환 수단으로부터 출력되는 디지털 데이터를 N-배 감쇄/증폭하여 상기 아날로그 입력 신호의 레벨로 출력하는 레벨 복원 수단을 포함한다.
바람직한 실시예에 있어서, 상기 아날로그-디지털 변환기는 시그마-델타 아날로그-디지털 변환기를 포함한다.
바람직한 실시예에 있어서, 상기 아날로그-디지털 변환 수단은, 상기 자동 이득 조절 수단으로부터 출력되는 아날로그 신호를 오버샘플링하여 디지털 데이터로 변환하는 시그마-델타 모듈레이터와; 상기 시그마-델타 모듈레이터로부터 입력되는 디지털 데이터를 미리 설정된 비율로 데시메이팅하여 출력하는 데시메이션 필터를 포함한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 2를 참조하여 상세히 설명한다.
본 발명의 신규한 아날로그-디지털 변환기는 상기 아날로그 입력 신호의 피크 값을 검출하는 피크 검출 수단과, 상기 피크 값이 소정 범위 내에 포함되도록 상기 아날로그 신호를 N-배 증폭/감쇄하여 출력하는 자동 이득 조절 수단과, 상기 자동 이득 조절 수단으로부터 입력되는 아날로그 신호를 디지털 데이터로 변환하여 출력하는 아날로그-디지털 변환 수단 및 상기 변환 수단으로부터 출력되는 디지털 데이터를 N-배 감쇄/증폭하여 상기 원래의 아날로그 입력 신호 레벨로 복원하는 레벨 복원 수단을 포함한다. 이와 같은 구성에 의해, 아날로그 입력 신호의 레벨이 낮더라도, 특성의 저하(degradation)없이 최고의 신호 대 잡음비(S/N)를 유지할 수 있는 장점이 있다.
도 2는 본 발명의 바람직한 실시예에 따른 시그마-델타 아날로그-디지털 변환기의 회로 구성을 보여주고 있다.
도 2를 참조하면, 시그마-델타 아날로그-디지털 변환기는, 피크 검출기(10), 자동 이득 조절기(Automatic Gain Controller; AGC)(20), 시그마-델타 모듈레이터(Sigma-Delta modulator)(30), 데시메이션 필터(40) 및 디지털 곱셈기(50)를 포함한다.
상기 피크 검출기(10)는 아날로그 입력 신호의 피크 값을 검출한다. 상기 자동 이득 조절기(20)는 상기 피크 값이 소정 범위 내에 포함되도록 상기 아날로그 입력 신호를 N-배 증폭/감쇄하여 출력한다. 이는 시그마-델타 모듈레이터(30)가 처리할 수 있는 최적의 신호 레벨로 조절하기 위해, 최적의 신호 레벨보다 작을 경우에는 N-배 증폭하고, 그 반대의 경우에는 N-배 감쇄시키는 것이다. 즉, 아날로그 입력 신호(X)에 N을 곱하여 상기 시그마-델타 모듈레이터(30)로 제공한다.
스위치 커패시터 필터로 구성된 시그마-델타 모듈레이터(30)는 상기 자동 이득 조절기(20)로부터 입력되는 아날로그 신호를 오버샘플링하고, 노이즈-쉐이핑(noise-shaping)된 PDM(Pulse Density Modulation) 디지털 신호를 출력한다.
샘플링 주파수(sampling frequency)가 높아지는 것과 비례하여 전대역에 펼쳐 있는 백색 잡음(white noise)은 감소한다. 따라서, 원하는 주파수 대역내의 백색 잡음을 감소시키기 위해서는 저주파수 영역의 잡음을 고주파수 영역으로 밀어냄으로서(노이즈-쉐이핑) 고 해상도의 아날로그-디지털 변환기를 구현할 수 있다. 고주파수 영역에 쌓인 잡음은 디지털 데시메이션 필터(40)에서 제거된다. 여기서, 노이즈-쉐이핑은 시그마-델타 모듈레이터의 차수를 높일수록 보다 첨예하게 수행된다. 일반적으로 팩스/데이터 모뎀 등에 사용되는 모듈레이터는 2 차이고, 오디오에 사용되는 모듈레이터에는 4차가 많이 사용된다.
다시 도 2를 참조하여, 상기 데시메이션 필터(40)에서 출력되는 디지털 데이터는 항상 일정한 값(예컨대, 16 비트 기준으로 풀 코드는 ±32768)을 갖는다. 그러나, 상기 데시메이션 필터(40)에서 출력되는 데이터는 상기 자동 이득 조절기(20)에서 N-배 증폭/감쇄된 아날로그 입력 신호를 변환한 데이터이므로 원래의 레벨로 복원되어야 한다. 예를 들어, 0.2Vpp의 아날로그 입력 신호를 10 배한 2Vpp에 대한 디지털 출력 코드가 ±32768이라면, 0.2Vpp의 아날로그 입력 신호에 대한 디지털 출력 코드는 1/10에 해당하는 ±3277이 되어야 한다. 따라서, 디지털 곱셈기(50)는 상기 데시메이션 필터(40)로부터 출력되는 디지털 데이터에 상기 자동 이득 조절기(20)로부터 입력되는 N의 역수 즉 (1/N)을 곱한다. 그 결과, 상기 디지털 곱셈기(50)로부터 출력되는 디지털 데이터는 아날로그 입력 신호와 동일한 레벨을 갖는다.
상술한 바와 같이, 본 발명의 시그마-델타 ADC는, 피크 검출기(10)에서 아날로그 입력 신호의 피크 값을 검출하고, 자동 이득 조절기(20)에서 상기 피크 값이 소정 범위 내에 포함되도록 상기 아날로그 신호를 N-배 증폭/감쇄한다. 증폭/감쇄된 아날로그 신호는 시그마-델타 모듈레이터(30)에서 디지털 데이터로 변환한다. 상기 디지털 데이터는 디지털 곱셈기(50)에서 다시 N-배 감쇄/증폭되어 원래의 아날로그 입력 신호 레벨로 복원된다. 이와 같은 구성에 의해, 아날로그 입력 신호의 레벨이 낮더라도, 특성의 저하(degradation)없이 최고의 신호 대 잡음비(S/N)를 유지할 수 있는 장점이 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 미소 신호 범위에서 시그마-델타 아날로그-디지털 변환기의 성능이 향상된다.

Claims (3)

  1. 아날로그 입력 신호를 디지털 신호로 변환하여 출력하는 아날로그-디지털 변환기에 있어서:
    상기 아날로그 입력 신호의 피크 값을 검출하는 피크 검출 수단과;
    상기 피크 값이 소정 범위 내에 포함되도록 상기 아날로그 신호를 N-배 증폭/감쇄하여 출력하는 자동 이득 조절 수단과;
    상기 자동 이득 조절 수단으로부터 입력되는 아날로그 신호를 디지털 데이터로 변환하여 출력하는 아날로그-디지털 변환 수단 및;
    상기 변환 수단으로부터 출력되는 디지털 데이터를 N-배 감쇄/증폭하여 상기 아날로그 입력 신호의 레벨로 출력하는 레벨 복원 수단을 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  2. 제 1 항에 있어서,
    상기 아날로그-디지털 변환기는 시그마-델타 아날로그-디지털 변환기를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  3. 제 2 항에 있어서,
    상기 아날로그-디지털 변환 수단은,
    상기 자동 이득 조절 수단으로부터 출력되는 아날로그 신호를 오버샘플링하여 디지털 데이터로 변환하는 시그마-델타 모듈레이터와;
    상기 시그마-델타 모듈레이터로부터 입력되는 디지털 데이터를 미리 설정된 비율로 데시메이팅하여 출력하는 데시메이션 필터를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
KR1019980036649A 1998-09-05 1998-09-05 미소신호 범위를 개선한 아날로그-디지털 변환기 KR20000018853A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036649A KR20000018853A (ko) 1998-09-05 1998-09-05 미소신호 범위를 개선한 아날로그-디지털 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036649A KR20000018853A (ko) 1998-09-05 1998-09-05 미소신호 범위를 개선한 아날로그-디지털 변환기

Publications (1)

Publication Number Publication Date
KR20000018853A true KR20000018853A (ko) 2000-04-06

Family

ID=19549714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036649A KR20000018853A (ko) 1998-09-05 1998-09-05 미소신호 범위를 개선한 아날로그-디지털 변환기

Country Status (1)

Country Link
KR (1) KR20000018853A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502538B1 (ko) * 1996-04-24 2005-10-19 소니 가부시끼 가이샤 신호처리장치,신호기록장치,그리고신호재생장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502538B1 (ko) * 1996-04-24 2005-10-19 소니 가부시끼 가이샤 신호처리장치,신호기록장치,그리고신호재생장치

Similar Documents

Publication Publication Date Title
KR100276790B1 (ko) 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기
US5745061A (en) Method of improving the stability of a sigma-delta modulator employing dither
Wepman Analog-to-digital converters and their applications in radio receivers
US5471209A (en) Sigma-delta converter having a digital logic gate core
US6922161B2 (en) Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR)
US6268814B1 (en) Carrier-dependent dithering for analog-to-digital conversion
JP4261585B2 (ja) デルタシグマ・アナログデジタル変換器
US6326911B1 (en) Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters
US6538592B1 (en) Variable dynamic range analog-to-digital converter
US7453382B2 (en) Method and apparatus for A/D conversion
KR20010013111A (ko) 시그마-델타 변조기에서 주기적 잡음을 감소하는 장치 및방법
US7119726B2 (en) Error feedback structure for delta-sigma modulators with improved stability
JP4901112B2 (ja) 帯域デルタ−シグマ・アナログ−デジタル変換器
JPH0750535A (ja) アナログ信号の処理方法と装置
US10623212B2 (en) Space-time oversampling and error shaping for coarsely quantized arrays
KR20000018853A (ko) 미소신호 범위를 개선한 아날로그-디지털 변환기
WO1999049578A1 (en) Tone modulation in delta-sigma dac using square wave dither
Cho et al. A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer
EP1678832B1 (en) Delta sigma modulator with integral decimation
CN114095030A (zh) 一种全差分带弦音消除的sigma-delta ADC
Lyons et al. Reducing ADC quantization noise
Petraglia et al. QMF-based A/D converters: Overview and new results
JP3040546B2 (ja) ノイズシェーピングａ−ｄ変換器
Kim et al. A single chip/spl Delta/-/spl Sigma/ADC with a built-in variable gain stage and DAC with a charge integrating subconverter for a 5 V 9600-b/s modem
Sun et al. Tonal behavior analysis of an adaptive second-order sigma-delta modulator

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination