KR100276790B1 - 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기 - Google Patents

개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기 Download PDF

Info

Publication number
KR100276790B1
KR100276790B1 KR1019940005695A KR19940005695A KR100276790B1 KR 100276790 B1 KR100276790 B1 KR 100276790B1 KR 1019940005695 A KR1019940005695 A KR 1019940005695A KR 19940005695 A KR19940005695 A KR 19940005695A KR 100276790 B1 KR100276790 B1 KR 100276790B1
Authority
KR
South Korea
Prior art keywords
signal
sigma
stage
delta modulator
output
Prior art date
Application number
KR1019940005695A
Other languages
English (en)
Other versions
KR940023041A (ko
Inventor
씨. 레드지어스 로버트
에스. 아르윈 제임스
Original Assignee
비센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아
Publication of KR940023041A publication Critical patent/KR940023041A/ko
Application granted granted Critical
Publication of KR100276790B1 publication Critical patent/KR100276790B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

시그마-델타 변조기(50, 100)는 fs/2 근처에서 변조기(50, 100)의 제1의 단(60)에 피드백된 신호의 주파수 영역 특성을 감쇠시키며, 여기서 fs는 변조기(50, 100)의 클록 주파수이다. 이와 같이 변조기(50, 100)는 복잡한 디서링 기술 (Complex dithering schemes)없이, 공지된 시그마-델타 변조기의 특징인 대역내의 신호음을 실제로 제거시킨다. 한 실시예에서, 시그마-델타 변조기(50, 100)는 변조기(50, 100)의 피드백 루프내에 2 탭 유한 임펄스 응답(FIR) 필터(50)를 구비한다. 2 탭 FIR 필터(80)는 피드백 신호를 제1의 단(60)에 공급하도록 제2의 단(70)의 출력에서의 천이를 평활하게 한다. 상기 아키텍처는 디지탈-아날로그 시그마-델타 변조기(50) 또는 아날로그-디지탈 시그마-델타 변조기(100)에 유용하다.

Description

개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기
제1도는 부분적인 블록선도 및 부분적인 논리선도 형태로 종래의 기술에 따른 2차 시그마-델타 변조기를 설명하는 도면.
제2도는 부분적인 블록선도, 부분적인 논리선도 및 부분적인 개략선도 형태로, 디지탈-아날로그 변환기에 사용하기에 적절한 본 발명에 따른 시그마-델타 변조기를 설명하는 도면.
제3도는 제2도와 관련된 신호의 타이밍선도.
제4도는 제1도와 제2도의 변조기의 주파수 응답특성을 비교하는 주파수 영역에서의 그래프.
제5도는 부분적인 블록선도 및 부분적인 논리선도 형태로 아날로그-디지탈 변환기에 사용하기에 적절한 본 발명에 따른 시그마-델타 변조기를 설명하는 도면.
* 도면의 주요부분에 대한 부호의 설명
20 : 2 차 시그마-델타 변조기 31 : 합산 장치
32 : 증폭기 34 : 지연 요소
80 : 2 탭 FIR 필터 84 : 승산기
[발명의 분야]
본 발명은 일반적으로 데이타 변환기들에 관한 것으로서, 특히, 디지털-아날로그 또는 아날로그-디지탈 변환기용 시그마-델타 변조기들에 관한 것이다.
[발명의 배경]
데이타 변환기에 사용되는 기법은 2 개의 기본 기법이 있다. 시그마-델타 기법과 저항성 또는 용량성 디바이더 기법이 그것이다. 상기 시그마-델타 기법은 저항기와 같은 정확히 조화된 온-칩 부품 대신에 정확한 타이밍에 의해서 고해상도를 성취하기 때문에 선호된다. 부가적으로, 박막, 레이저 트리미드 아날로그 부품(laser-trimmed analong components)을 생산하는데 필요하게된 전문가적 지식은 얻기 어려운데, 고속 디지탈 스위칭 능력은 반도체 산업에서 평범한 것이다. 시그마-델타 변조기는 아날로그-디지탈 변환기(ADCs) 및 디지탈-아날로그 변환기(DACs) 양쪽 다 사용될 수 있다.
DAC에 사용된 베이식 시그마-델타 변조기는 에러 신호를 공급하도록 역피드백의 출력 신호와 합산되는 입력 신호를 수신한다. 상기 에러 신호는 감쇠된 다음 출력 신호를 공급하도록 적분기를 통하여 처리된다. 시그마-델타 변조기는 필터될 수 있는 통과 대역 외의 양자화 잡음을 구체화할 수 있다.
그러나, 시그마-델타 변조기는 통과대역내의 필요 없는 신호음을 일으키는 것으로 잘 알려져 있다. 이들의 필요 없는 신호음은 입력 신호의 DC 바이어스와 선형적으로 관련되어 있는 주파수를 갖는다. 이들의 필요 없는 신호음의 발생은 신호 그라운드 레벨에 밀접한 소량의 입력 신호를 나쁘게 한다. 더욱이, 입력 신호가 그라운드 레벨에 가깝게 될 때의 시간동안, 청취자가 필요 없는 신호음을 청취하는 것을 보다 완화시킨다. 시그마-델타 변조기가 왜 이들의 필요 없는 신호음을 발생시키는지의 일반적인 정설은 시그마-델타 변조기가 입력 신호내의 소량의 증가 변화를 해결하기 위하여 패턴 잡음을 일으킨다는 것이다.
2 차 시그마-델타 변조기에 있어서, 2 개의 단(stages)에 픽드백 신호로서 사용되는 단일 비트 출력은 신호 그라운드 레벨 주위에 소량의 입력 신호를 나타내도록 제한된 패턴수만을 갖고, 이와 같은 패턴은 광범위한 순간적인 에러를 가져, 그 패턴 잡음을 변조기내에서 공진시키도록 한다. 따라서 이들의 대역내의 신호음을 감소시키거나 제거하는 시그마-델타 변조기를 필요로 하게 되는 것이다.
[발명의 개요]
따라서, 한 형태로는, 제1의 단, 제2의 단, 감쇠부 및 피드백부를 포함하여, 개선된 신호음 제거 기능을 지닌 시그마-델타 변조기가 제공된다. 제1의 단은 입력 신호를 수신하기 위한 입력 단자, 제1의 피드백 신호를 수신하기 위한 피드백 입력 단자 및, 제1의 출력 신호를 공급하기 위한 출력 단자를 갖는다. 제2의 단은 제1의 단의 출력 단자에 결합된 입력 단자, 제2의 피드백 신호를 수신하기 위한 피드백 입력 단자, 및 제2의 출력 신호를 공급하기 위한 출력 단자를 갖는다. 필터부는 제1의 단 및 제2의 단에 결합되어 있다. 상기 필터부는 필터된 신호를 공급하도록 시그마-델타 변조기의 클록 주파수의 1/2 주파수 근처에서 제2의 출력 신호의 주파수 영역 특성을 감쇠시킨다. 상기 필터부는 제1의 피드백 신호로서 필터된 신호를 공급한다. 상기 피드백부는 제2의 출력 신호에 응답하여 제2의 피드백 신호를 공급한다. 시그마-델타 변조기는 제2의 출력 신호에 응답하여 출력 신호를 공급한다.
또 다른 형태로는, 시그마-델타 변조기의 신호음 제거 기능을 개선하는 방법이 제공되어 있다. 입력 신호는 시그마-델타 변조기의 제1의 단을 통하여 처리된다. 제1의 단의 출력은 시그마-델타 변조기의 제2의 단을 통하여 처리된다. 제2의 단의 출력의 주파수 영역 특성은 필터된 신호를 공급하도록 시그마-델타 변조기의 클록 주파수의 1/2 주파수 근처에서 감쇠된다. 필터된 신호는 피드백 신호로서 제1의 단에 공급된다. 시그마-델타 변조기의 출력은 제2의 단의 출력에 응답하여 공급된다.
이들과 다른 특징 및 장점은 첨부 도면을 참조하여 취해진 이하의 상세한 설명으로부터 보다 명확히 이해될 것이다.
[양호한 실시예에 대한 상세한 설명]
제1도는 블록선도 형태로 종래의 기술에 따른 2차 시그마-델타 변조기(20)를 설명하는 도면이다. 변조기(20)는 디지탈-아날로그 변환기(DAC)에 사용하기에 적합하고, “DIN”이라고 붙여진 n-비트 디지탈 입력 신호를 수신하며, 이에 응답하여 “AOUT”라고 붙여진 아날로그 출력 신호를 공급한다. 변조기(20)는 제1의 단(30) 및 제2의 단(40)을 가진 2차 시그마-델타 변조기이다. 각 단은 그에 대한 입력에서 대응하는 피드백 신호를 감산하여 에러 신호를 공급하고, 이 에러 신호를 감쇠시켜 감소된 신호를 공급하며, 감쇠된 신호를 적분하여 그에 대한 출력을 공급한다.
제1의 단(30)은 합산장치(31), 증폭기(32), 합산 장치(33) 및 지연요소(34)를 구비한다. 합산 장치(31)는 DIN을 수신하는 정의 입력단자. AOUT를 수신하는 부의 입력 단자, 및 n-비트 합산값을 공급하는 출력 단자를 갖는다. 증폭기(32)는 합산 장치(31)의 출력 단자에 접속된 입력 단자와, 출력 단자를 가지며, 상기 입력 단자에서의 값에 1/2 을 곱하여 출력 단자에서의 값을 공급한다. 합산 장치(33)는 증폭기(32)의 출력 단자에 접속된 제1의 정의 입력 단자, 제2의 정의 입력 단자, 및 합산 값을 공급하는 출력 단자를 갖는다. 지연 요소(34)는 합산 장치(33)의 출력 단자에 접속된 입력 단자와, 합산 장치(33)의 제2의 정의 입력 단자에 접속된 출력 단자를 갖는다. 합산 장치(33) 및 지연 요소(34)는 합쳐서 제1의 디지탈 적분기를 형성한다.
제2의 단(40)은 합산 장치(41), 증폭기(42), 합산 장치(43), 및 지연요소(44)를 구비한다. 합산 장치(41)는 합산 장치(33)의 출력 단자에 접속된 정의 입력 단자, 신호 AOUT를 수신하는 부의 입력 단자, 및 출력 단자를 갖는다. 증폭기(42)는 합산 장치(41)의 출력 단자에 접속된 입력 단자, 및 출력 단자를 갖고, 입력 단자에서의 값에 1/2 를 곱하여 출력 단자에 그 값을 공급한다. 합산 장치(43)는 증폭기(42)의 출력 단자에 접속된 제1의 정의 입력 단자, 제2의 정의 입력 단자, 및 그의 합산값을 공급하는 출력 단자를 갖는다. 지연 요소(44)는 합산 장치(43)의 출력 단자에 접속된 입력 단자, 및 제2의 단(40)의 출력을 공급하는 출력 단자를 갖는다. 합산 장치(43) 및 지연 요소(44)를 합쳐서 제2의 디지탈 적분기를 형성한다.
부가적인 지연 요소(45)는 제2의 단(40)의 출력 단자에 접속된 입력 단자, 및 출력 단자를 갖는다. 변조기 (20)는 안정성을 위해 제1의 단(30)에 피드백 경로로 지연요소(45)를 제공한다. 변조기(20)가 합산 장치(43)의 출력 또는 게다가 그 자체의 출력으로서 지연 요소(44)를 사용할 수 있을지라도, 지연요소(45)의 출력의 최상위 비트(MSB)로서 그 자체의 출력 AOUT을 공급한다.
변조기(20)는 대역밖의 양자화잡음(quantization noise out-of-band)을 구제화함으로써 고 신호대(잡음+왜곡)를 얻을 수 있는 종래의 2차 시그마-델타 변조기이다. 그러나, 변조기(20)는 시그마-델타 기법의 성질 때문에 신호음에 영향받기 쉽다. 이 때문에, 이들 신호음에 대해 감소된 감도를 갖는 변조기가 바람직하다.
제2도는 블록선도 형태로 본 발명에 따른 2차 시그마-델타 변조기(50)를 설명하는 도면이다. 변조기(20)와 유사한 변조기(50)는 입력 신호 DIN을 수신하고, 이에 응답하여 출력 신호 AOUT를 공급하지만, 변조기(50)는 통과 대역내의 바람직하지 않은 신호음을 현저하게 감소시킨다. 변조기(50)는 일반적으로 제1의 단(60), 제2의 단(70), 2 탭 FIR 필터(80), 및 출력부(90)를 구비한다.
제1의 단(60)은 합산 장치(61), 증폭기(62), 합산 장치(63), 및 지연요소(64)를 구비한다. 합산 장치(61)는 DlN을 수신하는 정의 입력 단자, 제1의 피드백 신호를 수신하는 부의 입력 단자, n-비트 합산값을 공급하는 출력 단자를 갖는다. 증폭기(62)는 합산 장치(61)의 출력 단자에 접속된 입력 단자, 및 출력 단자를 갖고, 입력 단자에서의 값에 1/2 을 곱하여 출력 단자에 그 값을 공급한다. 합산 장치(63)는 증폭기(62)의 출력 단자에 접속된 제1의 정의 입력단자, 제2의 정의 입력 단자, 및 그에 대한 합산값을 공급하는 출력 단자를 갖는다. 지연 요소(64)는 합산 장치(63)의 출력 단자에 접속된 입력 단자, 및 합산 장치(63)의 제2의 정의 입력 단자에 접속된 출력을 갖는다. 합산 장치(63) 및 지연 요소(64)를 합쳐서 제1의 디지탈 적분기를 형성한다.
제2의 단(70)은 합산 장치(71), 증폭기(72), 합산 장치(73), 및 지연 요소(74)를 구비한다. 합산 장치(71)는 합산 장치(73)의 출력 단자에 접속된 정의 입력 단자, 제2의 피드백 신호를 수신하는 부의 입력 단자, 및 출력 단자를 갖는다. 증폭기(72)는 합산 장치(71)의 출력 단자에 접속된 입력 단자, 및 출력 단자를 갖고, 상기 입력 단자에서의 값에 1/2 을 곱하여 이 값을 출력 단자에 공급한다. 합산 장치(73)는 증폭기(72)의 출력 단자에 접속된 제1의 정의 입력 단자, 제2의 정의 입력 단자, 및 그에 대한 합산값을 공급하는 출력 단자를 갖는다. 지연 요소(74)는 합산 장치(73)의 출력 단자에 접속된 입력 단자, 및 합산 장치(73)의 제2의 정의 입력 단자에 접속된 출력 단자를 갖는다. 합산 장치(73)와 지연 요소(74)를 합하여 제2의 디지탈 적분기를 형성한다.
FIR 필터(80)는 단일 비트 지연 요소(81 및 82), 합산 장치(83), 및 승산기(84)를 구비한다. 지연요소(81)는 MSB를 수신하기 위해 합산 장치(73)의 출력 단자에 접속된 입력단자, 및 합산장치(71)의 입력 단자의 부의 입력 단자에 접속되어 제2의 피드백 신호를 공급하는 출력 단자를 갖는다. 지연 요소(82)는 지연 요소(81)의 출력 단자에 접속된 입력 단자와, 출력 단자를 갖는다. 합산 장치(83)는 지연 요소(81)의 출력 단자에 접속된 제1의 정의 입력 단자, 지연 요소(82)의 출력 단자에 접속된 제2의 정의 입력 단자, 및 출력 단자를 갖는다. 승산기(84)는 합산 장치(83)의 출력 단자에 접속된 입력 단자, 및 제1의 피드백 신호를 공급하는 출력 단자를 갖고, 상기 입력 단자에서의 값에 1/2을 곱하여 이 값을 출력 단자에 공급한다. 대안적으로, 지연 요소(81)에 의해서 초래된 지연은 제1의 단(60) 또는 제2의 단(70)에서의 앞쪽의 지연만큼 구현될 수 있음을 주목한다.
출력부(90)는 저항기(91 및 92)를 구비한다. 저항기(91)는 지연 요소(82)의 출력 단자에 접속된 제1의 단자와, 신호 AOUT를 공급하는 출력 단자를 갖는다. 저항기(92)는 지연 요소(81)의 출력 단자에 접속된 제1의 단자와, 저항기(91)의 제2의 단자에 접속된 출력 단자를 갖는다. 저항기(91 및 92)는 같은 저항값을 갖는 것이 바람직하다. 출력부(90)는 선택적이고, 합산 장치(73), 지연 요소(81), 또는 지연 요소(83)의 MSB 출력도 단일 비트 아날로그 출력으로서 공급 될 수 있다.
FIR 필터(80)는 변조기(50)의 피드백 루프내에 있고, fs/2로 놓여진 제로 값을 갖는 2 탭 FIR 필터이며, 여기서, fs는 변조기의 클록 주파수다. 승산기(84)의 출력에서의 제1의 피드백 신호는 2 개의 클록 사이클에 대해 양자화기의 변화를 평활하게 하는 3 레벨 신호이다. 승산기(84)는 DIN의 최상위 비트 및 그 다음의 최상위 비트 위치에 대응하는 2 비트 피드백 신호를 공급한다. 그러나, 변조기(50)는 필터의 부가적인 위상 지연이 제2의 단(70)의 응답을 저하시키므로, 제2의 피드백 신호(지연 요소(81)에서의 1 클록 동안 지연된 후)로서, 제2의 단(70)의 필터되지 않은 출력을 사용한다.
변조기(50)는 2 비트 출력에 기인하여, 제1도의 변조기(20)에 비하여 경미하게 개선된 신호 대 잡음비(SNR)를 갖지만, 상기 2 비트가 똑같이 가중되고 3 양자화 레벨만을 나타낼 수 있기 때문에 6 데시벨(dB)의 완전한 개선을 갖지 못한다.
변조기(50)의 주파수 스펙트럼은 변조기(50)가 FIR 필터(80)에 기인하여 fs/2 에서 sin(x)/ (x) 응답을 공급하는 것을 제외하고는 제1도의 변조기(2O)의 것과 동일하다. 상기 평균된 피드백은 DIN이 거의 신호 그라운드(signal ground)에 가까울 때 대역내의 신호음을 실제로 제거시킨다. 변조기(50)는 FIR 필터(80)의 부가적인 요소만을 갖고, 복잡한 디서 기술(complex dither scheme)을 요구함이 없이 그들의 신호음을 현저하게 감소시킨다.
변조기(50)는 실물 크기의 1/3 및 3/4 근방에서 DIN의 바이어스를 위한 대역내의 신호음을 발생하지만, 그들의 대역내의 신호음은 변조기(20)에 의해서 발생된 유사한 대역 내의 신호음보다도 작은 진폭을 갖고 집중되지 않은 동작은 오디오 변환기용의 이례적인 동작 조건을 나타낸다.
변조기(50)의 요소는 종래의 디지탈 논리를 사용하여 구현될 수 있다. 합산 장치(61, 63, 71, 73 및 83)는 전가산기로 구현될 수 있으며, 숭산기(62, 72 및 84)는 2 진 입력 신호를 1 비트 위치만큼 우측 시프팅함으로써 구현되고, 지연 요소(64, 74, 81 및 82)는 변조기의 클록만큼 클록된 D 플립-플롭으로 구현될 수 있다. 변조기(50)는 상보형 금속 산화막 반도체(CMOS) 논리 회로로 구현되는 것이 바람직하며, 상기 CMOS 논리 회로는 비교적 저 전력 소모형이고 비교적 고속이며, 게다가 다른 트랜지스터 기술에도 구현될 수 있다.
제3도는 제2도와 관련된 신호의 타이밍선도이다. “CLOCK”라고 붙여진 신호는 fs의 주파수를 갖는 변조기(50)의 고속 클록을 나타낸다. “DATA”라고 붙여진 제3도의 제2의 신호는 지연 요소(81)의 가능 출력을 나타낸다. “DELAYED DATA”라고 붙여진 제3도에 예시된 제3의 신호는 지연 요소 (82)의 출력이다. “FIR FILTER OUTOUT”라고 붙여진 제3도의 제4의 신호는 합산 장치(83)의 출력 또는 동등하게 승산기(84)의 출력을 나타낸다. 양쪽의 DATA 및 DELAYED DATA 는 “0” 또는 “1”중 어느 한쪽의 값을 갖는 단일 비트 디지탈 신호이고, 제3도에 그렇게 표시되어 있다. 그러나 FIR FILTER OUTPUT는 3 레벨로 나타낼 수 있는 2 비트 디지탈 신호이며, 이 3 레벨은 제3도에 “0”,“1/2”, 및 “1”로서 표시되어 있다.
“1”이라고 붙여진 제3도에 예시된 시간 주기의 제1의 부분동안, 변조기(50)는 fs/2의 주파수에서 0 및 1의 교번 패턴을 제공한다. 이는 DIN이 상당히 미드-스케일(mid-scale) 근처에 있을 때 일어난다. 상기 FIR FILTER OUTPUT는 1/2 의 일정한 값으로 남아 있으며, 따라서, 변조기(50)에서의 패턴 잡음을 달리 야기하는 예리한 천이(sharp transitions)를 피한다. “t2”라고 붙여진 제 2의 시간 주기 동안, DATA 는 2 개의 CLOCK 사이클 동안 “0”레벨에 이어서 2 개의 CLOCK 사이클 동안 “1”레벨로 교번한다. t2 동안, DATA 는 fs/4의 주파수에서 전환한다. 상기 FIR FILTER OUTPUT 는 3 레벨을 가짐으로써, 여전히 예리한 천이를 방지하기 위하여 평활하는 다소의 양을 공급한다.
제4도는 제1도와 제2도의 변조기에 대한 주파수 응답 특성을 비교하는 주파수 범위내의 그래프이다. 제4도에서, 수평축은 주파수를 나타내고, 수직축은 데시벨(dB) 단위로 AOUT의 진폭을 나타낸다. 종래 기술의 변조기(20)와 변조기(50)의 제2의 피드백 신호와 관련된 제1의 곡선은 제로(0)로부터 옥타브 당 12dB 올리는 응답 특성을 갖고, fs/2 주위에서 비교적 평탄해진다. 그러나, 변조기(50)와 관련된 제2의 곡선은 fs/2 주위에서 노치 특성을 가지며, 이는 DAC에 대해 fs/2에서 무한 감쇠를 갖는다. ADC 에 대해, 상기 노치 감쇠는 FIR 필터의 합산 장치에서의 구성 요소의 정합에 의존한다. fs/2에서 신호의 에너지를 감쇠 시킴으로써, 변조기(50)는 실질적으로 그라운드 레벨에 가까운 입력에 대한 패턴 잡음에 의해 야기된 신호음을 제거시킨다.
제5도는 블록선도 형태로 아날로그-디지탈 변환기에 사용하기에 적합한, 본 발명에 따른 시그마-델타 변조기(100)를 설명하는 도면이다. 변조기(50)내의 요소와 유사한 변조기 (100)내의 요소는 동일한 참조부호가 주어지게 된다. 변조기 (100)는 제1의 단(60), 제2의 단(70), 양자화기(110), FIR 필터(80) 및 피드백 DAC(120)를 구비한다. 변조기(100)는 “AIN”이라고 붙여진 아날로그 입력 신호를 수신하여, 이에 응답하여 “DOUT”라고 붙여진 디지탈 출력 신호를 공급한다. 변조기(100)는 아날로그 성분으로 수행된 2 개의 단(stages)을 가진 2차 시그마-델타 변조기이다. 각 단은 그에 대한 입력에서 대응하는 피드백 신호를 감산하여 에러 신호를 공급하며, 상기 에러 신호를 감쇠시켜 감쇠된 신호를 공급하고, 그 감쇠된 신호를 적분하여 그에 대한 출력을 공급한다. 제1의 단(60), 제 2의 단(70), 및 FIR 필터(80)의 구조는 제2도에서의 대응하는 단과 동일하다. 그러나, 제1의 단(60) 및 제2의 단(70)은 아날로그 신호로 동작하도록 아날로그 성분으로 구현된다. FIR 필터(80)에서, 지연 요소 (81 및 82)는 전처럼 디지탈이지만, 합산 장치(83) 및 승산기(84)는 아날로그이다. 합산 장치(83)는 출력부(90)내에 사용된 저항기(91 및 92)와 유사한 등가 가중 저항기를 사용함으로써 저항기 합산으로서 구현될 수 있다. 필터(80)가 fs/2에서 노치하고 변조기(100)가 저주파수에 응답하므로, 합산 장치(83)내의 저항기의 정합과, 승산기(84)의 정밀도는 변조기 (100)의 동작에 임계적이지 않다는 것을 주목하자. 양자화기 (110)는 제2의 단(70)의 출력 및 FIR 필터(80)의 입력간에 접속되어, 제2의 단(70)의 아날로그 출력을 1 비트 디지탈 신호로 변환시킨다. DAC(120)는 지연 요소(81)의 출력을 아날로그 단(70)에 사용하기 적합한 아날로그 신호로 변환시킨다.
변조기(100)의 대부분의 요소는 종래의 아날로그 성분을 사용하여 구현될 수 있다. 합산 장치(83)는 저항기 합산등으로 구현될 수 있으며, 승산기(62, 72, 및 74)는 연산증폭기로 구현될 수 있고, 제1의 단(60) 및 제2의 단(70)으로 하는 적분기는 스위치드 커패시터 적분기(switched- capacitor integrators) 등으로 구현될 수 있으며, 이미 상술한 바와 같이, 지연 요소(71 및 82)는 변조기의 클록만큼 클록된 D 플립플롭으로 구현될 수 있다.
본 발명이 양호한 실시예의 내용으로 설명되어 있으나, 본 기술분야에 숙련된 자에게 본 발명이 여러 가지 방법으로 변경되며, 상세하게 설명하고 상술한 것과 다른 많은 실시예를 추측할 수 있다는 것은 자명할 것이다. 예컨대, 변조기는 부가적인 단을 구비함으로써 2 차 보다 높은 고차원을 가질 수 있다. 또한, DAC 실시예에서의 아날로그 출력은 제2의 단의 출력으로부터 취해질 수 있거나 또는 FIR 필터 탭들 중 어느 하나로부터 취해질 수 있다. 또한, 각각의 변조기 부품은 다양한 회로 요소로 구현될 수 있다. 따라서, 본 발명의 참 정신 및 범주내에 두는 본 발명의 모든 변형을 보호하려는 것이 첨부된 청구범위에 의해서 의도되어 있다.

Claims (5)

  1. 개선된 신호음 제거 기능을 지닌 시그마-델타 변조기(50)에 있어서, 입력 신호를 수신하기 위한 입력 단자와, 제1의 피드백 신호를 수신하기 위한 피드백 입력 단자, 및 제1의 출력 신호를 공급하기 위한 출력 단자를 가진 제1의 단(60)과, 상기 제1의 단의 상기 출력 단자에 결합된 입력 단자, 제2의 피드백 신호를 수신하기 위한 피드백 입력 단자, 및 제2의 출력 신호를 공급하기 위한 출력 단자를 가진 제2의 단(70)과, 상기 제1의 단(60) 및 제2의 단(70)에 결합되어, 필터된 신호를 공급하도록, 시그마-델타 변조기(50)의 클록 주파수의 1/2 주파수에 동등한 주파수 근처에서 상기 제2의 출력 신호의 주파수 영역 특성을 감쇠시키고, 상기 제1의 피드백 신호로서 상기 필터된 신호를 공급하기 위한 필터 수단(80)과, 상기 제2의 단(70)에 결합되고, 상기 제2의 출력 신호에 응답하여 상기 제2의 피드백 신호를 공급하기 위한 피드백 수단(81)을 포함하며, 상기 시그마-델타 변조기(50)가 상기 제2의 출력 신호에 응답하여 출력 신호를 공급하는, 개선된 신호음 제거 기능을 지닌 시그마-델타 변조기.
  2. 제1항에 있어서, 상기 필터 수단은 상기 제2의 단(70)의 상기 출력 단자에 결합된 입력 단자와, 상기 제1의 단(60)의 상기 피드백 입력 단자에 결합되어 상기 제1의 피드백 신호를 공급하기 위한 출력 단자를 가진 유한 임펄스 응답(FIR) 필터(80)를 포함하는, 개선된 신호음 제거 기능을 지닌 시그마-델타 변조기.
  3. 개선된 신호음 제거 기능을 지닌 시그마-델타 변조기(100)에 있어서, 아날로그 입력 신호를 수신하기 위한 입력 단자, 제1의 피드백 신호를 수신하기 위한 피드백 입력 단자, 및 제1의 출력 신호를 공급하기 위한 출력 단자를 가진 제1의 단(60)과, 상기 제1의 단의 상기 출력 단자에 결합된 입력 단자, 제2의 피드백 신호를 수신하기 위한 피드백 입력 단자, 및 제2의 출력 신호를 공급하기 위한 출력 단자를 가진 제2의 단(70)과, 상기 제2의 단(70)의 상기 출력 단자에 결합된 입력 단자와, 제3의 출력 신호를 공급하기 위한 출력 단자를 가진 양자화기(110)와, 상기 양자화기(110) 및 상기 제1의 단(60)에 결합되어, 필터된 신호를 공급하도록, 시그마-델타 변조기(50)의 클록 주파수의 1/2 주파수에 동등한 주파수 근처에서 상기 제3의 출력 신호의 주파수 영역 특성을 감쇠시키고, 상기 제1의 피드백 신호로서 상기 필터된 신호를 공급하는 필터 수단(80)과, 상기 제2의 단(70)에 결합된 입력 단자 및, 상기 제2의 단(70)의 상기 피드백 입력 단자에 결합되어 상기 제2의 피드백 신호를 공급하기 위한 출력 단자를 가진 피드백 수단(81, 120)을 포함하며, 상기 시그마-델타 변조기(100)가 상기 제3의 출력 신호에 응답하여 디지탈 출력 신호를 공급하는, 개선된 신호음 제거 기능을 지닌 시그마-델타 변조기.
  4. 시그마-델타 변조기의 신호음 제거 기능을 개선하는 방법에 있어서, 입력 신호를 시그마-델타 변조기(50)의 제1의 단(60)을 통하여 처리하는 단계와, 상기 제1의 단(70)의 출력을 시그마-델타 변조기(50)의 제2의 단(70)을 통하여 처리하는 단계와, 필터된 신호를 공급하도록, 시그마-델타 변조기(50)의 클록 주파수의 1/2 주파수에 동등한 주파수 근처에서 상기 제2의 단(70)의 출력의 주파수 영역 특성을 감쇠시키는 단계와, 피드백 신호로서 상기 필터된 신호를 상기 제1의 단(60)에 공급하는 단계와, 상기 제2의 단(70)의 상기 출력에 응답하여 시그마-델타 변조기(50)의 출력 신호를 공급하는 단계를 포함하는 시그마-델타 변조기의 신호음 제거 기능을 개선하는 방법.
  5. 시그마-델타 변조기의 신호음 제거 기능을 개선하는 방법에 있어서, 입력 신호를 시그마-델타 변조기(100)의 제1의 단(60)을 통하여 처리하는 단계와, 상기 제1의 단(60)의 출력을 시그마-델타 변조기(100)의 제2의 단(70)을 통하여 처리하는 단계와, 제1의 출력 신호를 공급하도록 상기 제 2 의 단(70)의 출력을 양자화하는 단계와, 필터된 신호를 공급하도록, 시그마-델타 변조기(100)의 클록 주파수의 1/2 주파수에 동등한 주파수 근처에서 상기 제1의 출력 신호의 주파수 영역 특성을 감쇠시키는 단계와, 피드백 신호로서 상기 필터된 신호를 상기 제1의 단(60)에 공급하는 단계와, 상기 제1의 출력 신호에 응답하여 시그마-델타 변조기(100)의 제2의 출력 신호를 공급하는 단계를 포함하는, 시그마-델타 변조기의 신호음 제거 기능을 개선하는 방법.
KR1019940005695A 1993-03-22 1994-03-22 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기 KR100276790B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/034,967 US5357252A (en) 1993-03-22 1993-03-22 Sigma-delta modulator with improved tone rejection and method therefor
US034,967 1993-03-22

Publications (2)

Publication Number Publication Date
KR940023041A KR940023041A (ko) 1994-10-22
KR100276790B1 true KR100276790B1 (ko) 2001-01-15

Family

ID=21879783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005695A KR100276790B1 (ko) 1993-03-22 1994-03-22 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기

Country Status (7)

Country Link
US (1) US5357252A (ko)
EP (1) EP0617516B1 (ko)
JP (1) JP2998555B2 (ko)
KR (1) KR100276790B1 (ko)
CN (1) CN1051414C (ko)
DE (1) DE69413584D1 (ko)
TW (1) TW241417B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379048B1 (ko) * 1995-04-03 2003-06-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 직교신호변환장치
KR20160043971A (ko) * 2013-08-20 2016-04-22 스카이워크스 솔루션즈, 인코포레이티드 디더-리스 오차 피드백 프랙셔널-n 주파수 합성기 시스템 및 방법
KR101742131B1 (ko) 2016-10-17 2017-05-31 성균관대학교산학협력단 델타-시그마 변조기
KR101982209B1 (ko) * 2018-06-14 2019-05-24 고려대학교 산학협력단 연속 시간 델타-시그마 변조기
KR20190070240A (ko) * 2017-11-30 2019-06-20 한국과학기술원 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561424A (en) * 1993-04-30 1996-10-01 Lucent Technologies Inc. Data converter with minimum phase fir filter and method for calculating filter coefficients
US5574452A (en) * 1994-02-15 1996-11-12 Rockwell International Corporation Single bit bandpass analog-to-digital converter
US5585727A (en) * 1995-01-17 1996-12-17 Western Atlas International, Inc. Apparatus for measuring resistivity of an earth formation using delta-sigma digital signal generation and sigma-delta digital detection system
US5777512A (en) * 1996-06-20 1998-07-07 Tripath Technology, Inc. Method and apparatus for oversampled, noise-shaping, mixed-signal processing
US5729225A (en) * 1996-09-23 1998-03-17 Motorola, Inc. Method and apparatus for asynchronous digital mixing
DE69817555T2 (de) * 1997-05-01 2004-06-17 Med-El Elektromedizinische Geräte GmbH Verfahren und gerät für eine digitale filterbank mit geringem stromverbrauch
US5835038A (en) * 1997-05-08 1998-11-10 Burr-Brown Corporation DC dither circuitry and method for delta-sigma modulator
US6603812B1 (en) * 1998-08-17 2003-08-05 Linear Technology Corporation Hardware implementation of a decimating finite impulse response filter
US6885326B2 (en) * 1999-02-04 2005-04-26 Med-El Elektromedizinische Geraeta Gmbh Accumulator for adaptive Σ-Δ modulation
US6535153B1 (en) 1999-02-04 2003-03-18 Med-El Electromedizinische Gerate Ges.M.B.H. Adaptive sigma-delta modulation with one-bit quantization
US6137429A (en) * 1999-03-08 2000-10-24 Motorola, Inc. Circuit and method for attenuating noise in a data converter
IT1313392B1 (it) * 1999-07-19 2002-07-23 St Microelectronics Srl Convertitore ea analogico/digitalte con dither adattativo.
JP3407871B2 (ja) * 1999-09-17 2003-05-19 日本電気株式会社 アナログデジタル混在δς変調器
US6326912B1 (en) * 1999-09-24 2001-12-04 Akm Semiconductor, Inc. Analog-to-digital conversion using a multi-bit analog delta-sigma modulator combined with a one-bit digital delta-sigma modulator
AU2002348901A1 (en) * 2001-12-18 2003-06-30 Koninklijke Philips Electronics N.V. Sigma delta a/d converter with firdac converter
EP1347579B1 (en) * 2002-03-20 2006-10-11 Freescale Semiconductor, Inc. Analogue-to-digital sigma-delta modulator with FIR filters
WO2003084074A1 (en) 2002-03-28 2003-10-09 Med-El Elektromedizinische Geräte G.M.B.H. A system and method for adaptive sigma-delta modulation
US7034728B2 (en) * 2004-08-11 2006-04-25 Raytheon Company Bandpass delta-sigma modulator with distributed feedforward paths
US7860189B2 (en) * 2004-08-19 2010-12-28 Intrinsix Corporation Hybrid heterodyne transmitters and receivers
KR100801034B1 (ko) * 2006-02-07 2008-02-04 삼성전자주식회사 지연된 클럭 신호들을 이용하여 시그마-델타 변조시노이즈을 줄이는 방법과 이를 이용한 프랙셔널 분주 방식의위상고정루프
WO2007120400A1 (en) * 2006-04-16 2007-10-25 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US7423567B2 (en) * 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US8195221B2 (en) * 2008-06-30 2012-06-05 Intel Corporation Loop delay compensation for continuous time sigma delta analog to digital converter
GB2466671B (en) * 2009-01-06 2013-03-27 Skype Speech encoding
GB2466669B (en) * 2009-01-06 2013-03-06 Skype Speech coding
GB2466675B (en) * 2009-01-06 2013-03-06 Skype Speech coding
GB2466673B (en) 2009-01-06 2012-11-07 Skype Quantization
GB2466674B (en) 2009-01-06 2013-11-13 Skype Speech coding
GB2466670B (en) * 2009-01-06 2012-11-14 Skype Speech encoding
GB2466672B (en) * 2009-01-06 2013-03-13 Skype Speech coding
US7956783B2 (en) * 2009-01-29 2011-06-07 Analog Devices, Inc. Analog-to-digital converter using digital output as dither
US7903010B1 (en) * 2009-08-31 2011-03-08 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) having a serialized quantizer output
US8452606B2 (en) * 2009-09-29 2013-05-28 Skype Speech encoding using multiple bit rates
US8643524B1 (en) 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths
US11554580B1 (en) 2021-09-09 2023-01-17 Illinois Tool Works Inc. Squeegee drip collection system for stencil printer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1271995A (en) * 1984-07-05 1990-07-24 Nec Corporation Method and apparatus for converting an analog signal to a digital signal using an oversampling technique
US4876543A (en) * 1988-05-31 1989-10-24 Motorola, Inc. Multi-rate cascaded noise shaping modulator
JPH02134010A (ja) * 1988-11-15 1990-05-23 Sony Corp 信号処理装置
JPH03143027A (ja) * 1989-10-27 1991-06-18 Fujitsu Ltd ３値出力形ｄ／ａ変換器
US5039989A (en) * 1989-10-27 1991-08-13 Crystal Semiconductor Corporation Delta-sigma analog-to-digital converter with chopper stabilization at the sampling frequency
JPH05505287A (ja) * 1990-01-31 1993-08-05 アナログ・ディバイセス・インコーポレーテッド シグマデルタ変調器
US5148167A (en) * 1990-04-06 1992-09-15 General Electric Company Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
US5057840A (en) * 1990-12-26 1991-10-15 Motorola, Inc. Σ-Δmodulator for digital-to-analog converter
DE4106928A1 (de) * 1991-03-05 1992-09-10 Blaupunkt Werke Gmbh Autoradio

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379048B1 (ko) * 1995-04-03 2003-06-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 직교신호변환장치
KR20160043971A (ko) * 2013-08-20 2016-04-22 스카이워크스 솔루션즈, 인코포레이티드 디더-리스 오차 피드백 프랙셔널-n 주파수 합성기 시스템 및 방법
KR102098268B1 (ko) 2013-08-20 2020-04-07 스카이워크스 솔루션즈, 인코포레이티드 디더-리스 오차 피드백 프랙셔널-n 주파수 합성기 시스템 및 방법
KR101742131B1 (ko) 2016-10-17 2017-05-31 성균관대학교산학협력단 델타-시그마 변조기
KR20190070240A (ko) * 2017-11-30 2019-06-20 한국과학기술원 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법
KR102025814B1 (ko) 2017-11-30 2019-09-26 한국과학기술원 지연 기반 잡음 제거 가능한 스터디 메쉬 아날로그 디지털 컨버터 및 그 동작 방법
KR101982209B1 (ko) * 2018-06-14 2019-05-24 고려대학교 산학협력단 연속 시간 델타-시그마 변조기

Also Published As

Publication number Publication date
KR940023041A (ko) 1994-10-22
US5357252A (en) 1994-10-18
CN1051414C (zh) 2000-04-12
JPH0715340A (ja) 1995-01-17
DE69413584D1 (de) 1998-11-05
JP2998555B2 (ja) 2000-01-11
EP0617516A1 (en) 1994-09-28
EP0617516B1 (en) 1998-09-30
TW241417B (ko) 1995-02-21
CN1096148A (zh) 1994-12-07

Similar Documents

Publication Publication Date Title
KR100276790B1 (ko) 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US5329282A (en) Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities
EP0643488B1 (en) Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor
US6304608B1 (en) Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
Candy et al. Oversampling methods for A/D and D/A conversion
US5745061A (en) Method of improving the stability of a sigma-delta modulator employing dither
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
KR100367339B1 (ko) 디지탈논리게이트코어를갖는시그마-델타변환기
RU2159505C2 (ru) Устройство и способ преобразования аналогового сигнала в цифровую форму, устройство и способ преобразования множества двоично-кодированных числовых отсчетов сигнала в аналоговый сигнал
KR100716737B1 (ko) 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US6255974B1 (en) Programmable dynamic range sigma delta A/D converter
US7304592B2 (en) Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
JPH07183806A (ja) バンドパス・シグマ−デルタ・アナログ−デジタル変換器（ａｄｃ）および変換方法並びにそれを用いた受信機
JPH07162307A (ja) アナログ−ディジタル変換器
US5057840A (en) Σ-Δmodulator for digital-to-analog converter
KR20010013111A (ko) 시그마-델타 변조기에서 주기적 잡음을 감소하는 장치 및방법
US20040036636A1 (en) Tone-free dithering methods for sigma-delta DAC
US20050162296A1 (en) Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
JP4514881B2 (ja) データ変換器におけるノイズ減衰回路および方法
US6710729B1 (en) Idle channel tone and periodic noise suppression for sigma-delta modulator using feedback-quantizer
Ledzius et al. The basis and architecture for the reduction of tones in a sigma-delta DAC
Wang et al. Digital correlation technique for the estimation and correction of DAC errors in multibit MASH
US6172628B1 (en) Tone modulation with square wave
Khoury et al. Data converters for communication systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 14

EXPY Expiration of term