KR100502538B1 - 신호처리장치,신호기록장치,그리고신호재생장치 - Google Patents

신호처리장치,신호기록장치,그리고신호재생장치 Download PDF

Info

Publication number
KR100502538B1
KR100502538B1 KR1019970015134A KR19970015134A KR100502538B1 KR 100502538 B1 KR100502538 B1 KR 100502538B1 KR 1019970015134 A KR1019970015134 A KR 1019970015134A KR 19970015134 A KR19970015134 A KR 19970015134A KR 100502538 B1 KR100502538 B1 KR 100502538B1
Authority
KR
South Korea
Prior art keywords
signal
sampling
sigma
over
sampling frequency
Prior art date
Application number
KR1019970015134A
Other languages
English (en)
Other versions
KR970071699A (ko
Inventor
유지 쯔시다
아야따까 니시오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970071699A publication Critical patent/KR970071699A/ko
Application granted granted Critical
Publication of KR100502538B1 publication Critical patent/KR100502538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3013—Non-linear modulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B20/1251—Formatting, e.g. arrangement of data block or words on the record carriers on discs for continuous data, e.g. digitised analog information signals, pulse code modulated [PCM] data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00065—Sigma-delta audio encoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

신호를 다중비트 신호로 변환하기 위해서 더 낮은 샘플링주파수에서 샘플링주파수(fs)를 갖는 1비트 디지털신호의 원래신호를 다운-샘플링(down-sampling)하고. 다중비트 신호에서 소정의 대역을 추출하고, 추출된 대역을 등화(equalizing)하고, 다중비트 신호로 변환하기 위해서 보간 필터의 효과를 통해 등화된(equalizing) 대역을 오버-샘플링(over-sampling)하고, 그리고 오버-샘플된 다중비트 신호를 소정의 시간만큼 지연된 원래의 신호에 가산하기 위해서 등화용 신호처리회로가 제공된다.

Description

신호처리장치, 신호기록장치, 그리고 신호재생장치
본 발명은 시그마-델타 변조의 결과로 얻어진 디지털 신호에 대해 등화와 같은 음질의 조정을 실행하기 위한 신호처리장치, 음질조정을 통해 처리된 디지털신호를 기록하기 위한 신호기록장치, 그리고 시그마-델타 변조를 통해 처리된 디지털신호에 대해 음질의 조정을 실행하기 위한 신호재생장치에 관한 것이다.
오디오신호를 디지털화하기 위한 일반적인 방법으로서는, 아날로그 오디오신호를 44.1KHz의 샘플링주파수와 16비트의 양자화 비트길이를 갖는 다중비트 오디오신호로 변환하는 방법이 공지되어 있다.
반면에 최근에는, 시그마-델타(ΣΔ) 변조라 블리는 변조시스템의 효과를 통해 오디오신호를 디지털화하고, 디지털화된 1비트 오디오 신호를 변환하지 않고 송신, 기록 및 재생하는 향상된 방법이 실행된다.
시그마-델타 변조된 1비트 오디오신호는 종래의 다중비트 오디오신호의 44.1KHz의 샘플링 주파수보다 64배만큼 높은 샘플링주파수를 갖고 1비트와 같은 짧은 양자화 비트길이를 갖는다. 따라서, 1비트 오디오신호는 넓은 송신 가능한 주파수대역과 넓은 다이내믹(dynamic) 영역의 특성을 갖는다.
상기 1비트 오디오신호는 음질을 조정하기 위해서 등화와 같은 신호처리를 실행하는 것이 필요로 된다는 것은 당연하다.
예를 들어, 도 12는 등화, 즉 가청대역 내의 특정 대역의 이득을 높이거나 낮추어서 음질을 조정하기 위한 신호처리장치의 가장 기본적인 구성을 나타낸다.
도 1에 나타낸 신호처리장치(65)에서는, 입력단자(66)에 입력된 아날로그 오디오신호가 시그마-델타 변조기(67)에 공급된다. 시그마-델타 변조기(67)는 입력된 아날로그 오디오신호를 현재 콤팩트디스크에 이용되는 44.1KHz의 샘플링주파수(fe)보다 64배만큼 높은 샘플링주파수(64×fe)를 갖는 1비트 디지털신호로 변환하도록 동작한다.
1비트 디지털신호는 PCM용 신호처리회로(68)에 공급된다. 신호처리회로(68)는 1비트 디지털신호에 대해 음질의 조정을 수행한다.
신호처리회로(68)로부터의 등화된 신호는 시그마-델타 변조기(69)에 공급된다. 시그마-델타 변조기(69)는 등화된 신호를 1비트 디지털신호로 다시 변환하고, 다음에 그것을 출력단자(70)에 공급하도록 동작한다.
전술한 PCM용 신호처리회로(68)는 1비트 디지털신호의 샘플링주파수가 64×fe인 샘플링주파수를 제공한다. 따라서, 회로(68)는 현재의 샘플링주파수보다 64배만큼 빠른 속도에서 신호를 처리하도록 요구된다. 또한, 신호처리회로가 DSP(디지털신호처리기)로 구성되는 경우에는, 많은 DSP들이 요구된다. 오디오대역의 주파수가 샘플링주파수(64×fe)보다 매우 낮기 때문에, 신호처리회로는 원하는 특성을 얻기 위해서 매우 많은 동작비트들을 갖도록 요구된다. 이것은 전체 시스템을 크기와 비용면에서 더 커지게 하는 원인이 된다.
본 발명은 전술한 조건들을 고려하여 이루어졌고, 본 발명의 목적은 작은 크기이고 저가인 하드웨어로 등화와 같은 신호처리를 실행하도록 구성되는 신호처리장치, 신호기록장치, 그리고 신호재생장치를 제공하는 것이다.
목적을 수행할 때, 본 발명의 제 1관점에 따르면, 신호처리장치는 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플링하기 위한 다운 샘플러(down-sampler), 다운-샘플링부의 출력신호에서 필요한 대역성분들을 추출하기 위한 추출기, 추출기에 의해 추출된 필요한 대역성분들에 대해 소정의 신호처리를 수행하기 위한 신호처리부, 신호처리부로부터의 출력신호를 오버-샘플링하고 샘플링주파수(fs)를 갖는 신호를 출력하기 위한 오버-샘플러(over-sampler), 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플러, 추출기, 신호처리부, 그리고 오버-샘플러의 총 처리시간만큼 지연시키기 위한 지연부, 그리고 지연부의 출력신호를 오버-샘플러의 출력신호에 가산하기 위한 가산기를 포함한다.
본 발명의 제 2관점에 따르면, 신호기록장치는 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플링하기 위한 다운-샘플러, 다운-샘플러로부터의 출력신호에서 필요한 대역성분들을 추출하기 위한 추출기, 추출기에 의해 추출된 대역성분들에 대해 소정의 신호처리를 수행하기 위한 신호처리부, 신호처리부로부터의 출력신호를 오버-샘플링하고 샘플링주파수(fs)를 갖는 신호를 출력하기 위한 오버-샘플러, 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플러, 추출기, 신호처리부, 그리고 오버-샘플러의 총 처리시간만큼 지연시키기 위한 지연부, 지연부의 출력신호를 오버-샘플러의 출력신호에 가산하기 위한 가산기, 가산기의 출력신호를 1비트 디지털신호로 시그마-델타 변조하기 위한 시그마-델타 변조기, 그리고 시그마-델타 변조기로부터의 1비트 디지털신호에 대해 기록처리를 수행하기 위한 기록처리부를 포함한다.
본 발명의 제 3의 관점에 따르면, 신호재생장치는 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플링하기 위한 다운-샘플러, 다운-샘플러로부터의 출력신호에서 필요한 대역성분을 추출하기 위한 추출기, 추출기로 추출된 대역성분에 대해 소정의 신호처리를 수행하기 위한 신호처리부, 신호처리부로부터의 출력신호를 오버-샘플링하고 샘플링주파수(fs)를 갖는 신호를 출력하기 위한 오버-샘플러, 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플러, 추출기, 신호처리부, 그리고 오버-샘플러의 총 처리시간만큼 지연시키기 위한 지연부, 지연부의 출력신호를 오버-샘플러의 출력신호에 가산하기 위한 가산기, 가산기의 출력신호를 1비트 디지털신호로 시그마-델타 변조하기 위한 시그마-델타 변조기, 그리고 시그마-델타 변조기로부터의 1비트 디지털신호를 아날로그신호로 변환하기 위한 변환기를 포함한다.
이후에 본 발명의 실시예에 근거해서 신호처리장치, 신호기록장치, 그리고 신호재생장치를 설명할 것이다.
먼저 본 발명의 제 1실시예를 도 2를 참조하여 설명할 것이다. 제 1실시예는 시그마-델타 변조의 효과를 통해 얻어진 1비트 디지털신호에 대해 등화와 같은 음질의 조정을 실행하는 신호처리장치(1)에 관한 것이다.
1비트 디지털신호는 보통의 콤팩트디스크에서 이용되는 샘플링주파수(fe=44.1KHz)보다 64배만큼 높은 샘플링주파수를 이용하여 생성된다.
이 신호처리장치(1)는 입력단자(2), 시그마-델타 변조기(3), 데시메이션 필터(4), FIR(유한 임펄스 응답) 필터(5), 곱셈기(6), 보간 필터(7), 지연부(8), 가산기(9), 시그마-델타 변조기(10), 그리고 출력단자(11)를 갖도록 구성된다. 시그마-델타 변조기(3)는 입력단자(2)에 공급된 아날로그 오디오신호를 샘플링주파수가 fs인 1비트 디지털 신호로 시그마-델타 변조하도록 동작한다. 데시메이션 필터(4)는 1비트 디지털신호를 다운-샘플하도록 동작한다. FIR 필터(5)는 데시메이션 필터(4)의 출력신호에서 필요한 대역성분을 추출하도록 동작한다. 곱셈기(6)는 FIR 펄터(5)에 의해 추출된 대역성분을 감쇠하거나 강하게 하기 위한 이득 파라미터로 공하도록 동작한다.
보간 필터(7)는 곱셈기(6)의 출력신호를 오버-샘플하고 다음에 샘플링주파수(fs)의 신호를 출력하도록 동작한다. 지연부(8)는 시그마-델타 변조기(3)에서 출력된 샘플링주파수(fs)의 1비트 디지털신호에 데시메이션 필터(4), FIR 필터(5), 곱셈기(6), 그리고 보간 필터(7)에 의해 소비된 총 처리시간에 상응하는 지연시간을 주도록 작동한다. 가산기(9)는 지연부(8)의 출력신호를 보간 필터(7)의 출력신호에 가산하도록 동작한다. 시그마-델타 변조기(10)는 가산기(9)의 출력신호를 1비트 디지털신호로 시그마-델타 변조하고, 다음에 출력단자(11)에 1비트 디지털신호를 출력하도록 동작한다.
일반적으로, 등화 처리는 주로 음질을 조정하게 된다. 따라서, 등화 처리는 단지 가청 주파수대역을 다룰 필요가 있을 뿐이고, 실제적인 관점에서는 가청 주파수대역보다 더 높은 대역을 다룰 필요는 없다. 그것은 실제적으로 가청 주파수대역의 성분을 다루는 것과 같은 샘플링주파수가 단지 동작상 요구된다는 것을 뜻한다.
따라서, 신호를 처리하기 전에 샘플링주파수가 64×fe인 1비트 디지털신호는 가청대역을 처리하는 것과 같은 최소 레벨로 다운(down)-변환된다. 이 다운-변환은 등화 처리라는 필수적인 목적을 실행하면서 필요한 하드웨어의 양을 줄이도록 한다.
하지만, 등화 처리를 하기 전에 1비트 디지털신호, 즉 원래의 신호가 fs에서 fe로 다운-변환되는 경우에는, 비록 부하로 다루어지는 동작의 양이 줄어들더라도 가청대역 밖의 정보가 소거된다. 이 소거는 빠르게 샘플된 1비트 디지털신호에 의해 주어진 장점을 소거하게 된다.
제 1실시예에 근거한 신호처리장치(1)에서는, 시그마-델타 변조기(3)로부터의 1비트 디지털신호가 두 개의 시스템에 공급된다. 하나의 시스템에서는, 샘플링주파수가 64×fe인 1비트 디지털신호가 가청대역성분을 처리할 수 있는 것과 같은 최소 레벨로 다운-변환된다. 다음에, 단지 원하는 대역만이 1비트 디지털신호에서 추출된다. 추출된 대역은 등화되고, 다음에 대역의 샘플링주파수가 64×fe로 증가된다. 다른 시스템에서는, 등화된 신호가 소정의 지연시간에 주어진 가청대역 밖의 정보에 가산된다.
시그마-델타 변조기(3)는 입력단자(2)에 공급된 아날로그 오디오신호를 샘플링주파수가 fs(=64×fe)인 1비트 디지털신호로 시그마-델타 변조하고, 다음에 1비트 디지털 신호를 출력하도록 동작한다.
도 3은 시그마-델타 변조기(3)의 구체적인 구성을 나타낸다. 입력단자(2)에 입력된 아날로그 신호는 저항기(12)를 통해 연산증폭기(14)의 반전 입력단자(-)에 공급된다. 1비트 D/A 변환기(17)의 출력은 저항기(16)를 통해 연산증폭기(14)의 반전 입력단자(-)에 공급된다.
콘덴서(15)는 연산증폭기(14)의 반전 입력단자(-)와 출력단자 사이에 삽입된다. 콘덴서(15)와 연산증폭기(14)는 반전형 적분기(13)를 구성하여서, 연산증폭기(14)는 입력신호와 피드백 1비트 신호 사이의 차전류를 적분하여 유도된 전압을 출력하고, 다음에 전압을 비교기(18)에 공급한다.
연산증폭기(14)의 출력이 0V 또는 이상일 때, 비교기(18)는 "1"의 값을 D랫치(19)에 출력하도록 동작한다. 연산증폭기(14)의 출력이 0V보다 낮을 때, 비교기(18)는 "0"의 값을 D랫치(19)에 출력하도록 동작한다.
D랫치(19)는 클럭단자(20)에서 공급된 샘플링 클럭을 이용하여 각 샘플링 주기에서 비교기(18)의 출력을 랫치(latch)하고, 다음에 그 결과의 1비트 시그마-델타 변조된 신호를 출력한다. D랫치(19)는 1비트 D/A 변환기(17)의 출력에 대한 제어출력을 공급하도록 동작한다.
D랫치(19)의 출력이 "1"의 값일 때, 1비트 D/A 변환기(17)는 "+αV"를 출력하도록 동작한다. D랫치(19)의 출력이 "0"의 값일 때, 1비트 D/A 변환기(17)는 "-αV"를 출력하도록 동작한다. 변환기(17)는 저항기(12)를 통해 공급된 입력 아날로그 오디오신호에 각 출력을 가산한다.
도 4는 시그마-델타 변조기(3)에서 출력된 1비트 디지털신호의 전력밀도 스펙트럼 특성을 나타낸다. 이 1비트 디지털신호는 데시메이션 필터(4)와 지연부(8)에 공급된다.
데시메이션 필터(4)는 샘플링주파수가 fs(=64×fe)인 1비트 디지털신호를 다운-샘플하고, 다음에 샘플링주파수가 도 5에 나타낸 것과 같이 fe인 다중비트 신호를 출력한다.
FIR 필터(5)는 샘플링주파수(fe)를 갖는 다중비트 신호에서 등화될 대역을 추출하도록 동작한다. 여기서, FIR 필터(5)는 선형 위상 FIR 필터를 이용한다. 적당하게는, FIR 필터(5)는 전체 시스템에 대해 위상 회전의 효과를 고려하여 고안된 IIR(무한 임펄스 응답) 필터일 수도 있다. 도 6은 FIR 필터(5)에서 출력되는 등화될 대역의 전력밀도 스펙트럼을 나타낸다.
곱셈기(6)는 도 6에 나타낸 것과 같은 전력밀도 스펙트럼을 갖는 대역의 신호를 감쇠시키거나 증가시키기 위한 이득 파라미터로 곱하는 동작을 한다. 예를 들어, 만약 이득 파라미터가 신호를 감쇠시키기 위한 신호에 의해 곱해진다면, 출력신호는 도 7에 나타낸 것과 같은 전력밀도 스펙트럼을 갖는다.
보간 필터(7)는 도 7에 나타낸 것과 같은 전력밀도 스펙트럼을 갖는 신호를 오버-샘플하도록 동작하고, 다음에 샘플링주파수가 도 8에 나타낸 것과 같이 fs(=64×fe)인 다중비트 신호를 출력하도록 동작한다.
반면에, 지연부(8)에 공급된 1비트 디지털신호는 데시메이션 필터(4), FIR 필터(5), 곱셈기(6),그리고 보간 필터(7)에 의해 소비된 시간만큼 지연된다.
지연부(8)의 지연된 출력과 보간 필터(7)의 출력은 두 개의 출력이 가산되는 가산기(9)로 공급된다. 곱셈기(6)에 공급된 이득 파라미터가 정일 때, 등화 처리가 도 9에 나타낸 것과 같은 특정한 주파수대역을 증가시키도록 실행되는 반면, 이득 파라미터가 부일 때, 등화 처리가 도 10에 나타낸 것과 같이 특정한 주파수대역을 감쇠시키도록 실행된다.
가산기(9)의 출력은 시그마-델타 변조기(10)에 공급된다. 시그마-델타 변조기(10)는 샘플링주파수가 fs(=64×fe)인 다중비트 신호, 즉 가산기의 가산된 출력을 1비트 디지털신호로 시그마-델타 변조하도록 동작한다.
신호처리장치(1)의 동작에서는, 데시메이션 필터(4)가 샘플링주파수(64×fe)를 갖는 1비트 디지털신호를 샘플링주파수(fe)를 갖는 다중비트 신호로 다운-샘플하도록 동작한다. 다음에, FIR 필터(5)는 샘플링주파수(fe)를 갖는 다중비트 신호에서 등화될 대역을 추출하도록 동작한다. 다음에, 곱셈기(6)는 단지 이 대역만을 이득 파라미터로 공하도록 동작한다. 다음에, 보간 펄터(7)는 이득이 곱해진 신호를 오버-샘플하고, 다음에 가산기(9)에 그것을 공급하도록 동작한다. 가산기(9)는 신호를 지연부(8)에 의해 지연된 1비트 디지털신호에 가산하도록 동작한다. 가산기의 출력측에서 바라보았을 때, 직접 처리될 차가 원래의 1비트 디지털신호에 가산되는 것처럼 보인다.
상기의 설명에서 알 수 있듯이, 이 신호처리장치(1)는 단지 시그마-델타 변조를 통해 얻어진 1비트 디지털신호의 가청대역만을 등화하도록 구성된다. 따라서, 장치는 하드웨어 크기와 제조비용면에서 줄어들 수 있다. 즉, 비록 장치가 하드웨어 양에서 줄어들더라도, 이 신호처리장치(1)는 가청대역 밖의 정보를 소거하지 않고 1비트 디지털신호를 등화할 수 있다.
다음에, 도 11을 참조하여 제 2실시예를 설명할 것이다. 이 제 2실시예는 신호기록장치(25)에 관한 것이다. 이 신호기록장치(25)에서는, 아날로그 오디오신호가 마이크(26)에 입력되고, 다음에 1비트 디지털신호로 시그마-델타 변조된다. 1비트 디지털신호의 4개의 대역들이 등화된다. 다음에, 그 결과의 1비트 디지털신호는 광자기디스크(40)상에 기록된다.
여기서 취급된 1비트 디지털신호는 콤팩트디스크에 이용된 샘플링주파수(fe=44.1KHz)보다 64배만큼 높은 샘플링주파수(fs)를 이용하여 생성된다.
이 신호기록장치(25)는 마이크(26), 시그마-델타 변조기(27), 데시메이션 필터(28), FIR 필터(301, 302, 303, 304)들, 4개의 곱셈기(301, 302, 303, 304)들, 보간 펄터(32), 지연부(33), 가산기(34), 시그마-델타 변조기(37), 부호기(38), 자기헤드(39), 광자기디스크(40), 광헤드(41), 그리고 스핀들모터(spindle motor)(42)를 갖도록 구성된다. 동작면에서는, 아날로그 오디오신호가 마이크(26)에 입력되고, 다음에 시그마-델타 변조기(27)의 효과를 통해 샘플링주파수(fs)를 갖는 1비트 디지털신호로 시그마-델타 변조된다. 데시메이션 필터(28)는 샘플링주파수(fs)를 갖는 1비트 디지털신호를 다운-샘플하도록 동작한다. 데시메이션 필터(28)의 출력신호는 FIR 필터(301, 302, 303, 304)들로 전송된다. FIR 필터(301, 302, 303, 304)들은 데시메이션 필터(28)의 출력신호에서 등화될 4개의 대역을 추출하도록 동작한다. 4개의 곱셈기(301, 302, 303, 304)들은 FIR 필터(301, 303, 303, 304)들에 의해 추출된 4개의 대역을 4개의 대역을 감쇠시키거나 증가시키기 위한 이득 파라미터로 곱하도록 동작한다. 보간 필터(32)는 4개의 곱셈기(301, 302, 303, 304)들의 출력신호들을 오버-샘플하도록 동작하고, 샘플링주파수(fs)를 갖는 1비트 디지털신호를 공급한다. 지연부(33)는 데시메이션 필터(28), FIR 필터(301, 302, 303, 304)들, 곱셈기(301, 302, 303, 304)들, 그리고 보간 필터(32)에 의해 소비된 총 처리시간만큼 시그마-델타 변조기(27)에서 공급된 1비트 디지털신호를 지연시키도록 동작한다. 가산기(34)는 지연부(33)의 출력신호를 보간 필터(32)의 출력신호에 가산하도록 동작한다. 시그마-델타 변조기(3기는 가산기(34)의 출력신호를 샘플링주파수(fs)를 갖는 1비트 디지털신호로 시그마-델타 변조하도록 동작한다. 부호기(38)는 신호를 기록하기 위해서 시그마-델타 변조기(37)로부터의 1비트 디지털신호를 부호화하도록 동작한다. 자기장헤드(39)는 부호기(38)의 부호화된 출력, 즉 기록된 데이터에 따라서 자기장의 방위를 변경하도록 동작한다. 광헤드(41)는 자기장헤드(39)와 광헤드(41)의 사이에 놓인 광자기 디스크(40)에서 자기장헤드(39)에 반대되도록 위치되고, 광자기 디스크(40)의 신호기록면상의 항전력(coercive force)을 약화시키기 위해서 레이저빔을 출력한다. 광자기 디스크(40)는 스핀들모터(42)에 의해 회전된다.
FIR 필터(301, 302, 303, 304)들과 곱셉기(301, 302, 303, 304)들은 디지털신호처리기(DSP)(29)를 구성한다. DSP의 내부에 위치한 FIR 필터(301, 302, 303, 304)들과 곱셉기(301, 302, 303, 304)들은 조작부(35)에 의해 행해지는 조작에 따라서 파라미터 제어기(36)에 의해 생성된 이득 파라미터들과 FIR 필터들의 계수들을 수신한다.
즉, 사용자가 조작부(35)를 이용하여 등화될 이득, 주파수, 그리고 대역폭을 입력하는 경우에는, 파리미터 제어기(36)가 FIR 필터(301, 302, 303, 304)들의 필터링 계수들과 곱셈기(301, 302, 303, 304)들의 이득 파라미터들을 생성하도록 동작하고, 펄터링 조작을 수행하기 위해서 DSP(29)의 내부에 계수 메모리를 재 기록하도록 동작한다.
DSP(29)로부터의 출력신호는 보간 필터(32)의 효과를 통해 샘플링주파수(fs=64×fe)를 갖는 다중비트 신호로 오버-샘플된다.
반면에, 지연부(33)에 공급된 1비트 디지털신호는 신호가 데시메이션 필터(28), FIR 펄터(301, 302, 303, 304)들, 곱셈기(301, 302, 303, 304)들, 그리고 보간 필터(32)에 의해 소비된 시간만큼 지연되는 지연부(33)로 공급된다.
지연부(33)의 지연된 출력과 보간 필터(32)의 필터된 출력은 2개의 출력들이 서로 가산되는 가산기(34)에 공급된다.
가산기(34)의 가산된 출력은 시그마-델타 변조기(37)에 공급된다. 시그마-델타 변조기(37)는 샘플링주파수(fs=64×fe)를 갖는 다중비트 신호, 즉 가산된 신호를 1비트 디지털신호로 시그마-델타 변조하도록 동작한다.
1비트 디지털신호는 부호기(38)에 의해 부호화되어서 신호가 기록하는 곳에 공급된다. 다음에, 부호화된 신호는 자기장헤드(39)에 공급된다. 다음에 자기장헤드(39)는 기록 레이저빔이 광헤드(41)에 의해 공급되는 광자기디스크(40)의 신호기록층의 자기방향을 변경하도록 동작한다.
이 신호기록장치(25)는 시그마-델타 변조기(2기로부터의 1비트 디지털신호가 2개의 시스템에 공급되도록 구성된다. 하나의 시스템에서는, 샘플링주파수(64×fe)를 갖는 1비트 디지털신호가 가청대역성분을 처리할 수 있는 것과 같은 최소 레벨로 다운-변환되고, 다음에 단지 원하는 대역만이 디지털신호에서 추출된다. 대역들은 등화되고, 다음에 샘플링주파수는 64×fe로 증가된다. 다음에, 그 결과의 신호는 신호가 주어진 시간만큼 지연된 가청대역 밖의 정보에 가산되는 다른 시스템에 공급된다.
따라서, 이 신호기록장치(25)는 단지 시그마-텔타 변조의 효과를 통해 얻어진 1비트 디지털신호의 가청대역에 대해 등화처리를 수행하도록 동작한다. 이것은 장치의 하드웨어의 크기나 제조비용을 줄이는 것을 가능하게 한다. 즉, 장치의 하드웨어 양이 크기면에서 줄어들더라도, 이 신호기록장치(25)는 가청대역 밖의 정보를 잃지 않고 등화된 1비트 디지털신호를 기록할 수 있다.
다음에, 도 12를 참조하여 본 발명의 제 3실시예를 설명할 것이다. 이 제 3실시에는 신호재생장치(45)에 관한 것이다. 신호재생장치(45)는 자기테이프(46)상에 기록된 1비트 디지털신호를 얻고, 1비트 디지털신호의 4개의 대역에 대해 등화 처리를 수행하고, 그리고 등화된 신호를 아날로그 오디오신호로 변환하도록 동작한다.
여기서 취급된 1비트 디지털신호는, 예를 들어 일반적인 콤팩트디스크에 이용되는 샘플링주파수(fe=44.1KHz)보다 64배만큼 높은 샘플링주파수(fs=64×fe)를 이용하여 생성된다.
기록처리를 수행한 후에 자기테이프(46)상에 기록된 1비트 디지털신호가 재생헤드(47)에 의해 얻어진다. 1비트 디지털신호는 재생부(48)에 의해 일반적인 1비트 디지털신호로 재생된다.
신호재생장치(45)는 데시메이션 필터(49), 4개의 FIR 필터(511, 512, 513, 514)들, 4개의 곱셈기(511, 512, 513, 514)들, 보간 펄터(53), 지연부(54), 가산기(55), 시그마-델타 변조기(58), 그리고 D/A 변환기(59)를 갖도록 구성된다.
동작면에서는, 데시메이션 필터(49)가 재생부(48)로부터의 1비트 디지털신호를 다운-샘플하도록 동작한다. FIR 필터(511, 512, 513, 514)들은 데시메이션 필터(49)의 출력신호에서 등화될 4개의 대역을 추출하도록 동작한다. 4개의 곱셈기(511, 512, 513, 514)들은 FIR 필터(511, 512, 513, 514)들에 의해 추출된 4개의 대역들을 4개의 대역을 감쇠시키거나 증가시키기 위한 이득 파라미터로 곱한다. 보간 필터(53)는 4개의 곱셈기(511, 512, 513, 514)들의 출력신호들을 오버-샘플하도록 동작하고, 다음에 샘플링주파수(fs)를 갖는 신호를 출력한다. 지연부(54)는 데시메이션 필터(49), FIR 필터(511, 512, 513, 514)들, 곱셈기(511, 512, 513, 514)들, 그리고 보간 필터(53)의 총 처리시간에 상응하는 지연시간만큼 재생회로(48)에서 전송된 샘플링주파수(fs)를 갖는 1비트 디지털신호를 지연하도록 동작한다. 가산기(55)는 지연부(54)의 출력신호를 보간 필터(53)의 출력신호에 가산하도록 동작한다. 시그마-델타 변조기(58)는 가산기(55)의 출력신호를 샘플링주파수(fs)를 갖는 1비트 디지털신호로 시그마-델타 변조하도록 동작한다. D/A 변환기(59)는 변조기(58)로부터의 1비트 디지털신호를 아날로그신호로 변환하도록 동작한다.
FIR 필터(511, 512, 513, 514)들과 곱셈기(511, 512, 513, 514)들은 DSP(50)를 구성한다.
사용자가 조작부(56)를 이용하여 등화될 이득, 주파수, 그리고 대역폭을 입력할 때, 파라미터 제어기(57)는 FIR 필터(511, 512, 513, 514)들의 필터링 계수들과 입력값들에 근거하여 곱셈기(511, 512, 513, 514)들의 이득 파라미터들을 생성하도록 동작하고, 필터링 동작을 수행하기 위해서 DSP(50) 내부의 계수 메모리를 재 기록한다.
DSP(50)로부터의 출력신호는 보간 필터(53)에 의해 샘플링주파수(fs=64×fe)를 갖는 다중비트 신호로 오버-샘플된다.
반면에, 지연부(54)에 공급된 1비트 디지털신호는 데시메이션 필터(49), FIR 필터(511, 512, 513, 514)들, 곱셈기(511, 512, 513, 514)들, 그리고 보간 필터(53)의 총 처리시간에 상응하는 시간만큼 지연부(54)에 의해 지연된다.
지연부(54)의 지연된 출력과 보간 필터(53)의 필터된 출력은 2개의 출력이 가산되는 가산기에 공급된다.
가산된 출력은 가산기(55)에서 시그마-델타 변조기(58)로 공급된다. 시그마-델타 변조기(58)는 샘플링주파수(fs=64×fe)를 갖는 다중비트 신호, 즉 가산된 출력을 1비트 디지털신호로 시그마-델타 변조하도록 동작한다.
1비트 디지털 신호는 신호가 아날로그신호로 변환되는 D/A 변환기(59)에 공급된다. 아날로그 오디오신호는 출력단자(60)에 공급된다.
신호재생장치(45)도 또한 2개의 시스템에 1비트 디지털신호를 공급하도록 구성된다. 하나의 시스템에서는, 샘플링주파수(64×fe)를 갖는 1비트 디지털신호가 가청대역성분을 처리할 수 있는 것과 같은 최소 레벨로 다운-변환되고, 다음에 단지 신호의 원하는 대역만이 추출된다. 추출된 대역들은 등화되고, 다음에 샘플링주파수는 64×fe로 증가된다. 다음에, 그 결과의 신호는 신호가 주어진 시간만큼 지연된 가청대역 밖의 정보에 가산되는 다른 시스템에 공급된다.
따라서, 이 신호재생장치(45)는 시그마-델타 변조의 효과를 통해 얻어진 1비트 디지털신호의 가청대역만을 등화하도록 구성된다. 이 구성은 전체 장치의 제조비용이나 필요한 하드웨어의 크기를 줄이도록 하는 것이 가능하다. 즉, 하드웨어의 양이 크기면에서 줄어들더라도, 신호재생장치(45)는 신호를 재생하기 전에 가청대역 밖의 정보를 잃지 않고 1비트 디지털신호를 등화할 수 있다.
본 발명에 근거한 신호처리장치는 다운-샘플러의 효과를 통해 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플하고, 추출부의 효과를 통해 입력신호에서 필요한 대역성분을 추출하고, 그리고 신호처리부의 효과를 통해 추출된 대역성분에 대해 소정의 신호처리를 수행하도록 구성된다. 신호처리부에 의해 처리된 대역성분들은 오버-샘플러에 의해 샘플링주파수(fs)를 갖는 신호로 오버-샘플된다. 오버-샘플러의 출력은 지연부의 효과를 통해 다운-샘플러, 추출부, 신호처리부, 그리고 오버-샘플러의 총 처리시간만큼 지연된 입력신호에 가산된다. 따라서, 장치의 하드웨어 양이 크기면에서 감소하더라도, 이 신호처리장치는 가청대역 밖의 정보를 잃지 않고 시그마-델타 신호에 대해 등화와 같은 음질의 조정을 수행할 수 있다.
본 발명에 근거한 신호기록장치는 다운-샘플러의 효과를 통해 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플하고, 추출부의 효과를 통해 입력신호에서 필요한 대역성분을 추출하고, 그리고 대역성분에 대해 소정의 신호처리를 수행하도록 구성된다. 처리된 대역성분들은 오버-샘플러의 효과를 통해 샘플링주파수(fs)를 갖는 신호로 오버-샘플된다. 오버-샘플러의 출력은 다운-샘플러, 추출부, 신호처리부, 그리고 오버-샘플러의 총 처리시간만큼 지연된 입력신호에 가산된다. 가산기에서 가산된 출력은 시그마-델타 변조기의 효과를 통해 시그마-델타 신호로 변조된다. 시그마-델타 신호는 기록부에 의해 처리되고, 다음에 기록매체에 기록된다. 따라서, 장치의 하드웨어 양이 크기면에서 줄어들더라도, 이 신호기록장치는 가청대역 밖의 정보를 잃지 않고 등화와 같은 음질을 조정하는 시그마-텔타 신호를 기록할 수 있다.
본 발명에 근거한 신호재생장치는 다운-샘플러의 효과를 통해 선택부에 의해 선택된 샘플링주파수(fs)를 갖는 입력신호를 다운-샘플하고, 추출부의 효과를 통해 입력신호에서 필요한 대역성분을 추출하고, 그리고 신호처리부의 효과를 통해 이 대역성분에 대해 소정의 신호처리를 수행하도록 구성된다. 처리된 대역성분들은 오버-샘플러의 효과를 통해 샘플링주파수(fs)를 갖는 신호로 오버-샘플된다. 오버-샘플러의 출력은 가산기의 효과를 통해 다운-샘플러, 추출부, 신호처리부, 그리고 오버-샘플러의 총 처리시간만큼 지연된 입력신호에 가산된다. 가산기의 가산된 출력은 시그마-델타 변조기의 효과를 통해 시그마-델타 신호로 변조된다. 따라서, 신호를 재생할 때, 장치의 하드웨어 양이 크기면에서 줄어들더라도, 신호재생장치는 가청대역 밖의 정보를 잃지 않고 시그마-델타 신호에 대해 등화와 같은 음질의 조정을 수행할 수 있다.
도 1은 종래의 신호처리장치를 나타내는 블록도이다.
도 2는 본 발명의 제 1실시예에 근거해서 신호처리장치를 나타내는 블록도이다.
도 3은 본 발명의 제 1실시예에 근거해서 신호처리장치에 이용되는 시그마-델타 변조기를 나타내는 회로도이다.
도 4는 도 3에 나타낸 시그마-델타 변조기에서 출력된 1비트 디지털신호의 전력 밀도 스펙트럼 특성을 나타내는 특성그래프이다.
도 5는 본 발명의 제 1실시예에 이용되는 데시메이션(decimation) 필터에서 출력된 다중비트 신호의 전력밀도 스펙트럼을 나타내는 특성그래프이다.
도 6은 본 발명의 제 1실시예에 이용되는 FIR 필터에서 출력된 등화될 대역의 전력밀도 스펙트럼을 나타내는 특성그래프이다.
도 7은 본 발명의 제 1실시예에 이용되는 곱셈기에 의해 공급되는 감쇠된 출력의 전력밀도 스펙트럼을 나타내는 특성그래프이다.
도 8은 본 발명의 제 1실시예에 이용되는 보간(interpolation) 필터에서 출력된 다중비트 신호의 전력밀도 스펙트럼을 나타내는 특성그래프이다.
도 9는 본 발명의 제 1실시예에서 곱셈기에 주어진 이득 파라미터가 정(positive)일 때, 가산기의 가산된 출력의 전력밀도 스펙트럼을 나타내는 특성그래프이다.
도 10은 본 발명의 제 1실시예에서 곱셈기에 주어진 이득 파라미터가 부(negative)일 때, 가산기의 가산된 출력의 전력밀도 스펙트럼을 나타내는 특성그래프이다.
도 11은 본 발명의 제 2실시예에 근거해서 신호기록장치를 나타내는 블록도이다.
도 12는 본 발명의 제 3실시예에 근거해서 신호재생장치를 나타내는 블록도이다.
* 도면의 주요부분에 대한 부호설명
1. 신호처리장치 3. 시그마-델타 변조기
4. 데시메이션 필터 5. FIR 필터
6. 곱셈기 7. 보간 필터
8. 지연부 9. 가산기
10. 시그마-델타 변조기 25. 신호기록장치
45. 신호재생장치

Claims (7)

  1. 신호처리장치에 있어서,
    샘플링주파수(fs)를 갖는 입력신호를 다운-샘플링하기 위한 다운-샘플링수단과,
    상기 다운-샘플링부의 출력신호에서 필요한 대역성분들을 추출하기 위한 추출수단과,
    상기 추출수단에 의해 추출된 상기 필요한 대역성분들에 대해 소정의 신호처리를 수행하기 위한 신호처리수단과,
    상기 신호처리수단으로부터의 출력신호를 오버-샘플링하고 샘플링주파수(fs)를 갖는 신호를 출력하기 위한 오버-샘플링수단과,
    상기 다운-샘플링수단, 상기 추출수단, 상기 신호처리수단, 그리고 상기 오버-샘플링수단의 총 처리시간만큼 상기 샘플링주파수(fs)를 갖는 입력신호를 지연시키기 위한 지연수단과, 그리고
    상기 오버-샘플링수단의 출력신호에 상기 지연수단의 출력신호를 가산하기 위한 가산수단으로 구성되는 것을 특징으로 하는 신호처리장치.
  2. 제 1항에 있어서,
    상기 가산수단의 출력신호를 시그마-델타 변조하기 위한 시그마-델타 변조수단을 더 포함하여 구성되는 것을 특징으로 하는 신호처리장치.
  3. 제 1항에 있어서,
    상기 신호처리수단이 상기 대역성분들을 소정의 계수로 곱하기 위한 곱셈수단인 것을 특징으로 하는 신호처리장치.
  4. 제 3항에 있어서,
    상기 곱셈수단이 상기 대역성분들을 계수변경수단에 의해 변경된 계수로 곱셈하는 것을 특징으로 하는 신호처리장치.
  5. 제 1항에 있어서,
    상기 샘플링주파수(fs)가 PCM용으로 이용되는 샘플링주파수보다 32배, 64배, 또는 128배만큼 높은 것을 특징으로 하는 신호처리장치.
  6. 신호기록장치에 있어서,
    샘플링주파수(fs)를 갖는 입력신호를 다운-샘플링하기 위한 다운-샘플링수단과,
    상기 다운-샘플링수단으로부터의 출력신호에서 필요한 대역성분들을 추출하기 위한 추출수단과,
    상기 추출수단에 의해 추출된 대역성분들에 대해 소정의 신호처리를 수행하기 위한 신호처리수단과,
    상기 신호처리수단으로부터의 출력신호를 오버-샘플링하고 상기 샘플링주파수(fs)를 갖는 신호를 출력하기 위한 오버-샘플링수단과,
    상기 다운-샘플링수단, 상기 추출수단, 상기 신호처리수단, 그리고 상기 오버-샘플링수단의 총 처리시간만큼 상기 샘플링주파수(fs)를 갖는 입력신호를 지연시키기 위한 지연수단과,
    상기 오버-샘플링수단의 출력신호에 상기 지연수단의 출력신호를 가산하기 위한 가산수단과,
    상기 가산수단의 출력신호를 1비트 디지털신호로 시그마-델타 변조하기 위한 시그마-델타 변조수단과, 그리고
    상기 시그마-델타 변조수단으로부터의 상기 1비트 디지털신호에 대해 기록처리를 수행하기 위한 수단으로 구성되는 것을 특징으로 하는 신호기록장치.
  7. 신호재생장치에 있어서,
    샘플링주파수(fs)를 갖는 입력신호를 다운-샘플링하기 위한 다운-샘플링수단과,
    상기 다운-샘플링수단으로부터의 출력신호에서 펄요한 대역성분들을 추출하기 위한 추출수단과,
    상기 추출수단에 의해 추출된 상기 대역성분들에 대해 소정의 신호처리를 수행하기 위한 신호처리수단과,
    상기 신호처리수단으로부터의 출력신호를 오버-샘플링하고 상기 샘플링주파수(fs)를 갖는 신호를 출력하기 위한 오버-샘플링수단과,
    상기 다운-샘플링수단, 상기 추출수단, 상기 신호처리수단, 그리고 상기 오버-샘플링수단의 총 처리시간만큼 상기 샘플링주파수(fs)를 갖는 입력신호를 지연시키기 위한 지연수단과,
    상기 오버-샘플링수단의 출력신호에 상기 지연수단의 출력신호를 가산하기 위한 가산수단과,
    상기 가산수단의 출력신호를 1비트 디지털신호로 시그마-델타 변조하기 위한 시그마-델타 변조수단과, 그리고
    상기 시그마-델타 변조수단으로부터의 상기 1비트 디지털신호를 아날로그신호로 변환하기 위한 변환수단으로 구성되는 것을 특징으로 하는 신호재생장치.
KR1019970015134A 1996-04-24 1997-04-23 신호처리장치,신호기록장치,그리고신호재생장치 KR100502538B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10242296A JP3327114B2 (ja) 1996-04-24 1996-04-24 信号処理装置、信号記録装置及び信号再生装置
JP96-102422 1996-04-24

Publications (2)

Publication Number Publication Date
KR970071699A KR970071699A (ko) 1997-11-07
KR100502538B1 true KR100502538B1 (ko) 2005-10-19

Family

ID=14327022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015134A KR100502538B1 (ko) 1996-04-24 1997-04-23 신호처리장치,신호기록장치,그리고신호재생장치

Country Status (3)

Country Link
US (1) US5835043A (ko)
JP (1) JP3327114B2 (ko)
KR (1) KR100502538B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936562A (en) * 1997-06-06 1999-08-10 Analog Devices, Inc. High-speed sigma-delta ADCs
GB2330749B (en) * 1997-10-24 2002-08-21 Sony Uk Ltd Audio signal processor
JP3425344B2 (ja) * 1997-12-05 2003-07-14 株式会社東芝 Ｄ／ａ変換器
ATE501606T1 (de) * 1998-03-25 2011-03-15 Dolby Lab Licensing Corp Verfahren und vorrichtung zur verarbeitung von audiosignalen
US6205429B1 (en) * 1998-08-20 2001-03-20 Sony Corporation System and method to manipulate information in an audio decoder
US6337645B1 (en) * 1999-03-23 2002-01-08 Microsoft Corporation Filter for digital-to-analog converters
AU2001285936A1 (en) * 2000-09-08 2002-03-22 Koninklijke Philips Electronics N.V. Audio signal processing with adaptive noise-shaping modulation
WO2003036787A1 (en) * 2001-10-25 2003-05-01 Koninklijke Philips Electronics N.V. Commutation of sensorless direct-current motors
WO2003083856A1 (en) * 2002-03-28 2003-10-09 Craven Peter G Context coding
JP3609069B2 (ja) * 2002-08-01 2005-01-12 ファナック株式会社 モータ制御装置
US7606330B2 (en) * 2002-09-27 2009-10-20 Broadcom Corporation Dual-rate single band communication system
US6762704B1 (en) * 2002-12-09 2004-07-13 Cirrus Logic, Inc. Modulation of a digital input signal using multiple digital signal modulators
US6864812B1 (en) * 2004-02-05 2005-03-08 Broadcom Corporation Hardware efficient implementation of finite impulse response filters with limited range input signals
US7856464B2 (en) * 2006-02-16 2010-12-21 Sigmatel, Inc. Decimation filter
US7474235B2 (en) * 2006-06-05 2009-01-06 Mediatek Inc. Automatic power control system for optical disc drive and method thereof
US7911891B2 (en) * 2006-06-05 2011-03-22 Mediatek Inc. Apparatus for controling servo signal gains of an optical disc drive and method of same
GB2439115A (en) * 2006-06-15 2007-12-19 Siemens Plc ADC filter
JP5352952B2 (ja) * 2006-11-07 2013-11-27 ソニー株式会社 デジタルフィルタ回路、デジタルフィルタプログラムおよびノイズキャンセリングシステム
US7564388B2 (en) 2006-12-12 2009-07-21 Seagate Technology Llc Power efficient equalizer design
JP4554629B2 (ja) * 2007-03-07 2010-09-29 株式会社フェイス 波形生成装置、音源用シンセサイザ
US7365669B1 (en) * 2007-03-28 2008-04-29 Cirrus Logic, Inc. Low-delay signal processing based on highly oversampled digital processing
US20120155667A1 (en) * 2010-12-16 2012-06-21 Nair Vijayakumaran V Adaptive noise cancellation
US20120155666A1 (en) * 2010-12-16 2012-06-21 Nair Vijayakumaran V Adaptive noise cancellation
CN107276590B (zh) * 2017-05-15 2020-07-28 南京中感微电子有限公司 一种信号处理方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206957A (ja) * 1991-07-17 1993-08-13 Internatl Business Mach Corp <Ibm> シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ／ディジタル変換器
KR940017072A (ko) * 1992-12-16 1994-07-25 에프. 제이. 스미트 아날로그/디지탈 변환기
WO1995024077A1 (en) * 1994-03-03 1995-09-08 Echelon Corporation Sigma-delta converter having a digital logic gate core
KR970013988A (ko) * 1995-08-23 1997-03-29 김광호 디지탈 에코 프로세서
KR970068152A (ko) * 1995-12-27 1997-10-13 이데이 노브유끼 디지털신호 처리방법 및 장치
KR20000018853A (ko) * 1998-09-05 2000-04-06 윤종용 미소신호 범위를 개선한 아날로그-디지털 변환기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9109637D0 (en) * 1991-05-03 1991-06-26 Marconi Gec Ltd Analogue-to-digital and digital-to-analogue converters
US5561424A (en) * 1993-04-30 1996-10-01 Lucent Technologies Inc. Data converter with minimum phase fir filter and method for calculating filter coefficients
US5568142A (en) * 1994-10-20 1996-10-22 Massachusetts Institute Of Technology Hybrid filter bank analog/digital converter
US5585802A (en) * 1994-11-02 1996-12-17 Advanced Micro Devices, Inc. Multi-stage digital to analog conversion circuit and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206957A (ja) * 1991-07-17 1993-08-13 Internatl Business Mach Corp <Ibm> シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ／ディジタル変換器
KR940017072A (ko) * 1992-12-16 1994-07-25 에프. 제이. 스미트 아날로그/디지탈 변환기
WO1995024077A1 (en) * 1994-03-03 1995-09-08 Echelon Corporation Sigma-delta converter having a digital logic gate core
KR970013988A (ko) * 1995-08-23 1997-03-29 김광호 디지탈 에코 프로세서
KR970068152A (ko) * 1995-12-27 1997-10-13 이데이 노브유끼 디지털신호 처리방법 및 장치
KR20000018853A (ko) * 1998-09-05 2000-04-06 윤종용 미소신호 범위를 개선한 아날로그-디지털 변환기

Also Published As

Publication number Publication date
JPH09289453A (ja) 1997-11-04
US5835043A (en) 1998-11-10
KR970071699A (ko) 1997-11-07
JP3327114B2 (ja) 2002-09-24

Similar Documents

Publication Publication Date Title
KR100502538B1 (ko) 신호처리장치,신호기록장치,그리고신호재생장치
US6340940B1 (en) Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters
AU669114B2 (en) Improved signal encode/decode system
JP3272438B2 (ja) 信号処理システムおよび処理方法
KR100419837B1 (ko) 샘플링레이트변환방법및장치
CN101242678A (zh) 信号处理设备和信号处理方法
US5267095A (en) Digital reconstructing of harmonics to extend band of frequency response
US7868711B2 (en) Arrangement for pulse-width modulating an input signal
US20020165631A1 (en) Audio signal processing with adaptive noise-shaping modulation
US6784816B2 (en) Circuits, systems and methods for volume control in 1-bit digital audio systems
US5701124A (en) 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus
JP2722585B2 (ja) 誘導性負荷の駆動回路
KR100466643B1 (ko) 음질을처리하는신호처리장치및음질처리에사용되는신호처리장치가설치된기록장치,재생장치및혼합장치
KR100577464B1 (ko) 송신장치 및 재생장치
US7183954B1 (en) Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
US6400294B1 (en) Method of muting a digital signal and a digital signal recording apparatus and a digital signal processing apparatus employing the digital signal muting method
EP0890949B1 (en) Digital audio processing system compatible with digital versatile disk video standard
US7173550B1 (en) Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
JP3339320B2 (ja) ディジタル信号処理装置
JP2000114971A (ja) ディジタル信号発生装置
JP3307197B2 (ja) Ａ／ｄコンバータ
JP4118226B2 (ja) デジタル信号処理回路及び音声信号記録再生装置
JPH09139675A (ja) Ａ／ｄコンバータ、デジタル信号処理装置及びデジタル記録装置
JPH09153812A (ja) 信号処理装置
JPH01145699A (ja) 音声信号再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080626

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee