JP3339320B2 - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JP3339320B2 JP3339320B2 JP22130596A JP22130596A JP3339320B2 JP 3339320 B2 JP3339320 B2 JP 3339320B2 JP 22130596 A JP22130596 A JP 22130596A JP 22130596 A JP22130596 A JP 22130596A JP 3339320 B2 JP3339320 B2 JP 3339320B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- sigma
- processing
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
処理により得られた高速1ビットディジタル信号に信号
処理を施す際に、該高速1ビットディジタル信号をマル
チビットディジタル信号に変換するディジタル信号処理
装置に関する。
ビット信号は、従来のデジタルオーディオに使われてき
た例えばサンプリング周波数44.1KHz、データ語
長16ビットのいわゆるマルチビットディジタル信号に
比べて、サンプリング周波数が44.1KHzの64倍
でデータ語長が1ビットというように、非常に高いサン
プリング周波数と短いデータ語長といった形をとり、広
い伝送可能周波数帯域を特長にしている。また、ΣΔ変
調により1ビット信号であっても、64倍というオーバ
ーサンプリング周波数に対して低域である従来のオーデ
ィオ帯域(20KHz)においては、高いダイナミック
レンジを確保できる。この特徴を生かして高音質のレコ
ーダーやデータ伝送に応用することができる。
わけ新しい技術ではなく、回路構成がIC化に適してい
て、また比較的簡単にA/D変換の精度を得ることがで
きることから従来からA/D変換器の内部などではよく
用いられている。ΣΔ変調された信号は、簡単なアナロ
グローパスフィルターを通すことによって、アナログオ
ーディオ信号に戻すことができる。
調器を用いたA/D変換システムでは、高い周波数帯に
ノイズシェーピングされたノイズを削減するため、また
オーバーサンプリングされたデータを間引くため、さら
にビット長を増やすためにディジタルフィルタを設ける
が、高品位のA/D変換システムになるほど該ディジタ
ルフィルタのタップ数が増えてしまう。このため、群遅
延が一定に構成できるFIRフィルタを上記ディジタル
フィルタに用いるとA/D変換で生じる遅延量が大きく
なってしまう。また、IIRフィルタでは遅延量は少な
いが、群遅延を一定に保てないため、特性の悪化を伴っ
てしまう。
ナログ信号に戻すD/A変換システムを考えると、折り
返し雑音を防止するアナログフィルタの負担を軽くする
ためにディジタルフィルタを用いた補間処理によりオー
バーサンプリングを行うため、A/D変換と同様に遅延
量が大きくなる。
/D変換とD/A変換を通った信号を用いると遅延量が
大きくなり、自分の出した声をモニタする場合等で遅延
による不自然さが発生していたため、従来ではA/D変
換に入る前のアナログ信号をそのまま入力のモニタ信号
として出力していた。
てアナログ信号を用いると、伝送中にクロストークやS
/N比の劣化を生じることがあった。また、A/D変換
部分とD/A変換部分の電源が分離している場合にはモ
ニタの経路を接続するとグランドループが発生して、ノ
イズの混入等のトラブルの原因となり、高品位の伝送を
行えなかった。
モニタする場合に遅延を防ぎ、かつ伝送中のクロストー
クやS/N比の劣化を防ぐことのできるディジタル信号
処理装置の提供を目的とする。
信号処理装置は、上記課題を解決するために、シグマデ
ルタ変調手段からの1ビットディジタル信号を、間引き
処理と補間処理を伴って信号処理してからアナログ信号
に変換する系と、モニタ用に直接アナログ信号に変換す
る系とに、切り換えて供給するので、入力オーディオ信
号をモニタする場合に遅延を防げる。
置は、上記課題を解決するために、シグマデルタ変調手
段からの1ビットディジタル信号を、間引き処理と補間
処理を伴って信号処理してから再度1ビットディジタル
信号に変換しその後アナログ信号に変換するか、又は直
接アナログ信号に変換するかを切り換え可とするため、
入力オーディオ信号をモニタする場合に遅延を防げる。
号処理装置の実施の形態について図面を参照しながら説
明する。
力信号にシグマデルタ(ΣΔ)変調処理を施すことによ
って得た高速1ビットディジタルオーディオ信号に例え
ば録音/再生等の信号処理を施すディジタルオーディオ
信号処理装置である。ここで行われるΣΔ変調処理は、
コンパクトディスク規定の標本化周波数fS(=44.
1KHz)の例えば64倍となる例えば64fSを標本
化周波数としている。
ィオ信号処理装置は、入力端子1から供給されるアナロ
グ入力信号に上記標本化周波数64fSを用いてΣΔ変
調処理を施して64fS/1ビットのディジタルオーデ
ィオ信号を出力するΣΔ変調A/D変換器2と、このΣ
Δ変調A/D変換器2からの64fS/1ビットディジ
タルオーディオ信号のノイズを削減し、またデータレー
トをfSに間引きし、かつビット長を例えば16ビット
に伸ばすデシメーションフィルタ3と、このデシメーシ
ョンフィルタ3からのfS/16ビットディジタルオー
ディオ信号に録音/再生等のディジタル信号処理を施す
ディジタル信号処理回路4と、このディジタル信号処理
回路4からのfS/16ビットディジタルオーディオ処
理信号にオーバーサンプリングのために補間処理を施す
インターポーレーションフィルタ5と、このインターポ
ーレーションフィルタ5からの64fS/16ビットデ
ィジタル信号をアナログ信号に変換するD/A変換器6
と、上記ΣΔ変調A/D変換器2からの64fS/1ビ
ットディジタル信号をモニタ用のアナログ信号に直接変
換するΣΔ変調用D/A変換器7と、上記D/A変換器
6からのアナログ信号と上記ΣΔ変調用D/A変換器7
からのアナログ信号とを切り換える切り換えスイッチ8
とを備えてなる。
うな構成であり、入力端子11を介した入力オーディオ
信号を加算器12を通じて積分器13に供給する。積分
器13からの信号は、比較器14に供給され、例えば入
力オーディオ信号の中点電位(“0V”)と比較されて
1サンプル期間毎に1ビット量子化される。ここで、サ
ンプル期間の周波数(サンプリング周波数)は、上述し
たように例えば64fSとされる。この量子化データが
1サンプル遅延器16に供給されて1サンプル期間分遅
延される。この遅延データが1ビットディジタル/アナ
ログ(D/A)変換器17を通じて加算器12に供給さ
れて、入力端子11からの入力オーディオ信号に加算さ
れる。これによって比較器14は、出力端子15から上
記入力オーディオ信号がΣΔ変調された1ビットディジ
タルオーディオ信号を出力する。
ィルタであり、ΣΔ変調A/D変換器2により高い周波
数帯域にノイズシェーピングされたノイズを削減し、ま
た64fSにオーバーサンプリングされたデータのデー
タレートをfSとし、さらにまたビット長を1ビットか
ら例えば16ビットにする。
A/D変換器2の後段で用いる場合には、タップ数を増
やさなければならず、群遅延を一定で構成できるFIR
フィルタでは生じる遅延量が大きくなってしまう。ま
た、IIRフィルタを用いた場合には遅延量を少なくで
きるが、群遅延を一定に保てないため、特性が悪化して
しまう。
ような構成であり、デシメーションフィルタ3からのf
S/16ビットディジタル信号に録音/再生用の信号処
理、例えばフェード処理、イコライズ処理、ミキシング
処理のような振幅方向の信号処理を施す。
るオーディオ信号のレベルを時間と共に徐々に低下させ
るフェードアウト処理や、オーディオ信号のレベルをゼ
ロレベルから徐々に上昇させるフェードイン処理があ
る。また、フェードアウト処理、フェードイン処理を同
じ時間内でクロスするように行うクロスフェード処理が
ある。
ションフィルタ3の出力信号にフェードアウト処理を施
す場合について説明する。
ピードを指定する制御信号が制御信号入力端子20に供
給されると、この制御信号が制御回路21に供給され任
意のフェードアウト信号が発生される。そしてこのフェ
ードアウト信号が係数発生器22に供給されることによ
って、音声信号のレベルを徐々に低下させてゼロレベル
にする係数が発生され、この係数が乗算器23に供給さ
れる。
ーレーションフィルタ5には音声信号のレベルが係数発
生器22からの係数によって制御されたfS/16ビッ
トのフェードアウトディジタル処理信号が供給される。
発生順を逆にすることにより、音声信号のレベルをゼロ
レベルから徐々に上昇させるフェードインの処理を行う
こともできる。
ィジタル信号処理回路4からのfS/16ビットのディ
ジタル処理信号にオーバーサンプリングのための補間処
理を施す。
ディジタルフィルタであり、フィルタ出力を後段のD/
A変換器6でD/A変換している場合には上記A/D変
換と同様に遅延量が大きくなる。
入力される入力信号をモニタする場合、ディジタル信号
処理回路4での係数を調整し、ディジタル信号処理出力
音をD/A変換器6、切り換えスイッチ8を介して出力
端子9からモニタしていた。しかし、ここでは上述した
ようにA/D変換と、D/A変換を通った遅延量が多い
音をモニタすることになってしまう。
/D変換に入る前のアナログ信号をそのまま入力のモニ
タ信号とすることも考えられる。
ているため、伝送中にクロストークやS/N比の劣化を
まねいてしまっていた。また、A/D変換部分とD/A
変換部分の電源が分離している場合にはモニタの経路を
接続するとグランドループが発生して、ノイズの混入等
のトラブルの原因となり、高品位の伝送を行えなかっ
た。
は、ΣΔ変調A/D変換器2からの64fS/1ビット
ディジタル信号をΣΔ変調用D/A変換器7でそのまま
D/A変換して、入力信号のモニタ信号として使う。
ディジタルフィルタで構成されることの多いデシメーシ
ョンフィルタ3と、インターポーレーションフィルタ5
に比較して変換による遅延量が非常に少ない。このた
め、ΣΔ変調A/D変換器2の出力である64fS/1
ビットディジタル信号を入力信号のモニタ用として直接
用いる。
通してアナログ信号に変換して、通常のD/A変換器6
の出力と切り換えスイッチ8で切り換える。
量はデシメーションフィルタ3とインターポーレーショ
ンフィルタ5が大部分を占めており、また、システムが
持つ録音/再生等のディジタル信号処理も処理の如何に
よっては無視出来なくなるため、上述のようにΣΔ変調
A/D変換器2からの64fS/1ビットディジタル信
号を直接モニタ用に使うことにより、遅延量の大変少な
いモニタ信号が得られる。
ルオーディオ信号処理装置によれば、記録された信号を
モニタしながら新たに録音するようなオーバーダビング
時等に、A/D変換とD/A変換を通った遅延量が多い
音をモニタせずに、ΣΔ変調A/D変換器2からの64
fS/1ビットディジタル信号をΣΔ変調D/A変換器
7でアナログ信号に変換してからモニタするので最小限
度の遅延量でのモニタが可能となる。このため、自分の
出した声をモニタしても遅延による不自然さがなくな
る。
るため、長距離の伝送でも特性悪化がなく、クロストー
クやS/N比の劣化がなくなる。
電源が分離している場合にはモニタの経路を接続すると
グランドループが発生するが、フォトカプラ等を用いて
簡単に断ち切ることができる。
ィオ信号処理装置では、ディジタルオーディオ信号をア
ナログオーディオ信号に変換してから切り換えスイッチ
8によりD/A変換器6からのアナログオーディオ信
号、又はΣΔ変調用D/A変換器7からのアナログオー
ディオ信号を切り換えているので、切り換えスイッチ8
による信号劣化が生じる虞がある。
タルオーディオ信号処理装置、及び図5に示すようなデ
ィジタルオーディオ信号処理装置に適用してもよい。図
4、及び図5にて上記図1と同様の構成となる各部には
同符号を付し説明を省略する。
号処理装置について説明する。このディジタルオーディ
オ信号処理装置では、ディジタル信号処理回路4とイン
ターポーレーションフィルタ5との間、及びΣΔ変調A
/D変換器2とΣΔ変調用D/A変換器7との間にディ
ジタル信号を切り換える切り換えスイッチ31a、及び
31bが挿入されており、D/A変換器6とΣΔ変調用
D/A変換器7の出力はアナログ加算器32に供給され
るだけとなっている。
ディオ信号処理装置が出力端子9から出力するアナログ
オーディオ信号は、上記図1に示したディジタルオーデ
ィオ信号処理装置が出力するアナログオーディオ信号に
比較して品質のよいものとなる。
号処理装置では、ディジタル信号を切り換える切り換え
スイッチ31aをインターポーレーションフィルタ5と
D/A変換器6との間に設けているだけで、他の構成は
上記図4と同様である。
ディジタルオーディオ信号処理装置がある。この図6で
も上記図1と同様の構成となる各部には同符号を付し説
明を省略する。
処理装置では、インターポーレーションフィルタ5のデ
ィジタル信号出力をΣΔ変調器6に入力して得られたΣ
Δ変調出力(64fS/1ビットディジタルオーディオ
信号)と、ΣΔ変調A/D変換器2からのモニタ用64
fS/1ビットディジタルオーディオ信号とを、ディジ
タル信号用の切り換えスイッチ34で切り換えてから、
ΣΔ変調用D/A変換器7に供給してアナログオーディ
オ信号に変換し、出力端子9から出力している。
よれば、シグマデルタ変調手段からの1ビットディジタ
ル信号を直接、シグマデルタ変調用の第2のアナログ変
換手段でアナログ信号に変換してモニタに用いるので、
入力オーディオ信号をモニタする場合に遅延を防ぎ、か
つ伝送中のクロストークやS/N比の劣化を防ぐことが
できる。
置によれば、シグマデルタ変調手段からの1ビットディ
ジタル信号を、間引き処理と補間処理を伴って信号処理
してから再度1ビットディジタル信号に変換しその後ア
ナログ信号に変換するか、又は直接アナログ信号に変換
するかを切り換え可とするため、入力オーディオ信号を
モニタする場合に遅延を防ぎ、かつ伝送中のクロストー
クやS/N比の劣化を防ぐことができる。
形態となるディジタルオーディオ信号処理装置のブロッ
ク図である。
られるΣΔ変調A/D変換器の詳細な構成を示すブロッ
ク図である。
られるディジタル信号処理回路の詳細な構成を示すブロ
ック図である。
きる他のディジタルオーディオ信号処理装置のブロック
図である。
きる他のディジタルオーディオ信号処理装置のブロック
図である。
きるさらに他のディジタルオーディオ信号処理装置のブ
ロック図である。
タ、4 ディジタル信号処理回路、5 インターポーレ
ーションフィルタ、6 D/A変換器、7 ΣΔ変調用
D/A変換器
Claims (5)
- 【請求項1】 入力信号にシグマデルタ変調処理を施し
て1ビットディジタル信号を出力するシグマデルタ変調
手段と、 上記シグマデルタ変調手段からの上記1ビットディジタ
ル信号に間引き処理を施す間引き処理手段と、 上記間引き処理手段からの間引き信号にディジタル信号
処理を施す信号処理手段と、 上記信号処理手段からの処理信号に補間処理を施す補間
処理手段と、 上記補間処理手段からの補間処理信号をアナログ信号に
変換する第1のアナログ変換手段と、 上記シグマデルタ変調手段からの上記1ビットディジタ
ル信号をモニタ用のアナログ信号に直接変換する第2の
アナログ変換手段とを備えることを特徴とするディジタ
ル信号処理装置。 - 【請求項2】 上記第1のアナログ変換手段からのアナ
ログ変換信号と上記第2のアナログ変換手段からのアナ
ログ変換信号とを切り換えて出力することを特徴とする
請求項1記載のディジタル信号処理装置。 - 【請求項3】 上記信号処理手段からの処理信号又は上
記シグマデルタ変調手段からの上記1ビットディジタル
信号のいずれか一を選択して、上記補間処理手段又は上
記第2のアナログ変換手段に供給することを特徴とする
請求項1記載のディジタル信号処理装置。 - 【請求項4】 上記補間処理手段からの補間処理信号又
は上記シグマデルタ変調手段からの上記1ビットディジ
タル信号のいずれか一を選択して、上記第1のアナログ
変換手段又は上記第2のアナログ変換手段に供給するこ
とを特徴とする請求項1記載のディジタル信号処理装
置。 - 【請求項5】 入力信号にシグマデルタ変調処理を施し
て上記1ビットディジタル信号を出力するシグマデルタ
変調手段と、 上記シグマデルタ変調手段からの上記1ビットディジタ
ル信号に間引き処理を施す間引き処理手段と、 上記間引き処理手段からの間引き信号にディジタル信号
処理を施す信号処理手段と、 上記信号処理手段からの処理信号に補間処理を施す補間
処理手段と、 上記補間処理手段からの補間処理信号に再度シグマデル
タ変調処理を施して1ビットディジタル信号を出力する
再シグマデルタ変調手段と、 上記シグマデルタ変調手段からの上記1ビットディジタ
ル信号と上記再シグマデルタ変調手段からの上記1ビッ
トディジタル信号のいずれか一方をアナログ信号に変換
するアナログ変換手段とを備えることを特徴とするディ
ジタル信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22130596A JP3339320B2 (ja) | 1996-08-22 | 1996-08-22 | ディジタル信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22130596A JP3339320B2 (ja) | 1996-08-22 | 1996-08-22 | ディジタル信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1065544A JPH1065544A (ja) | 1998-03-06 |
JP3339320B2 true JP3339320B2 (ja) | 2002-10-28 |
Family
ID=16764718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22130596A Expired - Fee Related JP3339320B2 (ja) | 1996-08-22 | 1996-08-22 | ディジタル信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3339320B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109422A (ja) * | 2008-10-28 | 2010-05-13 | Toa Corp | デジタル信号処理装置 |
CN107615379B (zh) * | 2015-06-10 | 2021-12-24 | 索尼公司 | 信号处理装置、信号处理方法和程序 |
-
1996
- 1996-08-22 JP JP22130596A patent/JP3339320B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1065544A (ja) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
WO2000041311A1 (en) | Circuits, systems and methods for processing data in a one-bit format | |
US5719571A (en) | Sampling rate converting method and apparatus | |
JPH09289453A (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
US5701124A (en) | 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
JPH0685682A (ja) | アナログ/デジタルコンバータ | |
JP3318823B2 (ja) | ディジタル信号処理装置及び方法 | |
JPS63138570A (ja) | 信号記録装置 | |
JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
US5999347A (en) | Method and apparatus for higher resolution audio signal transmitting | |
JPH1117549A (ja) | Ad変換装置 | |
JP3339320B2 (ja) | ディジタル信号処理装置 | |
JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
US5793316A (en) | Digital signal processing method and apparatus | |
US20020018012A1 (en) | Method and apparatus for analog-to-digital converting signal modulated in frequency domain | |
JPH0991887A (ja) | ディジタル信号処理方法及び装置 | |
KR100484398B1 (ko) | 1비트디지털신호처리장치,기록장치및재생장치 | |
JP3239756B2 (ja) | ミキシング回路、符号化装置および符復号化装置 | |
JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
CA2230481A1 (en) | Method and device for the aggregation of signals from sampling values | |
JP3223491B2 (ja) | 再生装置 | |
JPH09148885A (ja) | レート変換装置 | |
JP3264155B2 (ja) | 信号処理装置 | |
JP2751995B2 (ja) | 情報伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |