JPH1117549A - Ａｄ変換装置 - Google Patents
Ａｄ変換装置Info
- Publication number
- JPH1117549A JPH1117549A JP16698597A JP16698597A JPH1117549A JP H1117549 A JPH1117549 A JP H1117549A JP 16698597 A JP16698597 A JP 16698597A JP 16698597 A JP16698597 A JP 16698597A JP H1117549 A JPH1117549 A JP H1117549A
- Authority
- JP
- Japan
- Prior art keywords
- band
- predetermined
- converter
- characteristic
- digital code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 オーバーサンプル比を余り上げずに、低次の
帰還フィルタを用いながら、広い帯域にわたって高ダイ
ナミックレンジを得、さらにクロックジッタに強いＡＤ
変換装置を提供する。 【解決手段】 入力するアナログ信号を所定の部分帯域
においてデジタル符号に変換するｎ個（ｎは２以上の整
数）のＡＤ変換素子群と、これらｎ個の出力を合成する
合成手段７０００から全帯域のデジタル符号を取り出す
ようにした。好ましくは所定の帯域特性でΔΣ変調する
ΔΣ変調器１００，３００，５００と、それぞれ所定の
周波数特性で帯域を制限してサンプリングデータを間引
くデシメーションフィルタ２００，４００，６００とで
構成する。個々のＡＤ変換素子１０００，２０００，３
０００で安定度を高め、全体としては広帯域かつ高ダイ
ナミックレンジでクロックジッタに強いＡＤ変換装置を
提供する。
帰還フィルタを用いながら、広い帯域にわたって高ダイ
ナミックレンジを得、さらにクロックジッタに強いＡＤ
変換装置を提供する。 【解決手段】 入力するアナログ信号を所定の部分帯域
においてデジタル符号に変換するｎ個（ｎは２以上の整
数）のＡＤ変換素子群と、これらｎ個の出力を合成する
合成手段７０００から全帯域のデジタル符号を取り出す
ようにした。好ましくは所定の帯域特性でΔΣ変調する
ΔΣ変調器１００，３００，５００と、それぞれ所定の
周波数特性で帯域を制限してサンプリングデータを間引
くデシメーションフィルタ２００，４００，６００とで
構成する。個々のＡＤ変換素子１０００，２０００，３
０００で安定度を高め、全体としては広帯域かつ高ダイ
ナミックレンジでクロックジッタに強いＡＤ変換装置を
提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ信号をデ
ジタル符号に変換するＡＤ変換装置に関し、特に、複数
のＡＤ変換素子を用いて高Ｓ／Ｎかつ広帯域変換を実現
するＡＤ変換装置に関する。
ジタル符号に変換するＡＤ変換装置に関し、特に、複数
のＡＤ変換素子を用いて高Ｓ／Ｎかつ広帯域変換を実現
するＡＤ変換装置に関する。
【０００２】
【従来の技術】ＡＤ変換器にはさまざまな方式がある
が、１ビットで高速標本化を行うΔΣ変調型ＡＤ変換器
が盛んに使用されている。高速標本化とノイズシェイピ
ングを利用して量子化雑音を高域へ集中させる方式であ
り、時間軸精度があれば所望帯域での変換精度を比較的
簡単に得ることができる。このためＬＳＩ化にも適して
おり、従来のデジタルレコーダ（ＤＡＴ、ＭＤ等）にお
いて、アナログ信号のデジタル記録等の目的に広く利用
されている。
が、１ビットで高速標本化を行うΔΣ変調型ＡＤ変換器
が盛んに使用されている。高速標本化とノイズシェイピ
ングを利用して量子化雑音を高域へ集中させる方式であ
り、時間軸精度があれば所望帯域での変換精度を比較的
簡単に得ることができる。このためＬＳＩ化にも適して
おり、従来のデジタルレコーダ（ＤＡＴ、ＭＤ等）にお
いて、アナログ信号のデジタル記録等の目的に広く利用
されている。
【０００３】特に最近は、ＤＶＤ（デジタル・バーサタ
イル・ディスク）の発売などにともないハイサンプリン
グ・ハイビット化の傾向がある。これにともない９６ｋ
Ｈｚ・２４ビットと銘打つΔΣ変調型ＡＤ変換器も現れ
てきている。
イル・ディスク）の発売などにともないハイサンプリン
グ・ハイビット化の傾向がある。これにともない９６ｋ
Ｈｚ・２４ビットと銘打つΔΣ変調型ＡＤ変換器も現れ
てきている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなΔΣ変調型ＡＤ変換器の表面的なフォーマットは９
６ｋＨｚ・２４ビットではあるが、デバイス動作速度の
不足などのため、今までのところその仕様に見合った十
分な性能が得られていない。より具体的には以下の課題
がある。
うなΔΣ変調型ＡＤ変換器の表面的なフォーマットは９
６ｋＨｚ・２４ビットではあるが、デバイス動作速度の
不足などのため、今までのところその仕様に見合った十
分な性能が得られていない。より具体的には以下の課題
がある。
【０００５】（イ）オーバーサンプル比を高くしたい
が、デバイス動作速度が追いつかないため、高々３２倍
程度のオーバーサンプリング比に制限される。
が、デバイス動作速度が追いつかないため、高々３２倍
程度のオーバーサンプリング比に制限される。
【０００６】（ロ）高精度化のために帰還フィルタの次
数を高くしたいが、フルスイング時に発振するなど安定
度に問題がある。
数を高くしたいが、フルスイング時に発振するなど安定
度に問題がある。
【０００７】（ハ）逆に低次の帰還フィルタを使用する
と、狭帯域になり、ダイナミックレンジが低減する。
と、狭帯域になり、ダイナミックレンジが低減する。
【０００８】（ニ）時間軸精度に性能依存するので、僅
かなジッタでも、ＳＮ比、ダイナミックレンジが劣化す
るなど、クロックジッタに弱い。
かなジッタでも、ＳＮ比、ダイナミックレンジが劣化す
るなど、クロックジッタに弱い。
【０００９】本発明は上記の問題を解決するもので、オ
ーバーサンプル比を余り上げずに、低次の帰還フィルタ
を用いながら、広い帯域にわたって高ダイナミックレン
ジを得、さらにクロックジッタに強いＡＤ変換装置を提
供することを目的とする。
ーバーサンプル比を余り上げずに、低次の帰還フィルタ
を用いながら、広い帯域にわたって高ダイナミックレン
ジを得、さらにクロックジッタに強いＡＤ変換装置を提
供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明によるＡＤ変換装置は、入力するアナログ信号
を所定の部分帯域においてデジタル符号に変換する複数
個のＡＤ変換素子と、各ＡＤ変換素子の出力を合成する
合成手段から全帯域のデジタル符号を取り出すように構
成したものである。
に本発明によるＡＤ変換装置は、入力するアナログ信号
を所定の部分帯域においてデジタル符号に変換する複数
個のＡＤ変換素子と、各ＡＤ変換素子の出力を合成する
合成手段から全帯域のデジタル符号を取り出すように構
成したものである。
【００１１】これにより、広い帯域にわたって高ダイナ
ミックレンジを得、さらにクロックジッタに強いＡＤ変
換装置が得られる。
ミックレンジを得、さらにクロックジッタに強いＡＤ変
換装置が得られる。
【００１２】
【発明の実施の形態】本発明の第１の発明は、共通の入
力端子と、入力するアナログ信号をそれぞれ所定の部分
帯域においてデジタル符号に変換するｎ個（ｎは２以上
の整数）のＡＤ変換素子を有するＡＤ変換素子群と、前
記ＡＤ変換素子群のｎ個の出力を合成する合成手段とを
備え、前記合成手段から全帯域のデジタル符号を取り出
すようにしたものである。
力端子と、入力するアナログ信号をそれぞれ所定の部分
帯域においてデジタル符号に変換するｎ個（ｎは２以上
の整数）のＡＤ変換素子を有するＡＤ変換素子群と、前
記ＡＤ変換素子群のｎ個の出力を合成する合成手段とを
備え、前記合成手段から全帯域のデジタル符号を取り出
すようにしたものである。
【００１３】また、本発明の第２の発明は、共通の入力
端子と、入力するアナログ信号をそれぞれ所定の部分帯
域においてデジタル符号に変換するｎ個（ｎは２以上の
整数）のＡＤ変換素子を有するＡＤ変換素子群と、前記
ＡＤ変換素子群のｎ個の出力を合成してｍビット（ｍは
２m≧ｎ＋１を満たす正整数）のデジタル符号にする合
成手段とを備え、前記合成手段から合成したｍビットの
デジタル符号を取り出すようにしたものである。
端子と、入力するアナログ信号をそれぞれ所定の部分帯
域においてデジタル符号に変換するｎ個（ｎは２以上の
整数）のＡＤ変換素子を有するＡＤ変換素子群と、前記
ＡＤ変換素子群のｎ個の出力を合成してｍビット（ｍは
２m≧ｎ＋１を満たす正整数）のデジタル符号にする合
成手段とを備え、前記合成手段から合成したｍビットの
デジタル符号を取り出すようにしたものである。
【００１４】また、本発明の第３の発明は、ｉ個（ｉは
２以上の整数）のアナログ入力端子を備え、前記アナロ
グ入力端子から入力するアナログ信号をそれぞれ所定の
部分帯域においてデジタル符号に変換するｎ個（ｎは２
以上の整数）のＡＤ変換素子と、前記ＡＤ変換素子群の
ｎ個の出力を合成してｍビット（ｍは２m≧ｎ＋１を満
たす正整数）のデジタル符号にする合成手段とを備え、
前記合成手段から合成したｍビットのデジタル符号を取
り出すようにしたものである。
２以上の整数）のアナログ入力端子を備え、前記アナロ
グ入力端子から入力するアナログ信号をそれぞれ所定の
部分帯域においてデジタル符号に変換するｎ個（ｎは２
以上の整数）のＡＤ変換素子と、前記ＡＤ変換素子群の
ｎ個の出力を合成してｍビット（ｍは２m≧ｎ＋１を満
たす正整数）のデジタル符号にする合成手段とを備え、
前記合成手段から合成したｍビットのデジタル符号を取
り出すようにしたものである。
【００１５】また、上記本発明のＡＤ変換素子は、入力
するアナログ信号を所定の帯域特性でΔΣ変調するΔΣ
変調器と、前記ΔΣ変調器の出力をそれぞれ所定の周波
数特性で帯域を制限してサンプリングデータを間引くデ
シメーションフィルタとからなるものである。
するアナログ信号を所定の帯域特性でΔΣ変調するΔΣ
変調器と、前記ΔΣ変調器の出力をそれぞれ所定の周波
数特性で帯域を制限してサンプリングデータを間引くデ
シメーションフィルタとからなるものである。
【００１６】また、本発明の第４の発明は、それぞれ所
定の部分帯域に好適な特性をもつマイクロフォンあるい
はマイクアンプの信号が入力されるｉ個（ｉは２以上の
整数）のアナログ入力端子を備え、前記アナログ入力端
子から入力するアナログ信号をそれぞれ所定の部分帯域
においてデジタル符号に変換するｎ個（ｎは２以上の整
数）のＡＤ変換素子と、前記ＡＤ変換素子のｎ個の出力
を合成してｍビット（ｍは２m≧ｎ＋１を満たす正整
数）のデジタル符号にする合成手段とを備え、前記合成
手段から合成したｍビットのデジタル符号を取り出すよ
うにしたものである。
定の部分帯域に好適な特性をもつマイクロフォンあるい
はマイクアンプの信号が入力されるｉ個（ｉは２以上の
整数）のアナログ入力端子を備え、前記アナログ入力端
子から入力するアナログ信号をそれぞれ所定の部分帯域
においてデジタル符号に変換するｎ個（ｎは２以上の整
数）のＡＤ変換素子と、前記ＡＤ変換素子のｎ個の出力
を合成してｍビット（ｍは２m≧ｎ＋１を満たす正整
数）のデジタル符号にする合成手段とを備え、前記合成
手段から合成したｍビットのデジタル符号を取り出すよ
うにしたものである。
【００１７】また、上記発明のＡＤ変換素子は、入力す
るアナログ信号を所定の帯域特性でΔΣ変調するΔΣ変
調器と、前記ΔΣ変調器の出力をそれぞれ所定の周波数
特性で帯域を制限してサンプリングデータを間引くデシ
メーションフィルタとからなり、デシメーションフィル
タは、それぞれ接続するΔΣ変調器の所定帯域において
主に通過させ、それ以外の帯域を阻止するようにすると
ともに、前記ｉ個の入力信号の相互間における周波数特
性あるいは位相特性あるいは群遅延特性およびその間の
バラツキに適応して、それぞれ逆特性となる伝達特性を
それぞれ畳み込むことを特徴としたものである。
るアナログ信号を所定の帯域特性でΔΣ変調するΔΣ変
調器と、前記ΔΣ変調器の出力をそれぞれ所定の周波数
特性で帯域を制限してサンプリングデータを間引くデシ
メーションフィルタとからなり、デシメーションフィル
タは、それぞれ接続するΔΣ変調器の所定帯域において
主に通過させ、それ以外の帯域を阻止するようにすると
ともに、前記ｉ個の入力信号の相互間における周波数特
性あるいは位相特性あるいは群遅延特性およびその間の
バラツキに適応して、それぞれ逆特性となる伝達特性を
それぞれ畳み込むことを特徴としたものである。
【００１８】本発明は、上記のようにしたため、それぞ
れのＡＤ変換素子は比較的低いクロック、低次の帰還フ
ィルタを用いて所定の分割帯域でのダイナミックレンジ
を高めることができ、安定化も図られる。これらのＡＤ
変換素子は所定の帯域内を通過させ帯域外を阻止するデ
シメーションフィルタと組み合わせ、所定の分割帯域外
の雑音を除去する。さらに、相異なる帯域で所定の性能
を得る複数のＡＤ変換素子の出力を合成することで、全
体として広帯域化および高ダイナミックレンジ化が図ら
れる。また、ｎ個のＡＤ変換素子の出力を合成する時
に、ΔΣ変調波形の立ち上がりと立ち下がりの出現確率
が略平衡することによって、ジッタによる変換誤差を相
乗平均化する作用が生じ、ジッタによる雑音の低減作用
が副次的に生じる。
れのＡＤ変換素子は比較的低いクロック、低次の帰還フ
ィルタを用いて所定の分割帯域でのダイナミックレンジ
を高めることができ、安定化も図られる。これらのＡＤ
変換素子は所定の帯域内を通過させ帯域外を阻止するデ
シメーションフィルタと組み合わせ、所定の分割帯域外
の雑音を除去する。さらに、相異なる帯域で所定の性能
を得る複数のＡＤ変換素子の出力を合成することで、全
体として広帯域化および高ダイナミックレンジ化が図ら
れる。また、ｎ個のＡＤ変換素子の出力を合成する時
に、ΔΣ変調波形の立ち上がりと立ち下がりの出現確率
が略平衡することによって、ジッタによる変換誤差を相
乗平均化する作用が生じ、ジッタによる雑音の低減作用
が副次的に生じる。
【００１９】また、それぞれの入力端子に適する信号を
接続することで個々に最適の特性を畳み込むことが出来
るようになる。
接続することで個々に最適の特性を畳み込むことが出来
るようになる。
【００２０】
【実施例】以下、本発明の第１の実施例について、図面
を参照しながら説明を行う。
を参照しながら説明を行う。
【００２１】図１は本発明の第１の実施例におけるＡＤ
変換装置を示す概要ブロック図である。ここでは将来の
展開を考慮して、ＤＣから１００ｋＨｚまでのアナログ
信号をデジタル信号に変換するＡＤ変換装置の本発明に
よる実施例とした。従って出力信号はサンプリング周波
数１９２ｋＨｚ、２４ｂｉｔのデジタル符号である。図
中、１０１はアナログ入力端子、１０００はＡＤ変換素
子(ａ)、２０００はＡＤ変換素子(ｂ)、３０００はＡＤ
変換素子(ｃ)、７０００は合成手段、７１０はデジタル
出力端子である。なお、信号線の傍に引き出し線を付け
ずに記入の数字はビット数を表す。入力端子１０１より
入力する入力信号ＸはＡＤ変換素子(ａ)１０００、ＡＤ
変換素子(ｂ)２０００およびＡＤ変換素子(ｃ)３０００
に共通に供給する。それぞれのＡＤ変換素子において
は、各々ΔΣ変調器１００，３００，５００とデシメー
ションフィルタ２００，４００，６００でＡＤ変換を行
う。ＡＤ変換素子(ａ)１０００、ＡＤ変換素子(ｂ)２０
００およびＡＤ変換素子(ｃ)３０００の出力Ｗａ７０
１、Ｗｂ７０２およびＷｃ７０３を合成手段７０００に
供給する。合成手段７０００はこれらの３つの入力Ｗ
ａ、ＷｂおよびＷｃを加算合成して出力端子７１０より
出力信号Ｗとして出力する。
変換装置を示す概要ブロック図である。ここでは将来の
展開を考慮して、ＤＣから１００ｋＨｚまでのアナログ
信号をデジタル信号に変換するＡＤ変換装置の本発明に
よる実施例とした。従って出力信号はサンプリング周波
数１９２ｋＨｚ、２４ｂｉｔのデジタル符号である。図
中、１０１はアナログ入力端子、１０００はＡＤ変換素
子(ａ)、２０００はＡＤ変換素子(ｂ)、３０００はＡＤ
変換素子(ｃ)、７０００は合成手段、７１０はデジタル
出力端子である。なお、信号線の傍に引き出し線を付け
ずに記入の数字はビット数を表す。入力端子１０１より
入力する入力信号ＸはＡＤ変換素子(ａ)１０００、ＡＤ
変換素子(ｂ)２０００およびＡＤ変換素子(ｃ)３０００
に共通に供給する。それぞれのＡＤ変換素子において
は、各々ΔΣ変調器１００，３００，５００とデシメー
ションフィルタ２００，４００，６００でＡＤ変換を行
う。ＡＤ変換素子(ａ)１０００、ＡＤ変換素子(ｂ)２０
００およびＡＤ変換素子(ｃ)３０００の出力Ｗａ７０
１、Ｗｂ７０２およびＷｃ７０３を合成手段７０００に
供給する。合成手段７０００はこれらの３つの入力Ｗ
ａ、ＷｂおよびＷｃを加算合成して出力端子７１０より
出力信号Ｗとして出力する。
【００２２】図２はＡＤ変換素子(ａ)１０００の内部ブ
ロック図である。図中、１１０は加算器、１２０は量子
化器、１４０は減算器、１５０は帰還フィルタ、２１０
は第１のＦＩＲ１（有限インパルス応答）フィルタ
(ａ)、２２０は第２のＦＩＲ２フィルタ(ａ)である。入
力端子１０１より入力するアナログ入力信号Ｘを加算器
１１０を通じて量子化器１２０に供給する。１ビット量
子化はオーバーサンプリング周波数３０７２ｋＨｚで行
う。加算器１１０のもう一方の加算入力信号は帰還フィ
ルタ１５０から供給される量子化雑音Ｑである。量子化
器１２０は入力されるアナログ信号を１ビットに量子化
する。この量子化した１ビットの信号はデシメーション
フィルタ２００へ伝送するとともに、減算器１４０に入
力する。減算器１４０は量子化器１２０の入力信号と出
力信号との差信号すなわち量子化雑音Ｑを出力する。サ
ンプリング周波数３０７２ｋＨｚは現状のデバイス性能
から考慮して選んだ値であり、これより高くしても低く
しても得られるダイナミックレンジなどの性能が低下す
る。この量子化雑音Ｑは伝達特性Ｈａ(ｚ)を有する帰還
フィルタ１５０で周波数およびまたは位相特性の変換を
行い加算器１１０へ帰還する。ここで、信号Ｙａについ
て式で表すと、Ｙａ＝Ｘ＋（１−Ｈａ(ｚ)）＊Ｑとな
り、信号Ｙａは入力信号Ｘの成分と量子化雑音Ｑの伝達
特性Ｈａ(ｚ)で帰還した成分の和となる。したがって伝
達特性Ｈａ(ｚ)によって量子化雑音Ｑのスペクトル変換
を行うことができる。実用の低周波域で伝達関数が１と
なるように通過特性を持たせ、実用帯域外の高周波域で
減衰特性を持たせるようにするのが好適である。例えば
ＬＰＦがこれに該当する。この帰還ループによるΔΣ変
調で量子化雑音Ｑを実用帯域外の高域へ追いやることが
できる。このようにして所定のスペクトル変換を施した
１ビットの信号を出力端子７１０から出力信号Ｙａとし
て次段のデシメーションフィルタ２００へ出力する。
ロック図である。図中、１１０は加算器、１２０は量子
化器、１４０は減算器、１５０は帰還フィルタ、２１０
は第１のＦＩＲ１（有限インパルス応答）フィルタ
(ａ)、２２０は第２のＦＩＲ２フィルタ(ａ)である。入
力端子１０１より入力するアナログ入力信号Ｘを加算器
１１０を通じて量子化器１２０に供給する。１ビット量
子化はオーバーサンプリング周波数３０７２ｋＨｚで行
う。加算器１１０のもう一方の加算入力信号は帰還フィ
ルタ１５０から供給される量子化雑音Ｑである。量子化
器１２０は入力されるアナログ信号を１ビットに量子化
する。この量子化した１ビットの信号はデシメーション
フィルタ２００へ伝送するとともに、減算器１４０に入
力する。減算器１４０は量子化器１２０の入力信号と出
力信号との差信号すなわち量子化雑音Ｑを出力する。サ
ンプリング周波数３０７２ｋＨｚは現状のデバイス性能
から考慮して選んだ値であり、これより高くしても低く
しても得られるダイナミックレンジなどの性能が低下す
る。この量子化雑音Ｑは伝達特性Ｈａ(ｚ)を有する帰還
フィルタ１５０で周波数およびまたは位相特性の変換を
行い加算器１１０へ帰還する。ここで、信号Ｙａについ
て式で表すと、Ｙａ＝Ｘ＋（１−Ｈａ(ｚ)）＊Ｑとな
り、信号Ｙａは入力信号Ｘの成分と量子化雑音Ｑの伝達
特性Ｈａ(ｚ)で帰還した成分の和となる。したがって伝
達特性Ｈａ(ｚ)によって量子化雑音Ｑのスペクトル変換
を行うことができる。実用の低周波域で伝達関数が１と
なるように通過特性を持たせ、実用帯域外の高周波域で
減衰特性を持たせるようにするのが好適である。例えば
ＬＰＦがこれに該当する。この帰還ループによるΔΣ変
調で量子化雑音Ｑを実用帯域外の高域へ追いやることが
できる。このようにして所定のスペクトル変換を施した
１ビットの信号を出力端子７１０から出力信号Ｙａとし
て次段のデシメーションフィルタ２００へ出力する。
【００２３】デシメーションフィルタ２００において、
１ビット３０７２ｋＨｚの信号をＦＩＲ１フィルタ２１
０で１／４にデシメーションし２４ビット７６８ｋＨｚ
にダウンサンプリングするとともにマルチビット化し、
ＦＩＲ２フィルタ２２０でさらに１／４にデシメーショ
ンして２４ビット１９２ｋＨｚの出力Ｗａに変換する。
１ビット３０７２ｋＨｚの信号をＦＩＲ１フィルタ２１
０で１／４にデシメーションし２４ビット７６８ｋＨｚ
にダウンサンプリングするとともにマルチビット化し、
ＦＩＲ２フィルタ２２０でさらに１／４にデシメーショ
ンして２４ビット１９２ｋＨｚの出力Ｗａに変換する。
【００２４】図１におけるＡＤ変換素子(ｂ)２０００お
よびＡＤ変換素子(ｃ)３０００の内部構成および動作
は、図２で説明したＡＤ変換素子(ａ)１０００と同様で
ある。異なるのはΔΣ変調器のノイズシェイプ特性、よ
り具体的には帰還フィルタの伝達関数がそれぞれ異なる
ことと、デシメーションフィルタの帯域特性を異ならし
めていることである。以下これらの特性について説明す
る。
よびＡＤ変換素子(ｃ)３０００の内部構成および動作
は、図２で説明したＡＤ変換素子(ａ)１０００と同様で
ある。異なるのはΔΣ変調器のノイズシェイプ特性、よ
り具体的には帰還フィルタの伝達関数がそれぞれ異なる
ことと、デシメーションフィルタの帯域特性を異ならし
めていることである。以下これらの特性について説明す
る。
【００２５】図３はΔΣ変調器の信号スペクトルおよび
ノイズスペクトルを説明する図である。図３(ａ)はΔΣ
変調器１００の出力Ｙａ、図３(ｂ)はΔΣ変調器３００
の出力Ｙｂおよび図３(ｃ)はΔΣ変調器５００の出力Ｙ
ｃの特性を示す。なお、横軸は周波数軸であり、広範囲
を見るために対数化して示している。
ノイズスペクトルを説明する図である。図３(ａ)はΔΣ
変調器１００の出力Ｙａ、図３(ｂ)はΔΣ変調器３００
の出力Ｙｂおよび図３(ｃ)はΔΣ変調器５００の出力Ｙ
ｃの特性を示す。なお、横軸は周波数軸であり、広範囲
を見るために対数化して示している。
【００２６】図３(ａ)において、Ｓ０は入力信号Ｘの信
号スペクトル、ＮａはΔΣ変調によって高域へ追いやっ
た量子化雑音のノイズスペクトルである。サンプリング
周波数１９２ｋＨｚをｆｓとして１６ｆｓの３０７２ｋ
Ｈｚでオーバーサンプリングを行い、帰還ループにより
ΔΣ変調を行い量子化雑音Ｑを信号帯域外の高域へ追い
やっている。そのためノイズスペクトルはナイキスト周
波数の１５３６ｋＨｚ（８ｆｓ）を中心としてピークを
もつ山型になる。オーバーサンプリング比１６という値
は２４ビット精度のダイナミックレンジを信号帯域の全
体で得るには不十分な値であり、無理をして高次のΔΣ
変調をすれば、安定度が劣化し発振に到るなどの致命的
な欠陥を生じる。そこで本実施例では２次ないし４次の
低次帰還フィルタを採用し、常に安定に動作するように
した。そのかわり２４ビット精度のダイナミックレンジ
を得る帯域を狭めている。図３(ａ)では２４ｋＨｚまで
の帯域で２４ビット精度のダイナミックレンジを得るよ
うにし、帯域内であっても２４ｋＨｚから９６ｋＨｚの
範囲でのダイナミックレンジはやや悪い。
号スペクトル、ＮａはΔΣ変調によって高域へ追いやっ
た量子化雑音のノイズスペクトルである。サンプリング
周波数１９２ｋＨｚをｆｓとして１６ｆｓの３０７２ｋ
Ｈｚでオーバーサンプリングを行い、帰還ループにより
ΔΣ変調を行い量子化雑音Ｑを信号帯域外の高域へ追い
やっている。そのためノイズスペクトルはナイキスト周
波数の１５３６ｋＨｚ（８ｆｓ）を中心としてピークを
もつ山型になる。オーバーサンプリング比１６という値
は２４ビット精度のダイナミックレンジを信号帯域の全
体で得るには不十分な値であり、無理をして高次のΔΣ
変調をすれば、安定度が劣化し発振に到るなどの致命的
な欠陥を生じる。そこで本実施例では２次ないし４次の
低次帰還フィルタを採用し、常に安定に動作するように
した。そのかわり２４ビット精度のダイナミックレンジ
を得る帯域を狭めている。図３(ａ)では２４ｋＨｚまで
の帯域で２４ビット精度のダイナミックレンジを得るよ
うにし、帯域内であっても２４ｋＨｚから９６ｋＨｚの
範囲でのダイナミックレンジはやや悪い。
【００２７】次に図３(ｂ)について説明する。図３(ｂ)
も図３(ａ)と同様に量子化雑音を制御する。図３(ａ)と
異なるのは、帰還フィルタとして２４ｋＨｚから４８ｋ
Ｈｚを通過させ、それ以外の帯域を阻止するバンドパス
フィルタを用いる点である。バンドパスフィルタを構成
するには、例えば帰還フィルタの伝達特性Ｈｂ(ｚ)の極
点と零点をＤＣ以外の周波数に最適に分散配置すること
により得られる。これらによりノイズスペクトルはＮｂ
となる。信号スペクトルＳ０はフラットである。このよ
うにして２４〜４８ｋＨｚで２４ビット精度のダイナミ
ックレンジを得る。
も図３(ａ)と同様に量子化雑音を制御する。図３(ａ)と
異なるのは、帰還フィルタとして２４ｋＨｚから４８ｋ
Ｈｚを通過させ、それ以外の帯域を阻止するバンドパス
フィルタを用いる点である。バンドパスフィルタを構成
するには、例えば帰還フィルタの伝達特性Ｈｂ(ｚ)の極
点と零点をＤＣ以外の周波数に最適に分散配置すること
により得られる。これらによりノイズスペクトルはＮｂ
となる。信号スペクトルＳ０はフラットである。このよ
うにして２４〜４８ｋＨｚで２４ビット精度のダイナミ
ックレンジを得る。
【００２８】図３(ｃ)も図３(ａ)、(ｂ)と同様である。
図３(ｃ)では４８〜９６ｋＨｚ周波数帯域で２４ビット
精度のダイナミックレンジを得る。
図３(ｃ)では４８〜９６ｋＨｚ周波数帯域で２４ビット
精度のダイナミックレンジを得る。
【００２９】これら３つの信号、Ｙａ、ＹｂおよびＹｃ
は、入力信号Ｘについては９６ｋＨｚまでの帯域でとも
にフラットであるが、それぞれ異なるノイズスペクトル
を含む信号として次段へ出力される。Ｙａはデシメーシ
ョンフィルタ２００に、Ｙｂはデシメーションフィルタ
４００に、Ｙｃはデシメーションフィルタ６００に供給
され、それぞれ間引きとフィルタリングが行われる。デ
シメーションは、群遅延歪みの無いＦＩＲフィルタを用
いて、ダウンサンプリングによる折り返し歪みが１００
ｋＨｚの帯域内に混入するのを阻止するよう十分な特性
を持たせる。
は、入力信号Ｘについては９６ｋＨｚまでの帯域でとも
にフラットであるが、それぞれ異なるノイズスペクトル
を含む信号として次段へ出力される。Ｙａはデシメーシ
ョンフィルタ２００に、Ｙｂはデシメーションフィルタ
４００に、Ｙｃはデシメーションフィルタ６００に供給
され、それぞれ間引きとフィルタリングが行われる。デ
シメーションは、群遅延歪みの無いＦＩＲフィルタを用
いて、ダウンサンプリングによる折り返し歪みが１００
ｋＨｚの帯域内に混入するのを阻止するよう十分な特性
を持たせる。
【００３０】図４は、デシメーションフィルタの特性を
表すとともに信号Ｙａ、信号Ｙｂおよび信号Ｙｃに含む
ノイズスペクトルをそれぞれ併記したものである。同図
において、Ｆａはデシメーションフィルタ２００の周波
数特性、Ｆｂはデシメーションフィルタ４００の周波数
特性、Ｆｃはデシメーションフィルタ６００の周波数特
性である。また、併記したＮａは信号Ｙａに含むノイズ
スペクトル、ＮｂおよびＮｃはそれぞれ信号Ｙｂおよび
信号Ｙｃに含むノイズスペクトルである。図４に示す通
り、デシメーションフィルタの特性は単に、折り返し歪
みとなる帯域外成分を除去するだけではない。好ましく
はさらにそれぞれの帯域内でノイズスペクトルの低い領
域の信号だけを通過するよう、それぞれのデシメーショ
ンフィルタを組み合わせる。こうすることで、９６ｋＨ
ｚ以下の帯域内でもノイズスペクトルの盛り上がり部を
フィルタリングし、ノイズの上昇を抑えられる。同図に
おいてノイズスペクトルＮａの大きさを示す曲線の破線
部は、デシメーションフィルタ２００により減衰を受け
る部分であることを示す。以下同様に、ノイズスペクト
ルＮｂおよびノイズスペクトルＮｃを表す曲線の破線部
もそれぞれ同様にデシメーションフィルタ４００および
デシメーションフィルタ６００により減衰する部分であ
ることを示す。このようにダウンサンプリングして得ら
れた１９２ｋＨｚ・２４ビットの信号Ｗａ、信号Ｗｂお
よび信号Ｗｃは合成手段７０００に供給する。
表すとともに信号Ｙａ、信号Ｙｂおよび信号Ｙｃに含む
ノイズスペクトルをそれぞれ併記したものである。同図
において、Ｆａはデシメーションフィルタ２００の周波
数特性、Ｆｂはデシメーションフィルタ４００の周波数
特性、Ｆｃはデシメーションフィルタ６００の周波数特
性である。また、併記したＮａは信号Ｙａに含むノイズ
スペクトル、ＮｂおよびＮｃはそれぞれ信号Ｙｂおよび
信号Ｙｃに含むノイズスペクトルである。図４に示す通
り、デシメーションフィルタの特性は単に、折り返し歪
みとなる帯域外成分を除去するだけではない。好ましく
はさらにそれぞれの帯域内でノイズスペクトルの低い領
域の信号だけを通過するよう、それぞれのデシメーショ
ンフィルタを組み合わせる。こうすることで、９６ｋＨ
ｚ以下の帯域内でもノイズスペクトルの盛り上がり部を
フィルタリングし、ノイズの上昇を抑えられる。同図に
おいてノイズスペクトルＮａの大きさを示す曲線の破線
部は、デシメーションフィルタ２００により減衰を受け
る部分であることを示す。以下同様に、ノイズスペクト
ルＮｂおよびノイズスペクトルＮｃを表す曲線の破線部
もそれぞれ同様にデシメーションフィルタ４００および
デシメーションフィルタ６００により減衰する部分であ
ることを示す。このようにダウンサンプリングして得ら
れた１９２ｋＨｚ・２４ビットの信号Ｗａ、信号Ｗｂお
よび信号Ｗｃは合成手段７０００に供給する。
【００３１】図５は合成手段７０００の内部ブロック図
である。信号レベルの比較的小さい信号Ｗｂと信号Ｗｃ
を加算器７２０で加算しその結果と信号Ｗａを加算器７
１０で加算合成して出力信号Ｗとして出力端子７１０に
出力する。
である。信号レベルの比較的小さい信号Ｗｂと信号Ｗｃ
を加算器７２０で加算しその結果と信号Ｗａを加算器７
１０で加算合成して出力信号Ｗとして出力端子７１０に
出力する。
【００３２】図６は入力信号Ｘに対する出力信号Ｗの総
合周波数特性を示す図である。同図中のＳは信号成分の
特性であり、Ｎａ、ＮｂおよびＮｃは残留ノイズの特性
である。図よりＤＣから９６ｋＨｚまでの帯域において
１４６ｄＢ以上のダイナミックレンジおよびＳＮ比が得
られることが分かる。
合周波数特性を示す図である。同図中のＳは信号成分の
特性であり、Ｎａ、ＮｂおよびＮｃは残留ノイズの特性
である。図よりＤＣから９６ｋＨｚまでの帯域において
１４６ｄＢ以上のダイナミックレンジおよびＳＮ比が得
られることが分かる。
【００３３】以上の説明から明らかなように、このよう
な優れた特性はそれぞれ比較的狭帯域のＡＤ変換素子を
部分帯域で使用することにより得られたものであって、
ＡＤ変換素子は比較的低次の帰還フィルタで実現できる
ものである。従って、個々のＡＤ変換素子はどのような
強度の入力に対しても常に安定に動作する。例えば略フ
ルスケール入力において不安定になり発振するとか、あ
るいは直流入力、言い換えるとＤＣオフセット状態にお
いて、内部演算の丸め誤差などに起因する小振幅の発振
現象（ピー音）などが発生することを防止できる。しか
も信号伝達特性に関しては、全帯域で元々フラットな特
性をもつＡＤ変換素子をそれぞれデジタルのデシメーシ
ョンフィルタで複数の部分帯域に分け、それらをデジタ
ルで加算合成するので、演算語長を適切に選ぶことによ
り容易に周波数連続性と位相連続性を達成し得るもので
ある。
な優れた特性はそれぞれ比較的狭帯域のＡＤ変換素子を
部分帯域で使用することにより得られたものであって、
ＡＤ変換素子は比較的低次の帰還フィルタで実現できる
ものである。従って、個々のＡＤ変換素子はどのような
強度の入力に対しても常に安定に動作する。例えば略フ
ルスケール入力において不安定になり発振するとか、あ
るいは直流入力、言い換えるとＤＣオフセット状態にお
いて、内部演算の丸め誤差などに起因する小振幅の発振
現象（ピー音）などが発生することを防止できる。しか
も信号伝達特性に関しては、全帯域で元々フラットな特
性をもつＡＤ変換素子をそれぞれデジタルのデシメーシ
ョンフィルタで複数の部分帯域に分け、それらをデジタ
ルで加算合成するので、演算語長を適切に選ぶことによ
り容易に周波数連続性と位相連続性を達成し得るもので
ある。
【００３４】また、複数のΔΣ変調器およびデシメーシ
ョンフィルタの出力を合成手段で加算合成するので、信
号成分は伝達特性通りに加算合成されるが、雑音成分は
相乗平均されるため等レベル合成であれば３ｄＢ程減衰
するため、特に部分帯域の境界付近でのノイズが減っ
て、全体のダイナミックレンジおよびＳＮ比が僅かなが
ら改善されるといった副次的効果も奏する。
ョンフィルタの出力を合成手段で加算合成するので、信
号成分は伝達特性通りに加算合成されるが、雑音成分は
相乗平均されるため等レベル合成であれば３ｄＢ程減衰
するため、特に部分帯域の境界付近でのノイズが減っ
て、全体のダイナミックレンジおよびＳＮ比が僅かなが
ら改善されるといった副次的効果も奏する。
【００３５】次に、本発明の第２の実施例について、図
面を参照しながら説明を行う。図７は本発明の第２の実
施例におけるＡＤ変換装置を示す概要ブロック図であ
る。図中、１１は第１のマイクロフォン（図中では、単
にマイクと記す）、１２は第２のマイクロフォン、１０
１はマイクロフォン１１の信号を入力する入力端子であ
り、１０２はマイクロフォン１２の信号を入力する入力
端子である。その他は第１の実施例と同じである。第１
の実施例と同様の部分については同符号とし詳細説明は
省く。マイクロフォン１１はＤＣから約３０ｋＨｚまで
の帯域で使用するマイクロフォンである。またマイクロ
フォン１２は２０ｋＨｚ以上の帯域で特性の優れたマイ
クロフォンである。マイクロフォン１１は比較的大きな
口径の振動板を有し、マイクロフォン１２は比較的小口
径とする。これは特にマイクロフォン１２において振動
板の分割振動による共振点周波数および反共振点周波数
を高くし超音波帯域で特性を最適にするためである。た
だし小口径とするため感度は低下する傾向にある。
面を参照しながら説明を行う。図７は本発明の第２の実
施例におけるＡＤ変換装置を示す概要ブロック図であ
る。図中、１１は第１のマイクロフォン（図中では、単
にマイクと記す）、１２は第２のマイクロフォン、１０
１はマイクロフォン１１の信号を入力する入力端子であ
り、１０２はマイクロフォン１２の信号を入力する入力
端子である。その他は第１の実施例と同じである。第１
の実施例と同様の部分については同符号とし詳細説明は
省く。マイクロフォン１１はＤＣから約３０ｋＨｚまで
の帯域で使用するマイクロフォンである。またマイクロ
フォン１２は２０ｋＨｚ以上の帯域で特性の優れたマイ
クロフォンである。マイクロフォン１１は比較的大きな
口径の振動板を有し、マイクロフォン１２は比較的小口
径とする。これは特にマイクロフォン１２において振動
板の分割振動による共振点周波数および反共振点周波数
を高くし超音波帯域で特性を最適にするためである。た
だし小口径とするため感度は低下する傾向にある。
【００３６】図８はΔΣ変調器の信号スペクトルおよび
ノイズスペクトルを説明する図である。図８(ａ)はΔΣ
変調器１００の出力Ｙａ、図８(ｂ)はΔΣ変調器３００
の出力Ｙｂおよび図８(ｃ)はΔΣ変調器５００の出力Ｙ
ｃの特性を示す。なお、横軸は周波数軸であり、広範囲
を見るために対数化して示している。
ノイズスペクトルを説明する図である。図８(ａ)はΔΣ
変調器１００の出力Ｙａ、図８(ｂ)はΔΣ変調器３００
の出力Ｙｂおよび図８(ｃ)はΔΣ変調器５００の出力Ｙ
ｃの特性を示す。なお、横軸は周波数軸であり、広範囲
を見るために対数化して示している。
【００３７】図８(ａ)において、Ｓ１は入力信号Ｘ１の
信号スペクトルであり、低域でフラットなスペクトルを
有する。
信号スペクトルであり、低域でフラットなスペクトルを
有する。
【００３８】次に図８(ｂ)と図８(ｃ)のＳ２はマイクロ
フォン１２から入力した信号成分であり、高域でフラッ
トな特性を有する。
フォン１２から入力した信号成分であり、高域でフラッ
トな特性を有する。
【００３９】これらは第１の実施例と同様にΔΣ変調お
よびデシメーションフィルタを経由して合成手段７００
０で加算合成される。
よびデシメーションフィルタを経由して合成手段７００
０で加算合成される。
【００４０】図９は第２の実施例におけるそれぞれのデ
シメーションフィルタの特性を示す図である。同図にお
いてＦａはデシメーションフィルタ２００の特性を示す
が、約１５ｄＢゲインを落としているのはマイクロフォ
ン１１の出力がマイクロフォン１２の出力よりも大きい
のを補正するためである。またＦｂはデシメーションフ
ィルタ４００の特性を示すが、マイクロフォン１２の高
域減衰の傾向を補正するため、これとは逆特性の伝達特
性を畳み込むことで補正している。これらの結果総合の
入出力特性は図６と同様となる。同図中のＮａ、Ｎｂお
よびＮｃは残留ノイズである。ＤＣから９６ｋＨｚまで
の帯域において１４６ｄＢ以上のダイナミックレンジが
得られる。入力端子を複数備えることによって、マイク
ロフォンをマルチウェイ方式とすることができ、それぞ
れの特性を最大限活かし、最適な等化特性を行うことで
補正が容易にできる利点を有する。なお、基本的な部分
についは第１の実施例と同様の作用効果を奏する。
シメーションフィルタの特性を示す図である。同図にお
いてＦａはデシメーションフィルタ２００の特性を示す
が、約１５ｄＢゲインを落としているのはマイクロフォ
ン１１の出力がマイクロフォン１２の出力よりも大きい
のを補正するためである。またＦｂはデシメーションフ
ィルタ４００の特性を示すが、マイクロフォン１２の高
域減衰の傾向を補正するため、これとは逆特性の伝達特
性を畳み込むことで補正している。これらの結果総合の
入出力特性は図６と同様となる。同図中のＮａ、Ｎｂお
よびＮｃは残留ノイズである。ＤＣから９６ｋＨｚまで
の帯域において１４６ｄＢ以上のダイナミックレンジが
得られる。入力端子を複数備えることによって、マイク
ロフォンをマルチウェイ方式とすることができ、それぞ
れの特性を最大限活かし、最適な等化特性を行うことで
補正が容易にできる利点を有する。なお、基本的な部分
についは第１の実施例と同様の作用効果を奏する。
【００４１】
【発明の効果】以上述べたように本発明は、入力するア
ナログ信号をそれぞれ所定の部分帯域においてデジタル
符号に変換するｎ個（ｎは２以上の整数）のＡＤ変換素
子（ＡＤ変換素子群）と、前記ＡＤ変換素子群のｎ個の
出力を合成する合成手段を備え、前記合成手段から全帯
域のデジタル符号を取り出すようにした。
ナログ信号をそれぞれ所定の部分帯域においてデジタル
符号に変換するｎ個（ｎは２以上の整数）のＡＤ変換素
子（ＡＤ変換素子群）と、前記ＡＤ変換素子群のｎ個の
出力を合成する合成手段を備え、前記合成手段から全帯
域のデジタル符号を取り出すようにした。
【００４２】また、ＡＤ変換素子は、入力するアナログ
信号を所定の帯域特性でΔΣ変調するΔΣ変調器と、前
記ΔΣ変調器の出力をそれぞれ所定の周波数特性で帯域
を制限してサンプリングデータを間引くデシメーション
フィルタとで構成し、デシメーションフィルタは、それ
ぞれ接続するΔΣ変調器の所定帯域において主に通過
し、それ以外の帯域で阻止し、それぞれのデシメーショ
ンフィルタは、ＡＤ変換素子のそれぞれの出力を合成し
た出力の周波数特性が全帯域において略フラットとなる
ように構成したため、それぞれのＡＤ変換素子は比較的
低いクロック、低次の帰還フィルタを用いて所定の分割
帯域でのダイナミックレンジを高めることができ、安定
化も図られる。これらのＡＤ変換素子は所定の帯域内を
通過させ帯域外を阻止するデシメーションフィルタと組
み合わせ、所定の分割帯域外の雑音を除去する。さら
に、相異なる帯域で所定の性能を得る複数のＡＤ変換素
子の出力を合成することで、全体として広帯域化および
高ダイナミックレンジ化が図られる。また、ｎ個のＡＤ
変換素子の出力を合成する時に、ΔΣ変調波形の立ち上
がりと立ち下がりの出現確率が略平衡することによっ
て、ジッタによる変換誤差を相乗平均化する作用が生
じ、ジッタによる雑音の低減作用が副次的に生じる。
信号を所定の帯域特性でΔΣ変調するΔΣ変調器と、前
記ΔΣ変調器の出力をそれぞれ所定の周波数特性で帯域
を制限してサンプリングデータを間引くデシメーション
フィルタとで構成し、デシメーションフィルタは、それ
ぞれ接続するΔΣ変調器の所定帯域において主に通過
し、それ以外の帯域で阻止し、それぞれのデシメーショ
ンフィルタは、ＡＤ変換素子のそれぞれの出力を合成し
た出力の周波数特性が全帯域において略フラットとなる
ように構成したため、それぞれのＡＤ変換素子は比較的
低いクロック、低次の帰還フィルタを用いて所定の分割
帯域でのダイナミックレンジを高めることができ、安定
化も図られる。これらのＡＤ変換素子は所定の帯域内を
通過させ帯域外を阻止するデシメーションフィルタと組
み合わせ、所定の分割帯域外の雑音を除去する。さら
に、相異なる帯域で所定の性能を得る複数のＡＤ変換素
子の出力を合成することで、全体として広帯域化および
高ダイナミックレンジ化が図られる。また、ｎ個のＡＤ
変換素子の出力を合成する時に、ΔΣ変調波形の立ち上
がりと立ち下がりの出現確率が略平衡することによっ
て、ジッタによる変換誤差を相乗平均化する作用が生
じ、ジッタによる雑音の低減作用が副次的に生じる。
【００４３】すなわち、以下のような具体的な作用効果
がある。 （イ）オーバーサンプル比を低くできるので、デバイス
動作速度に余裕ができ、設計通りのバラツキの少ない経
済的に優れるＡＤ変換装置が実現できる。
がある。 （イ）オーバーサンプル比を低くできるので、デバイス
動作速度に余裕ができ、設計通りのバラツキの少ない経
済的に優れるＡＤ変換装置が実現できる。
【００４４】（ロ）帰還フィルタの次数を低くできるの
で、フルスイング時であってもＤＣオフセットがある場
合であっても常に安定に動作する。
で、フルスイング時であってもＤＣオフセットがある場
合であっても常に安定に動作する。
【００４５】（ハ）部分帯域に分けたマイクロフォンあ
るいはＡＤ変換素子をデシメーションフィルタを介して
加算合成するため、所望の広い帯域幅を得ることが容易
となる。同時に高ダイナミックレンジを得られる。
るいはＡＤ変換素子をデシメーションフィルタを介して
加算合成するため、所望の広い帯域幅を得ることが容易
となる。同時に高ダイナミックレンジを得られる。
【００４６】（ニ）ジッタによる変換誤差を相乗平均化
する作用が生じ、ジッタによる雑音の低減作用が副次的
に生じる 以上説明したように、本発明はこれまで実現が困難であ
った超広帯域オーディオ信号の高ダイナミックレンジで
のＡＤ変換装置を、安定かつ経済的に実現し得る優れた
ものである。
する作用が生じ、ジッタによる雑音の低減作用が副次的
に生じる 以上説明したように、本発明はこれまで実現が困難であ
った超広帯域オーディオ信号の高ダイナミックレンジで
のＡＤ変換装置を、安定かつ経済的に実現し得る優れた
ものである。
【図１】本発明の第１の実施例におけるＡＤ変換装置を
示す概要ブロック図
示す概要ブロック図
【図２】同実施例におけるＡＤ変換素子(ａ)１０００の
内部ブロック図
内部ブロック図
【図３】同実施例におけるΔΣ変調器の出力の特性を示
す周波数特性図
す周波数特性図
【図４】同実施例におけるデシメーションフィルタの特
性とノイズスペクトルを示した周波数特性図
性とノイズスペクトルを示した周波数特性図
【図５】同実施例における合成手段７０００の内部ブロ
ック図
ック図
【図６】同実施例における入力信号Ｘに対する出力信号
Ｗの総合周波数特性を示す図
Ｗの総合周波数特性を示す図
【図７】本発明の第２の実施例におけるＡＤ変換装置を
示す概要ブロック図
示す概要ブロック図
【図８】同実施例におけるΔΣ変調器の出力の特性を示
す周波数特性図
す周波数特性図
【図９】同実施例におけるそれぞれのデシメーションフ
ィルタの特性を示す図
ィルタの特性を示す図
１００，３００，５００ ΔΣ変調器 １１０ 加算器 １２０ 量子化器 １４０ 減算器 １５０ 帰還フィルタ ２００，４００，６００ デシメーションフィルタ ２１０ ＦＩＲ１フィルタ ２２０ ＦＩＲ２フィルタ １０００ ＡＤ変換素子(ａ) ２０００ ＡＤ変換素子(ｂ) ３０００ ＡＤ変換素子(ｃ) ７０００ 合成手段
Claims (19)
- 【請求項１】 共通の入力端子と、入力するアナログ信
号をそれぞれ所定の部分帯域においてデジタル符号に変
換するｎ個（ｎは２以上の整数）のＡＤ変換素子を有す
るＡＤ変換素子群と、前記ＡＤ変換素子群のｎ個の出力
を合成する合成手段とを備え、前記合成手段から全帯域
のデジタル符号を取り出すようにしたＡＤ変換装置。 - 【請求項２】 共通の入力端子と、入力するアナログ信
号をそれぞれ所定の部分帯域においてデジタル符号に変
換するｎ個（ｎは２以上の整数）のＡＤ変換素子を有す
るＡＤ変換素子群と、前記ＡＤ変換素子群のｎ個の出力
を合成してｍビット（ｍは２m≧ｎ＋１を満たす正整
数）のデジタル符号にする合成手段とを備え、前記合成
手段から合成したｍビットのデジタル符号を取り出すよ
うにしたＡＤ変換装置。 - 【請求項３】 ｉ個（ｉは２以上の整数）のアナログ入
力端子を備え、前記アナログ入力端子から入力するアナ
ログ信号をそれぞれ所定の部分帯域においてデジタル符
号に変換するｎ個（ｎは２以上の整数）のＡＤ変換素子
と、前記ＡＤ変換素子のｎ個の出力を合成する合成手段
とを備え、前記合成手段から全帯域のデジタル符号を取
り出すようにしたＡＤ変換装置。 - 【請求項４】 ｉ個（ｉは２以上の整数）のアナログ入
力端子を備え、前記アナログ入力端子から入力するアナ
ログ信号をそれぞれ所定の部分帯域においてデジタル符
号に変換するｎ個（ｎは２以上の整数）のＡＤ変換素子
と、前記ＡＤ変換素子群のｎ個の出力を合成してｍビッ
ト（ｍは２m≧ｎ＋１を満たす正整数）のデジタル符号
にする合成手段とを備え、前記合成手段から合成したｍ
ビットのデジタル符号を取り出すようにしたＡＤ変換装
置。 - 【請求項５】 ｉはｎと等しいことを特徴とする請求項
３または４に記載のＡＤ変換装置。 - 【請求項６】 複数のＡＤ変換素子は、それぞれ相異な
る部分帯域で所定の変換特性が得られるＡＤ変換素子か
らなる請求項１ないし５のいずれかに記載のＡＤ変換装
置。 - 【請求項７】 ＡＤ変換素子は、入力するアナログ信号
を所定の帯域特性でΔΣ変調するΔΣ変調器と、前記Δ
Σ変調器の出力をそれぞれ所定の周波数特性で帯域を制
限してサンプリングデータを間引くデシメーションフィ
ルタとからなることを特徴とする請求項６記載のＡＤ変
換装置。 - 【請求項８】 ΔΣ変調器は、量子化雑音を帰還する帰
還回路の伝達特性により所定の帯域特性を得ることを特
徴とする請求項７記載のＡＤ変換装置。 - 【請求項９】 デシメーションフィルタは、それぞれ接
続するΔΣ変調器の所定帯域において主に通過させ、そ
れ以外の帯域を阻止するようにしたことを特徴とする請
求項７記載のＡＤ変換装置。 - 【請求項１０】 デシメーションフィルタは、ＡＤ変換
素子のそれぞれの出力を合成した出力の周波数特性が全
帯域において略フラットとなるような所定の伝達特性を
それぞれ有することを特徴とする請求項７記載のＡＤ変
換装置。 - 【請求項１１】 それぞれ所定の部分帯域に好適な特性
をもつマイクロフォンあるいはマイクアンプの信号が入
力されるｉ個（ｉは２以上の整数）のアナログ入力端子
を備え、前記アナログ入力端子から入力するアナログ信
号をそれぞれ所定の部分帯域においてデジタル符号に変
換するｎ個（ｎは２以上の整数）のＡＤ変換素子と、前
記ＡＤ変換素子のｎ個の出力を合成する合成手段とを備
え、前記合成手段から全帯域のデジタル符号を取り出す
ようにしたＡＤ変換装置。 - 【請求項１２】 それぞれ所定の部分帯域に好適な特性
をもつマイクロフォンあるいはマイクアンプの信号が入
力されるｉ個（ｉは２以上の整数）のアナログ入力端子
を備え、前記アナログ入力端子から入力するアナログ信
号をそれぞれ所定の部分帯域においてデジタル符号に変
換するｎ個（ｎは２以上の整数）のＡＤ変換素子と、前
記ＡＤ変換素子のｎ個の出力を合成してｍビット（ｍは
２m≧ｎ＋１を満たす正整数）のデジタル符号にする合
成手段とを備え、前記合成手段から合成したｍビットの
デジタル符号を取り出すようにしたＡＤ変換装置。 - 【請求項１３】 ｉはｎと等しいことを特徴とする請求
項１１または１２に記載のＡＤ変換装置。 - 【請求項１４】 複数のＡＤ変換素子は、それぞれ相異
なる部分帯域で所定の変換特性が得られるＡＤ変換素子
からなる請求項１１ないし１３のいずれかに記載のＡＤ
変換装置。 - 【請求項１５】 ＡＤ変換素子は、入力するアナログ信
号を所定の帯域特性でΔΣ変調するΔΣ変調器と、前記
ΔΣ変調器の出力をそれぞれ所定の周波数特性で帯域を
制限してサンプリングデータを間引くデシメーションフ
ィルタとからなることを特徴とする請求項１４記載のＡ
Ｄ変換装置。 - 【請求項１６】 ΔΣ変調器は、量子化雑音を帰還する
帰還回路の伝達特性により所定の帯域特性を得ることを
特徴とする請求項１５記載のＡＤ変換装置。 - 【請求項１７】 デシメーションフィルタは、それぞれ
接続するΔΣ変調器の所定帯域において主に通過させ、
それ以外の帯域を阻止するようにしたことを特徴とする
請求項１５記載のＡＤ変換装置。 - 【請求項１８】 デシメーションフィルタは、ＡＤ変換
素子のそれぞれの出力を合成した出力の周波数特性が全
帯域において略フラットとなるような所定の伝達特性を
それぞれ有することを特徴とする請求項１５記載のＡＤ
変換装置。 - 【請求項１９】 デシメーションフィルタは、それぞれ
接続するΔΣ変調器の所定帯域において主に通過させ、
それ以外の帯域を阻止するようにするとともに、前記ｉ
個の入力信号の相互間における周波数特性あるいは位相
特性あるいは群遅延特性およびその間のバラツキに適応
して、それぞれ逆特性となる伝達特性をそれぞれ畳み込
むことを特徴とする請求項１６に記載のＡＤ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16698597A JP3463513B2 (ja) | 1997-06-24 | 1997-06-24 | Ａｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16698597A JP3463513B2 (ja) | 1997-06-24 | 1997-06-24 | Ａｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117549A true JPH1117549A (ja) | 1999-01-22 |
| JP3463513B2 JP3463513B2 (ja) | 2003-11-05 |
Family
ID=15841269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16698597A Expired - Fee Related JP3463513B2 (ja) | 1997-06-24 | 1997-06-24 | Ａｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463513B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404368B1 (en) | 1999-09-17 | 2002-06-11 | Nec Corporation | Analog and digital ΔΣ modulator |
| JP2002247683A (ja) * | 2001-02-02 | 2002-08-30 | Techtronic As | 内部ａ／ｄ変換器を備えたマイクロホン |
| WO2004103800A1 (ja) * | 2003-05-26 | 2004-12-02 | Nsk Ltd. | 電動パワーステアリング装置の制御装置 |
| US7098828B2 (en) | 2004-06-23 | 2006-08-29 | Semiconductor Technology Academic Research Center | Complex band-pass ΔΣ AD modulator for use in AD converter circuit |
| US7227482B2 (en) | 2005-06-15 | 2007-06-05 | Semiconductor Technology Academic Research Center | Complex band-pass filter for use in digital radio receiver and complex band-pass Δ-Σ AD modulator using the same |
| US7719451B2 (en) | 2006-11-08 | 2010-05-18 | Yokogawa Electric Corporation | Signal measuring apparatus and semiconductor testing apparatus |
| JP2010206567A (ja) * | 2009-03-04 | 2010-09-16 | Yaskawa Electric Corp | Ａｄ変換装置、ａｄ変換装置を用いた電流検出器及び電流検出器を用いたディジタルサーボ制御装置 |
| JP2011188236A (ja) * | 2010-03-09 | 2011-09-22 | Yaskawa Electric Corp | Ａｄ変換装置、ａｄ変換装置を用いた電流検出器及び電流検出器を用いたディジタルサーボ制御装置 |
| JP2012531835A (ja) * | 2009-06-26 | 2012-12-10 | シントロピー システムズ | サンプリング／量子化変換器 |
| JP2013255004A (ja) * | 2012-06-05 | 2013-12-19 | Sumitomo Electric Ind Ltd | Ｒｆ信号伝送装置、ｒｆ信号伝送システム、及び受信装置 |
| JP2013254998A (ja) * | 2012-06-05 | 2013-12-19 | Sumitomo Electric Ind Ltd | 受信システム及び受信ヘッド |
| US8649528B2 (en) | 2001-02-02 | 2014-02-11 | Techtronic A/S | Microphone unit with internal A/D converter |
-
1997
- 1997-06-24 JP JP16698597A patent/JP3463513B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404368B1 (en) | 1999-09-17 | 2002-06-11 | Nec Corporation | Analog and digital ΔΣ modulator |
| JP2002247683A (ja) * | 2001-02-02 | 2002-08-30 | Techtronic As | 内部ａ／ｄ変換器を備えたマイクロホン |
| US8649528B2 (en) | 2001-02-02 | 2014-02-11 | Techtronic A/S | Microphone unit with internal A/D converter |
| WO2004103800A1 (ja) * | 2003-05-26 | 2004-12-02 | Nsk Ltd. | 電動パワーステアリング装置の制御装置 |
| US7098828B2 (en) | 2004-06-23 | 2006-08-29 | Semiconductor Technology Academic Research Center | Complex band-pass ΔΣ AD modulator for use in AD converter circuit |
| US7227482B2 (en) | 2005-06-15 | 2007-06-05 | Semiconductor Technology Academic Research Center | Complex band-pass filter for use in digital radio receiver and complex band-pass Δ-Σ AD modulator using the same |
| US7719451B2 (en) | 2006-11-08 | 2010-05-18 | Yokogawa Electric Corporation | Signal measuring apparatus and semiconductor testing apparatus |
| JP2010206567A (ja) * | 2009-03-04 | 2010-09-16 | Yaskawa Electric Corp | Ａｄ変換装置、ａｄ変換装置を用いた電流検出器及び電流検出器を用いたディジタルサーボ制御装置 |
| JP2012531835A (ja) * | 2009-06-26 | 2012-12-10 | シントロピー システムズ | サンプリング／量子化変換器 |
| JP2011188236A (ja) * | 2010-03-09 | 2011-09-22 | Yaskawa Electric Corp | Ａｄ変換装置、ａｄ変換装置を用いた電流検出器及び電流検出器を用いたディジタルサーボ制御装置 |
| JP2013255004A (ja) * | 2012-06-05 | 2013-12-19 | Sumitomo Electric Ind Ltd | Ｒｆ信号伝送装置、ｒｆ信号伝送システム、及び受信装置 |
| JP2013254998A (ja) * | 2012-06-05 | 2013-12-19 | Sumitomo Electric Ind Ltd | 受信システム及び受信ヘッド |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3463513B2 (ja) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8953813B2 (en) | Reduced delay digital active noise cancellation | |
| US6340940B1 (en) | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| JPH06232755A (ja) | 信号処理システムおよび処理方法 | |
| US6803869B1 (en) | Circuits, Systems, and methods for volume in low noise 1-bit digital audio systems | |
| US5719571A (en) | Sampling rate converting method and apparatus | |
| JPH1117549A (ja) | Ａｄ変換装置 | |
| US10186249B1 (en) | Active noise cancellation system | |
| US7653204B2 (en) | Method and system for codec with polyringer | |
| US6489901B1 (en) | Variable duty cycle resampling circuits and methods and sample rate converters using the same | |
| US6642863B1 (en) | Sample rate converters using virtual sample rates and analog to digital and digital to analog converters using the same | |
| US20180167081A1 (en) | Digital to analogue conversion | |
| US6172628B1 (en) | Tone modulation with square wave | |
| JP4952239B2 (ja) | Ｄ級増幅器 | |
| JP5133172B2 (ja) | Ｆｍ送信回路及びオーバーサンプリング処理回路 | |
| JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| JPH11150784A (ja) | 複数の部分帯域マイクロフォンからなるマイクロフォン装置 | |
| US7183954B1 (en) | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems | |
| JP2001036409A (ja) | Ｄ／ａ変換器 | |
| JP4250578B2 (ja) | 音声オーディオ装置 | |
| US7437298B2 (en) | Method and apparatus for mobile phone using semiconductor device capable of inter-processing voice signal and audio signal | |
| CN113141563A (zh) | Pdm音频信号转换到pcm音频信号的数字电路结构 | |
| JP2002374170A (ja) | １ビットｄ／ａ変換器 | |
| JP4856121B2 (ja) | コンバータ | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |