JPH1065544A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JPH1065544A JPH1065544A JP8221305A JP22130596A JPH1065544A JP H1065544 A JPH1065544 A JP H1065544A JP 8221305 A JP8221305 A JP 8221305A JP 22130596 A JP22130596 A JP 22130596A JP H1065544 A JPH1065544 A JP H1065544A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- sigma
- processing
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 入力信号のモニタ時にＡ／Ｄ変換とＤ／Ａ変
換を通った信号を用いると遅延量が大きくなり、自分の
出した声をモニタする場合等で遅延による不自然さが発
生していた。 【解決手段】 Ｄ／Ａ変換器６は、インターポーレーシ
ョンフィルタ５からの６４ｆS／１６ビットディジタル
信号をアナログ信号に変換する。ΣΔ変調用Ｄ／Ａ変換
器７は、ΣΔ変調Ａ／Ｄ変換器２からの６４ｆS／１ビ
ットディジタル信号をモニタ用のアナログ信号に直接変
換する。切り換えスイッチ８は、Ｄ／Ａ変換器６からの
アナログ信号とΣΔ変調用Ｄ／Ａ変換器７からのアナロ
グ信号とを切り換える。
換を通った信号を用いると遅延量が大きくなり、自分の
出した声をモニタする場合等で遅延による不自然さが発
生していた。 【解決手段】 Ｄ／Ａ変換器６は、インターポーレーシ
ョンフィルタ５からの６４ｆS／１６ビットディジタル
信号をアナログ信号に変換する。ΣΔ変調用Ｄ／Ａ変換
器７は、ΣΔ変調Ａ／Ｄ変換器２からの６４ｆS／１ビ
ットディジタル信号をモニタ用のアナログ信号に直接変
換する。切り換えスイッチ８は、Ｄ／Ａ変換器６からの
アナログ信号とΣΔ変調用Ｄ／Ａ変換器７からのアナロ
グ信号とを切り換える。
Description
【０００１】
【発明の属する技術分野】本発明は、シグマデルタ変調
処理により得られた高速１ビットディジタル信号に信号
処理を施す際に、該高速１ビットディジタル信号をマル
チビットディジタル信号に変換するディジタル信号処理
装置に関する。
処理により得られた高速１ビットディジタル信号に信号
処理を施す際に、該高速１ビットディジタル信号をマル
チビットディジタル信号に変換するディジタル信号処理
装置に関する。
【０００２】
【従来の技術】シグマデルタ（ΣΔ）変調された高速１
ビット信号は、従来のデジタルオーディオに使われてき
た例えばサンプリング周波数４４．１ＫＨｚ、データ語
長１６ビットのいわゆるマルチビットディジタル信号に
比べて、サンプリング周波数が４４．１ＫＨｚの６４倍
でデータ語長が１ビットというように、非常に高いサン
プリング周波数と短いデータ語長といった形をとり、広
い伝送可能周波数帯域を特長にしている。また、ΣΔ変
調により１ビット信号であっても、６４倍というオーバ
ーサンプリング周波数に対して低域である従来のオーデ
ィオ帯域（２０ＫＨｚ）においては、高いダイナミック
レンジを確保できる。この特徴を生かして高音質のレコ
ーダーやデータ伝送に応用することができる。
ビット信号は、従来のデジタルオーディオに使われてき
た例えばサンプリング周波数４４．１ＫＨｚ、データ語
長１６ビットのいわゆるマルチビットディジタル信号に
比べて、サンプリング周波数が４４．１ＫＨｚの６４倍
でデータ語長が１ビットというように、非常に高いサン
プリング周波数と短いデータ語長といった形をとり、広
い伝送可能周波数帯域を特長にしている。また、ΣΔ変
調により１ビット信号であっても、６４倍というオーバ
ーサンプリング周波数に対して低域である従来のオーデ
ィオ帯域（２０ＫＨｚ）においては、高いダイナミック
レンジを確保できる。この特徴を生かして高音質のレコ
ーダーやデータ伝送に応用することができる。
【０００３】このΣΔ変調処理を用いた回路自体はとり
わけ新しい技術ではなく、回路構成がＩＣ化に適してい
て、また比較的簡単にＡ／Ｄ変換の精度を得ることがで
きることから従来からＡ／Ｄ変換器の内部などではよく
用いられている。ΣΔ変調された信号は、簡単なアナロ
グローパスフィルターを通すことによって、アナログオ
ーディオ信号に戻すことができる。
わけ新しい技術ではなく、回路構成がＩＣ化に適してい
て、また比較的簡単にＡ／Ｄ変換の精度を得ることがで
きることから従来からＡ／Ｄ変換器の内部などではよく
用いられている。ΣΔ変調された信号は、簡単なアナロ
グローパスフィルターを通すことによって、アナログオ
ーディオ信号に戻すことができる。
【０００４】
【発明が解決しようとする課題】ところで、上記ΣΔ変
調器を用いたＡ／Ｄ変換システムでは、高い周波数帯に
ノイズシェーピングされたノイズを削減するため、また
オーバーサンプリングされたデータを間引くため、さら
にビット長を増やすためにディジタルフィルタを設ける
が、高品位のＡ／Ｄ変換システムになるほど該ディジタ
ルフィルタのタップ数が増えてしまう。このため、群遅
延が一定に構成できるＦＩＲフィルタを上記ディジタル
フィルタに用いるとＡ／Ｄ変換で生じる遅延量が大きく
なってしまう。また、ＩＩＲフィルタでは遅延量は少な
いが、群遅延を一定に保てないため、特性の悪化を伴っ
てしまう。
調器を用いたＡ／Ｄ変換システムでは、高い周波数帯に
ノイズシェーピングされたノイズを削減するため、また
オーバーサンプリングされたデータを間引くため、さら
にビット長を増やすためにディジタルフィルタを設ける
が、高品位のＡ／Ｄ変換システムになるほど該ディジタ
ルフィルタのタップ数が増えてしまう。このため、群遅
延が一定に構成できるＦＩＲフィルタを上記ディジタル
フィルタに用いるとＡ／Ｄ変換で生じる遅延量が大きく
なってしまう。また、ＩＩＲフィルタでは遅延量は少な
いが、群遅延を一定に保てないため、特性の悪化を伴っ
てしまう。
【０００５】また、ΣΔ変調されたディジタル信号をア
ナログ信号に戻すＤ／Ａ変換システムを考えると、折り
返し雑音を防止するアナログフィルタの負担を軽くする
ためにディジタルフィルタを用いた補間処理によりオー
バーサンプリングを行うため、Ａ／Ｄ変換と同様に遅延
量が大きくなる。
ナログ信号に戻すＤ／Ａ変換システムを考えると、折り
返し雑音を防止するアナログフィルタの負担を軽くする
ためにディジタルフィルタを用いた補間処理によりオー
バーサンプリングを行うため、Ａ／Ｄ変換と同様に遅延
量が大きくなる。
【０００６】以上のことから、入力信号のモニタ時にＡ
／Ｄ変換とＤ／Ａ変換を通った信号を用いると遅延量が
大きくなり、自分の出した声をモニタする場合等で遅延
による不自然さが発生していたため、従来ではＡ／Ｄ変
換に入る前のアナログ信号をそのまま入力のモニタ信号
として出力していた。
／Ｄ変換とＤ／Ａ変換を通った信号を用いると遅延量が
大きくなり、自分の出した声をモニタする場合等で遅延
による不自然さが発生していたため、従来ではＡ／Ｄ変
換に入る前のアナログ信号をそのまま入力のモニタ信号
として出力していた。
【０００７】しかしながら、このようにモニタ信号とし
てアナログ信号を用いると、伝送中にクロストークやＳ
／Ｎ比の劣化を生じることがあった。また、Ａ／Ｄ変換
部分とＤ／Ａ変換部分の電源が分離している場合にはモ
ニタの経路を接続するとグランドループが発生して、ノ
イズの混入等のトラブルの原因となり、高品位の伝送を
行えなかった。
てアナログ信号を用いると、伝送中にクロストークやＳ
／Ｎ比の劣化を生じることがあった。また、Ａ／Ｄ変換
部分とＤ／Ａ変換部分の電源が分離している場合にはモ
ニタの経路を接続するとグランドループが発生して、ノ
イズの混入等のトラブルの原因となり、高品位の伝送を
行えなかった。
【０００８】そこで、本発明は、入力オーディオ信号を
モニタする場合に遅延を防ぎ、かつ伝送中のクロストー
クやＳ／Ｎ比の劣化を防ぐことのできるディジタル信号
処理装置の提供を目的とする。
モニタする場合に遅延を防ぎ、かつ伝送中のクロストー
クやＳ／Ｎ比の劣化を防ぐことのできるディジタル信号
処理装置の提供を目的とする。
【０００９】
【課題を解決するための手段】本発明に係るディジタル
信号処理装置は、上記課題を解決するために、シグマデ
ルタ変調手段からの１ビットディジタル信号を、間引き
処理と補間処理を伴って信号処理してからアナログ信号
に変換する系と、モニタ用に直接アナログ信号に変換す
る系とに、切り換えて供給するので、入力オーディオ信
号をモニタする場合に遅延を防げる。
信号処理装置は、上記課題を解決するために、シグマデ
ルタ変調手段からの１ビットディジタル信号を、間引き
処理と補間処理を伴って信号処理してからアナログ信号
に変換する系と、モニタ用に直接アナログ信号に変換す
る系とに、切り換えて供給するので、入力オーディオ信
号をモニタする場合に遅延を防げる。
【００１０】また、本発明に係るディジタル信号処理装
置は、上記課題を解決するために、シグマデルタ変調手
段からの１ビットディジタル信号を、間引き処理と補間
処理を伴って信号処理してから再度１ビットディジタル
信号に変換しその後アナログ信号に変換するか、又は直
接アナログ信号に変換するかを切り換え可とするため、
入力オーディオ信号をモニタする場合に遅延を防げる。
置は、上記課題を解決するために、シグマデルタ変調手
段からの１ビットディジタル信号を、間引き処理と補間
処理を伴って信号処理してから再度１ビットディジタル
信号に変換しその後アナログ信号に変換するか、又は直
接アナログ信号に変換するかを切り換え可とするため、
入力オーディオ信号をモニタする場合に遅延を防げる。
【００１１】
【発明の実施の形態】以下、本発明に係るディジタル信
号処理装置の実施の形態について図面を参照しながら説
明する。
号処理装置の実施の形態について図面を参照しながら説
明する。
【００１２】この実施の形態は、アナログオーディオ入
力信号にシグマデルタ（ΣΔ）変調処理を施すことによ
って得た高速１ビットディジタルオーディオ信号に例え
ば録音／再生等の信号処理を施すディジタルオーディオ
信号処理装置である。ここで行われるΣΔ変調処理は、
コンパクトディスク規定の標本化周波数ｆS（＝４４．
１ＫＨｚ）の例えば６４倍となる例えば６４ｆSを標本
化周波数としている。
力信号にシグマデルタ（ΣΔ）変調処理を施すことによ
って得た高速１ビットディジタルオーディオ信号に例え
ば録音／再生等の信号処理を施すディジタルオーディオ
信号処理装置である。ここで行われるΣΔ変調処理は、
コンパクトディスク規定の標本化周波数ｆS（＝４４．
１ＫＨｚ）の例えば６４倍となる例えば６４ｆSを標本
化周波数としている。
【００１３】図１に示すように、このディジタルオーデ
ィオ信号処理装置は、入力端子１から供給されるアナロ
グ入力信号に上記標本化周波数６４ｆSを用いてΣΔ変
調処理を施して６４ｆS／１ビットのディジタルオーデ
ィオ信号を出力するΣΔ変調Ａ／Ｄ変換器２と、このΣ
Δ変調Ａ／Ｄ変換器２からの６４ｆS／１ビットディジ
タルオーディオ信号のノイズを削減し、またデータレー
トをｆSに間引きし、かつビット長を例えば１６ビット
に伸ばすデシメーションフィルタ３と、このデシメーシ
ョンフィルタ３からのｆS／１６ビットディジタルオー
ディオ信号に録音／再生等のディジタル信号処理を施す
ディジタル信号処理回路４と、このディジタル信号処理
回路４からのｆS／１６ビットディジタルオーディオ処
理信号にオーバーサンプリングのために補間処理を施す
インターポーレーションフィルタ５と、このインターポ
ーレーションフィルタ５からの６４ｆS／１６ビットデ
ィジタル信号をアナログ信号に変換するＤ／Ａ変換器６
と、上記ΣΔ変調Ａ／Ｄ変換器２からの６４ｆS／１ビ
ットディジタル信号をモニタ用のアナログ信号に直接変
換するΣΔ変調用Ｄ／Ａ変換器７と、上記Ｄ／Ａ変換器
６からのアナログ信号と上記ΣΔ変調用Ｄ／Ａ変換器７
からのアナログ信号とを切り換える切り換えスイッチ８
とを備えてなる。
ィオ信号処理装置は、入力端子１から供給されるアナロ
グ入力信号に上記標本化周波数６４ｆSを用いてΣΔ変
調処理を施して６４ｆS／１ビットのディジタルオーデ
ィオ信号を出力するΣΔ変調Ａ／Ｄ変換器２と、このΣ
Δ変調Ａ／Ｄ変換器２からの６４ｆS／１ビットディジ
タルオーディオ信号のノイズを削減し、またデータレー
トをｆSに間引きし、かつビット長を例えば１６ビット
に伸ばすデシメーションフィルタ３と、このデシメーシ
ョンフィルタ３からのｆS／１６ビットディジタルオー
ディオ信号に録音／再生等のディジタル信号処理を施す
ディジタル信号処理回路４と、このディジタル信号処理
回路４からのｆS／１６ビットディジタルオーディオ処
理信号にオーバーサンプリングのために補間処理を施す
インターポーレーションフィルタ５と、このインターポ
ーレーションフィルタ５からの６４ｆS／１６ビットデ
ィジタル信号をアナログ信号に変換するＤ／Ａ変換器６
と、上記ΣΔ変調Ａ／Ｄ変換器２からの６４ｆS／１ビ
ットディジタル信号をモニタ用のアナログ信号に直接変
換するΣΔ変調用Ｄ／Ａ変換器７と、上記Ｄ／Ａ変換器
６からのアナログ信号と上記ΣΔ変調用Ｄ／Ａ変換器７
からのアナログ信号とを切り換える切り換えスイッチ８
とを備えてなる。
【００１４】ΣΔ変調Ａ／Ｄ変換器２は、図２に示すよ
うな構成であり、入力端子１１を介した入力オーディオ
信号を加算器１２を通じて積分器１３に供給する。積分
器１３からの信号は、比較器１４に供給され、例えば入
力オーディオ信号の中点電位（“０Ｖ”）と比較されて
１サンプル期間毎に１ビット量子化される。ここで、サ
ンプル期間の周波数（サンプリング周波数）は、上述し
たように例えば６４ｆSとされる。この量子化データが
１サンプル遅延器１６に供給されて１サンプル期間分遅
延される。この遅延データが１ビットディジタル／アナ
ログ（Ｄ／Ａ）変換器１７を通じて加算器１２に供給さ
れて、入力端子１１からの入力オーディオ信号に加算さ
れる。これによって比較器１４は、出力端子１５から上
記入力オーディオ信号がΣΔ変調された１ビットディジ
タルオーディオ信号を出力する。
うな構成であり、入力端子１１を介した入力オーディオ
信号を加算器１２を通じて積分器１３に供給する。積分
器１３からの信号は、比較器１４に供給され、例えば入
力オーディオ信号の中点電位（“０Ｖ”）と比較されて
１サンプル期間毎に１ビット量子化される。ここで、サ
ンプル期間の周波数（サンプリング周波数）は、上述し
たように例えば６４ｆSとされる。この量子化データが
１サンプル遅延器１６に供給されて１サンプル期間分遅
延される。この遅延データが１ビットディジタル／アナ
ログ（Ｄ／Ａ）変換器１７を通じて加算器１２に供給さ
れて、入力端子１１からの入力オーディオ信号に加算さ
れる。これによって比較器１４は、出力端子１５から上
記入力オーディオ信号がΣΔ変調された１ビットディジ
タルオーディオ信号を出力する。
【００１５】デシメーションフィルタ３はディジタルフ
ィルタであり、ΣΔ変調Ａ／Ｄ変換器２により高い周波
数帯域にノイズシェーピングされたノイズを削減し、ま
た６４ｆSにオーバーサンプリングされたデータのデー
タレートをｆSとし、さらにまたビット長を１ビットか
ら例えば１６ビットにする。
ィルタであり、ΣΔ変調Ａ／Ｄ変換器２により高い周波
数帯域にノイズシェーピングされたノイズを削減し、ま
た６４ｆSにオーバーサンプリングされたデータのデー
タレートをｆSとし、さらにまたビット長を１ビットか
ら例えば１６ビットにする。
【００１６】このデシメーションフィルタ３をΣΔ変調
Ａ／Ｄ変換器２の後段で用いる場合には、タップ数を増
やさなければならず、群遅延を一定で構成できるＦＩＲ
フィルタでは生じる遅延量が大きくなってしまう。ま
た、ＩＩＲフィルタを用いた場合には遅延量を少なくで
きるが、群遅延を一定に保てないため、特性が悪化して
しまう。
Ａ／Ｄ変換器２の後段で用いる場合には、タップ数を増
やさなければならず、群遅延を一定で構成できるＦＩＲ
フィルタでは生じる遅延量が大きくなってしまう。ま
た、ＩＩＲフィルタを用いた場合には遅延量を少なくで
きるが、群遅延を一定に保てないため、特性が悪化して
しまう。
【００１７】ディジタル信号処理回路４は、図３に示す
ような構成であり、デシメーションフィルタ３からのｆ
S／１６ビットディジタル信号に録音／再生用の信号処
理、例えばフェード処理、イコライズ処理、ミキシング
処理のような振幅方向の信号処理を施す。
ような構成であり、デシメーションフィルタ３からのｆ
S／１６ビットディジタル信号に録音／再生用の信号処
理、例えばフェード処理、イコライズ処理、ミキシング
処理のような振幅方向の信号処理を施す。
【００１８】例えば、上記フェード処理には、再生され
るオーディオ信号のレベルを時間と共に徐々に低下させ
るフェードアウト処理や、オーディオ信号のレベルをゼ
ロレベルから徐々に上昇させるフェードイン処理があ
る。また、フェードアウト処理、フェードイン処理を同
じ時間内でクロスするように行うクロスフェード処理が
ある。
るオーディオ信号のレベルを時間と共に徐々に低下させ
るフェードアウト処理や、オーディオ信号のレベルをゼ
ロレベルから徐々に上昇させるフェードイン処理があ
る。また、フェードアウト処理、フェードイン処理を同
じ時間内でクロスするように行うクロスフェード処理が
ある。
【００１９】このディジタル信号処理回路４がデシメー
ションフィルタ３の出力信号にフェードアウト処理を施
す場合について説明する。
ションフィルタ３の出力信号にフェードアウト処理を施
す場合について説明する。
【００２０】フェードアウト処理の開始タイミングやス
ピードを指定する制御信号が制御信号入力端子２０に供
給されると、この制御信号が制御回路２１に供給され任
意のフェードアウト信号が発生される。そしてこのフェ
ードアウト信号が係数発生器２２に供給されることによ
って、音声信号のレベルを徐々に低下させてゼロレベル
にする係数が発生され、この係数が乗算器２３に供給さ
れる。
ピードを指定する制御信号が制御信号入力端子２０に供
給されると、この制御信号が制御回路２１に供給され任
意のフェードアウト信号が発生される。そしてこのフェ
ードアウト信号が係数発生器２２に供給されることによ
って、音声信号のレベルを徐々に低下させてゼロレベル
にする係数が発生され、この係数が乗算器２３に供給さ
れる。
【００２１】これによって、乗算器２３からインターポ
ーレーションフィルタ５には音声信号のレベルが係数発
生器２２からの係数によって制御されたｆS／１６ビッ
トのフェードアウトディジタル処理信号が供給される。
ーレーションフィルタ５には音声信号のレベルが係数発
生器２２からの係数によって制御されたｆS／１６ビッ
トのフェードアウトディジタル処理信号が供給される。
【００２２】なお、例えば係数発生器２２による係数の
発生順を逆にすることにより、音声信号のレベルをゼロ
レベルから徐々に上昇させるフェードインの処理を行う
こともできる。
発生順を逆にすることにより、音声信号のレベルをゼロ
レベルから徐々に上昇させるフェードインの処理を行う
こともできる。
【００２３】インターポーレーションフィルタ５は、デ
ィジタル信号処理回路４からのｆS／１６ビットのディ
ジタル処理信号にオーバーサンプリングのための補間処
理を施す。
ィジタル信号処理回路４からのｆS／１６ビットのディ
ジタル処理信号にオーバーサンプリングのための補間処
理を施す。
【００２４】このインターポーレーションフィルタ５も
ディジタルフィルタであり、フィルタ出力を後段のＤ／
Ａ変換器６でＤ／Ａ変換している場合には上記Ａ／Ｄ変
換と同様に遅延量が大きくなる。
ディジタルフィルタであり、フィルタ出力を後段のＤ／
Ａ変換器６でＤ／Ａ変換している場合には上記Ａ／Ｄ変
換と同様に遅延量が大きくなる。
【００２５】ところで、このディジタル信号処理装置に
入力される入力信号をモニタする場合、ディジタル信号
処理回路４での係数を調整し、ディジタル信号処理出力
音をＤ／Ａ変換器６、切り換えスイッチ８を介して出力
端子９からモニタしていた。しかし、ここでは上述した
ようにＡ／Ｄ変換と、Ｄ／Ａ変換を通った遅延量が多い
音をモニタすることになってしまう。
入力される入力信号をモニタする場合、ディジタル信号
処理回路４での係数を調整し、ディジタル信号処理出力
音をＤ／Ａ変換器６、切り換えスイッチ８を介して出力
端子９からモニタしていた。しかし、ここでは上述した
ようにＡ／Ｄ変換と、Ｄ／Ａ変換を通った遅延量が多い
音をモニタすることになってしまう。
【００２６】そこで、ΣΔ変調Ａ／Ｄ変換器２によるＡ
／Ｄ変換に入る前のアナログ信号をそのまま入力のモニ
タ信号とすることも考えられる。
／Ｄ変換に入る前のアナログ信号をそのまま入力のモニ
タ信号とすることも考えられる。
【００２７】しかし、この方式ではアナログ信号を用い
ているため、伝送中にクロストークやＳ／Ｎ比の劣化を
まねいてしまっていた。また、Ａ／Ｄ変換部分とＤ／Ａ
変換部分の電源が分離している場合にはモニタの経路を
接続するとグランドループが発生して、ノイズの混入等
のトラブルの原因となり、高品位の伝送を行えなかっ
た。
ているため、伝送中にクロストークやＳ／Ｎ比の劣化を
まねいてしまっていた。また、Ａ／Ｄ変換部分とＤ／Ａ
変換部分の電源が分離している場合にはモニタの経路を
接続するとグランドループが発生して、ノイズの混入等
のトラブルの原因となり、高品位の伝送を行えなかっ
た。
【００２８】そこで、このディジタル信号処理装置で
は、ΣΔ変調Ａ／Ｄ変換器２からの６４ｆS／１ビット
ディジタル信号をΣΔ変調用Ｄ／Ａ変換器７でそのまま
Ｄ／Ａ変換して、入力信号のモニタ信号として使う。
は、ΣΔ変調Ａ／Ｄ変換器２からの６４ｆS／１ビット
ディジタル信号をΣΔ変調用Ｄ／Ａ変換器７でそのまま
Ｄ／Ａ変換して、入力信号のモニタ信号として使う。
【００２９】このΣΔ変調Ａ／Ｄ変換器７は、ＦＩＲの
ディジタルフィルタで構成されることの多いデシメーシ
ョンフィルタ３と、インターポーレーションフィルタ５
に比較して変換による遅延量が非常に少ない。このた
め、ΣΔ変調Ａ／Ｄ変換器２の出力である６４ｆS／１
ビットディジタル信号を入力信号のモニタ用として直接
用いる。
ディジタルフィルタで構成されることの多いデシメーシ
ョンフィルタ３と、インターポーレーションフィルタ５
に比較して変換による遅延量が非常に少ない。このた
め、ΣΔ変調Ａ／Ｄ変換器２の出力である６４ｆS／１
ビットディジタル信号を入力信号のモニタ用として直接
用いる。
【００３０】具体的には、ΣΔ変調用Ｄ／Ａ変換器７を
通してアナログ信号に変換して、通常のＤ／Ａ変換器６
の出力と切り換えスイッチ８で切り換える。
通してアナログ信号に変換して、通常のＤ／Ａ変換器６
の出力と切り換えスイッチ８で切り換える。
【００３１】このような構成において、入出力間の遅延
量はデシメーションフィルタ３とインターポーレーショ
ンフィルタ５が大部分を占めており、また、システムが
持つ録音／再生等のディジタル信号処理も処理の如何に
よっては無視出来なくなるため、上述のようにΣΔ変調
Ａ／Ｄ変換器２からの６４ｆS／１ビットディジタル信
号を直接モニタ用に使うことにより、遅延量の大変少な
いモニタ信号が得られる。
量はデシメーションフィルタ３とインターポーレーショ
ンフィルタ５が大部分を占めており、また、システムが
持つ録音／再生等のディジタル信号処理も処理の如何に
よっては無視出来なくなるため、上述のようにΣΔ変調
Ａ／Ｄ変換器２からの６４ｆS／１ビットディジタル信
号を直接モニタ用に使うことにより、遅延量の大変少な
いモニタ信号が得られる。
【００３２】以上より、この図１に示すようなディジタ
ルオーディオ信号処理装置によれば、記録された信号を
モニタしながら新たに録音するようなオーバーダビング
時等に、Ａ／Ｄ変換とＤ／Ａ変換を通った遅延量が多い
音をモニタせずに、ΣΔ変調Ａ／Ｄ変換器２からの６４
ｆS／１ビットディジタル信号をΣΔ変調Ｄ／Ａ変換器
７でアナログ信号に変換してからモニタするので最小限
度の遅延量でのモニタが可能となる。このため、自分の
出した声をモニタしても遅延による不自然さがなくな
る。
ルオーディオ信号処理装置によれば、記録された信号を
モニタしながら新たに録音するようなオーバーダビング
時等に、Ａ／Ｄ変換とＤ／Ａ変換を通った遅延量が多い
音をモニタせずに、ΣΔ変調Ａ／Ｄ変換器２からの６４
ｆS／１ビットディジタル信号をΣΔ変調Ｄ／Ａ変換器
７でアナログ信号に変換してからモニタするので最小限
度の遅延量でのモニタが可能となる。このため、自分の
出した声をモニタしても遅延による不自然さがなくな
る。
【００３３】また、モニタ音の伝送がディジタルで行え
るため、長距離の伝送でも特性悪化がなく、クロストー
クやＳ／Ｎ比の劣化がなくなる。
るため、長距離の伝送でも特性悪化がなく、クロストー
クやＳ／Ｎ比の劣化がなくなる。
【００３４】また、Ａ／Ｄ変換部分とＤ／Ａ変換部分の
電源が分離している場合にはモニタの経路を接続すると
グランドループが発生するが、フォトカプラ等を用いて
簡単に断ち切ることができる。
電源が分離している場合にはモニタの経路を接続すると
グランドループが発生するが、フォトカプラ等を用いて
簡単に断ち切ることができる。
【００３５】なお、上記図１に示したディジタルオーデ
ィオ信号処理装置では、ディジタルオーディオ信号をア
ナログオーディオ信号に変換してから切り換えスイッチ
８によりＤ／Ａ変換器６からのアナログオーディオ信
号、又はΣΔ変調用Ｄ／Ａ変換器７からのアナログオー
ディオ信号を切り換えているので、切り換えスイッチ８
による信号劣化が生じる虞がある。
ィオ信号処理装置では、ディジタルオーディオ信号をア
ナログオーディオ信号に変換してから切り換えスイッチ
８によりＤ／Ａ変換器６からのアナログオーディオ信
号、又はΣΔ変調用Ｄ／Ａ変換器７からのアナログオー
ディオ信号を切り換えているので、切り換えスイッチ８
による信号劣化が生じる虞がある。
【００３６】そこで、本発明を図４に示すようなディジ
タルオーディオ信号処理装置、及び図５に示すようなデ
ィジタルオーディオ信号処理装置に適用してもよい。図
４、及び図５にて上記図１と同様の構成となる各部には
同符号を付し説明を省略する。
タルオーディオ信号処理装置、及び図５に示すようなデ
ィジタルオーディオ信号処理装置に適用してもよい。図
４、及び図５にて上記図１と同様の構成となる各部には
同符号を付し説明を省略する。
【００３７】先ず、図４に示すディジタルオーディオ信
号処理装置について説明する。このディジタルオーディ
オ信号処理装置では、ディジタル信号処理回路４とイン
ターポーレーションフィルタ５との間、及びΣΔ変調Ａ
／Ｄ変換器２とΣΔ変調用Ｄ／Ａ変換器７との間にディ
ジタル信号を切り換える切り換えスイッチ３１ａ、及び
３１ｂが挿入されており、Ｄ／Ａ変換器６とΣΔ変調用
Ｄ／Ａ変換器７の出力はアナログ加算器３２に供給され
るだけとなっている。
号処理装置について説明する。このディジタルオーディ
オ信号処理装置では、ディジタル信号処理回路４とイン
ターポーレーションフィルタ５との間、及びΣΔ変調Ａ
／Ｄ変換器２とΣΔ変調用Ｄ／Ａ変換器７との間にディ
ジタル信号を切り換える切り換えスイッチ３１ａ、及び
３１ｂが挿入されており、Ｄ／Ａ変換器６とΣΔ変調用
Ｄ／Ａ変換器７の出力はアナログ加算器３２に供給され
るだけとなっている。
【００３８】このため、この図４に示すディジタルオー
ディオ信号処理装置が出力端子９から出力するアナログ
オーディオ信号は、上記図１に示したディジタルオーデ
ィオ信号処理装置が出力するアナログオーディオ信号に
比較して品質のよいものとなる。
ディオ信号処理装置が出力端子９から出力するアナログ
オーディオ信号は、上記図１に示したディジタルオーデ
ィオ信号処理装置が出力するアナログオーディオ信号に
比較して品質のよいものとなる。
【００３９】また、図５に示すディジタルオーディオ信
号処理装置では、ディジタル信号を切り換える切り換え
スイッチ３１ａをインターポーレーションフィルタ５と
Ｄ／Ａ変換器６との間に設けているだけで、他の構成は
上記図４と同様である。
号処理装置では、ディジタル信号を切り換える切り換え
スイッチ３１ａをインターポーレーションフィルタ５と
Ｄ／Ａ変換器６との間に設けているだけで、他の構成は
上記図４と同様である。
【００４０】さらに、他の例としては図６に示すような
ディジタルオーディオ信号処理装置がある。この図６で
も上記図１と同様の構成となる各部には同符号を付し説
明を省略する。
ディジタルオーディオ信号処理装置がある。この図６で
も上記図１と同様の構成となる各部には同符号を付し説
明を省略する。
【００４１】この図６に示すディジタルオーディオ信号
処理装置では、インターポーレーションフィルタ５のデ
ィジタル信号出力をΣΔ変調器６に入力して得られたΣ
Δ変調出力（６４ｆS／１ビットディジタルオーディオ
信号）と、ΣΔ変調Ａ／Ｄ変換器２からのモニタ用６４
ｆS／１ビットディジタルオーディオ信号とを、ディジ
タル信号用の切り換えスイッチ３４で切り換えてから、
ΣΔ変調用Ｄ／Ａ変換器７に供給してアナログオーディ
オ信号に変換し、出力端子９から出力している。
処理装置では、インターポーレーションフィルタ５のデ
ィジタル信号出力をΣΔ変調器６に入力して得られたΣ
Δ変調出力（６４ｆS／１ビットディジタルオーディオ
信号）と、ΣΔ変調Ａ／Ｄ変換器２からのモニタ用６４
ｆS／１ビットディジタルオーディオ信号とを、ディジ
タル信号用の切り換えスイッチ３４で切り換えてから、
ΣΔ変調用Ｄ／Ａ変換器７に供給してアナログオーディ
オ信号に変換し、出力端子９から出力している。
【００４２】
【発明の効果】本発明に係るディジタル信号処理装置に
よれば、シグマデルタ変調手段からの１ビットディジタ
ル信号を直接、シグマデルタ変調用の第２のアナログ変
換手段でアナログ信号に変換してモニタに用いるので、
入力オーディオ信号をモニタする場合に遅延を防ぎ、か
つ伝送中のクロストークやＳ／Ｎ比の劣化を防ぐことが
できる。
よれば、シグマデルタ変調手段からの１ビットディジタ
ル信号を直接、シグマデルタ変調用の第２のアナログ変
換手段でアナログ信号に変換してモニタに用いるので、
入力オーディオ信号をモニタする場合に遅延を防ぎ、か
つ伝送中のクロストークやＳ／Ｎ比の劣化を防ぐことが
できる。
【００４３】また、本発明に係るディジタル信号処理装
置によれば、シグマデルタ変調手段からの１ビットディ
ジタル信号を、間引き処理と補間処理を伴って信号処理
してから再度１ビットディジタル信号に変換しその後ア
ナログ信号に変換するか、又は直接アナログ信号に変換
するかを切り換え可とするため、入力オーディオ信号を
モニタする場合に遅延を防ぎ、かつ伝送中のクロストー
クやＳ／Ｎ比の劣化を防ぐことができる。
置によれば、シグマデルタ変調手段からの１ビットディ
ジタル信号を、間引き処理と補間処理を伴って信号処理
してから再度１ビットディジタル信号に変換しその後ア
ナログ信号に変換するか、又は直接アナログ信号に変換
するかを切り換え可とするため、入力オーディオ信号を
モニタする場合に遅延を防ぎ、かつ伝送中のクロストー
クやＳ／Ｎ比の劣化を防ぐことができる。
【図１】本発明に係るディジタル信号処理装置の実施の
形態となるディジタルオーディオ信号処理装置のブロッ
ク図である。
形態となるディジタルオーディオ信号処理装置のブロッ
ク図である。
【図２】上記ディジタルオーディオ信号処理装置に用い
られるΣΔ変調Ａ／Ｄ変換器の詳細な構成を示すブロッ
ク図である。
られるΣΔ変調Ａ／Ｄ変換器の詳細な構成を示すブロッ
ク図である。
【図３】上記ディジタルオーディオ信号処理装置に用い
られるディジタル信号処理回路の詳細な構成を示すブロ
ック図である。
られるディジタル信号処理回路の詳細な構成を示すブロ
ック図である。
【図４】本発明に係るディジタル信号処理装置が適用で
きる他のディジタルオーディオ信号処理装置のブロック
図である。
きる他のディジタルオーディオ信号処理装置のブロック
図である。
【図５】本発明に係るディジタル信号処理装置を適用で
きる他のディジタルオーディオ信号処理装置のブロック
図である。
きる他のディジタルオーディオ信号処理装置のブロック
図である。
【図６】本発明に係るディジタル信号処理装置を適用で
きるさらに他のディジタルオーディオ信号処理装置のブ
ロック図である。
きるさらに他のディジタルオーディオ信号処理装置のブ
ロック図である。
２ ΣΔ変調Ａ／Ｄ変換器、３ デシメーションフィル
タ、４ ディジタル信号処理回路、５ インターポーレ
ーションフィルタ、６ Ｄ／Ａ変換器、７ ΣΔ変調用
Ｄ／Ａ変換器
タ、４ ディジタル信号処理回路、５ インターポーレ
ーションフィルタ、６ Ｄ／Ａ変換器、７ ΣΔ変調用
Ｄ／Ａ変換器
Claims (5)
- 【請求項１】 入力信号にシグマデルタ変調処理を施し
て１ビットディジタル信号を出力するシグマデルタ変調
手段と、 上記シグマデルタ変調手段からの上記１ビットディジタ
ル信号に間引き処理を施す間引き処理手段と、 上記間引き処理手段からの間引き信号にディジタル信号
処理を施す信号処理手段と、 上記信号処理手段からの処理信号に補間処理を施す補間
処理手段と、 上記補間処理手段からの補間処理信号をアナログ信号に
変換する第１のアナログ変換手段と、 上記シグマデルタ変調手段からの上記１ビットディジタ
ル信号をモニタ用のアナログ信号に直接変換する第２の
アナログ変換手段とを備えることを特徴とするディジタ
ル信号処理装置。 - 【請求項２】 上記第１のアナログ変換手段からのアナ
ログ変換信号と上記第２のアナログ変換手段からのアナ
ログ変換信号とを切り換えて出力することを特徴とする
請求項１記載のディジタル信号処理装置。 - 【請求項３】 上記信号処理手段からの処理信号又は上
記シグマデルタ変調手段からの上記１ビットディジタル
信号のいずれか一を選択して、上記補間処理手段又は上
記第２のアナログ変換手段に供給することを特徴とする
請求項１記載のディジタル信号処理装置。 - 【請求項４】 上記補間処理手段からの補間処理信号又
は上記シグマデルタ変調手段からの上記１ビットディジ
タル信号のいずれか一を選択して、上記第１のアナログ
変換手段又は上記第２のアナログ変換手段に供給するこ
とを特徴とする請求項１記載のディジタル信号処理装
置。 - 【請求項５】 入力信号にシグマデルタ変調処理を施し
て上記１ビットディジタル信号を出力するシグマデルタ
変調手段と、 上記シグマデルタ変調手段からの上記１ビットディジタ
ル信号に間引き処理を施す間引き処理手段と、 上記間引き処理手段からの間引き信号にディジタル信号
処理を施す信号処理手段と、 上記信号処理手段からの処理信号に補間処理を施す補間
処理手段と、 上記補間処理手段からの補間処理信号に再度シグマデル
タ変調処理を施して１ビットディジタル信号を出力する
再シグマデルタ変調手段と、 上記シグマデルタ変調手段からの上記１ビットディジタ
ル信号と上記再シグマデルタ変調手段からの上記１ビッ
トディジタル信号のいずれか一方をアナログ信号に変換
するアナログ変換手段とを備えることを特徴とするディ
ジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22130596A JP3339320B2 (ja) | 1996-08-22 | 1996-08-22 | ディジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22130596A JP3339320B2 (ja) | 1996-08-22 | 1996-08-22 | ディジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065544A true JPH1065544A (ja) | 1998-03-06 |
| JP3339320B2 JP3339320B2 (ja) | 2002-10-28 |
Family
ID=16764718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22130596A Expired - Fee Related JP3339320B2 (ja) | 1996-08-22 | 1996-08-22 | ディジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339320B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109422A (ja) * | 2008-10-28 | 2010-05-13 | Toa Corp | デジタル信号処理装置 |
| WO2016199596A1 (ja) * | 2015-06-10 | 2016-12-15 | ソニー株式会社 | 信号処理装置、信号処理方法、およびプログラム |
-
1996
- 1996-08-22 JP JP22130596A patent/JP3339320B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109422A (ja) * | 2008-10-28 | 2010-05-13 | Toa Corp | デジタル信号処理装置 |
| WO2016199596A1 (ja) * | 2015-06-10 | 2016-12-15 | ソニー株式会社 | 信号処理装置、信号処理方法、およびプログラム |
| US10861471B2 (en) | 2015-06-10 | 2020-12-08 | Sony Corporation | Signal processing apparatus, signal processing method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3339320B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
| WO2000041311A1 (en) | Circuits, systems and methods for processing data in a one-bit format | |
| US5719571A (en) | Sampling rate converting method and apparatus | |
| US5701124A (en) | 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
| JPH0685682A (ja) | アナログ／デジタルコンバータ | |
| JP3318823B2 (ja) | ディジタル信号処理装置及び方法 | |
| JPS63138570A (ja) | 信号記録装置 | |
| US5999347A (en) | Method and apparatus for higher resolution audio signal transmitting | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| JPH1117549A (ja) | Ａｄ変換装置 | |
| JP3339320B2 (ja) | ディジタル信号処理装置 | |
| KR100466643B1 (ko) | 음질을처리하는신호처리장치및음질처리에사용되는신호처리장치가설치된기록장치,재생장치및혼합장치 | |
| US5793316A (en) | Digital signal processing method and apparatus | |
| JP3239756B2 (ja) | ミキシング回路、符号化装置および符復号化装置 | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
| CA2230481A1 (en) | Method and device for the aggregation of signals from sampling values | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JP3223491B2 (ja) | 再生装置 | |
| JPH09148885A (ja) | レート変換装置 | |
| JPH0774641A (ja) | オーディオ信号変換方法 | |
| JPH10242863A (ja) | アナログディジタル変換器 | |
| JP2751995B2 (ja) | 情報伝送方法 | |
| JPH07249988A (ja) | アナログ／デジタルコンバータ | |
| JP2000114971A (ja) | ディジタル信号発生装置 | |
| JP2002190154A (ja) | 記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |