JP3239756B2 - ミキシング回路、符号化装置および符復号化装置 - Google Patents
ミキシング回路、符号化装置および符復号化装置Info
- Publication number
- JP3239756B2 JP3239756B2 JP13516396A JP13516396A JP3239756B2 JP 3239756 B2 JP3239756 B2 JP 3239756B2 JP 13516396 A JP13516396 A JP 13516396A JP 13516396 A JP13516396 A JP 13516396A JP 3239756 B2 JP3239756 B2 JP 3239756B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit stream
- pcm data
- outputting
- stream data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、ミキシング回路
並びに該ミキシング回路を備えた符号化装置および符復
号化装置に関する。
並びに該ミキシング回路を備えた符号化装置および符復
号化装置に関する。
【０００２】
【従来の技術】ＣＯＤＥＣ（Coder-Decoder；符復号化
装置）は、アナログ信号系とデジタル信号系との間の情
報伝達手段として欠かすことのできない要素である。か
かるＣＯＤＥＣは、アナログ信号をデジタル信号に変換
するＡ／Ｄ変換器とデジタル信号をアナログ信号に変換
するＤ／Ａ変換器により構成されるが、最近はアナログ
回路部分の簡略化を進めるため、いわゆるオーバーサン
プリング技術を使用したものが注目されている。この種
のＣＯＤＥＣによれば、アナログ信号がΔΣ変調方式の
Ａ／Ｄ変換器によりその信号周波数よりも遥かに高いビ
ットレートのビットストリームデータに変換され、この
ビットストリームデータに対しフィルタ処理、デシメー
ション処理等が施され、雑音の少ない高品質のＰＣＭデ
ータが得られる。
装置）は、アナログ信号系とデジタル信号系との間の情
報伝達手段として欠かすことのできない要素である。か
かるＣＯＤＥＣは、アナログ信号をデジタル信号に変換
するＡ／Ｄ変換器とデジタル信号をアナログ信号に変換
するＤ／Ａ変換器により構成されるが、最近はアナログ
回路部分の簡略化を進めるため、いわゆるオーバーサン
プリング技術を使用したものが注目されている。この種
のＣＯＤＥＣによれば、アナログ信号がΔΣ変調方式の
Ａ／Ｄ変換器によりその信号周波数よりも遥かに高いビ
ットレートのビットストリームデータに変換され、この
ビットストリームデータに対しフィルタ処理、デシメー
ション処理等が施され、雑音の少ない高品質のＰＣＭデ
ータが得られる。
【０００３】一方、最近は、技術が多様化したことによ
り、このような信号形式の変換以外に種々の機能がＣＯ
ＤＥＣに求められている。その１つにミキシング機能、
すなわち、複数の入力信号を合成する機能がある。この
ような要求に上述のオーバーサンプリング技術を使用し
たＣＯＤＥＣを用いて応えるには、複数系列のアナログ
信号をミキシング（合成）した後でビットストリームデ
ータに変換するか、あるいは、複数系列のアナログ信号
を各々ビットストリームデータに変換し、各々をデシメ
ーション処理（低速ｆｓ（サンプリング周波数）多ビッ
ト化）した後、ミキシングすることが考えられる。
り、このような信号形式の変換以外に種々の機能がＣＯ
ＤＥＣに求められている。その１つにミキシング機能、
すなわち、複数の入力信号を合成する機能がある。この
ような要求に上述のオーバーサンプリング技術を使用し
たＣＯＤＥＣを用いて応えるには、複数系列のアナログ
信号をミキシング（合成）した後でビットストリームデ
ータに変換するか、あるいは、複数系列のアナログ信号
を各々ビットストリームデータに変換し、各々をデシメ
ーション処理（低速ｆｓ（サンプリング周波数）多ビッ
ト化）した後、ミキシングすることが考えられる。
【０００４】
【発明が解決しようとする課題】ところで、上記のミキ
シング技術は、以下の問題を有する。 （１）電気的特性に関する問題 アナログ信号の形態でミキシングを行うと、ミキシング
の際にノイズが混入したり歪みが生じるのを避けること
ができない。このノイズや歪みを低減するためにはアナ
ログ回路として性能の良いものを構成する必要がある
が、そのためにはアナログ回路に対しある程度大きな電
流を流す必要があり、ＣＯＤＥＣの消費電流を大きくせ
ざるを得ない。
シング技術は、以下の問題を有する。 （１）電気的特性に関する問題 アナログ信号の形態でミキシングを行うと、ミキシング
の際にノイズが混入したり歪みが生じるのを避けること
ができない。このノイズや歪みを低減するためにはアナ
ログ回路として性能の良いものを構成する必要がある
が、そのためにはアナログ回路に対しある程度大きな電
流を流す必要があり、ＣＯＤＥＣの消費電流を大きくせ
ざるを得ない。
【０００５】（２）コスト面での問題 ミキシングを行うアナログ回路は、ミキシングレベルの
調整のために抵抗値の大きな抵抗が必要になる。このた
め、ＣＯＤＥＣ用の集積回路を構成する際に、このミキ
シングレベル調整のための抵抗体を配置するための広大
なスペースが必要になり、集積回路のチップ面積が大き
くなってしまう。また、アナログ回路は一般的に縮小化
が困難である。従って、ミキシング回路をアナログ回路
によって構成している限り、その分だけＣＯＤＥＣ用集
積回路全体の縮小化を困難にすることとなる。
調整のために抵抗値の大きな抵抗が必要になる。このた
め、ＣＯＤＥＣ用の集積回路を構成する際に、このミキ
シングレベル調整のための抵抗体を配置するための広大
なスペースが必要になり、集積回路のチップ面積が大き
くなってしまう。また、アナログ回路は一般的に縮小化
が困難である。従って、ミキシング回路をアナログ回路
によって構成している限り、その分だけＣＯＤＥＣ用集
積回路全体の縮小化を困難にすることとなる。
【０００６】（３）生産性に関する問題 ＣＯＤＥＣ用集積回路の製造後においては、各集積回路
が良品か否かの選別試験を行うこととなるが、この選別
試験では上記アナログ回路が所期のミキシング機能を発
揮する否かを判定する必要がある。この判定は、アナロ
グテスタを使用したアナログ測定により行う必要がある
ため、選別時間がどうしても長時間になってしまう。
が良品か否かの選別試験を行うこととなるが、この選別
試験では上記アナログ回路が所期のミキシング機能を発
揮する否かを判定する必要がある。この判定は、アナロ
グテスタを使用したアナログ測定により行う必要がある
ため、選別時間がどうしても長時間になってしまう。
【０００７】（４）品質に関する問題 アナログ回路は、デジタル回路に比べて製造ばらつきの
影響を受けやすい。ミキシング回路をアナログ回路によ
って構成した場合には、製造ばらつきの影響により所期
の性能を満たさないミキシング回路が形成される確率が
高くなる。
影響を受けやすい。ミキシング回路をアナログ回路によ
って構成した場合には、製造ばらつきの影響により所期
の性能を満たさないミキシング回路が形成される確率が
高くなる。
【０００８】以上、ＣＯＤＥＣを例に説明したが、上記
の諸問題はＣＯＤＥＣに限らず、ビットストリームデー
タのミキシング機能が要求される一般的な装置が有して
いる問題でもある。
の諸問題はＣＯＤＥＣに限らず、ビットストリームデー
タのミキシング機能が要求される一般的な装置が有して
いる問題でもある。
【０００９】この発明は、以上説明した事情に鑑みてな
されたものであり、アナログ信号への変換を伴わずにビ
ットストリームデータのミキシングを行うミキシング回
路並びに該ミキシング回路を備えた符号化装置および符
復号化装置を提供することを目的としている。
されたものであり、アナログ信号への変換を伴わずにビ
ットストリームデータのミキシングを行うミキシング回
路並びに該ミキシング回路を備えた符号化装置および符
復号化装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】請求項１に係る発明は、
第１のサンプリングレートの複数系列のビットストリー
ムデータに対して重みを各々付与することにより、複数
系列のＰＣＭデータを出力する重み付与手段と、前記重
み付与手段から出力された各ＰＣＭデータを加算したＰ
ＣＭデータを出力する加算手段と、前記加算手段から出
力されたＰＣＭデータに対応するデータを前記第１のサ
ンプリングデータより低い第２のサンプリングレートの
ＰＣＭデータに変換するデシメーション手段とを備え、
前記重み付与手段は、前記ビットストリームデータの１
／０を判定し、当該判定の結果にしたがって正負の重み
係数を付与することを特徴とするミキシング回路を要旨
とする。
第１のサンプリングレートの複数系列のビットストリー
ムデータに対して重みを各々付与することにより、複数
系列のＰＣＭデータを出力する重み付与手段と、前記重
み付与手段から出力された各ＰＣＭデータを加算したＰ
ＣＭデータを出力する加算手段と、前記加算手段から出
力されたＰＣＭデータに対応するデータを前記第１のサ
ンプリングデータより低い第２のサンプリングレートの
ＰＣＭデータに変換するデシメーション手段とを備え、
前記重み付与手段は、前記ビットストリームデータの１
／０を判定し、当該判定の結果にしたがって正負の重み
係数を付与することを特徴とするミキシング回路を要旨
とする。
【００１１】請求項２に係る発明は、ビットストリーム
データに対して重みを付与することにより、ＰＣＭデー
タを出力する重み付与手段と、外部から供給されるＰＣ
Ｍデータを前記ビットストリームデータのビットレート
に対応したサンプリングレートまでオーバサンプリング
して出力する補間手段と、前記重み付与手段および前記
補間手段から得られる各ＰＣＭデータを加算して出力す
る加算手段と、前記加算手段から出力されたＰＣＭデー
タに対してΔΣ変調を施し、ビットストリームデータを
出力するΔΣ変調手段とを備え、 前記重み付与手段は、
前記ビットストリームデータの１／０を判定し、当該判
定の結果にしたがって正負の重み係数を付与することを
特徴とするミキシング回路を要旨とする。
データに対して重みを付与することにより、ＰＣＭデー
タを出力する重み付与手段と、外部から供給されるＰＣ
Ｍデータを前記ビットストリームデータのビットレート
に対応したサンプリングレートまでオーバサンプリング
して出力する補間手段と、前記重み付与手段および前記
補間手段から得られる各ＰＣＭデータを加算して出力す
る加算手段と、前記加算手段から出力されたＰＣＭデー
タに対してΔΣ変調を施し、ビットストリームデータを
出力するΔΣ変調手段とを備え、 前記重み付与手段は、
前記ビットストリームデータの１／０を判定し、当該判
定の結果にしたがって正負の重み係数を付与することを
特徴とするミキシング回路を要旨とする。
【００１２】請求項３に係る発明は、複数系列のアナロ
グ信号にΔΣ変調を施すことにより複数系列のビットス
トリームデータを出力するΔΣ変調手段と、前記複数系
列のビットストリームデータに対して重みを付与するこ
とにより、複数系列のＰＣＭデータを出力する重み付与
手段と、前記重み付与手段から出力された各ＰＣＭデー
タを加算したＰＣＭデータを出力する加算手段と、前記
加算手段から出力されたＰＣＭデータに対応したデータ
を所定のサンプリングレートのＰＣＭデータに変換する
デシメーション手段とを備え、 前記重み付与手段は、前
記ビットストリームデータの１／０を判定し、当該判定
の結果にしたがって正負の重み係数を付与することを特
徴とする符号化装置を要旨とする。
グ信号にΔΣ変調を施すことにより複数系列のビットス
トリームデータを出力するΔΣ変調手段と、前記複数系
列のビットストリームデータに対して重みを付与するこ
とにより、複数系列のＰＣＭデータを出力する重み付与
手段と、前記重み付与手段から出力された各ＰＣＭデー
タを加算したＰＣＭデータを出力する加算手段と、前記
加算手段から出力されたＰＣＭデータに対応したデータ
を所定のサンプリングレートのＰＣＭデータに変換する
デシメーション手段とを備え、 前記重み付与手段は、前
記ビットストリームデータの１／０を判定し、当該判定
の結果にしたがって正負の重み係数を付与することを特
徴とする符号化装置を要旨とする。
【００１３】請求項４に係る発明は、アナログ信号にΔ
Σ変調を施すことによりビットストリームデータを出力
する１ビットＡ／Ｄ変換手段と、前記ビットストリーム
データに対して重みを付与することにより、ＰＣＭデー
タを出力する重み付与手段と、外部から供給されるＰＣ
Ｍデータを前記ビットストリームデータのビットレート
に対応したサンプリングレートまでオーバサンプリング
して出力する補間手段と、前記重み付与手段および前記
補間手段から得られる各ＰＣＭデータを加算して出力す
る加算手段と、前記加算手段から出力されたＰＣＭデー
タに対応したデータを所定のサンプリングレートのＰＣ
Ｍデータに変換するデシメーション手段とを備え、 前記
重み付与手段は、前記ビットストリームデータの１／０
を判定し、当該判定の結果にしたがって正負の重み係数
を付与することを特徴とする符復号化装置を要旨とす
る。
Σ変調を施すことによりビットストリームデータを出力
する１ビットＡ／Ｄ変換手段と、前記ビットストリーム
データに対して重みを付与することにより、ＰＣＭデー
タを出力する重み付与手段と、外部から供給されるＰＣ
Ｍデータを前記ビットストリームデータのビットレート
に対応したサンプリングレートまでオーバサンプリング
して出力する補間手段と、前記重み付与手段および前記
補間手段から得られる各ＰＣＭデータを加算して出力す
る加算手段と、前記加算手段から出力されたＰＣＭデー
タに対応したデータを所定のサンプリングレートのＰＣ
Ｍデータに変換するデシメーション手段とを備え、 前記
重み付与手段は、前記ビットストリームデータの１／０
を判定し、当該判定の結果にしたがって正負の重み係数
を付与することを特徴とする符復号化装置を要旨とす
る。
【００１４】
【００１５】
【発明の実施の形態】以下、本発明を更に理解しやすく
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。
【００１６】Ａ．実施形態の構成 図１はこの発明の一実施形態であるＣＯＤＥＣの構成を
示すブロック図である。このＣＯＤＥＣは、パーソナル
コンピュータ（図示略）に接続あるいは内蔵されて使用
されるものであり、パーソナルコンピュータが外部のア
ナログ信号系との間で信号の授受を行う際に必要とされ
るＡ／Ｄ変換、Ｄ／Ａ変換といった各種信号処理を実行
するものである。また、このＣＯＤＥＣは、外部から取
り込んだ複数系列の信号あるいはこれらとパーソナルコ
ンピュータ側から供給される信号とのミキシングを行う
機能を有しており、このミキシング機能により得られた
信号を外部あるいはパーソナルコンピュータ側へ供給す
ることが可能である。以下、図１を参照し、このＣＯＤ
ＥＣの構成について説明する。
示すブロック図である。このＣＯＤＥＣは、パーソナル
コンピュータ（図示略）に接続あるいは内蔵されて使用
されるものであり、パーソナルコンピュータが外部のア
ナログ信号系との間で信号の授受を行う際に必要とされ
るＡ／Ｄ変換、Ｄ／Ａ変換といった各種信号処理を実行
するものである。また、このＣＯＤＥＣは、外部から取
り込んだ複数系列の信号あるいはこれらとパーソナルコ
ンピュータ側から供給される信号とのミキシングを行う
機能を有しており、このミキシング機能により得られた
信号を外部あるいはパーソナルコンピュータ側へ供給す
ることが可能である。以下、図１を参照し、このＣＯＤ
ＥＣの構成について説明する。
【００１７】図１において、１〜３は各々ΔΣ変調器を
用いた１ビットＡ／Ｄ変換器であり、マイクロホン等に
より外界から得られたＬチャネルおよびＲチャネルのア
ナログ信号が各々入力される。各１ビットＡ／Ｄ変換器
１〜３は、各々に入力されたＬチャネルおよびＲチャネ
ルのアナログ信号に対しΔΣ変調を各々施すことによ
り、ビットストリームデータＳＤ１〜ＳＤ３を各々出力
する。
用いた１ビットＡ／Ｄ変換器であり、マイクロホン等に
より外界から得られたＬチャネルおよびＲチャネルのア
ナログ信号が各々入力される。各１ビットＡ／Ｄ変換器
１〜３は、各々に入力されたＬチャネルおよびＲチャネ
ルのアナログ信号に対しΔΣ変調を各々施すことによ
り、ビットストリームデータＳＤ１〜ＳＤ３を各々出力
する。
【００１８】ここで、各ビットストリームデータＳＤ１
〜ＳＤ３は、各々元のアナログ信号のレベルに応じてＰ
ＤＭ（Pulse Density Modulation；パルス密度変調）化
された１ビットのパルス列であり、元のアナログ信号の
周波数帯域（音声周波数帯域）よりも桁違いに高いビッ
トレート（例えば数ＭＨｚ）で出力される。また、各ビ
ットストリームデータは、Ｌチャネルに対応したものと
Ｒチャネルに対応したものとからなるが、これらの各チ
ャネルに対応したビットストリームデータは、Ｌチャネ
ル、Ｒチャネル、Ｌチャネル、〜という具合に各チャネ
ルに対応したものが順次交互に１ビットＡ／Ｄ変換器か
ら出力され、１ビットの信号線を介して後続の回路に伝
送される。このような各チャネルに対応した時分割制御
は、図１において“ＬＲ時分割多重化”と矢印で示した
範囲の全ての信号処理系において行われている。
〜ＳＤ３は、各々元のアナログ信号のレベルに応じてＰ
ＤＭ（Pulse Density Modulation；パルス密度変調）化
された１ビットのパルス列であり、元のアナログ信号の
周波数帯域（音声周波数帯域）よりも桁違いに高いビッ
トレート（例えば数ＭＨｚ）で出力される。また、各ビ
ットストリームデータは、Ｌチャネルに対応したものと
Ｒチャネルに対応したものとからなるが、これらの各チ
ャネルに対応したビットストリームデータは、Ｌチャネ
ル、Ｒチャネル、Ｌチャネル、〜という具合に各チャネ
ルに対応したものが順次交互に１ビットＡ／Ｄ変換器か
ら出力され、１ビットの信号線を介して後続の回路に伝
送される。このような各チャネルに対応した時分割制御
は、図１において“ＬＲ時分割多重化”と矢印で示した
範囲の全ての信号処理系において行われている。
【００１９】４はセレクタであり、パーソナルコンピュ
ータ側からの指令に基づき、上記のビットストリームデ
ータＳＤ１〜ＳＤ３および後述するビットストリームデ
ータＳＤ０の中からいずれか１つのビットストリームデ
ータを選択して出力する。
ータ側からの指令に基づき、上記のビットストリームデ
ータＳＤ１〜ＳＤ３および後述するビットストリームデ
ータＳＤ０の中からいずれか１つのビットストリームデ
ータを選択して出力する。
【００２０】５はデシメーション部であり、セレクタ４
を介して供給されるビットストリームデータを所定のサ
ンプリング周波数（例えば４０ｋＨｚ）のＰＣＭデータ
に変換して出力する手段である。さらに詳述すると、こ
のデシメーション部５の入力部にはデジタルローパスフ
ィルタが設けられており、ビットストリームデータはこ
のデジタルローパスフィルタを通過することにより、上
記サンプリング周波数の２倍以上の成分、すなわち、折
り返し雑音の原因となる成分が除去される。そして、こ
のデジタルローパスフィルタの出力信号に対して間引き
処理が施され、上記サンプリング周波数に対応したＰＣ
Ｍデータが取り出されるのである。
を介して供給されるビットストリームデータを所定のサ
ンプリング周波数（例えば４０ｋＨｚ）のＰＣＭデータ
に変換して出力する手段である。さらに詳述すると、こ
のデシメーション部５の入力部にはデジタルローパスフ
ィルタが設けられており、ビットストリームデータはこ
のデジタルローパスフィルタを通過することにより、上
記サンプリング周波数の２倍以上の成分、すなわち、折
り返し雑音の原因となる成分が除去される。そして、こ
のデジタルローパスフィルタの出力信号に対して間引き
処理が施され、上記サンプリング周波数に対応したＰＣ
Ｍデータが取り出されるのである。
【００２１】６は上記ＰＣＭデータをパーソナルコンピ
ュータ側へ引き渡すためのＦＩＦＯ（先入れ先出し方式
のバッファ）である。すなわち、デシメーション部５か
ら出力されたＰＣＭデータはこのＦＩＦＯ６に順次蓄積
され、一定量蓄積される毎にパーソナルコンピュータ側
のハードディスクに転送されるものである。
ュータ側へ引き渡すためのＦＩＦＯ（先入れ先出し方式
のバッファ）である。すなわち、デシメーション部５か
ら出力されたＰＣＭデータはこのＦＩＦＯ６に順次蓄積
され、一定量蓄積される毎にパーソナルコンピュータ側
のハードディスクに転送されるものである。
【００２２】１１はパーソナルコンピュータ側からＰＣ
Ｍデータを取り込むために設けられたＦＩＦＯである。
すなわち、パーソナルコンピュータ側から供給されるＬ
チャネルおよびＲチャネルのＰＣＭデータはこのＦＩＦ
Ｏ１１に蓄積され、この蓄積されたＰＣＭデータは一定
周波数（例えば４０ｋＨｚ）のサンプリングクロックに
よって順次読み出され、ＰＣＭデータＤＡとして連続的
に出力されるものである。
Ｍデータを取り込むために設けられたＦＩＦＯである。
すなわち、パーソナルコンピュータ側から供給されるＬ
チャネルおよびＲチャネルのＰＣＭデータはこのＦＩＦ
Ｏ１１に蓄積され、この蓄積されたＰＣＭデータは一定
周波数（例えば４０ｋＨｚ）のサンプリングクロックに
よって順次読み出され、ＰＣＭデータＤＡとして連続的
に出力されるものである。
【００２３】１２は補間器であり、ＦＩＦＯ１から順次
出力されるＰＣＭデータＤＡを時間軸上において補間す
ることにより１６ビットのＰＣＭデータＤＢを生成し、
上述したビットストリームデータＳＤ１〜ＳＤ３のビッ
トレートと同一のサンプリングレートで出力する。
出力されるＰＣＭデータＤＡを時間軸上において補間す
ることにより１６ビットのＰＣＭデータＤＢを生成し、
上述したビットストリームデータＳＤ１〜ＳＤ３のビッ
トレートと同一のサンプリングレートで出力する。
【００２４】１３は加算器、７〜９は各々重み乗算器で
ある。これらは上述したビットストリームデータＳＤ１
〜ＳＤ３のミキシングあるいはこれらのビットストリー
ムデータと補間器１２から得られるＰＣＭデータＤＢと
のミキシングを行うために設けられた手段である。
ある。これらは上述したビットストリームデータＳＤ１
〜ＳＤ３のミキシングあるいはこれらのビットストリー
ムデータと補間器１２から得られるＰＣＭデータＤＢと
のミキシングを行うために設けられた手段である。
【００２５】まず、重み乗算器７〜９は、ビットストリ
ームデータＳＤ１〜ＳＤ３に対し、各々重み係数を乗じ
て出力する手段である。既に説明した通り、各ビットス
トリームデータＳＤ１〜ＳＤ３は一定のビットレートで
出力されるＰＤＭ（パルス密度変調）されたパルス列
（以下、ＰＤＭパルス列という。）であるが、重み乗算
器７〜９はこのビットレートに対応した一定時間間隔で
ビットストリームデータの“１”（パルス有り）／
“０”（パルス無し）を判定し、この判定結果に従って
各々１６ビットのＰＣＭデータＷＤ１〜ＷＤ３を出力す
る。すなわち、例えば重み乗算器７には重み係数ｎが予
め記憶されており、ビットストリームデータＳＤ１が
“１”であるタイミングでは＋ｎが、“０”であるタイ
ミングでは−ｎがＰＣＭデータＷＤ１として出力される
ものである。他の重み乗算器８および９も同様である。
ームデータＳＤ１〜ＳＤ３に対し、各々重み係数を乗じ
て出力する手段である。既に説明した通り、各ビットス
トリームデータＳＤ１〜ＳＤ３は一定のビットレートで
出力されるＰＤＭ（パルス密度変調）されたパルス列
（以下、ＰＤＭパルス列という。）であるが、重み乗算
器７〜９はこのビットレートに対応した一定時間間隔で
ビットストリームデータの“１”（パルス有り）／
“０”（パルス無し）を判定し、この判定結果に従って
各々１６ビットのＰＣＭデータＷＤ１〜ＷＤ３を出力す
る。すなわち、例えば重み乗算器７には重み係数ｎが予
め記憶されており、ビットストリームデータＳＤ１が
“１”であるタイミングでは＋ｎが、“０”であるタイ
ミングでは−ｎがＰＣＭデータＷＤ１として出力される
ものである。他の重み乗算器８および９も同様である。
【００２６】ＰＣＭデータＷＤ１〜ＷＤ３が各重み乗算
器７〜９から出力されるタイミングは、ＰＣＭデータＤ
Ｂが補間器１２から出力されるタイミングと一致してい
る。加算器１３は、各重み乗算器７〜９あるいは補間器
１２からＰＣＭデータが供給される場合にそれらを加算
し、この加算結果を１７ビットのＰＣＭデータＤＣとし
て出力する。
器７〜９から出力されるタイミングは、ＰＣＭデータＤ
Ｂが補間器１２から出力されるタイミングと一致してい
る。加算器１３は、各重み乗算器７〜９あるいは補間器
１２からＰＣＭデータが供給される場合にそれらを加算
し、この加算結果を１７ビットのＰＣＭデータＤＣとし
て出力する。
【００２７】１４はΔΣ変調器であり、加算器１３から
出力されるＰＣＭデータＤＣに対してΔΣ変調を施し、
上述したビットストリームデータＳＤ１〜ＳＤ３と同一
のビットレートのビットストリームデータＳＤ０を出力
する。図２にこのΔΣ変調器１４の構成例を示す。この
図２に示すものは１次のΔΣ変調器であり、減算器２１
と、加算器２２ａおよび遅延器２２ｂからなる積分器２
２と、量子化器２３と、遅延器２４と、逆量子化器２５
とを図示のようにループ状に接続してなるものである。
勿論、これよりも高次のΔΣ変調器をΔΣ変調器１４と
して使用してもよい。
出力されるＰＣＭデータＤＣに対してΔΣ変調を施し、
上述したビットストリームデータＳＤ１〜ＳＤ３と同一
のビットレートのビットストリームデータＳＤ０を出力
する。図２にこのΔΣ変調器１４の構成例を示す。この
図２に示すものは１次のΔΣ変調器であり、減算器２１
と、加算器２２ａおよび遅延器２２ｂからなる積分器２
２と、量子化器２３と、遅延器２４と、逆量子化器２５
とを図示のようにループ状に接続してなるものである。
勿論、これよりも高次のΔΣ変調器をΔΣ変調器１４と
して使用してもよい。
【００２８】１５はＬ／Ｒ分離部であり、ΔΣ変調器１
４から得られるビットストリームデータＳＤ０をＬチャ
ネルに対応したものとＲチャネルに対応したものに分離
する回路と、分離後の各ビットストリームデータに高域
除去処理を施す各チャネルに対応したアナログローパス
フィルタとにより構成されている。
４から得られるビットストリームデータＳＤ０をＬチャ
ネルに対応したものとＲチャネルに対応したものに分離
する回路と、分離後の各ビットストリームデータに高域
除去処理を施す各チャネルに対応したアナログローパス
フィルタとにより構成されている。
【００２９】Ｂ．実施形態の動作 本実施形態の特徴は、重み乗算器７〜９、加算器１３お
よびΔΣ変調器１４からなる部分によって行われる複数
系列のビットストリームデータのミキシング処理にあ
る。また、これらに対しさらに補間器１２を加えた部分
によって行われるビットストリームデータとＰＣＭデー
タとのミキシング処理も本実施形態における特徴的な処
理の１つである。
よびΔΣ変調器１４からなる部分によって行われる複数
系列のビットストリームデータのミキシング処理にあ
る。また、これらに対しさらに補間器１２を加えた部分
によって行われるビットストリームデータとＰＣＭデー
タとのミキシング処理も本実施形態における特徴的な処
理の１つである。
【００３０】図３は、このような特徴的なミキシング処
理を駆使することにより行われる動作の一例を示すもの
である。さらに詳述すると、この図３は、パーソナルコ
ンピュータ側のハードディスクから再生されるＰＣＭデ
ータと、１ビットＡ／Ｄ変換器１および２経由で外界か
ら入力される信号とをミキシングし、その結果を再びパ
ーソナルコンピュータ側へ戻してハードディスクへ記録
する動作、すなわち、いわゆるオーバダビング（多重録
音）の際の各部の信号波形を例示したものである。以
下、図３を参照し本実施形態の動作について説明する。
理を駆使することにより行われる動作の一例を示すもの
である。さらに詳述すると、この図３は、パーソナルコ
ンピュータ側のハードディスクから再生されるＰＣＭデ
ータと、１ビットＡ／Ｄ変換器１および２経由で外界か
ら入力される信号とをミキシングし、その結果を再びパ
ーソナルコンピュータ側へ戻してハードディスクへ記録
する動作、すなわち、いわゆるオーバダビング（多重録
音）の際の各部の信号波形を例示したものである。以
下、図３を参照し本実施形態の動作について説明する。
【００３１】まず、オーバダビングにおいては、ＦＩＦ
Ｏ１１に一定の空きが生じる毎に、パーソナルコンピュ
ータ側のハードディスクからＬチャネルおよびＲチャネ
ルのＰＣＭデータが一定量ずつ読み出され、ＦＩＦＯ１
１に蓄積される。そして、このようにしてＦＩＦＯ１１
に蓄積されたＰＣＭデータは、古いものから順に一定の
サンプリングレートで連続的に出力される。図３（ａ）
はこのようにしてＦＩＦＯ１１から順次出力されるＰＣ
ＭデータＤＡを例示したものである。なお、実際には、
ＰＣＭデータＤＡとしてＬチャネルおよびＲチャネルの
各チャネルに対応したものが順次交互にＦＩＦＯ１１か
ら出力されるのであるが、図が煩雑になるのを防ぐた
め、一方のチャネルに対応したＰＣＭデータのみを示し
た。以下説明する他のデジタル信号についても同様であ
る。
Ｏ１１に一定の空きが生じる毎に、パーソナルコンピュ
ータ側のハードディスクからＬチャネルおよびＲチャネ
ルのＰＣＭデータが一定量ずつ読み出され、ＦＩＦＯ１
１に蓄積される。そして、このようにしてＦＩＦＯ１１
に蓄積されたＰＣＭデータは、古いものから順に一定の
サンプリングレートで連続的に出力される。図３（ａ）
はこのようにしてＦＩＦＯ１１から順次出力されるＰＣ
ＭデータＤＡを例示したものである。なお、実際には、
ＰＣＭデータＤＡとしてＬチャネルおよびＲチャネルの
各チャネルに対応したものが順次交互にＦＩＦＯ１１か
ら出力されるのであるが、図が煩雑になるのを防ぐた
め、一方のチャネルに対応したＰＣＭデータのみを示し
た。以下説明する他のデジタル信号についても同様であ
る。
【００３２】ＦＩＦＯ１１から出力されたＰＣＭデータ
ＤＡは、補間器１２に入力され、各チャネル毎に補間が
行われる。この結果、図３（ｂ）に例示するようにオー
バサンプリングされたＰＣＭデータＤＢが得られ、加算
器１３に入力される。
ＤＡは、補間器１２に入力され、各チャネル毎に補間が
行われる。この結果、図３（ｂ）に例示するようにオー
バサンプリングされたＰＣＭデータＤＢが得られ、加算
器１３に入力される。
【００３３】一方、各々ＬチャネルおよびＲチャネルか
らなる２系列のアナログ信号がマイクロホン等によって
採取され、１ビットＡ／Ｄ変換器１および２に入力され
る。そして、１ビットＡ／Ｄ変換器１および２によりこ
れらの各アナログ信号に対してΔΣ変調が施され、ビッ
トストリームデータＳＤ１およびＳＤ２が一定のビット
レートで出力される。図３（ｃ）および（ｄ）に示す各
パルス列は、このようにして出力されたビットストリー
ムデータＳＤ１およびＳＤ２を例示したものである。ま
た、破線で示す波形Ｗ１およびＷ２は、これらのビット
ストリームデータＳＤ１およびＳＤ２に対応した元のア
ナログ信号波形を例示したものである。各ビットストリ
ームデータＳＤ１およびＳＤ２は、これらのアナログ信
号によって変調された時間密度で出力される。
らなる２系列のアナログ信号がマイクロホン等によって
採取され、１ビットＡ／Ｄ変換器１および２に入力され
る。そして、１ビットＡ／Ｄ変換器１および２によりこ
れらの各アナログ信号に対してΔΣ変調が施され、ビッ
トストリームデータＳＤ１およびＳＤ２が一定のビット
レートで出力される。図３（ｃ）および（ｄ）に示す各
パルス列は、このようにして出力されたビットストリー
ムデータＳＤ１およびＳＤ２を例示したものである。ま
た、破線で示す波形Ｗ１およびＷ２は、これらのビット
ストリームデータＳＤ１およびＳＤ２に対応した元のア
ナログ信号波形を例示したものである。各ビットストリ
ームデータＳＤ１およびＳＤ２は、これらのアナログ信
号によって変調された時間密度で出力される。
【００３４】各ビットストリームデータＳＤ１およびＳ
Ｄ２は、重み乗算器７および８によって重み係数ｎおよ
びｋが各々付与され、この結果得られるＰＣＭデータＷ
Ｄ１およびＷＤ２が加算器１３に入力される。図３
（ｅ）および（ｆ）はＰＣＭデータＷＤ１およびＷＤ２
を例示したものである。なお、重み係数ｎおよびｋは、
パーソナルコンピュータ側からの指令に基づき、予め重
み乗算器７および８に設定されるものである。
Ｄ２は、重み乗算器７および８によって重み係数ｎおよ
びｋが各々付与され、この結果得られるＰＣＭデータＷ
Ｄ１およびＷＤ２が加算器１３に入力される。図３
（ｅ）および（ｆ）はＰＣＭデータＷＤ１およびＷＤ２
を例示したものである。なお、重み係数ｎおよびｋは、
パーソナルコンピュータ側からの指令に基づき、予め重
み乗算器７および８に設定されるものである。
【００３５】以上のようにして、補間器１２からはＰＣ
ＭデータＤＢが、重み乗算器７および８からはＰＣＭデ
ータＷＤ１およびＷＤ２が出力され、加算器１３に入力
される。そして、これらの３種類のＰＣＭデータの入り
混ざったＰＣＭデータＤＣが加算器１３から出力され
る。図３（ｇ）はこのＰＣＭデータＤＣを例示したもの
である。
ＭデータＤＢが、重み乗算器７および８からはＰＣＭデ
ータＷＤ１およびＷＤ２が出力され、加算器１３に入力
される。そして、これらの３種類のＰＣＭデータの入り
混ざったＰＣＭデータＤＣが加算器１３から出力され
る。図３（ｇ）はこのＰＣＭデータＤＣを例示したもの
である。
【００３６】このような３種類のＰＣＭデータが入り混
ざったＰＣＭデータＤＣがΔΣ変調器１４に入力され、
ΔΣ変調が施される。この結果、ＰＣＭデータＤＢに対
応した元のアナログ信号波形とＰＣＭデータＷＤ１およ
びＷＤ２に対応した各アナログ信号波形とを加算したア
ナログ信号波形に対応したＰＤＭパルス列が得られ、ビ
ットストリームデータＳＤ０としてΔΣ変調器１４から
出力される。このΔΣ変調器１４によって行われる信号
処理の詳細について説明すると次のようになる。
ざったＰＣＭデータＤＣがΔΣ変調器１４に入力され、
ΔΣ変調が施される。この結果、ＰＣＭデータＤＢに対
応した元のアナログ信号波形とＰＣＭデータＷＤ１およ
びＷＤ２に対応した各アナログ信号波形とを加算したア
ナログ信号波形に対応したＰＤＭパルス列が得られ、ビ
ットストリームデータＳＤ０としてΔΣ変調器１４から
出力される。このΔΣ変調器１４によって行われる信号
処理の詳細について説明すると次のようになる。
【００３７】まず、ＰＣＭデータＤＣに含まれるＰＣＭ
データＷＤ１およびＷＤ２は、各々入力アナログ信号波
形Ｗ１およびＷ２に基づいてＰＤＭ化されたビットスト
リームデータＳＤ１およびＳＤ２に対し、各々、一定振
幅ｎおよびｋを重み付けしたものである。ここで、ビッ
トストリームデータＳＤ１およびＳＤ２は、元のアナロ
グ信号波形Ｗ１およびＷ２のスペクトルの他、数ＭＨｚ
の周波数帯域に元のアナログ信号のＰＤＭ化に伴って生
じたシェルピングノイズを有している。そして、ＰＣＭ
データＷＤ１は、元のアナログ信号波形Ｗ１をｎ倍した
波形ｎ・Ｗ１のスペクトルとｎ倍されたシェルピングノ
イズとから成り立っている。同様にＰＣＭデータＷＤ２
も、アナログ信号波形Ｗ２をｋ倍した波形ｋ・Ｗ２のス
ペクトルとｋ倍されたシェルピングノイズとから成り立
っている。
データＷＤ１およびＷＤ２は、各々入力アナログ信号波
形Ｗ１およびＷ２に基づいてＰＤＭ化されたビットスト
リームデータＳＤ１およびＳＤ２に対し、各々、一定振
幅ｎおよびｋを重み付けしたものである。ここで、ビッ
トストリームデータＳＤ１およびＳＤ２は、元のアナロ
グ信号波形Ｗ１およびＷ２のスペクトルの他、数ＭＨｚ
の周波数帯域に元のアナログ信号のＰＤＭ化に伴って生
じたシェルピングノイズを有している。そして、ＰＣＭ
データＷＤ１は、元のアナログ信号波形Ｗ１をｎ倍した
波形ｎ・Ｗ１のスペクトルとｎ倍されたシェルピングノ
イズとから成り立っている。同様にＰＣＭデータＷＤ２
も、アナログ信号波形Ｗ２をｋ倍した波形ｋ・Ｗ２のス
ペクトルとｋ倍されたシェルピングノイズとから成り立
っている。
【００３８】このような元のアナログ信号波形に対応し
たスペクトルの他にシェルピングノイズを含んだＰＣＭ
データＷＤ１およびＷＤ２がＰＣＭデータＤＢと共にΔ
Σ変調器１４に入力される訳であるが、このΔΣ変調器
１４は図２に例示するようにその入力部分に積分器を有
している。従って、ΔΣ変調器１４に入力されたＰＣＭ
データＷＤ１およびＷＤ２がＰＤＭ化によるシェルピン
グノイズを含んでいたとしても、そのようなシェルピン
グノイズはこの積分器によって除去される。従って、Ｐ
ＤＭ化されたＰＣＭデータＷＤ１およびＷＤ２がΔΣ変
調器１４に入力されたとしても、かかるＰＤＭ化による
シェルピングノイズを含まず、かつ、アナログ信号波形
ｎ・Ｗ１およびｋ・Ｗ２に対応した成分のみを各々含ん
だＰＣＭデータが各々供給された場合と同様な結果がΔ
Σ変調器１４から得られるのである。
たスペクトルの他にシェルピングノイズを含んだＰＣＭ
データＷＤ１およびＷＤ２がＰＣＭデータＤＢと共にΔ
Σ変調器１４に入力される訳であるが、このΔΣ変調器
１４は図２に例示するようにその入力部分に積分器を有
している。従って、ΔΣ変調器１４に入力されたＰＣＭ
データＷＤ１およびＷＤ２がＰＤＭ化によるシェルピン
グノイズを含んでいたとしても、そのようなシェルピン
グノイズはこの積分器によって除去される。従って、Ｐ
ＤＭ化されたＰＣＭデータＷＤ１およびＷＤ２がΔΣ変
調器１４に入力されたとしても、かかるＰＤＭ化による
シェルピングノイズを含まず、かつ、アナログ信号波形
ｎ・Ｗ１およびｋ・Ｗ２に対応した成分のみを各々含ん
だＰＣＭデータが各々供給された場合と同様な結果がΔ
Σ変調器１４から得られるのである。
【００３９】このような作用がΔΣ変調器１４内におい
て得られる結果、ＰＣＭデータＤＢに対応したアナログ
信号波形とアナログ信号波形ｎ・Ｗ１およびｋ・Ｗ２と
を加算し、この結果得られるアナログ信号波形によって
ＰＤＭ化されたビットストリームデータＳＤ０がΔΣ変
調器１４から出力されることとなる。
て得られる結果、ＰＣＭデータＤＢに対応したアナログ
信号波形とアナログ信号波形ｎ・Ｗ１およびｋ・Ｗ２と
を加算し、この結果得られるアナログ信号波形によって
ＰＤＭ化されたビットストリームデータＳＤ０がΔΣ変
調器１４から出力されることとなる。
【００４０】このようにして出力されたビットストリー
ムデータＳＤ０は、Ｌ／Ｒ分離部１５に入力され、Ｌチ
ャネルに対応したものとＲチャネルに対応したものに分
離される。そして、分離後の各チャネルに対応した各ビ
ットストリームデータは、Ｌ／Ｒ分離部１５内の各チャ
ネルに対応したアナログローパスフィルタを通過するこ
とにより高域除去がなされ、この結果得られる各チャネ
ルに対応したアナログ信号がスピーカ等を介して外界に
出力される。
ムデータＳＤ０は、Ｌ／Ｒ分離部１５に入力され、Ｌチ
ャネルに対応したものとＲチャネルに対応したものに分
離される。そして、分離後の各チャネルに対応した各ビ
ットストリームデータは、Ｌ／Ｒ分離部１５内の各チャ
ネルに対応したアナログローパスフィルタを通過するこ
とにより高域除去がなされ、この結果得られる各チャネ
ルに対応したアナログ信号がスピーカ等を介して外界に
出力される。
【００４１】一方、オーバダビングを行う動作モードに
おいては、セレクタ４によりΔΣ変調器１４の出力端が
選択される。従って、ΔΣ変調器１４から出力されるビ
ットストリームデータＳＤ０は、このセレクタ４を介す
ことにより、デシメーション部５に入力される。そし
て、ビットストリームデータＳＤ０は、デシメーション
部５内において折り返し雑音除去のための高域除去処理
が施されると共に所定のサンプリング周波数に対応した
間引き処理が施される。そして、この結果得られるＰＣ
ＭデータがＦＩＦＯ６を介してパーソナルコンピュータ
側に引き渡され、ハードディスクに記録される。
おいては、セレクタ４によりΔΣ変調器１４の出力端が
選択される。従って、ΔΣ変調器１４から出力されるビ
ットストリームデータＳＤ０は、このセレクタ４を介す
ことにより、デシメーション部５に入力される。そし
て、ビットストリームデータＳＤ０は、デシメーション
部５内において折り返し雑音除去のための高域除去処理
が施されると共に所定のサンプリング周波数に対応した
間引き処理が施される。そして、この結果得られるＰＣ
ＭデータがＦＩＦＯ６を介してパーソナルコンピュータ
側に引き渡され、ハードディスクに記録される。
【００４２】このようにしてハードディスクから読み出
されたＰＣＭデータに対応したアナログ信号波形と外界
から得られたアナログ信号波形Ｗ１およびＷ２とをミキ
シングしたアナログ信号波形のＰＣＭデータが生成さ
れ、ハードディスクに記録されるのである。
されたＰＣＭデータに対応したアナログ信号波形と外界
から得られたアナログ信号波形Ｗ１およびＷ２とをミキ
シングしたアナログ信号波形のＰＣＭデータが生成さ
れ、ハードディスクに記録されるのである。
【００４３】以上、オーバダビングの場合の動作例を説
明したが、オーバダビング以外の通常のミキシングも勿
論可能である。すなわち、本実施形態に係るＣＯＤＥＣ
においては、外界からのアナログ信号から得たビットス
トリームデータＳＤ１〜ＳＤ３のみのミキシングを行
い、その結果得られるビットストリームデータＳＤ０を
パーソナルコンピュータ側へ送ることが可能である。こ
の場合の動作は、ＰＣＭデータＤＢの加算器１３への供
給がない点を除いては既に説明したものと同様であるの
で説明を省略する。
明したが、オーバダビング以外の通常のミキシングも勿
論可能である。すなわち、本実施形態に係るＣＯＤＥＣ
においては、外界からのアナログ信号から得たビットス
トリームデータＳＤ１〜ＳＤ３のみのミキシングを行
い、その結果得られるビットストリームデータＳＤ０を
パーソナルコンピュータ側へ送ることが可能である。こ
の場合の動作は、ＰＣＭデータＤＢの加算器１３への供
給がない点を除いては既に説明したものと同様であるの
で説明を省略する。
【００４４】なお、上記実施形態では本発明をＣＯＤＥ
Ｃに適用した場合を例に説明したが、本発明の適用範囲
はこれに限定されるものではなく、種々の変形が可能で
ある。例えば、図１における重み乗算器７〜９、加算器
１３およびΔΣ変調器１４からなる部分を構成要素とし
て用いることにより、複数系列のビットストリームデー
タをミキシングするミキシング回路をＣＯＤＥＣとは別
体に構成してもよい。また、これらの構成要素にさらに
補間器１２を加え、外部からのＰＣＭデータとビットス
トリームデータとをミキシングするミキシング回路を構
成してもよい。この場合、ミキシングの対象とするビッ
トストリームデータ、ＰＣＭデータの系列数は任意に定
めればよく、例えば１系列のビットストリームデータと
外部からのＰＣＭデータとのミキシングを行うようにし
てもよい。また、上記実施形態では、重み乗算器７〜９
および加算器１３により複数系列のビットストリームデ
ータを加算した内容のＰＣＭデータを生成したが、かか
るＰＣＭデータを生成する手段はこれに限定されるもの
ではない。要は各ビットストリームデータに含まれてい
る元のアナログ信号のスペクトル（すなわち、ビットス
トリームデータからシェルピングノイズを除いたスペク
トル）を含んだＰＣＭデータを得ることができる手段で
あれば、本発明を構成する手段として採用することがで
きる。
Ｃに適用した場合を例に説明したが、本発明の適用範囲
はこれに限定されるものではなく、種々の変形が可能で
ある。例えば、図１における重み乗算器７〜９、加算器
１３およびΔΣ変調器１４からなる部分を構成要素とし
て用いることにより、複数系列のビットストリームデー
タをミキシングするミキシング回路をＣＯＤＥＣとは別
体に構成してもよい。また、これらの構成要素にさらに
補間器１２を加え、外部からのＰＣＭデータとビットス
トリームデータとをミキシングするミキシング回路を構
成してもよい。この場合、ミキシングの対象とするビッ
トストリームデータ、ＰＣＭデータの系列数は任意に定
めればよく、例えば１系列のビットストリームデータと
外部からのＰＣＭデータとのミキシングを行うようにし
てもよい。また、上記実施形態では、重み乗算器７〜９
および加算器１３により複数系列のビットストリームデ
ータを加算した内容のＰＣＭデータを生成したが、かか
るＰＣＭデータを生成する手段はこれに限定されるもの
ではない。要は各ビットストリームデータに含まれてい
る元のアナログ信号のスペクトル（すなわち、ビットス
トリームデータからシェルピングノイズを除いたスペク
トル）を含んだＰＣＭデータを得ることができる手段で
あれば、本発明を構成する手段として採用することがで
きる。
【００４５】
【発明の効果】以上説明したように、この発明によれ
ば、アナログ回路を使用することなく、ビットストリー
ムデータ同士のミキシングあるいはビットストリームデ
ータとＰＣＭデータのミキシングを行うことができ、ア
ナログ回路によりミキシングを行う場合に生じる雑音や
波形歪みの発生、消費電力の増加、装置の大規模化等の
問題を回避することができるという効果がある。
ば、アナログ回路を使用することなく、ビットストリー
ムデータ同士のミキシングあるいはビットストリームデ
ータとＰＣＭデータのミキシングを行うことができ、ア
ナログ回路によりミキシングを行う場合に生じる雑音や
波形歪みの発生、消費電力の増加、装置の大規模化等の
問題を回避することができるという効果がある。
【図１】 この発明の一実施形態であるＣＯＤＥＣの構
成を示すブロック図である。
成を示すブロック図である。
【図２】 同実施形態におけるΔΣ変調器の構成例を示
すブロック図である。
すブロック図である。
【図３】 同実施形態の動作を示す波形図である。
１〜３……１ビットＡ／Ｄ変換器（１ビットＡ／Ｄ変換
手段）、 ７〜９……重み乗算器（重み付与手段）、 １２……補間器（補間手段）、１３……加算器（加算手
段）、 １４……ΔΣ変調器（ΔΣ変調手段）、 ５……デシメーション部（デシメーション手段）。
手段）、 ７〜９……重み乗算器（重み付与手段）、 １２……補間器（補間手段）、１３……加算器（加算手
段）、 １４……ΔΣ変調器（ΔΣ変調手段）、 ５……デシメーション部（デシメーション手段）。
Claims (4)
- 【請求項１】 第１のサンプリングレートの複数系列の
ビットストリームデータに対して重みを各々付与するこ
とにより、複数系列のＰＣＭデータを出力する重み付与
手段と、 前記重み付与手段から出力された各ＰＣＭデータを加算
したＰＣＭデータを出力する加算手段と、 前記加算手段から出力されたＰＣＭデータに対応したデ
ータを前記第１のサンプリングデータより低い第２のサ
ンプリングレートのＰＣＭデータに変換するデシメーシ
ョン手段とを備え、 前記重み付与手段は、前記ビットストリームデータの１
／０を判定し、当該判定の結果にしたがって正負の重み
係数を付与する ことを特徴とするミキシング回路。 - 【請求項２】 ビットストリームデータに対して重みを
付与することにより、ＰＣＭデータを出力する重み付与
手段と、 外部から供給されるＰＣＭデータを前記ビットストリー
ムデータのビットレートに対応したサンプリングレート
までオーバサンプリングして出力する補間手段と、 前記重み付与手段および前記補間手段から得られる各Ｐ
ＣＭデータを加算して出力する加算手段と、 前記加算手段から出力されたＰＣＭデータに対してΔΣ
変調を施し、ビットストリームデータを出力するΔΣ変
調手段とを備え、 前記重み付与手段は、前記ビットストリームデータの１
／０を判定し、当該判定の結果にしたがって正負の重み
係数を付与する ことを特徴とするミキシング回路。 - 【請求項３】 複数系列のアナログ信号にΔΣ変調を施
すことにより複数系列のビットストリームデータを出力
するΔΣ変調手段と、 前記複数系列のビットストリームデータに対して重みを
付与することにより、複数系列のＰＣＭデータを出力す
る重み付与手段と、 前記重み付与手段から出力された各ＰＣＭデータを加算
したＰＣＭデータを出力する加算手段と、 前記加算手段から出力されたＰＣＭデータに対応したデ
ータを所定のサンプリングレートのＰＣＭデータに変換
するデシメーション手段とを備え、 前記重み付与手段は、前記ビットストリームデータの１
／０を判定し、当該判定の結果にしたがって正負の重み
係数を付与する ことを特徴とする符号化装置。 - 【請求項４】 アナログ信号にΔΣ変調を施すことによ
りビットストリームデータを出力する１ビットＡ／Ｄ変
換手段と、 前記ビットストリームデータに対して重みを付与するこ
とにより、ＰＣＭデータを出力する重み付与手段と、 外部から供給されるＰＣＭデータを前記ビットストリー
ムデータのビットレートに対応したサンプリングレート
までオーバサンプリングして出力する補間手段と、 前記重み付与手段および前記補間手段から得られる各Ｐ
ＣＭデータを加算して出力する加算手段と、 前記加算手段から出力されたＰＣＭデータに対応したデ
ータを所定のサンプリングレートのＰＣＭデータに変換
するデシメーション手段とを備え、 前記重み付与手段は、前記ビットストリームデータの１
／０を判定し、当該判定の結果にしたがって正負の重み
係数を付与する ことを特徴とする符復号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13516396A JP3239756B2 (ja) | 1996-05-29 | 1996-05-29 | ミキシング回路、符号化装置および符復号化装置 |
| US08/864,552 US6438434B1 (en) | 1996-05-29 | 1997-05-27 | Mixing, coding and decoding devices and methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13516396A JP3239756B2 (ja) | 1996-05-29 | 1996-05-29 | ミキシング回路、符号化装置および符復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321630A JPH09321630A (ja) | 1997-12-12 |
| JP3239756B2 true JP3239756B2 (ja) | 2001-12-17 |
Family
ID=15145304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13516396A Expired - Fee Related JP3239756B2 (ja) | 1996-05-29 | 1996-05-29 | ミキシング回路、符号化装置および符復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239756B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6616343B2 (en) | 2000-03-17 | 2003-09-09 | Sumitomo Electric Industries, Ltd. | Multichannel ferrule for optical connector |
| CN101525485B (zh) * | 2009-03-31 | 2011-01-05 | 福州大学 | 一种聚酰胺-四针状ZnOw晶须复合材料及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5644579B2 (ja) | 2011-02-22 | 2014-12-24 | 株式会社リコー | オーディオミキシング装置及び方法並びに電子機器 |
-
1996
- 1996-05-29 JP JP13516396A patent/JP3239756B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6616343B2 (en) | 2000-03-17 | 2003-09-09 | Sumitomo Electric Industries, Ltd. | Multichannel ferrule for optical connector |
| CN101525485B (zh) * | 2009-03-31 | 2011-01-05 | 福州大学 | 一种聚酰胺-四针状ZnOw晶须复合材料及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09321630A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6438434B1 (en) | Mixing, coding and decoding devices and methods | |
| US5748126A (en) | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling | |
| US6658310B1 (en) | Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus | |
| US6356872B1 (en) | Method and apparatus for storing digital audio and playback thereof | |
| US6340940B1 (en) | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters | |
| US5701124A (en) | 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
| JP3769339B2 (ja) | 可変サンプリングレートを有するデータ変換器および方法 | |
| JP2005518051A (ja) | オーバーサンプリングされたデジタルオーディオ信号をミキシングするためのミキシングシステム | |
| CN116913294B (zh) | Pcm信号的处理方法、装置、数字音频系统及电子设备 | |
| JP3239756B2 (ja) | ミキシング回路、符号化装置および符復号化装置 | |
| US6683927B1 (en) | Digital data reproducing apparatus and method, digital data transmitting apparatus and method, and storage media therefor | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| US5652585A (en) | Multiple function analog-to-digital converter with multiple serial outputs | |
| US6911927B2 (en) | Over-sampling digital-to-analog converter with variable sampling frequencies | |
| US7183954B1 (en) | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems | |
| US20040028237A1 (en) | Noise shaper for processing stereo signals | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
| JP3339320B2 (ja) | ディジタル信号処理装置 | |
| KR100633568B1 (ko) | 시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로 | |
| JP4389333B2 (ja) | データ伝送装置、データ伝送方法 | |
| JP3003198B2 (ja) | パルス幅変調装置 | |
| KR100357090B1 (ko) | 주파수가다른오디오의플레이어장치 | |
| JP3821151B2 (ja) | １ビットオーディオ信号生成装置及び１ビットオーディオ信号生成方法 | |
| JP2003243990A (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| US20080272947A1 (en) | System Clock Generator Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |