KR100633568B1 - 시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로 - Google Patents

시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로 Download PDF

Info

Publication number
KR100633568B1
KR100633568B1 KR1020020078225A KR20020078225A KR100633568B1 KR 100633568 B1 KR100633568 B1 KR 100633568B1 KR 1020020078225 A KR1020020078225 A KR 1020020078225A KR 20020078225 A KR20020078225 A KR 20020078225A KR 100633568 B1 KR100633568 B1 KR 100633568B1
Authority
KR
South Korea
Prior art keywords
digital
signal
filter
channel
converter circuit
Prior art date
Application number
KR1020020078225A
Other languages
English (en)
Other versions
KR20040050401A (ko
Inventor
허일
김상원
한신
Original Assignee
허일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허일 filed Critical 허일
Priority to KR1020020078225A priority Critical patent/KR100633568B1/ko
Publication of KR20040050401A publication Critical patent/KR20040050401A/ko
Application granted granted Critical
Publication of KR100633568B1 publication Critical patent/KR100633568B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1876—Interpolating methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10546—Audio or video recording specifically adapted for audio data
    • G11B2020/10555—Audio or video recording specifically adapted for audio data wherein the frequency, the amplitude, or other characteristics of the audio signal is taken into account
    • G11B2020/10574—Audio or video recording specifically adapted for audio data wherein the frequency, the amplitude, or other characteristics of the audio signal is taken into account volume or amplitude
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10546—Audio or video recording specifically adapted for audio data
    • G11B2020/10555—Audio or video recording specifically adapted for audio data wherein the frequency, the amplitude, or other characteristics of the audio signal is taken into account
    • G11B2020/10583—Audio or video recording specifically adapted for audio data wherein the frequency, the amplitude, or other characteristics of the audio signal is taken into account parameters controlling audio interpolation processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 시간분할 디지털 필터 및 이를 이용한 다채널 디지털/아날로그 데이터 변환기 회로에 관한 것으로, 보다 자세하게는 복수의 곱셈기와 가산기를 공유하면서 다채널의 디지털 신호를 디지털 필터링하는 시간분할 디지털 필터를 이용하여 디지털 오디오 신호를 아날로그 오디오 신호로 변환하는 다채널 디지털/아날로그 데이터 변환기 회로에 관한 것이다.
본 발명의 시간분할 디지털 필터 및 이를 이용한 다채널 디지털/아날로그 데이터 변환기 회로는 입력된 디지털 오디오를 해당 채널에 분배하는 디지털 오디오 인터페이스부, 필요에 따라 입력신호를 약화시키는 뮤트부, 입력된 디지털 오디오 신호의 고주파 영역의 노이즈 성분을 감쇄/억제하고 저역 필터링하여 대역이 제한된 디지털 신호로 만드는 디엠퍼시스/저대역 통과 필터, 신호의 대역은 보존되면서 샘플링 속도를 일정 배수로 빠르게 증가시키는 인터폴레이터부, 출력신호를 입력으로 궤환시켜 신호 대역내의 양자화 노이즈(백색잡음)를 고주파 영역으로 천이하면서 복조하는 디지털 시그마델타 변환기부 및 상기 복조된 디지털 신호는 고주파 영역으로 천이된 양자화 노이즈가 제거하고 아날로그 신호로 변환하는 스위치 커패시터 필터부로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 시간분할 디지털 필터 및 이를 이용한 다채널 디지털/아날로그 데이터 변환기 회로는 집적소자에서 많은 면적을 차지하는 곱셈기 블록 및 가산기 블록을 공용하여 복수의 디지털 신호를 필터링하는 시간분할 디지털 필터를 이용하여 디지털 오디오용 디지털 신호를 고 해상도의 아날로그 신호로 변환하는 것으로서 집적소자를 제작할 경우에 그 집적소자의 크기를 줄일 수 있고, 전력소모가 낮은 장점이 있으며, 웨이퍼당 넷 다이의 수가 증가하여 집적소자의 제작원가가 절감되고 수율이 높아 유효한 집적소자의 수가 증가하게 되는 등의 효과가 있다.
다채널, 변환기 회로, 필터

Description

시간분할 디지털 필터 및 이를 이용한 다채널 디지털/아날로그 데이터 변환기 회로{Time sharing digital filter and multi-channel Digital/Analog converter circuit using the same}
도 1은 종래의 한채널 디지털/아날로그 데이터 변환기 회로의 구성을 보인 블록도이다.
도 2는 종래 기술인 디지털 필터를 보인 블록도이다.
도 3은 한채널 디지털/아날로그 데이터 변환기 회로의 구성을 이용한 종래의 다채널 디지털/아날로그 데이터 변환기 회로의 구성을 보인 블록도이다.
도 4는 본 발명에 따른 시간분할 디지털 필터를 보인 회로도이다.
도 5는 본 발명에 따른 지연기의 구성을 보인 회로도이다.
도 6은 클럭신호와 도 4의 스위칭 소자에 인가되는 스위칭 신호를 보인 파형도이다.
도 7은 본 발명의 시간분할 디지털 필터를 이용한 다채널 디지털/아날로그 데이터 변환기 회로를 보인 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
10. 곱셈기 블록 20. 가산기 블록
30. 저장 블록 40. 디지털 오디오 인터페이스부
50. 뮤트부 60. 디엠퍼시스/저대역 통과 필터
70. 인터폴레이터부 80. 시그마델타 변환기부
90. 스위치 커패시터 필터부
본 발명은 시간분할 디지털 필터 및 이를 이용한 다채널 디지털/아날로그 데이터 변환기 회로에 관한 것으로, 보다 자세하게는 복수의 곱셈기와 가산기를 공유하면서 다채널의 디지털 신호를 디지털 필터링하는 시간분할 디지털 필터를 이용하여 디지털 오디오 신호를 아날로그 오디오 신호로 변환하는 다채널 디지털/아날로그 데이터 변환기 회로에 관한 것이다.
도 1은 DVD-오디오에 적용되는 종래의 한채널 디지털/아날로그 데이터 변환기 회로의 구성을 보인 블록도이다. 입력된 디지털 신호의 노이즈 성분을 제거하고 억제하는 디엠퍼시스(Deemphasis)부와 이 노이즈 억제된 디지털 신호의 저역주파수 영역의 디지털 신호를 필터링하는 디지털 필터와 디지털 필터의 샘플링 속도를 소정 배수로 빠르게 높이는 인터폴레이터(Interpolater)와 이 인터폴레이터의 출력신호의 양자화 노이즈를 고주파 영역으로 천이하면서 복조하는 오버샘플링 시그마 델 타 변환기와 이 변환기의 출력신호를 고 해상도의 아날로그 신호로 변환하는 스위치 커패시터 필터로 구성된다.
도 2는 종래 기술인 디지털 필터를 보인 블록도이다. 도 2에 도시된 바와 같이 직렬 접속되어 디지털 신호(XnT)를 순차적으로 지연시키는 복수의 레지스터(Z-1 )와 입력 디지털 신호(XnT)와 각 복수의 레지스터(Z-1)의 출력신호에 각기 소정의 상수 (a0, a1,...,an-1)를 곱하는 복수의 곱셈기와 각 복수의 곱셈기의 출력신호들을 가산하여 저녁 필터링된 디지털 신호(YnT)를 발생하는 복수의 가산기로 구성된다.
이와 같이, 입력된 디지털 오디오 신호는 디엠퍼시스 필터로 입력되어 신호안에 있는 고주파영역의 노이즈 신호를 억제하고 그 신호를 디지털 필터에서 저역 필터링되어 대역이 제한된다. 따라서 고주파 영역의 신호를 감쇄하고 저주파 신호대역의 디지털 신호를 출력하게 된다. 이 저역 필터링된 디지털 신호는 인터폴레이터에 입력되어 그 디지털 신호의 대역은 그대로 보존되면서 샘플링 속도가 일정 배수로 빠르게 증가된다.
이 인터폴레이터에서 출력되는 디지털 신호는 오버샘플링 시그마 델타 변환기에 입력되는 것으로서 오버샘플링 시그마 델타 변환기는 출력신호를 입력으로 궤환시켜 신호대역내의 양자화 노이즈(백색잡음)를 고주파 영역으로 천이하면서 복조하게 된다. 오버샘플링 시그마 델타 변환기에서 출력되는 디지털 신호는 스위치 커패시터 필터에서 고주파 영역으로 천이된 양자화 노이즈가 제거되고 아날로그로 변 환되어 출력된다.
도 3은 한채널 디지털/아날로그 데이터 변환기 회로의 구성을 이용한 종래의 다채널 디지털/아날로그 데이터 변환기 회로의 구성을 보인 블록도이다. 이러한, 종래의 다채널 디지털/아날로그 데이터변환기 회로는 각기 독립된 회로로 구성되어 있으므로 회로의 제어가 용이하다.
다채널 디지털/아날로그 데이터 변환기를 집적회로로 제조할 경우에 많은 면적을 필요로 하는 복수의 곱셈기와 복수의 가산기를 구비하고 있는 디지털 필터도 각각 구성하므로 웨이퍼당 다채널 디지털/아날로그 데이터 변환기를 제조할 수 있는 넷 다이(Net Die)의 수가 감소하여 제조원가가 상승하게 되고, 수율이 낮아져 유효한 칩의 수가 줄어들게 됨은 물론 칩의 크기가 커지고, 많은 전력을 소모하게 되는 등의 여러 가지 문제가 있었다.
본 발명은 시간분할을 이용하여 다채널의 디지털 신호를 저역 필터링하는 간단한 구성의 시간분할 디지털 필터와 그 시간분할 디지털 필터를 이용하여 디지털 오디오의 디지털 신호를 아날로그 신호로 변환하는 시간 분할 디지털 필터를 이용한 다채널 디지털/아날로그 데이터 변환기 회로에 관한 것으로 특히 DVD-오디오 기기에 적용되는 것이다.
일반적으로 DVD-오디오에 관한 표준 규격은 24비트 리솔루션(Resolution)과 96khz의 샘플링 주파수, 6개의 스피커를 사용하는 5.1채널, 음원을 완전 복원할 수 있는 무손실(Lossless) PCM 압축방식을 표준으로 하고 있다. 따라서, 이를 만족하는 디지털/오디오 데이터 변환기의 특성이 DVD 및 디지털 오디오 기기의 음질 레벨을 결정하는 중요한 핵심부품이다. 현재, 5.1채널의 표준이 7.1채널로 확장되고 있는 추세이며, 관련 기기에의 적용은 다채널을 구성키 위해 2채널 부품을 2~4개를 실장하고 있다.
단일칩에 다채널을 지원하여 출력부의 회로를 간단히 하고, 시간분할 디지털 필터를 이용하여 전체 칩사이즈를 작게하여 수율을 증가시켜 생산원가의 절감효과 및 저 전력으로 설계하여 모바일 DVD/디지털-오디오에도 적용이 가능하다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 복수의 곱셈기와 가산기를 공유하면서 다채널의 디지털 신호를 디지털 필터링하는 시간분할 디지털 필터를 제공하고 시간분할 디지털 필터를 이용하여 디지털 오디오 신호를 아날로그오디오 신호로 변환하는 시간분할 디지털 필터를 이용한 다채널 디지털/아날로그 데이터 변환기 회로를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 입력된 디지털 오디오를 해당 채널에 분배하는 디지털 오디오 인터페이스부, 필요에 따라 입력신호를 약화시키는 뮤트부, 입력된 디지털 오디오 신호의 고주파 영역의 노이즈 성분을 감쇄/억제하고 저역 필터링하여 대역이 제한된 디지털 신호로 만드는 디엠퍼시스/저대역 통과 필터, 신호의 대역은 보존되면서 샘플링 속도를 일정 배수로 빠르게 증가시키는 인터폴레이터부, 출력신호를 입력으로 궤환시켜 신호 대역내의 양자화 노이즈(백색잡음)를 고주파 영역으로 천이하면서 복조하는 디지털 시그마델타 변환기부 및 상기 복조된 디지털 신호는 고주파 영역으로 천이된 양자화 노이즈가 제거하고 아날로그 신호로 변환하는 스위치 커패시터 필터부로 이루어진 시간분할 디지털 필터 및 이를 이용한 다채널 디지털/아날로그 데이터 변환기 회로에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 4는 본 발명에 따른 시간분할 디지털 필터를 보인 회로도이다. 도 4에서 시간분할 디지털 필터는 복수의 스위칭 신호에 따라 선택적으로 동작되고 각각은 입력신호를 클럭신호에 따라 지연시켜 지연값이 상이한 복수의 신호를 출력하는 복수의 지연 블록(A, B,..., M)과 복수의 지연 블록이 각각 출력하는 복수의 지연신호들에 복수의 상수를 각각 곱셈하는 복수의 곱셈기 블록(10)과 복수의 곱셈기의 출력신호를 가산하는 복수의 가산기 블록(20)과 각 가산기의 출력신호를 저장하는 저장 블록(30)으로 구성되어 있다.
도 4에서 A, B,..., M은 복수의 지연 블록을 의미하고, a, b,..., n은 지연 블록안의 지연기이다.
각 복수의 지연 블록(A, B,..., M)들은 각각 복수의 지연기(a, b,..., n)들이 직렬로 연결된 구조로 되어있고, 그 복수의 지연기(a, b,..., n)들은 스위칭신 호(S0,/S0), (S1,/S1),...., (SM,/SM)에 따라 각기 선택적으로 동작하면서 다채널의 입력신호 (SI(A), (SI(B),..., (SI(M))들을 클럭신호(CK)에 따라 각기 순차적으로 쉬프트 시켜 지연시킨다.
상기 지연 블록(A, B,..., M)들에 각각 구성되어 있는 복수의 지연기(a, b,..., n)들은 도 5에 보는 바와 같은 구조를 하고 있다. 도 5에 나타나는 것과 같이 D 플립플롭의 입력단자 D와 출력단자 Q에 스위칭 신호(S1, S2,..., SM)에 따라 접속되는 스위칭 소자(SW1, SW2)가 각각 접속되고, 플립플롭의 입력단자 D와 출력단자 Q사이에 스위칭 신호(/S1,/S2,...,/SM)에 따라 접속되는 스위칭 소자(SW3)가 접속된다.
복수의 지연 블록들 각각은 스위칭 신호에 따라 동작되고 클럭신호에 따라 입력신호를 순차적으로 쉬프트 시키면서 지연시키는 복수의 지연기로 구성되고, 복수의 지연기들 각각은 클럭신호에 따라 동작하는 플립플롭과 플립플롭의 입력단자 및 출력단자에 각각 접속되고, 스위칭 신호에 따라 접속되어 플립플롭이 입력신호를 순차적으로 쉬프트 시키게 통로를 형성하는 제 1스위칭 소자, 제 2스위칭 소자와 플립플롭의 입력단자와 출력단자의 사이에 접속되고 반전 스위칭 신호에 따라 접속되어 플립플롭의 동작을 정지시키는 제 3스위칭 소자로 구성됨을 특징으로 한다.
곱셈기 블록(10)으로 복수의 지연 블록(A, B,..., M)들의 지연기(a, b,..., n)들이 각기 지연시켜 출력하는 복수의 신호에 곱셈기(x1, x2,..., xn)로 각각의 상수(k1, k2,..., kn)들을 각각 곱셈하여 출력한다.
가산기 블록(20)으로 곱셈기 블록의 곱셈기의 출력신호들을 복수의 가산기(y1, y2,..., yn)로 가산하는 가산 블록이다.
저장 블록(30)으로, 입력신호(SI(A), SI(B),..., SI(M))들이 지연 블록과 곱셈기 블록, 가산기 블록을 순차적으로 통해 저역 필터링된 신호(SO(A), SO(B),..., SO(M))를 저장하고 외부로 출력하는 것으로 스위칭 신호(S1, S2,..., SM)에 따라 스위칭 소자(SW4a, SW4b,...., SW4m)가 선택적으로 접속되어 가산기 블록의 출력신호를 통과시키고, 스위칭 소자(SW4a, SW4b,...., SW4m)를 통과한 신호를 각각의 레지스터에 각각 저장하고 디지털 저역 필터링된 신호(SO(A), SO(B),..., SO(M))로 출력한다.
이와 같이 구성된 본 발명의 시간분할 디지털 필터는, 도 5에 나타낸 바와 같이 클럭신호(CK)가 입력되어 복수의 지연 블록(A, B,..., M)들의 지연기(a, b,..., n)들에 각각 구성되어 있는 플립플롭의 클럭단자에 인가된다. 이 상태에서 스위칭 신호(S1, /S1)가 입력될 경우 지연 블록 A의 지연기(a, b,..., n)들의 스위칭 소자(SW1, SW2)는 접속되고, 스위칭 소자(SW3)는 개방되어 지연 블록 A의 지연기(a, b,..., n)의 플립플롭이 입력신호 SI(A)를 클럭신호(CK)에 따라 쉬프트 시키면서 지연시키게 된다. 즉 입력신호 SI(A)는 지연 블록 A의 지연기 a에 입력되어 저장되고, 지연기(a, b,..., n-1)의 플립플롭에 저장되어 있던 신호는 클럭신호(CK)에 따라 각기 지연기(b, c,.., n)의 플립플롭으로 각기 쉬프트 되어 저장된다.
위의 지연 블록 A의 지연기(a, b,..., n)의 플립플롭에 각각 저장된 신호들 은 곱셈기 블록의 곱셈기(x1, x2,..., xn)에 입력되어 상수(k1, k2,..., kn)와 각기 곱셈되고, 곱셈기(x1, x2,..., xn)의 출력신호는 가산기 블록의 가산기(y1, y2,..., yn)에 의해 모두 가산되어 출력된다.
위의 가산기 블록의 출력신호는 필터링 신호 저장 블록(30)으로 입력되어, 스위칭 신호(S1)에 따라 접속되는 스위칭 소자 SW4a를 통해 레지스터에 저장된 후 입력신호 SI(A)를 저역 필터링한 신호 SO(A)로 출력된다.
이와 같이 하여 스위칭 신호(S1,/S1)의 기간동안 입력신호 SI(A)를 저역 필터링이 완료된 후 다음 스위칭 신호(S2,/S2),...,(SM,/SM)의 기간에 따라 지연 블록들의 지연기(a, b,...,n)들이 순차적으로 동작하면서 입력신호(SI(A), SI(B),...., SI(M))들을 클럭신호(CK)에 따라 쉬프트 시켜 지연시키고, 전체 지연 블록들의 지연기(a, b,..., n)의 출력신호들은 곱셈기 블록의 곱셈기(x1, x2,..., xn)들에 입력되어 복수의 상수(k1, k2,..., kn)들을 각각 곱셈되고, 각 곱셈기들의 출력신호들은 가산기 블록의 가산기(y1, y2,..., yn)들에 의해 모두 가산된 후 필터링 신호 저장 블록(30)의 스위칭 소자(SW4a, SW4b,...., SW4m)들에 의해 선택적으로 접속되어 레지스터들에 각기 저장되어 입력신호(SI(A), SI(B),..., SI(M))들을 저역 필터링한 신호(SO(A), SO(B),..., SO(M))들로 출력된다.
이와 같이 하여 복수의 입력신호 (SI(A), SI(B),..., SI(M))의 저역 필터링이 모두 완료되면, 다시 스위칭 신호(S1,/S1), (S2,/S2),...,(SM,/SM)가 순차적으로 입력되어 지연 블록(A, B,..., M)의 지연기(a, b,..., n)의 지연기들이 순차적으로 동작하면서 복수의 입력신호 (SI(A), SI(B),..., SI(M))들을 클럭신호(CK)에 따라 쉬프트 시키고, 쉬프트 시킨 신호는 곱셈기 블록(10)에서 복수의 상수 (k1, k2,..., kn)와 각기 곱셈되며 가산기 블록(20)에서 전부 가산된 후 저장 블록(30)의 스위칭 소자 (SW4a, SW4b,...., SW4m)들을 선택적으로 통해 레지스터들에 저장되는 동작을 반복 수행한다.
즉, 본 발명의 시간분할 디지털 필터는 집적회로로 제작할 경우에 많은 면적을 차지하는 곱셈수단 및 가산수단을 공유하여 복수의 입력신호들을 순차적으로 저역 필터링하여 출력하는 것이다.
도 6은 클럭신호와 도 4의 스위칭 소자에 인가되는 스위칭 신호를 보인 파형도이다. 도 6에서 클럭신호(CK)와 각 S1, S2,.., SM이 동시에 1인 시간에서 디지털 필터의 각 지연 블록들이 순차적으로 동작을 하게 된다.
도 7은 본 발명의 시간분할 디지털 필터를 이용한 다채널 디지털/아날로그 데이터 변환기 회로를 보인 블록도이다. 도 7에서 보는 바와 같이 입력된 디지털 오디오를 해당 채널에 분배하는 디지털 오디오 인터페이스부(40)와 필요에 따라 입력신호를 약화시키는 뮤트(Mute)부(50), 입력된 디지털 오디오 신호의 고주파 영역의 노이즈 성분을 감쇄/억제하고 저역 필터링하여 대역이 제한된 디지털 신호로 만드는 디엠퍼시스/저대역 통과 필터(60), 신호의 대역은 보존되면서 샘플링 속도를 일정 배수로 빠르게 증가시키는 인터폴레이터부(70), 출력신호를 입력으로 궤환시켜 신호 대역내의 양자화 노이즈(백색잡음)를 고주파 영역으로 천이하면서 복조하는 디지털 시그마델타 변환기부(80) 및 상기 복조된 디지털 신호는 고주파 영역으로 천이된 양자화 노이즈가 제거하고 아날로그 신호로 변환하는 스위치 커패시터 필터부(90)로 구성되어 있다.
각 구조블록에 대해 간단히 설명하면, 디지털 인터페이스는 입력된 디지털 오디오 신호를 각 해당채널 별로 신호를 분배한다. 각 채널별 입력된 디지털 신호는 필요에 따라 입력신호를 제한하는 뮤트부를 통과한다. 이때, 사용자의 필요에 따라 뮤트제어 신호가 들어오면 뮤트부를 통과한 신호는 약화되어 거의 제로에 가깝게 된다. 일반적인 동작의 경우 입력신호를 그대로 통과시킨다. 그 다음 디엠퍼시스/저대역 통과 필터를 통해 고주파대역에 있는 잡음성분의 크기를 억제/감쇄시키고, 시간분할로 순차적으로 저역 필터링하여서 결과적으로 고주파 영역으로 천이된 신호의 양자화 노이즈를 감쇄하고 고해상도 신호대역의 선형 디지털 신호가 검출된다.
이 저역 필터링된 다채널의 디지털 신호는 인터폴레이터부에서 신호의 대역은 그대로 보존되면서 샘플링 속도를 일정 배수로 빠르게 증가시킨다. 인터폴레이터의 출력신호를 오버샘플링 시그마 델타 변환기가 신호 대역내의 양자화 노이즈를 고주파 영역으로 천이하면서 복조하고, 이 복조된 디지털 신호는 스위치커패시터 필터에서 고주파 영역의 양자화 노이즈가 제거되고 다채널의 고 해상도의 아날로그 신호로 변환되어 출력된다.
따라서, 본 발명의 시간분할 디지털 필터 및 이를 이용한 다채널 디지털/아날로그 데이터 변환기 회로는 집적소자에서 많은 면적을 차지하는 곱셈기 블록 및 가산기 블록을 공용하여 복수의 디지털 신호를 필터링하는 시간분할 디지털 필터를 이용하여 디지털 오디오용 디지털 신호를 고 해상도의 아날로그 신호로 변환하는 것으로서 집적소자를 제작할 경우에 그 집적소자의 크기를 줄일 수 있고, 전력소모가 낮은 장점이 있으며, 웨이퍼당 넷 다이의 수가 증가하여 집적소자의 제작원가가 절감되고 수율이 높아 유효한 집적소자의 수가 증가하게 되는 등의 효과가 있다.

Claims (5)

  1. 디지털/아날로그 데이터 변환기 회로에 있어서,
    입력된 디지털 오디오 신호를 해당 채널에 분배하기 위한 디지털 오디오 인터페이스;
    외부에서 인가되는 뮤트제어 신호에 제어되어 상기 디지털 오디오 신호를 약화시키기 위한 뮤트부;
    상기 디지털 오디오 신호 중 고주파 대역의 잡음 신호를 감쇄/억제하고 저역 필터링하여 대역이 제한된 디지털 신호를 생성하기 위한 디엠퍼시스/저대역 통과 필터;
    상기 디엠퍼시스/저대역 통과 필터로부터 출력되고 디지털 신호의 대역은 보존하면서 샘플링 속도를 일정 배수로 증가시키기 위한 인터폴레이터;
    상기 인터폴레이터의 출력신호를 입력으로 궤환시켜 신호 대역내의 양자화 노이즈(백색잡음)를 고주파 영역으로 천이시키면서 복조하기 위한 디지털 시그마델타 변환기; 및
    상기 디지털 시그마델타 변환기로부터 출력된는 복조된 디지털 신호 중 고주파 영역으로 천이된 양자화 노이즈를 제거하고 아날로그 신호로 변환하기 위한 스위치 커패시터 필터
    를 포함하는 시간분할 디지털 필터 및 이를 이용한 다채널 디지털/아날로그 데이터 변환기 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
KR1020020078225A 2002-12-10 2002-12-10 시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로 KR100633568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020078225A KR100633568B1 (ko) 2002-12-10 2002-12-10 시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020078225A KR100633568B1 (ko) 2002-12-10 2002-12-10 시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로

Publications (2)

Publication Number Publication Date
KR20040050401A KR20040050401A (ko) 2004-06-16
KR100633568B1 true KR100633568B1 (ko) 2006-10-16

Family

ID=37344602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020078225A KR100633568B1 (ko) 2002-12-10 2002-12-10 시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로

Country Status (1)

Country Link
KR (1) KR100633568B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9311957B2 (en) 2012-01-31 2016-04-12 Samsung Electronics Co., Ltd. Multi-channel audio signal converting device using time-varying digital filter, electronic system including the same, and method of converting multi-channel audio signal

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102063557B1 (ko) 2013-05-14 2020-01-09 한국전자통신연구원 시간할당 알고리즘 기반의 인터폴레이션 필터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112769A (ja) * 1992-09-29 1994-04-22 Kokusai Electric Co Ltd ディジタルフィルタ
KR19980073521A (ko) * 1997-03-15 1998-11-05 김광호 멀티미디어용 오디오송수신시스템
KR19990017693A (ko) * 1997-08-25 1999-03-15 구자홍 디지털 다기능 디스크의 다채널 오디오장치
KR20030064111A (ko) * 2002-01-25 2003-07-31 전자부품연구원 시간분할 디지털 필터 및 이를 이용한 다채널 코덱회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112769A (ja) * 1992-09-29 1994-04-22 Kokusai Electric Co Ltd ディジタルフィルタ
KR19980073521A (ko) * 1997-03-15 1998-11-05 김광호 멀티미디어용 오디오송수신시스템
KR19990017693A (ko) * 1997-08-25 1999-03-15 구자홍 디지털 다기능 디스크의 다채널 오디오장치
KR20030064111A (ko) * 2002-01-25 2003-07-31 전자부품연구원 시간분할 디지털 필터 및 이를 이용한 다채널 코덱회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9311957B2 (en) 2012-01-31 2016-04-12 Samsung Electronics Co., Ltd. Multi-channel audio signal converting device using time-varying digital filter, electronic system including the same, and method of converting multi-channel audio signal

Also Published As

Publication number Publication date
KR20040050401A (ko) 2004-06-16

Similar Documents

Publication Publication Date Title
US6438434B1 (en) Mixing, coding and decoding devices and methods
US6215429B1 (en) Distributed gain for audio codec
JPH04317224A (ja) Ｄ／ａ変換器用シグマ・デルタ変調器
JPH08330967A (ja) デルタ・シグマ変調回路
JP2002076898A (ja) ノイズシェーパ
US6256395B1 (en) Hearing aid output clipping apparatus
KR100633568B1 (ko) 시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로
EP1557953B1 (en) Digital signal processing device and audio signal reproduction device
US20110066263A1 (en) Audio playback device and audio playback method
US6624774B2 (en) Delta sigma D/A converter
US11329634B1 (en) Digital filter structure
JP2752284B2 (ja) ビット圧縮回路
US20040028237A1 (en) Noise shaper for processing stereo signals
JP3239756B2 (ja) ミキシング回路、符号化装置および符復号化装置
US9438362B2 (en) Audio mixing device, method thereof, and electronic device
JP4118226B2 (ja) デジタル信号処理回路及び音声信号記録再生装置
JPH0722952A (ja) ディジタルδς変調器
JPS63299511A (ja) ディジタルフィルタ装置
JPH04150416A (ja) ディジタル・アナログ変換器
JP3416477B2 (ja) デルタ・シグマ型ｄ／ａ変換器
JP5466054B2 (ja) Ｄ／ａコンバータ
CN116566393A (zh) 模数转换系统、音频处理方法、设备、介质及产品
JPS6035845A (ja) デイジタルアナログ変換方式
JP2002009624A (ja) ディジタルδς変調器
CN1954500A (zh) 具有多个滤波器的△－∑调制器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee