CN116566393A - 模数转换系统、音频处理方法、设备、介质及产品 - Google Patents

模数转换系统、音频处理方法、设备、介质及产品 Download PDF

Info

Publication number
CN116566393A
CN116566393A CN202310621264.8A CN202310621264A CN116566393A CN 116566393 A CN116566393 A CN 116566393A CN 202310621264 A CN202310621264 A CN 202310621264A CN 116566393 A CN116566393 A CN 116566393A
Authority
CN
China
Prior art keywords
clock
digital
analog
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310621264.8A
Other languages
English (en)
Inventor
杨可欣
叶顺舟
肖雄斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Ziguang Zhanrui Technology Co ltd
Original Assignee
Xi'an Ziguang Zhanrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Ziguang Zhanrui Technology Co ltd filed Critical Xi'an Ziguang Zhanrui Technology Co ltd
Priority to CN202310621264.8A priority Critical patent/CN116566393A/zh
Publication of CN116566393A publication Critical patent/CN116566393A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请提供的一种模数转换系统、音频处理方法、设备、介质及产品，模数转换系统包括：时钟控制电路、模数转换电路、数字滤波电路、以及数据处理控制电路。时钟控制电路，通过时钟复用通路与预设系统的时钟源连接，以获取预设系统的已有时钟，已有时钟为音频采样率的整数倍频率，时钟控制电路，用于根据已有时钟，分别为模数转换电路、数字滤波电路、以及数据处理控制电路提供工作时钟。模数转换电路、数字滤波电路、以及数据处理控制电路，用于根据工作时钟，对待处理的音频信号进行处理。本申请无需增加额外的时钟源，使得芯片面积较小、减小功耗。

Description

模数转换系统、音频处理方法、设备、介质及产品
技术领域
本申请涉及音频技术领域，尤其涉及一种模数转换系统、音频处理方法、设备、介质及产品。
背景技术
模数转换系统是硬件音频编解码器(Audio Codec)的一部分，广泛应用于各种耳机、手机、电视和车载等具有音频功能的产品中。随着技术不断迭代升级和用户的需求不断提升，用户对音频信号有高采样率和高音质的强烈需求，这要求模数转换系统需要支持高音频采样率，提高信噪比(Signal to Noise Ratio，SNR)和降低总谐波失真加噪声(TotalHarmonic Distortion+Noise，THD+N)。
在相关技术中，模数转换系统中的时钟控制模块向模数转换模块、数字滤波模块以及数据控制处理模块提供工作时钟，当用于确定工作时钟的时钟源不满足常用的音频采样率整数倍时，数字滤波模块通常使用高整数倍数降采样滤波器，并结合分数倍的转采样滤波器实现噪声的滤除。
但是，这种上述模数转换系统下的滤波器阶数较长，导致芯片面积较大，功耗增加。
发明内容
本申请提供一种模数转换系统、音频处理方法、设备、介质及产品，用以解决相关技术中的模数转换系统的滤波器阶数较长，导致芯片面积较大，功耗增加的问题。
第一方面，本申请提供一种模数转换系统，包括：时钟控制电路、模数转换电路、数字滤波电路、以及数据处理控制电路；
所述数字滤波电路分别与所述模数转换电路和所述数据处理控制电路连接，所述时钟控制电路分别与所述模数转换电路、所述数字滤波电路、以及数据处理控制电路连接；
所述时钟控制电路，通过时钟复用通路与预设系统的时钟源连接，以获取所述预设系统的已有时钟，所述已有时钟为音频采样率的整数倍频率；
所述时钟控制电路，用于根据所述已有时钟，分别为所述模数转换电路、所述数字滤波电路、以及所述数据处理控制电路提供工作时钟；
所述模数转换电路、所述数字滤波电路、以及所述数据处理控制电路，用于根据所述工作时钟，对待处理的音频信号进行处理。
在一种可能的实现方式中，所述时钟控制电路包括分频处理电路；
所述分频处理电路，用于根据所述模数转换电路、所述数字滤波电路以及所述数据处理控制电路的时钟需求，对所述已有时钟进行分频处理，分别得到所述模数转换电路的工作时钟、所述数字滤波电路的工作时钟以及所述数据处理控制电路的工作时钟。
在一种可能的实现方式中，所述模数转换电路的工作时钟、所述数字滤波电路的工作时钟以及所述数据处理控制电路的工作时钟相同。
在一种可能的实现方式中，所述时钟控制电路还包括第一时钟门、第二时钟门和第三时钟门；
所述第一时钟门、所述第二时钟门以及所述第三时钟门的输入端分别与所述分频处理电路连接，所述第一时钟门的输出端与所述模数转换电路连接；所述第二时钟门的输出端与所述数据处理控制电路进行连接；所述第三时钟门的输出端与所述数字滤波电路进行连接；
所述第一时钟门，用于控制是否向所述模数转换电路提供所述工作时钟；
所述第二时钟门，用于控制是否向所述数据处理控制电路提供所述工作时钟；
所述第三时钟门，用于控制是否向所述数字滤波电路提供所述工作时钟。
在一种可能的实现方式中，所述模数转换电路具体用于：根据所述工作时钟，将所述音频信号转换为数字信号，并将所述数字信号传输至所述数字滤波电路；
所述数字滤波电路具体用于：根据所述工作时钟，对所述数字信号进行整数倍下采样和滤除噪声处理，得到滤波处理后的数字信号；
所述数据处理控制电路具体用于：对所述滤波处理后的数字信号进行增益处理和采样率调整处理。
在一种可能的实现方式中，所述模数转换电路包括模数转换器ADC，所述ADC的输出信号采样率为工作时钟频率或者所述工作时钟频率分频后的频率。
在一种可能的实现方式中，所述数字滤波电路包括多个有限冲击响应FIR滤波器，多个FIR滤波器用于对所述数字信号进行整数倍下采样；
其中，每个FIR滤波器对应的整数倍由所述模数转换电路的输出采样率和所述数字滤波电路的输出采样率确定。
在一种可能的实现方式中，所述多个FIR滤波器包括级联积分梳状滤波器CIC、半带滤波器HBF中的一种或多种。
在一种可能的实现方式中，所述数字滤波电路的输出信号采样率为根据所述多个FIR滤波器的透传控制参数确定的，所述透传控制参数用于指示FIR滤波器在下采样时是否透传。
在一种可能的实现方式中，所述数据处理控制电路包括第一数字接口、通路选择模块以及多条通路；每条通路包括：第一转采样模块、数字增益模块、第二转采样模块和第二数字接口；
所述第一数字接口，用于接收所述数字滤波电路的输出的滤波处理后的数字信号；
所述通路选择模块，用于从所述多条通路中选择目标通路，所述目标通路用于对所述第一数字接口接收的增大滤波处理后的数字信号进行处理；
所述第一转采样模块，用于将所述滤波处理后的数字信号的采样率增大到预设采样率；
所述数字增益模块，用于对所述数字信号的幅值进行预设倍数的增大或者减小；
所述第二转采样模块，用于将增益处理后的数字信号的采样率转换为所述模数转换系统的输出端连接的电路所需的目标采样率，并将所述目标采样率对应的信号通过所述第二数字接口输出。
在一种可能的实现方式中，所述数据处理控制电路还包括第三数字接口，所述第三数字接口用于接收外部设备输入的信号。
在一种可能的实现方式中，所述模数转换电路包括数字麦克风。
在一种可能的实现方式中，所述模数转换系统还包括数字麦克风，所述模数转换电路和数字麦克风的输出端通过多路复用器与所述数字滤波电路的输入端连接，所述数字麦克风和所述模数转换电路的输出信号采样率相同。
第二方面，本申请提供一种音频处理方法，应用于模数转换系统，所述模数转换系统包括时钟控制电路、模数转换电路、数字滤波电路、以及数据处理控制电路；
所述数字滤波电路分别与所述模数转换电路和所述数据处理控制电路连接，所述时钟控制电路分别与所述模数转换电路、所述数字滤波电路、以及数据处理控制电路连接；
所述方法包括：
通过所述模数转换电路，基于预设工作时钟，获取待处理的音频信号，并将所述音频信号转换为数字信号；
通过所述数字滤波电路，基于所述预设工作时钟，对所述数字信号进行整数倍下采样和滤除噪声处理，得到滤波处理后的数字信号；
通过数据处理控制电路，基于所述预设工作时钟，对所述滤波处理后的数字信号进行增益处理和采样率调整处理，得到处理后的音频信号；
其中，所述模数转换电路、所述数字滤波电路、以及所述数据处理控制电路通过预设工作时钟进行工作，所述预设工作时钟由所述时钟控制电路提供，所述预设工作时钟通过时钟复用通路与预设系统的时钟源连接，以获取所述预设系统的已有时钟，所述已有时钟为音频采样率的整数倍频率，所述已有时钟用于确定所述预设工作时钟。
第三方面，本申请提供一种电子设备，包括：如权利要求1所述的模数转换系统，以实现如第二方面所述的音频处理方法。
第四方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被计算机执行时用于实现如第二方面所述的音频处理方法。
第五方面，本申请提供一种计算机程序产品，包括计算机程序，所述计算机程序被计算机执行时用于实现第二方面所述的音频处理方法。
第六方面，本申请实施例提供一种芯片，包括模数转换系统，所述芯片上存储有计算机程序，所述计算机程序被所述模数转换系统执行时使得第二方面所述的音频处理方法被执行。
在一种可能的实施方式中，所述芯片为芯片模组中的芯片。
第七方面，本申请实施例提供一种模组设备，所述模组设备包括电源模组、存储模组以及芯片模组，所述芯片模组包括模数转换系统；
其中，所述电源模组用于为所述模组设备提供电能；
所述存储模组用于存储数据和指令；
所述芯片模组用于通过模数转换系统执行第二方面所述的音频处理方法。
本申请提供的一种模数转换系统、音频处理方法、设备、介质及产品，模数转换系统包括：时钟控制电路、模数转换电路、数字滤波电路、以及数据处理控制电路。数字滤波电路分别与模数转换电路和数据处理控制电路连接，时钟控制电路分别与模数转换电路、数字滤波电路、以及数据处理控制电路连接，时钟控制电路，通过时钟复用通路与预设系统的时钟源连接，以获取预设系统的已有时钟，已有时钟为音频采样率的整数倍频率，时钟控制电路，用于根据已有时钟，分别为模数转换电路、数字滤波电路、以及数据处理控制电路提供工作时钟。模数转换电路、数字滤波电路、以及数据处理控制电路，用于根据工作时钟，对待处理的音频信号进行处理。本申请无需增加额外的时钟源，使得芯片面积较小、减小功耗。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的一种模数转换系统的结构示意图；
图2为本申请实施例提供另一种模数转换系统的结构示意图；
图3为本申请实施例提供另一种模数转换系统的结构示意图；
图4为模数转换系统10通过时钟复用通路复用预设系统的已有时钟的示意图；
图5为本申请实施例提供的另一种模数转换系统的结构示意图；
图6为本申请实施例提供的一种数字滤波电路103的结构示意图；
图7为本申请实施例示例的一种数字滤波电路103透传控制的示意图；
图8为本申请实施例提供的一种数据处理控制电路104的结构示意图；
图9为本申请实施例示例的一种数据处理控制电路104中多条通路的示意图；
图10为本申请实施例提供的一种音频处理方法的流程示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
模数转换系统是硬件音频编解码器的一部分，具体的，模数转换系统指的是硬件音频编解码器上行通路，模数转换系统包含时钟控制电路、模数转换电路、数字滤波电路和数据控制处理电路，广泛存在于各种耳机、手机、电视和车载等具有音频功能的设备中。随着技术不断迭代升级和用户的需求不断提升，终端设备的应用程序、以及用户对音频信号有高采样率和高音质的强烈需求，这要求模数转换系统需要支持高音频采样率，提高SNR和降低THD+N。
常见的模数转换系统的时钟不是常见的音频采样率的整数倍频率，使得过采样率(Over Sampling Ratio，OSR)不是整数，因此，模数转换系统中的数字滤波电路中的数字滤波链路常使用高倍的整数倍降采样滤波器并结合转采样滤波器实现。例如，当模数转换系统的时钟为26MHz(兆赫兹)，模数转换电路的输出信号采样率为6.5MHz时，其中一种可能的设计为6.5MHz信号经过25倍降采样、13/12倍转采样、以及5倍降采样的三级实现，得到48kHz音频采样率。
这种设计下的缺点：
第一，数字滤波器只能用普通的有限冲击响应(Finite Impulse Response，FIR)滤波器实现，无法利用半带滤波器(Half Band Filter，HBF)等特殊FIR滤波器进行优化实现，因此芯片面积较大，功耗增加。
第二，需要设计分数倍转采样滤波器，设计的滤波器阶数长，难以满足高信噪比和降低总谐波失真加噪声的要求，导致音频处理效果较差。
第三，模数转换系统无法扩展支持高采样率输出，如96kHz、192kHz和384kHz，需要额外增加多路数字滤波链路，芯片面积大。
第四，模数转换系统的时钟的频率需满足常见的音频采样率的整数倍条件，比如245.76MHz为48kHz整数倍。满足此条件的时钟一般由晶振(比如245.76MHz)或锁相环简单分频得到，硬件成本高昂。
所以，本申请提供一种模数转换系统，包括时钟控制电路、模数转换电路、数字滤波电路、以及数据处理控制电路，时钟控制电路通过复用预设系统的时钟源，以获取预设系统的已有时钟，该已有时钟为音频采样率的整数倍频率，然后基于该已有时钟，为其他三个电路提供工作时钟，使得模式转换系统在此时钟源下，满足常见的音频采样率的整数倍频率的条件，无需增加额外的时钟源，实现了在较低的芯片面积和功耗代价下，提高系统信噪比，降低总谐波失真加噪。
本申请的模数转换系统，可以应用于具有音频功能的设备中的音频处理，例如，该设备可以是具有音频功能的手持式设备、车载设备等。目前，一些终端设备的举例可以为：手机(Mobile Phone)、平板电脑(Pad)、带无线收发功能的电脑(如笔记本电脑、掌上电脑等)、移动互联网设备(Mobile Internet Device，MID)、虚拟现实(Virtual Reality，VR)设备、增强现实(Augmented Reality，AR)设备、扩展现实(Extended Reality，XR)设备、工业控制(industrial control)中的无线终端、无人驾驶(Self Driving)中的无线终端、远程医疗(Remote Medical)中的无线终端、智能电网(Smart Grid)中的无线终端、运输安全(Transportation Safety)中的无线终端、智慧城市(Smart City)中的无线终端、智慧家庭(Smart Home)中的无线终端、蜂窝电话、无绳电话、会话启动协议(Session InitiationProtocol，SIP)电话、无线本地环路(Wireless Local Loop，WLL)站、个人数字助理(Personal Digital Assistant，PDA)、车载设备、可穿戴设备，5G网络中的终端设备或者未来演进的公用陆地移动通信网络(Public Land Mobile Network，PLMN)中的终端设备等。
此外，终端设备还可以是物联网(Internet of Things，IoT)系统中的终端设备。IoT是未来信息技术发展的重要组成部分，其主要技术特点是将物品通过通信技术与网络连接，从而实现人机互连，物物互连的智能化网络。IoT技术可以通过例如窄带(NarrowBand，NB)技术，做到海量连接，深度覆盖，省电。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以独立存在，也可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
图1为本申请实施例提供的一种模数转换系统的结构示意图，参考图1，该系统包括：时钟控制电路101、模数转换电路102、数字滤波电路103、以及数据处理控制电路104。
数字滤波电路103分别与模数转换电路102和数据处理控制电路104连接。具体的，模数转换电路102的输出端与数字滤波电路103的输入端连接，数据处理控制电路104的输入端与数字滤波电路103的输出端连接。
时钟控制电路101分别与模数转换电路102、数字滤波电路103、以及数据处理控制电路104连接。
时钟控制电路101，通过时钟复用通路与预设系统的时钟源连接，以获取预设系统的已有时钟，已有时钟为音频采样率的整数倍频率。
时钟控制电路101，可以用于根据已有时钟，分别为模数转换电路、数字滤波电路、以及数据处理控制电路提供工作时钟。
具体的：
模数转换电路102，用于根据时钟控制电路101提供的工作时钟，将音频信号转换为数字信号，并将数字信号传输至数字滤波电路103中。
示例性的，模数转换电路102可以外接麦克风，将从麦克风获取到的音频信号转换为数字信号。
数字滤波电路103，用于根据工作时钟，对模数转换电路102传输的数字信号进行整数倍下采样和滤除噪声处理，得到滤波处理后的数字信号。
数据处理控制电路104，可以用于接收来自外部设备或者数字滤波电路103传输的数字音频信号，对于数字滤波电路103，数据处理控制电路104可以用于对滤波处理后的数字信号进行增益处理和采样率调整处理。
在一种可能的实现方式中，模数转换电路102包括模数转换器(Analog toDigital Converter，ADC)，ADC的输出信号采样率为时钟控制电路101提供给模数转换电路102的工作时钟频率或者工作时钟频率分频后的频率，该工作时钟频率可以是时钟控制电路101对已有时钟进行分频处理后的频率。在本申请的模数转换系统的中，可选的，模数转换电路102中使用的ADC可以是Sigma-delta ADC，以获得高信噪比和低总谐波失真加噪。
在一种可能的实现方式中，模数转换电路102可以包括数字麦克风，例如，模数转换电路可以由数字麦克风构成，即本申请实施例的模数转换系统可扩展支持数字麦克风的采样率转换和增益控制。如图2所示，图2为本申请实施例提供另一种模数转换系统的结构示意图。
在一种可能的实现方式中，模数转换系统10还可以包括数字麦克风，模数转换电路102和数字麦克风的输出端通过多路复用器与数字滤波电路103的输入端连接，数字麦克风和模数转换电路102的输出信号采样率相同。也就是说，模数转换电路102可以和数字麦克风复用，本申请实施例的模数转换系统可以是模拟麦克风和数字麦克风复用的系统。如图3所示，图3为本申请实施例提供另一种模数转换系统的结构示意图，其中，MUX为多路复用器。
在一种可能的实现方式中，预设系统的已有时钟可以是音频域的已有时钟，也可以是其他域的已有时钟，示例性的，预设系统的已有时钟可以是常见的数字音频接口的时钟频率，该时钟频率为音频采样率的整数倍。
参考图4，图4为模数转换系统10通过时钟复用通路复用预设系统的已有时钟的示意图，其中虚线表示通过时钟复用通路的复用时钟流，模数转换系统10的时钟控制电路101通过时钟复用通路，与预设系统的时钟源连接，使得模数转换系统10可以获取到已有时钟。
在本实施例中，数字滤波电路分别与模数转换电路和数据处理控制电路连接，时钟控制电路分别与模数转换电路、数字滤波电路、以及数据处理控制电路连接，时钟控制电路，通过时钟复用通路与预设系统的时钟源连接，以获取预设系统的已有时钟，已有时钟为音频采样率的整数倍频率，时钟控制电路，用于根据已有时钟，分别为模数转换电路、数字滤波电路、以及数据处理控制电路提供工作时钟。模数转换电路、数字滤波电路、以及数据处理控制电路，用于根据工作时钟，对待处理的音频信号进行处理。本申请无需增加额外的时钟源，实现了在较低的芯片面积和功耗代价下，提高系统信噪比，降低总谐波失真加噪。
下面，通过以下实施例对本申请提供的另一种模数转换系统进行说明，具体对时钟控制电路101进行说明。
图5为本申请实施例提供的另一种模数转换系统的结构示意图，参考图5，该系统包括：时钟控制电路101、模数转换电路102、数字滤波电路103、以及数据处理控制电路104，G表示时钟门。
其中，时钟控制电路101可以包括分频处理电路1011，分频处理电路1011，用于根据模数转换电路102、数字滤波电路103以及数据处理控制电路104的时钟需求，对已有时钟进行分频处理，分别得到模数转换电路102的工作时钟、数字滤波电路103的工作时钟以及数据处理控制电路104的工作时钟。
也就是说，时钟控制电路101向模数转换电路102、数字滤波电路103、以及数据处理控制电路104提供的工作时钟可以是时钟控制电路101对获取到的已有时钟进行分频处理得到的。
在一种可能的实现方式中，时钟控制电路101还可以包括第一时钟门1012、第二时钟门1013和第三时钟门1014，第一时钟门1012、第二时钟门1013以及第三时钟门1014的输入端分别与分频处理电路1011连接，第一时钟门1012的输出端与模数转换电路102连接，第二时钟门1013的输出端与数据处理控制电路104进行连接，第三时钟门1014的输出端与数字滤波电路103进行连接。
其中，第一时钟门1012，用于控制是否向模数转换电路102提供工作时钟。第二时钟门1013，用于控制是否向数据处理控制电路104提供工作时钟。第三时钟门1014，用于控制是否向数字滤波电路103提供工作时钟。
示例性的，可以通过配置寄存器控制模数转换电路102、数字滤波电路103、以及数据处理控制电路104的时钟流的开关，在不需要的时候关闭模数转换电路102、数字滤波电路103、数据处理控制电路104中的一个或者多个的时钟流的开关，节约功耗。
上述时钟门可以为时钟门控(Clock-Gating)，主要针对寄存器翻转带来的动态功耗，也就是说，对于多模块的系统，多个模块可能不是同时工作的，对于无执行任务的模块就可以将其时钟关闭，减少其随时钟翻转进行多余的内部寄存器翻转，从而降低产生功耗的浪费和热量聚集。
在一种可能的实现方式中，分频处理电路1011对已有时钟的分频处理可以是等分处理，即将已有时钟进行相同等份的分频，使得输入至模数转换电路102、数字滤波电路103、以及数据处理控制电路104的工作时钟相同，即模数转换电路102的工作时钟、数字滤波电路103的工作时钟以及数据处理控制电路104的工作时钟相同，这种设计下各电路间数据是同步传递，整个系统在时序上、传输延迟的匹配、器件性能的匹配等方面会较为稳定。
在本实施例中，数字滤波电路分别与模数转换电路和数据处理控制电路连接，时钟控制电路分别与模数转换电路、数字滤波电路、以及数据处理控制电路连接，时钟控制电路，通过分频处理电路1011对已有时钟进行分频处理，得到适用于模数转换电路102、数字滤波电路103、以及数据处理控制电路104的工作时钟，使得模数转换电路、数字滤波电路、以及数据处理控制电路，用于根据工作时钟，对待处理的音频信号进行处理。本申请无需增加额外的时钟源，实现了在较低的芯片面积和功耗代价下，提高系统信噪比，降低总谐波失真加噪。
下面，通过以下实施例对本申请提供的一种数字滤波电路103进行说明。
图6为本申请实施例提供的一种数字滤波电路103的结构示意图，参考图4，数字滤波电路103包括：多个有限冲击响应FIR滤波器，第一滤波器1031的输入采样率为f1，f1为模数转换电路102的采样率。采样率f2为第二滤波器1032输出的采样率。
本申请对于FIR滤波器的数量不作限制，也就是说，本申请对于数字滤波电路103的整体倍数降采样的级数不作限制。在本申请中，降采样也可以描述为下采样。
多个FIR滤波器用于对数字信号进行整数倍下采样，该数字信号为模数转换电路102对音频信号转换得到的。避免了数字滤波电路103存在分数倍转采样造成的无法同时满足高SNR和低THDN。
在一种可能的实现方式中，每个FIR滤波器对应的整数倍由模数转换电路102的输出采样率和数字滤波电路103的输出采样率确定。
具体的，多个FIR滤波器对应的整数倍可以公式(1)确定：
其中，OSR为过采样率，f1为数字滤波电路103的输入采样率(即模数转换电路102的输出采样率)。采样率f2为数字滤波电路103的输出采样率，P为数字滤波电路103的整体倍数降采样的级数(即滤波器的个数)，Mi为第i个滤波器的降采样的整数倍。在数字滤波电路103的设计中，可以将多级整数倍下采样合并为一级，比如一级完成M1×M2倍下采样。
例如，数字滤波电路103的输入采样率f1＝3.072MHz，当f2＝48kHz时，OSR＝64，可分解为很多种情况，例如：8×2×2×2、8×4×2、4×4×2等，可以选择8×2×2×2，即第1级降采样8倍、第2级、第3级和第4级分别降采样2倍，共四级实现，在这种情况下的滤波处理效果较佳。通过多级实现，可以放宽滤波器频响的过渡带，降低滤波器阶数。
在一种可能的实现方式中，多个FIR滤波器包括级联积分梳状滤波器(CascadedIntegrator Comb，CIC)、HBF中的一种或多种，可以数字滤波电路的计算量，其中，HBF一般与2倍下采样配合实现，可通过多相实现进行优化设计，可减少HBF中0系数带来的计算量。
其中，每个FIR滤波器均可具有透传功能，即当FIR滤波器被设置为透传时，该滤波器的输入采样率等于输出采样率。
在一种可能的实现方式中，数字滤波电路103的输出信号采样率为根据多个FIR滤波器的透传控制参数确定的，透传控制参数用于指示FIR滤波器在下采样时是否透传。
示例性的，在进行数字滤波电路103的设计时，可以通过控制多个FIR滤波器的透传控制参数，以实现数字滤波电路103的输出信号采样率为96kHz、192kHz或384kHz，避免增加3个数字滤波电路造成芯片面积增大。
示例性的，当透传控制参数设置为1时，表示滤波器正常下采样，当透传控制参数设置为0时，表示滤波器透传，以上述示例的四级实现为例(第1级降采样8倍、第2级、第3级和第4级分别降采样2倍)，参考图7，图7为本申请实施例示例的一种数字滤波电路103透传控制的示意图，第一级的8倍下采样滤波器对应透传控制参数1，第二级的2倍下采样滤波器对应透传控制参数2，第三级的2倍下采样滤波器对应透传控制参数3。
示例性的，透传控制参数的设置对应数字滤波电路103的输出信号采样率为96kHz、192kHz或384kHz有以下几种情况：
情况1：将透传控制参数1设置为0，透传控制参数2和透传控制参数3设置为1，即第1级透传、第2级、第3级和第4级分别降采样2倍，可实现输出信号采样率f2＝384kHz。
情况2：将透传控制参数2和透传控制参数3设置为0，透传控制参数1设置为1，使得第1级下采样8倍、第2级和第3级透传，第4级下采样2倍，可实现输出信号采样率f2＝192kHz。
情况3：将透传控制参数3设置为0，透传控制参数1和透传控制参数2设置为1，让第1级下采样8倍、第2级下采样2倍，第3级透传，第4级下采样2倍，可实现输出信号采样率f2＝96kHz。
示例性的，可以通过公式(2)的代价函数确定数字滤波电路103的最优设计，数字滤波电路103可根据公式(2)选择最优设计，该最优设计可以理解为：在满足功能和规格目标的前提下，数字滤波电路103对应的芯片占用面积cost最小。
cost＝c1×group_delay+c2×filter_mem+c3×data_mem+const
(2)
其中，cost为数字滤波电路103在芯片中的占用面积，group_delay为数字滤波电路103的链路群时延，filter_mem为滤波器的存储面积，data_mem为数据存储面积，c1、c2和c3为权重系数，Const表示数字滤波电路103中其他未涉及到的面积。
其中，单个滤波器群延时满足公式(3)：
其中Tap表示滤波器系数个数，fs代表滤波器对应的数据采样率。数字滤波电路103链路群延时等于链路上所有滤波器群延时相加。
滤波器的存储面积filter_mem满足公式(4)：
其中，tapi表示第i个滤波器系数个数，fbiti表示第i个滤波器系数位宽，N表示数字滤波电路103上滤波器总个数。
数据存储面积data_mem满足公式(5)：
其在，numi表示第i个滤波器需要的数据缓存个数，dbiti表示第i个滤波器处理数据的位宽。
在本实施例中，在数字滤波电路103的工作时钟是常见的音频采样率的整数倍频率的条件下，数字滤波电路103可以根据多级实现原理更灵活地设计每级的下采样的整数倍，可以使用HBF等特殊FIR滤波器，相同设计参数和性能时可优化实现，减小芯片面积，一个数字滤波电路可输出48kHz、96kHz、192kHz和384kHz等采样率的输出信号采样率，避免了设计多个独立数字滤波电路，增大芯片面积。
下面，通过以下实施例对本申请提供的一种数据处理控制电路104进行说明。
图8为本申请实施例提供的一种数据处理控制电路104的结构示意图，参考图8，数据处理控制电路104包括：第一数字接口1041、通路选择模块1042以及多条通路，为了便于说明，图8中仅示出一条通路，其中，每条通路包括：第一转采样模块、数字增益模块、第二转采样模块和第二数字接口。示例性的，以图8中的通路1043为例，通路1043包括第一转采样模块、数字增益模块、第二转采样模块和第二数字接口。
第一数字接口1041，用于接收数字滤波电路103的输出的滤波处理后的数字信号。
第一转采样模块的输入端与通路选择模块1042的输出端连接，第一转采样模块的输出端与数字增益模块的输入端连接，数字增益模块的输出端与第二转采样模块的输入端连接，第二转采样模块的输出端作为数据处理控制电路104的输出端。
其中，通路选择模块1042，用于从多条通路中选择目标通路，目标通路用于对第一数字接口接收的增大滤波处理后的数字信号进行处理。
具体的：
第一转采样模块，用于将滤波处理后的数字信号的采样率增大到预设采样率，比如将8kHz、16kHz、32kHz和44.1kHz转为48kHz。
数字增益模块，用于对数字信号的幅值进行预设倍数的增大或者减小。
第二转采样模块，用于将增益处理后的数字信号的采样率转换为模数转换系统10的输出端连接的电路所需的目标采样率，并将目标采样率对应的信号通过第二数字接口输出。例如将48kHz转为8kHz、16kHz、32kHz和44.1kHz等。
在一种可能的实现方式中，根据应用场景的需求，第一转采样模块和第二转采样模块可设置为同时透传、单一透传或不透传，其中，同时透传为第一转采样模块和第二转采样模块均被设置为透传(即不进行采样率的改变)，单一透传为第一转采样模块或第二转采样模块被设置为透传，不透穿则表示第一转采样模块或第二转采样模块均被设置为不透传(即进行采样率的改变)。
示例性的，请参考图9，图9为数据处理控制电路104中多条通路的示意图，其他通路均与通路选择模块1042连接，通路选择模块1042可以对多条通路进行选择。
在一种可能的实现方式中，数据处理控制电路104还包括第三数字接口，第三数字接口可以用于接收外部设备输入的信号。
在本实施例中，通路选择模块1042、第一转采样模块、数字增益模块、以及第二转采样模块，可以通过软件实现，也可以通过软件和硬件结合的方式实现，本申请对此不作限制。
在本实施例中，数据处理控制电路104可以用于对滤波处理后的数字信号或者外部设备输入的信号进行增益处理和采样率调整处理，使得为后续设备提供设备所需的信号。
在一种可能的实现方式中，模数转换系统10的性能可以通过SNR_aim和THDN_aim的值表示，具体的，模数转换系统10的性能满足以下条件：
10-SNR_1+10-SNR_2+10-SNR_3≤10-SNR_aim (6)
10THDN_1+10THDN_2+10THDN_3≤10THDN_aim (7)
其中，SNR_1和THDN_1为模块转换电路102的性能(即信噪比和总谐波失真加噪声)，SNR_2和THDN_2为数字滤波电路103的性能，SNR_3和THDN_3为数据处理控制电路104的性能。
图10为本申请实施例提供的一种音频处理方法的流程示意图，该方法应用于模数转换系统10，模数转换系统10包括时钟控制电路101、模数转换电路102、数字滤波电路103、以及数据处理控制电路104。
数字滤波电路103分别与模数转换电路102和数据处理控制电路104连接。具体的，模数转换电路102的输出端与数字滤波电路103的输入端连接，数据处理控制电路104的输入端与数字滤波电路103的输出端连接。时钟控制电路101分别与模数转换电路102、数字滤波电路103、以及数据处理控制电路104连接。时钟控制电路101通过时钟复用通路与预设系统的时钟源连接，以获取预设系统的已有时钟，已有时钟为音频采样率的整数倍频率。通过时钟控制电路101，为模数转换电路102、数字滤波电路103、以及数据处理控制电路104提供预设工作时钟，预设工作时钟是根据已有时钟确定的，具体实现可以参考上述实施例，这里不再赘述。
该方法包括以下步骤：
S1001、通过模数转换电路，基于预设工作时钟，获取待处理的音频信号，并将音频信号转换为数字信号。
S1002、通过数字滤波电路，基于预设工作时钟，对数字信号进行整数倍下采样和滤除噪声处理，得到滤波处理后的数字信号。
S1003、通过数据处理控制电路，基于预设工作时钟，对滤波处理后的数字信号进行增益处理和采样率调整处理，得到处理后的音频信号。
在本实施例中，模数转换系统中的时钟控制电路，通过时钟复用通路与预设系统的时钟源连接，以根据预设系统的已有时钟为模数转换电路、数字滤波电路、以及数据处理控制电路提供工作时钟，其中，已有时钟为音频采样率的整数倍频率。基于预设工作时钟，通过模数转换电路获取待处理的音频信号，并将音频信号转换为数字信号，通过数字滤波电路对数字信号进行整数倍下采样和滤除噪声处理，得到滤波处理后的数字信号，通过数据处理控制电路对滤波处理后的数字信号进行增益处理和采样率调整处理，得到处理后的音频信号。本申请无需使用额外的时钟源，在较低的芯片面积和功耗代价下，提高系统信噪比，降低总谐波失真加噪。
图为本申请实施例提供的一种电子设备的结构示意图，电子设备可以包括：模数转换系统。
电子设备可以为芯片、芯片模组、智能家居设备、智能穿戴设备、智能车辆等具有音频功能的设备。
本实施例的电子设备，可用于执行上述方法实施例的技术方案，具体实现方式和技术效果类似，这里不再赘述。
本申请实施例提供了一种计算机可读存储介质，该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random AccessMemory，RAM)、磁盘或者光盘等各种可以存储计算机执行指令的介质，具体的，该计算机可读存储介质中存储有计算机执行指令，该计算机执行指令被计算机执行时使得上述方法实施例所示的技术方案被执行，具体实现方式和技术效果类似，这里不再赘述。
本申请实施例提供一种计算机程序产品，包括计算机程序，计算机程序被计算机执行时，使得上述方法实施例所示的技术方案被执行，具体实现方式和技术效果类似，这里不再赘述。
本申请实施例提供一种芯片，包括模数转换系统，芯片上存储有计算机程序，计算机程序被模数转换系统执行时，使得上述方法实施例所示的技术方案被执行。
在一种可能的实现方式中，芯片还可以为芯片模组。
本实施例的芯片可用于执行上述方法实施例所示的技术方案，具体实现方式和技术效果类似，这里不再赘述。
本申请实施例提供一种模组设备，该模组设备包括电源模组、存储模组以及芯片模组，芯片模组包括模数转换系统。
其中，电源模组用于为模组设备提供电能。
存储模组用于存储数据和指令。
本实施例的芯片模组可用于通过模数转换系统执行上述方法实施例所示的技术方案，具体实现方式和技术效果类似，这里不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
本申请中“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
“以下至少一(项)个”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a、b或c中的至少一项(个)，可以表示：a，b，c，a和b，a和c，b和c，或a、b和c，其中a、b、c中的每一个本身可以是元素，也可以是包含一个或多个元素的集合。
本申请中“至少一个”是指一个或多个。“多个”是指两个或两个以上。本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。例如，第一阈值和第二阈值，只是为了区分不同的阈值，而并不是表示这两个阈值的大小、优先级或者重要程度等的不同。
在本申请中，“示例的”“在一些实施例中”“在另一些实施例中”等用于表示作例子、例证或说明。本申请中被描述为“示例”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用示例的一词旨在以具体方式呈现概念。
本申请中“的(of)”、“相应的(corresponding，relevant)”、“对应的(corresponding)”、“关联的”有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。本申请实施例中通信、传输有时可以混用，应当指出的是，在不强调区别是，其所表达的含义是一致的。例如传输可以包括发送和/或接收，可以为名词，也可以是动词。
本申请中“等于”可以与“小于”连用，也可以与“大于”连用，但不同时与“小于”和“大于”连用。当“等于”与“小于”连用时，适用于“小于”所采用的技术方案。当“等于”与“大于”连用时，适用于“大于”所采用的技术方案。

Claims (17)

1.一种模数转换系统，其特征在于，包括：时钟控制电路、模数转换电路、数字滤波电路、以及数据处理控制电路；
所述数字滤波电路分别与所述模数转换电路和所述数据处理控制电路连接，所述时钟控制电路分别与所述模数转换电路、所述数字滤波电路、以及数据处理控制电路连接；
所述时钟控制电路，通过时钟复用通路与预设系统的时钟源连接，以获取所述预设系统的已有时钟，所述已有时钟为音频采样率的整数倍频率；
所述时钟控制电路，用于根据所述已有时钟，分别为所述模数转换电路、所述数字滤波电路、以及所述数据处理控制电路提供工作时钟；
所述模数转换电路、所述数字滤波电路、以及所述数据处理控制电路，用于根据所述工作时钟，对待处理的音频信号进行处理。
2.根据权利要求1所述的系统，其特征在于，所述时钟控制电路包括分频处理电路；
所述分频处理电路，用于根据所述模数转换电路、所述数字滤波电路以及所述数据处理控制电路的时钟需求，对所述已有时钟进行分频处理，分别得到所述模数转换电路的工作时钟、所述数字滤波电路的工作时钟以及所述数据处理控制电路的工作时钟。
3.根据权利要求2所述的系统，其特征在于，所述模数转换电路的工作时钟、所述数字滤波电路的工作时钟以及所述数据处理控制电路的工作时钟相同。
4.根据权利要求2或3所述的系统，其特征在于，所述时钟控制电路还包括第一时钟门、第二时钟门和第三时钟门；
所述第一时钟门、所述第二时钟门以及所述第三时钟门的输入端分别与所述分频处理电路连接，所述第一时钟门的输出端与所述模数转换电路连接；所述第二时钟门的输出端与所述数据处理控制电路进行连接；所述第三时钟门的输出端与所述数字滤波电路进行连接；
所述第一时钟门，用于控制是否向所述模数转换电路提供所述工作时钟；
所述第二时钟门，用于控制是否向所述数据处理控制电路提供所述工作时钟；
所述第三时钟门，用于控制是否向所述数字滤波电路提供所述工作时钟。
5.根据权利要求1-4任一项所述的系统，其特征在于，
所述模数转换电路具体用于：根据所述工作时钟，将所述音频信号转换为数字信号，并将所述数字信号传输至所述数字滤波电路；
所述数字滤波电路具体用于：根据所述工作时钟，对所述数字信号进行整数倍下采样和滤除噪声处理，得到滤波处理后的数字信号；
所述数据处理控制电路具体用于：对所述滤波处理后的数字信号进行增益处理和采样率调整处理。
6.根据权利要求5所述的系统，其特征在于，所述模数转换电路包括模数转换器ADC，所述ADC的输出信号采样率为工作时钟频率或者所述工作时钟频率分频后的频率。
7.根据权利要求5或6所述的系统，其特征在于，所述数字滤波电路包括多个有限冲击响应FIR滤波器，多个FIR滤波器用于对所述数字信号进行整数倍下采样；
其中，每个FIR滤波器对应的整数倍由所述模数转换电路的输出采样率和所述数字滤波电路的输出采样率确定。
8.根据权利要求7所述的系统，其特征在于，所述多个FIR滤波器包括级联积分梳状滤波器CIC、半带滤波器HBF中的一种或多种。
9.根据权利要求7或8所述的系统，其特征在于，所述数字滤波电路的输出信号采样率为根据所述多个FIR滤波器的透传控制参数确定的，所述透传控制参数用于指示FIR滤波器在下采样时是否透传。
10.根据权利要求1-9任一项所述的系统，其特征在于，所述数据处理控制电路包括第一数字接口、通路选择模块以及多条通路；每条通路包括：第一转采样模块、数字增益模块、第二转采样模块和第二数字接口；
所述第一数字接口，用于接收所述数字滤波电路的输出的滤波处理后的数字信号；
所述通路选择模块，用于从所述多条通路中选择目标通路，所述目标通路用于对所述第一数字接口接收的增大滤波处理后的数字信号进行处理；
所述第一转采样模块，用于将所述滤波处理后的数字信号的采样率增大到预设采样率；
所述数字增益模块，用于对所述数字信号的幅值进行预设倍数的增大或者减小；
所述第二转采样模块，用于将增益处理后的数字信号的采样率转换为所述模数转换系统的输出端连接的电路所需的目标采样率，并将所述目标采样率对应的信号通过所述第二数字接口输出。
11.根据权利要求10所述的系统，其特征在于，所述数据处理控制电路还包括第三数字接口，所述第三数字接口用于接收外部设备输入的信号。
12.根据权利要求1所述的系统，其特征在于，所述模数转换电路包括数字麦克风。
13.根据权利要求1所述的系统，其特征在于，所述模数转换系统还包括数字麦克风，所述模数转换电路和数字麦克风的输出端通过多路复用器与所述数字滤波电路的输入端连接，所述数字麦克风和所述模数转换电路的输出信号采样率相同。
14.一种音频处理方法，其特征在于，应用于模数转换系统，所述模数转换系统包括时钟控制电路、模数转换电路、数字滤波电路、以及数据处理控制电路；
所述数字滤波电路分别与所述模数转换电路和所述数据处理控制电路连接，所述时钟控制电路分别与所述模数转换电路、所述数字滤波电路、以及数据处理控制电路连接；
所述方法包括：
通过所述模数转换电路，基于预设工作时钟，获取待处理的音频信号，并将所述音频信号转换为数字信号；
通过所述数字滤波电路，基于所述预设工作时钟，对所述数字信号进行整数倍下采样和滤除噪声处理，得到滤波处理后的数字信号；
通过数据处理控制电路，基于所述预设工作时钟，对所述滤波处理后的数字信号进行增益处理和采样率调整处理，得到处理后的音频信号；
其中，所述模数转换电路、所述数字滤波电路、以及所述数据处理控制电路通过预设工作时钟进行工作，所述预设工作时钟由所述时钟控制电路提供，所述预设工作时钟通过时钟复用通路与预设系统的时钟源连接，以获取所述预设系统的已有时钟，所述已有时钟为音频采样率的整数倍频率，所述已有时钟用于确定所述预设工作时钟。
15.一种电子设备，其特征在于，包括：如权利要求1所述的模数转换系统。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求14所述的音频处理方法。
17.一种计算机程序产品，其特征在于，包括计算机程序，所述计算机程序被处理器执行时实现如权利要求14所述的音频处理方法。
CN202310621264.8A 2023-05-29 2023-05-29 模数转换系统、音频处理方法、设备、介质及产品 Pending CN116566393A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310621264.8A CN116566393A (zh) 2023-05-29 2023-05-29 模数转换系统、音频处理方法、设备、介质及产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310621264.8A CN116566393A (zh) 2023-05-29 2023-05-29 模数转换系统、音频处理方法、设备、介质及产品

Publications (1)

Publication Number Publication Date
CN116566393A true CN116566393A (zh) 2023-08-08

Family

ID=87503440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310621264.8A Pending CN116566393A (zh) 2023-05-29 2023-05-29 模数转换系统、音频处理方法、设备、介质及产品

Country Status (1)

Country Link
CN (1) CN116566393A (zh)

Similar Documents

Publication Publication Date Title
US8417750B2 (en) Filters for communication systems
JP3530193B2 (ja) 広帯域周波数信号デジタイザおよびその方法
Mahesh et al. Coefficient decimation approach for realizing reconfigurable finite impulse response filters
CN103166598B (zh) 数字滤波器及其配置方法、电子设备及无线通信系统
CN111900953B (zh) 数字麦克风的采样转换及滤波实现系统、方法
JP2014112866A (ja) 結合されたディジタル対アナログコンバータおよび信号フィルタ
Dhabu et al. Variable cutoff frequency FIR filters: A survey
CN100547922C (zh) 一种降采样滤波方法和降采样滤波器
US20050018796A1 (en) Method of combining an analysis filter bank following a synthesis filter bank and structure therefor
Ghazel et al. On design and implementation of a decimation filter for multistandard wireless transceivers
CN116566393A (zh) 模数转换系统、音频处理方法、设备、介质及产品
US10972123B1 (en) Signal processing structure
Mahesh et al. A low complexity reconfigurable filter bank architecture for spectrum sensing in cognitive radios
US20110066263A1 (en) Audio playback device and audio playback method
US6501406B1 (en) Digital filter
RU2289202C2 (ru) Многоканальный перепрограммируемый цифровой приемный тракт
Salgado et al. Power and area efficient comb-based decimator for sigma-delta ADCs with high decimation factors
CN101473535A (zh) 用于在数字域处理数字输入信号的方法及用于处理数字输入信号的数字滤波器电路
US7206563B1 (en) Reduction of radio frequency interference (RFI) produced by switching amplifiers
CN110463034B (zh) 数字功率放大器
Smitha et al. A reconfigurable multi-stage frequency response masking filter bank architecture for software defined radio receivers
US7205914B1 (en) System and method for efficient upsampled signal processing
de Aquino et al. Design of CIC filters for software radio system
JP3239756B2 (ja) ミキシング回路、符号化装置および符復号化装置
Lavanya et al. High speed, low complexity, folded, polymorphic wavelet architecture using reconfigurable hardware

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination