JP3264155B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3264155B2 JP3264155B2 JP30913595A JP30913595A JP3264155B2 JP 3264155 B2 JP3264155 B2 JP 3264155B2 JP 30913595 A JP30913595 A JP 30913595A JP 30913595 A JP30913595 A JP 30913595A JP 3264155 B2 JP3264155 B2 JP 3264155B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sigma
- analog
- audio signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換器を構
成するシグマデルタ変調回路で再生時のトーンを防ぐた
めに付加されたＤＣバイアス電圧を除去する信号処理装
置に関する。
成するシグマデルタ変調回路で再生時のトーンを防ぐた
めに付加されたＤＣバイアス電圧を除去する信号処理装
置に関する。
【０００２】
【従来の技術】例えば、音声信号をディジタル化して記
録、再生及び伝送する方法は、従来からコンパクトディ
スク（ＣＤ）、ディジタルオーディオテープ（ＤＡＴ）
等の記録再生装置や、衛星放送等のディジタル音声放送
で実施されている。このようなディジタルオーディオ伝
送装置において、従来はそのディジタル化に際して、サ
ンプリング周波数として４８ｋＨｚ、４４．１ｋＨｚ
等、また量子化ビット数として１６ビット等のフォーマ
ットを規定していた。
録、再生及び伝送する方法は、従来からコンパクトディ
スク（ＣＤ）、ディジタルオーディオテープ（ＤＡＴ）
等の記録再生装置や、衛星放送等のディジタル音声放送
で実施されている。このようなディジタルオーディオ伝
送装置において、従来はそのディジタル化に際して、サ
ンプリング周波数として４８ｋＨｚ、４４．１ｋＨｚ
等、また量子化ビット数として１６ビット等のフォーマ
ットを規定していた。
【０００３】しかし、このような従来のディジタルオー
ディオ伝送装置では、一般的にディジタルオーディオデ
ータの量子化ビット数が、復調されたオーディオ信号の
ダイナミックレンジを規定してしまう。このため例えば
より高品質のオーディオ信号を伝送するためには、量子
化ビット数を現行の１６ビットから２０又は２４ビット
等に拡大することが必要である。しかしながら、一度フ
ォーマットを規定してしまうと、量子化ビット数の拡大
を容易に行うことが出来ないため、これらの装置からよ
り高品質のオーディオ信号を取り出すことができなかっ
た。
ディオ伝送装置では、一般的にディジタルオーディオデ
ータの量子化ビット数が、復調されたオーディオ信号の
ダイナミックレンジを規定してしまう。このため例えば
より高品質のオーディオ信号を伝送するためには、量子
化ビット数を現行の１６ビットから２０又は２４ビット
等に拡大することが必要である。しかしながら、一度フ
ォーマットを規定してしまうと、量子化ビット数の拡大
を容易に行うことが出来ないため、これらの装置からよ
り高品質のオーディオ信号を取り出すことができなかっ
た。
【０００４】ところで、音声信号をディジタル化する方
法としては、シグマデルタ（ΣΔ）変調と呼ばれる方法
が提案されている（日本音響学会誌４６巻３号（１９９
０）第２５１〜２５７頁「ＡＤ／ＤＡ変換器とディジタ
ルフィルター（山崎芳男）」等参照）。
法としては、シグマデルタ（ΣΔ）変調と呼ばれる方法
が提案されている（日本音響学会誌４６巻３号（１９９
０）第２５１〜２５７頁「ＡＤ／ＤＡ変換器とディジタ
ルフィルター（山崎芳男）」等参照）。
【０００５】このΣΔ変調により得られる１ビットディ
ジタルデータは、従来のデジタルオーディオに使われて
きたデータのフォーマット（例えばサンプリング周波数
４４．１ＫＨｚ、データ語長１６ビット）に比べて、非
常に高いサンプリング周波数と短いデータ語長（例えば
サンプリング周波数が４４．１ＫＨｚの６４倍でデータ
語長が１ビット）といった形をしており、広い伝送可能
周波数帯域を特長にしている。また、ΣΔ変調により１
ビット信号であっても、６４倍というオーバーサンプリ
ング周波数に対して低域であるオーディオ帯域におい
て、高いダイナミックレンジをも確保できる。この特徴
を生かして高音質のレコーダーやデータ伝送に応用する
ことができる。
ジタルデータは、従来のデジタルオーディオに使われて
きたデータのフォーマット（例えばサンプリング周波数
４４．１ＫＨｚ、データ語長１６ビット）に比べて、非
常に高いサンプリング周波数と短いデータ語長（例えば
サンプリング周波数が４４．１ＫＨｚの６４倍でデータ
語長が１ビット）といった形をしており、広い伝送可能
周波数帯域を特長にしている。また、ΣΔ変調により１
ビット信号であっても、６４倍というオーバーサンプリ
ング周波数に対して低域であるオーディオ帯域におい
て、高いダイナミックレンジをも確保できる。この特徴
を生かして高音質のレコーダーやデータ伝送に応用する
ことができる。
【０００６】このΣΔ変調回路自体はとりわけ新しい技
術ではなく、回路構成がＩＣ化に適していて、また比較
的簡単にＡ／Ｄ変換の精度を得ることができることから
従来からＡ／Ｄ変換器の内部などではよく用いられてい
る。
術ではなく、回路構成がＩＣ化に適していて、また比較
的簡単にＡ／Ｄ変換の精度を得ることができることから
従来からＡ／Ｄ変換器の内部などではよく用いられてい
る。
【０００７】ΣΔ変調された信号は、簡単なアナログロ
ーパスフィルターを通すことによって、アナログオーデ
ィオ信号に戻すことができる。
ーパスフィルターを通すことによって、アナログオーデ
ィオ信号に戻すことができる。
【０００８】
【発明が解決しようとする課題】ところで、Ａ／Ｄ変換
器を構成するΣΔ変調回路にはそのＩＣチップの内部に
おいてＤＣバイアス電圧がかけられたものがあり、アナ
ログオーディオ入力信号にＤＣオフセットがなくても、
このＤＣバイアスのため、出力されるΣΔ変調された１
ビットディジタルデータは直流成分を含んだ信号になっ
てしまう場合がある。これはΣΔ変調回路で発生するト
ーンという現象を避けるためである。
器を構成するΣΔ変調回路にはそのＩＣチップの内部に
おいてＤＣバイアス電圧がかけられたものがあり、アナ
ログオーディオ入力信号にＤＣオフセットがなくても、
このＤＣバイアスのため、出力されるΣΔ変調された１
ビットディジタルデータは直流成分を含んだ信号になっ
てしまう場合がある。これはΣΔ変調回路で発生するト
ーンという現象を避けるためである。
【０００９】このトーンという現象は、（RobertC.Ledz
ius : The Basis and Architecturefor the Reduction
of Tones in a Sigma-Delta DAC : IEEE VOL.40,NO.7,J
ULY1993）に開示されているように、“０”付近でアイ
ドリングノイズを発生する現象であり、人間には可聴帯
域のノイズとなって聞こえてしまう。これは、シグマデ
ルタ変調回路が“０”の入力を無理矢理１ビット化しよ
うとすることにより発生する。
ius : The Basis and Architecturefor the Reduction
of Tones in a Sigma-Delta DAC : IEEE VOL.40,NO.7,J
ULY1993）に開示されているように、“０”付近でアイ
ドリングノイズを発生する現象であり、人間には可聴帯
域のノイズとなって聞こえてしまう。これは、シグマデ
ルタ変調回路が“０”の入力を無理矢理１ビット化しよ
うとすることにより発生する。
【００１０】このＤＣバイアス電圧は、１ビットディジ
タルデータをアナログオーディオ信号として再生する際
には除去しなければならない。
タルデータをアナログオーディオ信号として再生する際
には除去しなければならない。
【００１１】仮に、このＤＣバイアス電圧を除去しない
で残したままにしておくと、Ｄ／Ａ変換されて得られた
アナログオーディオ信号を一旦ミュート後、ミュート解
除した際、アナログオーディオ信号に急峻なパルス状の
ノイズが含まれてしまう。また、スピーカにＤＣバイア
スが残ったままのアナログオーディオ信号の供給を継続
すると、スピーカのコイルはＤＣバイアス分により発熱
するので、最悪の場合、スピーカを破壊してしまうこと
になる。
で残したままにしておくと、Ｄ／Ａ変換されて得られた
アナログオーディオ信号を一旦ミュート後、ミュート解
除した際、アナログオーディオ信号に急峻なパルス状の
ノイズが含まれてしまう。また、スピーカにＤＣバイア
スが残ったままのアナログオーディオ信号の供給を継続
すると、スピーカのコイルはＤＣバイアス分により発熱
するので、最悪の場合、スピーカを破壊してしまうこと
になる。
【００１２】このＤＣバイアス電圧を例えばディジタル
フィルタで除去しようとすると、ＦＩＲで構成するには
長大なタップ数を必要とするし、ＩＩＲで構成しようと
すると長大なビット数の係数とアキュミュレータが必要
となり実現可能な規模で構成を抑えると、信号の品質劣
化は避けられないし、ＤＣ成分だけ除去することは不可
能で低域周波数成分もある程度レベル低下する。
フィルタで除去しようとすると、ＦＩＲで構成するには
長大なタップ数を必要とするし、ＩＩＲで構成しようと
すると長大なビット数の係数とアキュミュレータが必要
となり実現可能な規模で構成を抑えると、信号の品質劣
化は避けられないし、ＤＣ成分だけ除去することは不可
能で低域周波数成分もある程度レベル低下する。
【００１３】さらに、アナログ入力信号自体にＩＣの内
部においてかかるＤＣバイアスをキャンセルするように
逆ＤＣバイアスをかけてＩＣに入力する方法もあるが、
電源の変動や熱によるＤＣバイアスの変動には対処でき
ない。
部においてかかるＤＣバイアスをキャンセルするように
逆ＤＣバイアスをかけてＩＣに入力する方法もあるが、
電源の変動や熱によるＤＣバイアスの変動には対処でき
ない。
【００１４】本発明は、上記実情に鑑みてなされたもの
であり、ΣΔ変調された１ビットディジタルデータのＤ
Ｃバイアス成分を簡単な構成で除去することができる信
号処理装置の提供を目的とする。
であり、ΣΔ変調された１ビットディジタルデータのＤ
Ｃバイアス成分を簡単な構成で除去することができる信
号処理装置の提供を目的とする。
【００１５】
【課題を解決するための手段】本発明に係る信号処理装
置は、上記課題を解決するために、上記入力アナログ信
号に直流バイアス電圧を印加すると共に、上記入力され
たアナログ信号を反転した反転信号に直流バイアス電圧
を印加し、これら二つの加算出力に別々にシグマデルタ
変調処理を施し、これら別々のシグマデルタ変調処理に
よって得られた二つのディジタル出力をそれぞれアナロ
グ信号に変換し、これら二つのアナログ信号の差を出力
することによって、上記ＤＣバイアス電圧を除去する。
置は、上記課題を解決するために、上記入力アナログ信
号に直流バイアス電圧を印加すると共に、上記入力され
たアナログ信号を反転した反転信号に直流バイアス電圧
を印加し、これら二つの加算出力に別々にシグマデルタ
変調処理を施し、これら別々のシグマデルタ変調処理に
よって得られた二つのディジタル出力をそれぞれアナロ
グ信号に変換し、これら二つのアナログ信号の差を出力
することによって、上記ＤＣバイアス電圧を除去する。
【００１６】
【発明の実施の形態】以下、本発明に係る信号処理装置
の実施の形態について図面を参照しながら説明する。
の実施の形態について図面を参照しながら説明する。
【００１７】この実施の形態は、図１に示すように、入
力されたアナログオーディオ信号をＡ／Ｄ変換部４のシ
グマデルタ（ΣΔ）変調処理で１ビットディジタルオー
ディオデータに変換し、この１ビットディジタルオーデ
ィオデータを伝送記録部９に伝送記録した後、取り出し
てアナログ信号に変換するようなオーディオ信号処理装
置１であり、特にＡ／Ｄ変換部４で再生時のトーンを防
ぐために付加されたＤＣバイアス電圧を簡単な構成で除
去する。
力されたアナログオーディオ信号をＡ／Ｄ変換部４のシ
グマデルタ（ΣΔ）変調処理で１ビットディジタルオー
ディオデータに変換し、この１ビットディジタルオーデ
ィオデータを伝送記録部９に伝送記録した後、取り出し
てアナログ信号に変換するようなオーディオ信号処理装
置１であり、特にＡ／Ｄ変換部４で再生時のトーンを防
ぐために付加されたＤＣバイアス電圧を簡単な構成で除
去する。
【００１８】すなわち、このオーディオ信号処理装置１
は、入力端子２から入力されたアナログオーディオ信号
の位相を反転して反転信号を出力する位相反転回路３
と、入力端子２からの入力アナログオーディオ信号に直
流バイアス電圧を印加する第１の加算器５と、上記反転
信号に直流バイアス電圧を印加する第２の加算器６と、
第１の加算器５からの加算出力にシグマデルタ変調処理
を施す第１のΣΔ変調回路７と、第２の加算器６からの
加算出力にシグマデルタ変調処理を施す第２のΣΔ変調
回路８と、第１のΣΔ変調回路７からの第１のディジタ
ル出力をアナログ信号に変換する第１のＤ／Ａ変換器１
０と、第２のΣΔ変調回路８からの第２のディジタル出
力をアナログ信号に変換する第２のＤ／Ａ変換器１１
と、第１のＤ／Ａ変換器１０からの第１のアナログ出力
と第２のＤ／Ａ変換器１１からの第２のアナログ出力と
の差を出力する差動アンプ１２とを備えて成る。
は、入力端子２から入力されたアナログオーディオ信号
の位相を反転して反転信号を出力する位相反転回路３
と、入力端子２からの入力アナログオーディオ信号に直
流バイアス電圧を印加する第１の加算器５と、上記反転
信号に直流バイアス電圧を印加する第２の加算器６と、
第１の加算器５からの加算出力にシグマデルタ変調処理
を施す第１のΣΔ変調回路７と、第２の加算器６からの
加算出力にシグマデルタ変調処理を施す第２のΣΔ変調
回路８と、第１のΣΔ変調回路７からの第１のディジタ
ル出力をアナログ信号に変換する第１のＤ／Ａ変換器１
０と、第２のΣΔ変調回路８からの第２のディジタル出
力をアナログ信号に変換する第２のＤ／Ａ変換器１１
と、第１のＤ／Ａ変換器１０からの第１のアナログ出力
と第２のＤ／Ａ変換器１１からの第２のアナログ出力と
の差を出力する差動アンプ１２とを備えて成る。
【００１９】なお、第１の加算器５と第１のΣΔ変調回
路７、第２の加算器６と第２のΣΔ変調回路８は、Ａ／
Ｄ変換部４を構成する。
路７、第２の加算器６と第２のΣΔ変調回路８は、Ａ／
Ｄ変換部４を構成する。
【００２０】ここで、上記第１のディジタル出力とは、
第１のΣΔ変調回路７が出力した１ビットディジタルオ
ーディオデータを所定数毎にまとめたディジタルデータ
列であり、例えば磁気記録媒体や光記録媒体に記録した
り、伝送路を介して伝送したりするような伝送記録部９
を介してＤ／Ａ変換器１０に供給される。
第１のΣΔ変調回路７が出力した１ビットディジタルオ
ーディオデータを所定数毎にまとめたディジタルデータ
列であり、例えば磁気記録媒体や光記録媒体に記録した
り、伝送路を介して伝送したりするような伝送記録部９
を介してＤ／Ａ変換器１０に供給される。
【００２１】また、上記第２のディジタル出力とは、第
２のΣΔ変調回路８が出力した１ビットディジタルオー
ディオデータを所定数毎にまとめたディジタルデータ列
であり、上記伝送記録部９を介してＤ／Ａ変換器１１に
供給される。
２のΣΔ変調回路８が出力した１ビットディジタルオー
ディオデータを所定数毎にまとめたディジタルデータ列
であり、上記伝送記録部９を介してＤ／Ａ変換器１１に
供給される。
【００２２】第１及び第２のΣΔ変調回路７及び８は、
図２に示すような構成となる。例えば、第１のΣΔ変調
回路７では、入力端子２１から入力される上記第１の加
算器５の加算出力を加算器２２を介して積分器２３で受
け取る。この積分器２３からの信号が比較器２４に供給
され、上記入力端子２１から入力される加算入力の中点
電位と比較されて１サンプル期間ごとに１ビット量子化
処理されて１ビットディジタルデータとして出力され
る。
図２に示すような構成となる。例えば、第１のΣΔ変調
回路７では、入力端子２１から入力される上記第１の加
算器５の加算出力を加算器２２を介して積分器２３で受
け取る。この積分器２３からの信号が比較器２４に供給
され、上記入力端子２１から入力される加算入力の中点
電位と比較されて１サンプル期間ごとに１ビット量子化
処理されて１ビットディジタルデータとして出力され
る。
【００２３】この量子化処理データである１ビットディ
ジタルデータが１サンプル遅延器２５に供給されて１サ
ンプル期間分遅延される。この遅延データが１ビットの
Ｄ／Ａ変換器２６でアナログ信号に変換されて加算器２
２に供給されて、入力端子２１からの上記加算入力に加
算される。そして比較器２４から出力される１ビットデ
ィジタルデータが出力端子２７を介して伝送記録部９に
送られる。
ジタルデータが１サンプル遅延器２５に供給されて１サ
ンプル期間分遅延される。この遅延データが１ビットの
Ｄ／Ａ変換器２６でアナログ信号に変換されて加算器２
２に供給されて、入力端子２１からの上記加算入力に加
算される。そして比較器２４から出力される１ビットデ
ィジタルデータが出力端子２７を介して伝送記録部９に
送られる。
【００２４】以下、このオーディオ信号処理装置１の動
作について図３を参照しながら説明する。この図３は図
１の各部（ａ）、（ｂ）、（ｃ）、（ｄ）及び（ｅ）に
おける信号波形を示している。
作について図３を参照しながら説明する。この図３は図
１の各部（ａ）、（ｂ）、（ｃ）、（ｄ）及び（ｅ）に
おける信号波形を示している。
【００２５】図３の（ａ）に示すような入力アナログオ
ーディオ信号は、Ａ／Ｄ変換部４を構成する第１の加算
器５に供給されると共に、位相反転回路３に供給され
る。位相反転回路３は、上記入力アナログオーディオ信
号の位相を１８０度ずらし、極性を反転して図３の
（ｂ）に示すような反転信号を出力する。この反転信号
は、Ａ／Ｄ変換部４を構成する第２の加算器６に供給さ
れる。
ーディオ信号は、Ａ／Ｄ変換部４を構成する第１の加算
器５に供給されると共に、位相反転回路３に供給され
る。位相反転回路３は、上記入力アナログオーディオ信
号の位相を１８０度ずらし、極性を反転して図３の
（ｂ）に示すような反転信号を出力する。この反転信号
は、Ａ／Ｄ変換部４を構成する第２の加算器６に供給さ
れる。
【００２６】第１の加算器５は上記図３の（ａ）に示す
上記入力アナログオーディオ信号にＤＣバイアス電圧を
付加し、図３の（ｃ）に示すような加算信号を出力す
る。このＤＣバイアス電圧は、次段の第１のΣΔ変調回
路７で発生するトーンという現象の原因を避けるためＡ
／Ｄ変換部４で通常、付加される。
上記入力アナログオーディオ信号にＤＣバイアス電圧を
付加し、図３の（ｃ）に示すような加算信号を出力す
る。このＤＣバイアス電圧は、次段の第１のΣΔ変調回
路７で発生するトーンという現象の原因を避けるためＡ
／Ｄ変換部４で通常、付加される。
【００２７】このトーンという現象は、（RobertC.Ledz
ius : The Basis and Architecturefor the Reduction
of Tones in a Sigma-Delta DAC : IEEE VOL.40,NO.7,J
ULY1993）に開示されているように、“０”付近でアイ
ドリングノイズを発生する現象であり、人間には可聴帯
域のノイズとなって聞こえてしまう。これは、シグマデ
ルタ変調回路が“０”の入力を無理矢理１ビット化しよ
うとすることにより発生する。したがって、このＤＣバ
イアス電圧は、１ビットディジタルデータをアナログオ
ーディオ信号として再生する際には除去しなければなら
ない。仮に、このＤＣバイアス電圧を除去しないで残し
たままにしておくと、Ｄ／Ａ変換されて得られたアナロ
グオーディオ信号を一旦ミュート後、ミュート解除した
際、アナログオーディオ信号に急峻なパルス状のノイズ
が含まれてしまう。また、スピーカにＤＣバイアスが残
ったままのアナログオーディオ信号の供給を継続する
と、スピーカのコイルはＤＣバイアス分により発熱する
ので、最悪スピーカを破壊してしまうことになるからで
ある。
ius : The Basis and Architecturefor the Reduction
of Tones in a Sigma-Delta DAC : IEEE VOL.40,NO.7,J
ULY1993）に開示されているように、“０”付近でアイ
ドリングノイズを発生する現象であり、人間には可聴帯
域のノイズとなって聞こえてしまう。これは、シグマデ
ルタ変調回路が“０”の入力を無理矢理１ビット化しよ
うとすることにより発生する。したがって、このＤＣバ
イアス電圧は、１ビットディジタルデータをアナログオ
ーディオ信号として再生する際には除去しなければなら
ない。仮に、このＤＣバイアス電圧を除去しないで残し
たままにしておくと、Ｄ／Ａ変換されて得られたアナロ
グオーディオ信号を一旦ミュート後、ミュート解除した
際、アナログオーディオ信号に急峻なパルス状のノイズ
が含まれてしまう。また、スピーカにＤＣバイアスが残
ったままのアナログオーディオ信号の供給を継続する
と、スピーカのコイルはＤＣバイアス分により発熱する
ので、最悪スピーカを破壊してしまうことになるからで
ある。
【００２８】そこで、このオーディオ信号処理装置１で
は、位相反転回路３で上述したように位相反転した図３
の（ｂ）に示すような反転信号にも、第２の加算器６で
ＤＣバイアス電圧を付加し、図３の（ｄ）に示すような
加算信号を得、この加算信号を第２のΣΔ変調回路８に
供給する。
は、位相反転回路３で上述したように位相反転した図３
の（ｂ）に示すような反転信号にも、第２の加算器６で
ＤＣバイアス電圧を付加し、図３の（ｄ）に示すような
加算信号を得、この加算信号を第２のΣΔ変調回路８に
供給する。
【００２９】第１及び第２のΣΔ変調回路７及び８から
の上記第１及び第２のディジタル出力は、伝送記録部９
を介して、第１及び第２のＤ／Ａ変換器１０及び１１に
伝送される。
の上記第１及び第２のディジタル出力は、伝送記録部９
を介して、第１及び第２のＤ／Ａ変換器１０及び１１に
伝送される。
【００３０】第１のＤ／Ａ変換器１０は上記第１のディ
ジタル出力をアナログ信号に変換し、図３の（ｃ）に示
すアナログオーディオ信号を差動アンプ１２の正入力端
子（＋）に供給する。また、第２のＤ／Ａ変換器１１は
上記第２のディジタル出力をアナログ信号に変換し、図
３の（ｄ）に示すアナログオーディオ信号を差動アンプ
１２の負入力端子（−）に供給する。
ジタル出力をアナログ信号に変換し、図３の（ｃ）に示
すアナログオーディオ信号を差動アンプ１２の正入力端
子（＋）に供給する。また、第２のＤ／Ａ変換器１１は
上記第２のディジタル出力をアナログ信号に変換し、図
３の（ｄ）に示すアナログオーディオ信号を差動アンプ
１２の負入力端子（−）に供給する。
【００３１】差動アンプ１２は、図３の（ｃ）に示すア
ナログオーディオ信号と図３の（ｄ）に示すアナログオ
ーディオ信号との差を求め、その差分を適当に増幅して
図３の（ｅ）に示すアナログオーディオ信号を出力す
る。ここで、この図３の（ｅ）に示すアナログオーディ
オ信号からはＤＣバイアス分が除去されている。
ナログオーディオ信号と図３の（ｄ）に示すアナログオ
ーディオ信号との差を求め、その差分を適当に増幅して
図３の（ｅ）に示すアナログオーディオ信号を出力す
る。ここで、この図３の（ｅ）に示すアナログオーディ
オ信号からはＤＣバイアス分が除去されている。
【００３２】このように、オーディオ信号処理装置１
は、Ａ／Ｄ変換部４で再生時のトーンを防ぐために付加
されたＤＣバイアス電圧を簡単な構成で除去でき、図３
の（ａ）に示したと同様のアナログオーディオ信号を出
力端子１３から導出することができる。
は、Ａ／Ｄ変換部４で再生時のトーンを防ぐために付加
されたＤＣバイアス電圧を簡単な構成で除去でき、図３
の（ａ）に示したと同様のアナログオーディオ信号を出
力端子１３から導出することができる。
【００３３】すなわち、このオーディオ信号処理装置１
は、Ａ／Ｄ変換部４においてＤＣバイアス電圧のかかる
ΣΔ変調回路７及び８の独立した二つの入力にアナログ
オーディオ信号を差動入力する。そして、そのΣΔ変調
回路７及び８の独立した二つの１ビットディジタルデー
タ出力を独立に伝送記録部９で記録伝送し、再生時にそ
の二つのデータのＤ／Ａ変換時に差動アンプ１２で差動
をとることにより、本来１ビットディジタルオーディオ
データに含まれていたＤＣバイアスをキャンセルし、Ｄ
Ｃオフセットのないアナログオーディオ信号を再生でき
る。
は、Ａ／Ｄ変換部４においてＤＣバイアス電圧のかかる
ΣΔ変調回路７及び８の独立した二つの入力にアナログ
オーディオ信号を差動入力する。そして、そのΣΔ変調
回路７及び８の独立した二つの１ビットディジタルデー
タ出力を独立に伝送記録部９で記録伝送し、再生時にそ
の二つのデータのＤ／Ａ変換時に差動アンプ１２で差動
をとることにより、本来１ビットディジタルオーディオ
データに含まれていたＤＣバイアスをキャンセルし、Ｄ
Ｃオフセットのないアナログオーディオ信号を再生でき
る。
【００３４】
【発明の効果】本発明に係る信号処理装置は、上記入力
アナログ信号に直流バイアス電圧を印加すると共に、上
記入力されたアナログ信号を反転した反転信号に直流バ
イアス電圧を印加し、これら二つの加算出力に別々にシ
グマデルタ変調処理を施し、これら別々のシグマデルタ
変調処理によって得られた二つのディジタル出力をそれ
ぞれアナログ信号に変換し、これら二つのアナログ信号
の差を出力することによって、上記ＤＣバイアス電圧を
除去するので、シグマデルタ変調された１ビットディジ
タルデータのＤＣバイアス成分を簡単な構成で除去して
オーディオ信号の高品質再生を実現する。
アナログ信号に直流バイアス電圧を印加すると共に、上
記入力されたアナログ信号を反転した反転信号に直流バ
イアス電圧を印加し、これら二つの加算出力に別々にシ
グマデルタ変調処理を施し、これら別々のシグマデルタ
変調処理によって得られた二つのディジタル出力をそれ
ぞれアナログ信号に変換し、これら二つのアナログ信号
の差を出力することによって、上記ＤＣバイアス電圧を
除去するので、シグマデルタ変調された１ビットディジ
タルデータのＤＣバイアス成分を簡単な構成で除去して
オーディオ信号の高品質再生を実現する。
【図１】本発明に係る信号処理装置の実施の形態となる
オーディオ信号処理装置の概略構成を示すブロック図で
ある。
オーディオ信号処理装置の概略構成を示すブロック図で
ある。
【図２】上記オーディオ信号処理装置に用いられるΣΔ
変調回路の構成を示すブロック図である。
変調回路の構成を示すブロック図である。
【図３】上記オーディオ信号処理装置の動作を説明する
ための信号波形図である。
ための信号波形図である。
１ オーディオ信号処理装置 ３ 位相反転回路 ４ Ａ／Ｄ変換部 ５ 第１の加算器 ６ 第２の加算器 ７ 第１のΣΔ変調回路 ８ 第２のΣΔ変調回路 ９ 伝送記録部 １０ 第１のＤ／Ａ変換器 １１ 第２のＤ／Ａ変換器 １２ 差動アンプ
Claims (1)
- 【請求項１】 入力されたアナログ信号を反転する反転
手段と、 上記入力アナログ信号に直流バイアス電圧を印加する第
１の加算手段と、 上記反転手段からの反転信号に直流バイアス電圧を印加
する第２の加算手段と、 上記第１の加算手段からの加算出力にシグマデルタ変調
処理を施す第１のシグマデルタ変調手段と、 上記第２の加算手段からの加算出力にシグマデルタ変調
処理を施す第２のシグマデルタ変調手段と、 上記第１のシグマデルタ変調手段からの第１のディジタ
ル出力をアナログ信号に変換する第１のＤ／Ａ変換手段
と、 上記第２のシグマデルタ変調手段からの第２のディジタ
ル出力をアナログ信号に変換する第２のＤ／Ａ変換手段
と、 上記第１のＤ／Ａ変換手段からの第１のアナログ出力と
上記第２のＤ／Ａ変換手段からの第２のアナログ出力と
の差を出力する差動増幅手段とを備えることを特徴とす
る信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30913595A JP3264155B2 (ja) | 1995-11-28 | 1995-11-28 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30913595A JP3264155B2 (ja) | 1995-11-28 | 1995-11-28 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153812A JPH09153812A (ja) | 1997-06-10 |
| JP3264155B2 true JP3264155B2 (ja) | 2002-03-11 |
Family
ID=17989326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30913595A Expired - Fee Related JP3264155B2 (ja) | 1995-11-28 | 1995-11-28 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264155B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065147A (ko) * | 2001-02-06 | 2002-08-13 | 엘지이노텍 주식회사 | 아날로그 신호의 논리값 산출회로 |
-
1995
- 1995-11-28 JP JP30913595A patent/JP3264155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09153812A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327114B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| KR100440609B1 (ko) | 샘플링레이트 변환장치 | |
| JPH06232755A (ja) | 信号処理システムおよび処理方法 | |
| EP0735461A1 (en) | 1-Bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
| US5574453A (en) | Digital audio recording apparatus | |
| JPH0342911A (ja) | Ｄ／ａコンバータの入力データ処理装置 | |
| US5835042A (en) | Signal transmission method and signal transmission apparatus | |
| US5719574A (en) | Digital audio transmission apparatus | |
| JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| JP3264155B2 (ja) | 信号処理装置 | |
| JPH09261071A (ja) | 信号処理装置 | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JPH0991887A (ja) | ディジタル信号処理方法及び装置 | |
| JPH0955634A (ja) | 高調波付加回路 | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
| JP3104105B2 (ja) | 直流成分除去回路 | |
| JP3339320B2 (ja) | ディジタル信号処理装置 | |
| JP2000114971A (ja) | ディジタル信号発生装置 | |
| JPH0481279B2 (ja) | ||
| JPH09148885A (ja) | レート変換装置 | |
| JP3807599B2 (ja) | 記録装置 | |
| JP2601440B2 (ja) | デジタルオーディオ録音再生装置 | |
| JP3378173B2 (ja) | １ビットデジタル信号の再生または受信装置 | |
| JPS60165831A (ja) | Ｐｃｍ方式再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |