JPH0342911A - D/aコンバータの入力データ処理装置 - Google Patents
D/aコンバータの入力データ処理装置Info
- Publication number
- JPH0342911A JPH0342911A JP1177624A JP17762489A JPH0342911A JP H0342911 A JPH0342911 A JP H0342911A JP 1177624 A JP1177624 A JP 1177624A JP 17762489 A JP17762489 A JP 17762489A JP H0342911 A JPH0342911 A JP H0342911A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- converter
- data
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はD/Aコンバータの入力データ処理装置に係り
、特に光ディスク等のディジタル信号を記録情報として
もつ記録媒体の情報再生装置に好適なり/Aコンバータ
の入力データ処理装置に関する。
、特に光ディスク等のディジタル信号を記録情報として
もつ記録媒体の情報再生装置に好適なり/Aコンバータ
の入力データ処理装置に関する。
CDプレーヤ等のディジタルオーディオ機器においては
、CDに記録されたディジタルデータをアナログ信号に
変換するためにD/Aコンバータが用いられる。D/A
コンバータはそのスイチング動作に伴なって量子化雑音
を発生する。この量子化雑音は高次の高調波を含むため
、再生信号波形の歪みとなって表われ、忠実な再生を妨
げる。
、CDに記録されたディジタルデータをアナログ信号に
変換するためにD/Aコンバータが用いられる。D/A
コンバータはそのスイチング動作に伴なって量子化雑音
を発生する。この量子化雑音は高次の高調波を含むため
、再生信号波形の歪みとなって表われ、忠実な再生を妨
げる。
そこで、この量子化雑音を抑制するため、CDから読取
られたディジタルデータにデイザ信号を加える手法が知
られている。
られたディジタルデータにデイザ信号を加える手法が知
られている。
第6図に従来知られているデイザを使用したD/Aコン
バータの例を示す。この第6図に示すように、記録媒体
からピックアップされたディジタルデータはディジタル
信号処理LSIIを介してディジタルフィルタ2により
N倍のFsにサンプリングレートが変換される。次いで
D/Aコンバータ4によりアナログ信号に変換される。
バータの例を示す。この第6図に示すように、記録媒体
からピックアップされたディジタルデータはディジタル
信号処理LSIIを介してディジタルフィルタ2により
N倍のFsにサンプリングレートが変換される。次いで
D/Aコンバータ4によりアナログ信号に変換される。
ディジタルフィルタ2とD/Aコンバータ4の間には加
算器3が介在され、この加算器3でデイザ発生装置7か
らのランダムなM系列のデイザ(ノイズ)を加算してデ
ィジタル信号に重畳させ、量子化雑音の白色化、変換誤
差の抑制が図られている。−旦加えたデイザは再び除去
する必要があるので、D/Aコンバータ4の後段に減算
器5を置き、デイザ発生回路7からのデイザを別のD/
Aコンバータ8によりアナログ信号に変換し、アナログ
信号段階で減算器5によって減算(すなわち除去)する
ようにしている。除去されたアナログ信号はアナログロ
ーパスフィルタ6を介して出力される。アナログローパ
スフィルタ6はN倍オーバーサンプリングした場合のオ
ーバーサンプリング周波数NF、の信号成分をカットす
るためのものである。
算器3が介在され、この加算器3でデイザ発生装置7か
らのランダムなM系列のデイザ(ノイズ)を加算してデ
ィジタル信号に重畳させ、量子化雑音の白色化、変換誤
差の抑制が図られている。−旦加えたデイザは再び除去
する必要があるので、D/Aコンバータ4の後段に減算
器5を置き、デイザ発生回路7からのデイザを別のD/
Aコンバータ8によりアナログ信号に変換し、アナログ
信号段階で減算器5によって減算(すなわち除去)する
ようにしている。除去されたアナログ信号はアナログロ
ーパスフィルタ6を介して出力される。アナログローパ
スフィルタ6はN倍オーバーサンプリングした場合のオ
ーバーサンプリング周波数NF、の信号成分をカットす
るためのものである。
以上のD/Aコンバータにおいて、2′ Sコンブリメ
ントのデータの場合、デイ、ジタルデータの内容がゼロ
レベルをクロスするたびにMSB(Most 51gn
1liclnj BN)反転が行なわれるのであるが、
第7図に示すようにこのMSB反転時にグリッチと呼ば
れるスイッチングノイズVcが発生する。このゼロクロ
ス点近傍を拡大して示したのが第8図である。第8図か
られかるように、単なるD/Aコンバータでも発生する
グリッチV がデイザV の振動によりさらに増加す
るG DTH こととなる。つまり、デイザV の振動に対応TH する分だけゼロクロスする回数が増加するからである。
ントのデータの場合、デイ、ジタルデータの内容がゼロ
レベルをクロスするたびにMSB(Most 51gn
1liclnj BN)反転が行なわれるのであるが、
第7図に示すようにこのMSB反転時にグリッチと呼ば
れるスイッチングノイズVcが発生する。このゼロクロ
ス点近傍を拡大して示したのが第8図である。第8図か
られかるように、単なるD/Aコンバータでも発生する
グリッチV がデイザV の振動によりさらに増加す
るG DTH こととなる。つまり、デイザV の振動に対応TH する分だけゼロクロスする回数が増加するからである。
かかるグリッチv6を含んだD/A変換出力をローパス
フィルタ6にかけた場合の出力信号V はローパスフ
ィルタ6の積分効果により破UT 線で示すような歪み波形となる。このことは特に原信号
が、小レベル信号の場合に影響が大きく現れ、再生の忠
実度の低下を意味する。
フィルタ6にかけた場合の出力信号V はローパスフ
ィルタ6の積分効果により破UT 線で示すような歪み波形となる。このことは特に原信号
が、小レベル信号の場合に影響が大きく現れ、再生の忠
実度の低下を意味する。
そこで、本発明は、信号のゼロクロス点におけるスイッ
チングノイズを抑制しつるD/Aコンバータの入力デー
タ処理装置を提供することを目的とする。
チングノイズを抑制しつるD/Aコンバータの入力デー
タ処理装置を提供することを目的とする。
上記課題を解決するために、本発明はD/Aコンバータ
に入力される、ゼロレベルを基準として交播する交流信
号のディジタルデータを処理する装置であって、前記デ
ィジタルデータで表わされる交流信号を前記ゼロレベル
を基準とした正電位レベルまたは負電位レベルのいずれ
かのレベルにシフトするレベルシフト回路を備えて構成
した。
に入力される、ゼロレベルを基準として交播する交流信
号のディジタルデータを処理する装置であって、前記デ
ィジタルデータで表わされる交流信号を前記ゼロレベル
を基準とした正電位レベルまたは負電位レベルのいずれ
かのレベルにシフトするレベルシフト回路を備えて構成
した。
上記本発明によれば、レベルシフト回路はディジタルデ
ータで表わされる交流信号をゼロレベルを基準とした正
電位レベルまたは負電位レベルのいずれかのレベルにレ
ベルシフトを行なう。そのため、信号のゼロクロス点が
ないのでディジタルデータとしてはMSB反転がなく、
シたがってD/Aコンバータにおけるスイッチングノイ
ズは発生しないことになる。
ータで表わされる交流信号をゼロレベルを基準とした正
電位レベルまたは負電位レベルのいずれかのレベルにレ
ベルシフトを行なう。そのため、信号のゼロクロス点が
ないのでディジタルデータとしてはMSB反転がなく、
シたがってD/Aコンバータにおけるスイッチングノイ
ズは発生しないことになる。
つぎに、本発明の実施例を図面に基づいて説明する。
第1実施例
第1図の本発明の第1実施例を示す。なお、第1図にお
いて従来例の第6図と重複する部分には同一の符号を附
してその詳細な説明は省略する。
いて従来例の第6図と重複する部分には同一の符号を附
してその詳細な説明は省略する。
第6図の従来例と異なる点は、ディジタルフィルタ2と
加算器3との間にアッテネータ100が介在され、デイ
ザ発生器101が正弦波デイザ発生器であり、加算器3
とD/Aコンバータ4との間にレベルシフト回路102
が介在されている点である。
加算器3との間にアッテネータ100が介在され、デイ
ザ発生器101が正弦波デイザ発生器であり、加算器3
とD/Aコンバータ4との間にレベルシフト回路102
が介在されている点である。
アッテネータ100はディジタルフィルタ2からの入力
信号のVレベルを正弦波デイザ信号” DTHの振幅レ
ベル分だけ低減させるためのものである。これにより、
入力信号がオーバーフローレベルにあるときでも” 0
78分だけオーバーフローしてしまうことを防止し、そ
れによって生じる波形歪の発生を防止することができる デイザ発生器101は従来のようなランダム系列のデイ
ザ信号を用いるのではなく、正弦波(または三角波)の
デイザ信号V を発生する。適TH 切な周波数、かつ適切なレベルの正弦波デイザ信号V
を与えることにより、従来のように一旦TH 加えたランダム系列のデイザ信号をD/A変換後に除去
するためのD/Aコンバータ8が不要となり、正弦波デ
イザ信号V はローパスフィルタTH 6によって完全に除去できるため、構成の簡素化、特性
の向上が可能である。
信号のVレベルを正弦波デイザ信号” DTHの振幅レ
ベル分だけ低減させるためのものである。これにより、
入力信号がオーバーフローレベルにあるときでも” 0
78分だけオーバーフローしてしまうことを防止し、そ
れによって生じる波形歪の発生を防止することができる デイザ発生器101は従来のようなランダム系列のデイ
ザ信号を用いるのではなく、正弦波(または三角波)の
デイザ信号V を発生する。適TH 切な周波数、かつ適切なレベルの正弦波デイザ信号V
を与えることにより、従来のように一旦TH 加えたランダム系列のデイザ信号をD/A変換後に除去
するためのD/Aコンバータ8が不要となり、正弦波デ
イザ信号V はローパスフィルタTH 6によって完全に除去できるため、構成の簡素化、特性
の向上が可能である。
レベルシフト回路102は、第2図に示すように、加算
器3において生成された加算信号v1を所定のシフト電
圧V 分だけゼロレベルより正FT 側のレベルにシフトした信号v2を生成する回路である
。具体的にはシフト電圧V をデイザ信FT 号V と原信号の加算信号v2の下限値がゼロDT)
I レベルにならない値となるようにDCバイアスのデータ
を加える。このシフト電圧V はアツテFT ネータ100によるアッテネーションレベルを考慮する
ことにより最適値を定めればよい。このように、加算信
号vl自体をゼロレベルより正側にシフトしゼロクロス
することのない信号とすることにより、原信号が、スイ
ッチングノイズの影響を受けやすい小レベル信号の場合
D/AコンバータではMSB反転が行われず、それに伴
なってスイッチングノイズが発生しないので、第8図に
示したような波形歪みの問題は解消される。上記説明で
は正側にシフトすることとした′が、負側にシフトして
もよい。
器3において生成された加算信号v1を所定のシフト電
圧V 分だけゼロレベルより正FT 側のレベルにシフトした信号v2を生成する回路である
。具体的にはシフト電圧V をデイザ信FT 号V と原信号の加算信号v2の下限値がゼロDT)
I レベルにならない値となるようにDCバイアスのデータ
を加える。このシフト電圧V はアツテFT ネータ100によるアッテネーションレベルを考慮する
ことにより最適値を定めればよい。このように、加算信
号vl自体をゼロレベルより正側にシフトしゼロクロス
することのない信号とすることにより、原信号が、スイ
ッチングノイズの影響を受けやすい小レベル信号の場合
D/AコンバータではMSB反転が行われず、それに伴
なってスイッチングノイズが発生しないので、第8図に
示したような波形歪みの問題は解消される。上記説明で
は正側にシフトすることとした′が、負側にシフトして
もよい。
次に、一連の概略動作を説明する。
CDから読み出されたディジタルデータは信号処理LS
IIを介してディジタルフィルタ2によりフィルタリン
グされ、次いでアッテネータ100によりオーバフロー
を防止するレベル分だけ減衰されて加算器3に与えられ
る。加算器3ではデイザ発生器101からの正弦波デイ
ザ信号■ が混合され、その加算信号v1はレベルシ
TH フト回路102によって、最適なレベルシフトがなされ
た後、D/Aコンバータ4においてD/A変換され、ロ
ーパスフィルタ6において高域成分(V も含む)が
除去され、原音信号に対応すDTH る再生信号が得られる。
IIを介してディジタルフィルタ2によりフィルタリン
グされ、次いでアッテネータ100によりオーバフロー
を防止するレベル分だけ減衰されて加算器3に与えられ
る。加算器3ではデイザ発生器101からの正弦波デイ
ザ信号■ が混合され、その加算信号v1はレベルシ
TH フト回路102によって、最適なレベルシフトがなされ
た後、D/Aコンバータ4においてD/A変換され、ロ
ーパスフィルタ6において高域成分(V も含む)が
除去され、原音信号に対応すDTH る再生信号が得られる。
第2実施例
次に、第3図に本発明の第2実施例を示す。なお、第1
図と重複する部分には同一の符号を附してその説明は省
略する。
図と重複する部分には同一の符号を附してその説明は省
略する。
この実施例に示す入力データ処理装置200は、アッテ
ネータ100の出力データVB (シリアルデータ)を
パラレルデータに変換するS/P変換器201と、その
18b i tデータを17bitデータに変換して信
号振幅を圧縮するデータ長変換器202と、圧縮データ
V。にデイザ信号V を加える加算器203と、加算
TH 器203に正弦波デイザ信号V を供給するデTH イザ発生器204と、加算器203の出力データVDを
2′ Sコンブリメントからオフセットバイナリデータ
に変換するデータ変換器205と、このデータ変換器2
05の出力データVEをパラレルデータからシリアルデ
ータに変換するP/S変換器206とを備えて構成され
る。
ネータ100の出力データVB (シリアルデータ)を
パラレルデータに変換するS/P変換器201と、その
18b i tデータを17bitデータに変換して信
号振幅を圧縮するデータ長変換器202と、圧縮データ
V。にデイザ信号V を加える加算器203と、加算
TH 器203に正弦波デイザ信号V を供給するデTH イザ発生器204と、加算器203の出力データVDを
2′ Sコンブリメントからオフセットバイナリデータ
に変換するデータ変換器205と、このデータ変換器2
05の出力データVEをパラレルデータからシリアルデ
ータに変換するP/S変換器206とを備えて構成され
る。
データ長変換器202は第4図(a)に示すように、出
力データ■8が18bitの場合そのLSHの1ビット
分を切捨てて178bitのデータ圧縮データ■。を出
力するものである。
力データ■8が18bitの場合そのLSHの1ビット
分を切捨てて178bitのデータ圧縮データ■。を出
力するものである。
18b i tを17bitとすることは、第4図(b
)に示すように、出力データVBの振幅値を1/2にす
ることに等しい。
)に示すように、出力データVBの振幅値を1/2にす
ることに等しい。
データ変換器205は、加算器203から出力される出
力データVDの17bitの2′ Sコンブリメントデ
ータのMSBを反転させることによりオフセットバイナ
リデータに変換する。MSB反転されて生成された17
b itオフセットバイナリデータにはさらにMSBと
して“0″データがlビット付加されて再び2′ sコ
ンブリメントV、に変換される。ここで、MSBに“O
”を付加するということは、2/ sコンブリメント
データの正側にデータをもってきたことを意味する。
力データVDの17bitの2′ Sコンブリメントデ
ータのMSBを反転させることによりオフセットバイナ
リデータに変換する。MSB反転されて生成された17
b itオフセットバイナリデータにはさらにMSBと
して“0″データがlビット付加されて再び2′ sコ
ンブリメントV、に変換される。ここで、MSBに“O
”を付加するということは、2/ sコンブリメント
データの正側にデータをもってきたことを意味する。
次に、一連の概略動作を説明する。(第5図参照)。
原信号vAをアッテネーシヨンした出力データVBはデ
ータ長変換器201においてパラレルデータに変換され
、データ長変換器202に入力される。データ長変換器
202は18bitデータを17bitデータに変換し
、データ圧縮を行って圧縮データV、を得る。次に、加
算器203においてデイザ信号V が加算され、その
出力でTH ある出力データVDはデータ変換器205に入力される
。データ変換器205は2’ sコンブリメントデー
タをオフセットバイナリデータに変換した後にMSHに
10”を付加して4正側へのオフセットを行なう。この
ことによりゼロクロス点がなくなり、したがってD/A
コンバータ4でのスイッチングノイズが抑制される。オ
フセットされた出力データVEはP/S変換器206で
シリアルデータに変換されたのち、D/Aコンバータ4
にてアナログ信号に変換されアナログローパスフィルタ
6を介してデイザ信号■ が除去される。
ータ長変換器201においてパラレルデータに変換され
、データ長変換器202に入力される。データ長変換器
202は18bitデータを17bitデータに変換し
、データ圧縮を行って圧縮データV、を得る。次に、加
算器203においてデイザ信号V が加算され、その
出力でTH ある出力データVDはデータ変換器205に入力される
。データ変換器205は2’ sコンブリメントデー
タをオフセットバイナリデータに変換した後にMSHに
10”を付加して4正側へのオフセットを行なう。この
ことによりゼロクロス点がなくなり、したがってD/A
コンバータ4でのスイッチングノイズが抑制される。オ
フセットされた出力データVEはP/S変換器206で
シリアルデータに変換されたのち、D/Aコンバータ4
にてアナログ信号に変換されアナログローパスフィルタ
6を介してデイザ信号■ が除去される。
TH
〔発明の効果〕
以上の通り、本発明によれば、レベルシフト回路により
入力信号データがゼロ点をクロスすることがないので、
そのクロス時におけるD/Aコンバータでのスイッチン
グノイズを防止することが可能である。
入力信号データがゼロ点をクロスすることがないので、
そのクロス時におけるD/Aコンバータでのスイッチン
グノイズを防止することが可能である。
第1図は本発明の第1実施例のブロック図、第2図は第
1実施例の動作説明図、 第3図は本発明の第2実施例のブロック図、第4図はデ
ータ長変換動作の説明図、 第5図は第2実施例の動作説明図、 第6図は従来のデイザ回路の例を示すブロック図、 第7図はグリッチの発生態様の説明図、第8図はD/A
コンバータにおけるデイザによるグリッチの発生態様を
示す説明図である。 1・・・信号処理LSI 2・・・ディジタルフィルタ 3・・・加算器 4・・・D/Aコンバータ 6・・・ローパスフィルタ 100・・・アッテネータ 101・・・デイザ発生器 102・・・レベルシフト回路 ■ ・・・原信号 vl・・・加算信号 v2・・・シフトした信号 ■ ・・・正弦波デイザ [ITII ■ ・・・シフト電圧 FT 200・・・入力データ処理装置 201・・・データ長変換器(18bit/171B 203・・・加算器 204・・・デイザ発生器 205・・・データ変換器(2′ sコンブリメント/
オフセットバイナリ) 206・・・P/S変換器 ■A・・・原信号 v8出力データ Vc −17b t tデータ(17bit)■、・・
・デイザ加算データ(17bit)vE・・・2’
sコンブリメントデータ(18bit)
1実施例の動作説明図、 第3図は本発明の第2実施例のブロック図、第4図はデ
ータ長変換動作の説明図、 第5図は第2実施例の動作説明図、 第6図は従来のデイザ回路の例を示すブロック図、 第7図はグリッチの発生態様の説明図、第8図はD/A
コンバータにおけるデイザによるグリッチの発生態様を
示す説明図である。 1・・・信号処理LSI 2・・・ディジタルフィルタ 3・・・加算器 4・・・D/Aコンバータ 6・・・ローパスフィルタ 100・・・アッテネータ 101・・・デイザ発生器 102・・・レベルシフト回路 ■ ・・・原信号 vl・・・加算信号 v2・・・シフトした信号 ■ ・・・正弦波デイザ [ITII ■ ・・・シフト電圧 FT 200・・・入力データ処理装置 201・・・データ長変換器(18bit/171B 203・・・加算器 204・・・デイザ発生器 205・・・データ変換器(2′ sコンブリメント/
オフセットバイナリ) 206・・・P/S変換器 ■A・・・原信号 v8出力データ Vc −17b t tデータ(17bit)■、・・
・デイザ加算データ(17bit)vE・・・2’
sコンブリメントデータ(18bit)
Claims (1)
- 【特許請求の範囲】 1、D/Aコンバータに入力される、ゼロレベルを基準
として交播する交流信号のディジタルデータを処理する
装置であって、 前記ディジタルデータで表わされる交流信号を前記ゼロ
レベルを基準とした正電位レベルまたは負電位レベルの
いずれかのレベルにシフトするレベルシフト回路を備え
たことを特徴とするD/Aコンバータの入力データ処理
装置。 2、D/Aコンバータに入力される、ゼロレベルを基準
として交播する交流信号のディジタルデータを処理する
装置であって、 前記ディジタルデータのデータ長を圧縮するデータ長変
換器と、 圧縮されたディジタルデータで表わされる交流信号を前
記ゼロレベルを基準とした正電位レベルまたは負電位レ
ベルのいずれかのレベルにシフトするレベルシフト回路
と、 を備えたことを特徴とするD/Aコンバータの入力デー
タ処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1177624A JPH0342911A (ja) | 1989-07-10 | 1989-07-10 | D/aコンバータの入力データ処理装置 |
US07/491,992 US5012242A (en) | 1989-07-10 | 1990-03-12 | Input data processor for D/A converter utilizing dithering |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1177624A JPH0342911A (ja) | 1989-07-10 | 1989-07-10 | D/aコンバータの入力データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0342911A true JPH0342911A (ja) | 1991-02-25 |
Family
ID=16034258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1177624A Pending JPH0342911A (ja) | 1989-07-10 | 1989-07-10 | D/aコンバータの入力データ処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5012242A (ja) |
JP (1) | JPH0342911A (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03175715A (ja) * | 1989-12-04 | 1991-07-30 | Sony Corp | ディジタル情報信号再生装置 |
JP3168620B2 (ja) * | 1991-07-03 | 2001-05-21 | ソニー株式会社 | ディジタル/アナログ変換装置 |
US5525984A (en) * | 1993-08-06 | 1996-06-11 | Adc Telecommunications, Inc. | Optimization of weighted signal-to-noise ratio for a digital video encoder |
GB2299228B (en) * | 1995-03-13 | 1998-08-05 | Yamamura Churchill Limited | A digital to analogue converter |
JP3955488B2 (ja) * | 2002-03-19 | 2007-08-08 | 富士通株式会社 | 信号処理装置 |
US20060238768A1 (en) * | 2005-04-26 | 2006-10-26 | Mks Instruments, Inc. | Fourier transform infrared spectrometer |
US7221301B2 (en) * | 2005-08-31 | 2007-05-22 | Motorola, Inc. | Method and system for mitigating background noise for a Sigma-Delta digital-to-analog converter |
US7554471B2 (en) * | 2006-11-01 | 2009-06-30 | Northrop Grumman Corporation | System and method for improving linearity of a DAC |
JP5141450B2 (ja) * | 2008-08-28 | 2013-02-13 | ヤマハ株式会社 | デジタル入力型d級増幅器 |
US8004436B2 (en) * | 2008-10-09 | 2011-08-23 | Analog Devices, Inc. | Dithering technique for reducing digital interference |
TWI390213B (zh) * | 2009-05-13 | 2013-03-21 | Silicon Motion Inc | 量測直流電壓的方法及直流電壓量測器 |
CN101900757B (zh) * | 2009-05-25 | 2012-10-10 | 慧国(上海)软件科技有限公司 | 测量直流电压的方法及直流电压测量装置 |
US8766836B2 (en) * | 2012-02-10 | 2014-07-01 | Analog Devices, Inc. | Sigma delta modulator with dither |
US8730076B2 (en) * | 2012-07-30 | 2014-05-20 | Cambridge Silicon Radio Limited | Spur reduction circuit |
US9054851B2 (en) * | 2013-03-08 | 2015-06-09 | Microchip Technology Incorporated | Dithering circuit for serial data transmission |
US11728821B2 (en) | 2021-02-22 | 2023-08-15 | Mediatek Singapore Pte. Ltd. | LSB dithering for segmented DACs |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112221U (ja) * | 1985-12-27 | 1987-07-17 | ||
JP2801644B2 (ja) * | 1989-06-05 | 1998-09-21 | パイオニア株式会社 | ディザ回路 |
-
1989
- 1989-07-10 JP JP1177624A patent/JPH0342911A/ja active Pending
-
1990
- 1990-03-12 US US07/491,992 patent/US5012242A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5012242A (en) | 1991-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0342911A (ja) | D/aコンバータの入力データ処理装置 | |
US5148163A (en) | Digital to analog conversion circuit with dither and overflow prevention | |
JP3104108B2 (ja) | アナログ/デジタルコンバータ | |
AU669114B2 (en) | Improved signal encode/decode system | |
JP2801644B2 (ja) | ディザ回路 | |
JP2010020356A (ja) | オーディオ信号帯域拡張装置 | |
JP3137995B2 (ja) | Pcmディジタルオーディオ信号再生装置 | |
JP2005510110A (ja) | シグマデルタ変調 | |
JPS63256020A (ja) | デジタル・アナログ変換装置 | |
JP3465455B2 (ja) | 信号伝送装置 | |
US4644324A (en) | Digital to analog conversion system with the addition of dither to the digital input | |
JP2002374170A (ja) | 1ビットd/a変換器 | |
JPS63252015A (ja) | D/a変換装置 | |
JPH0479180B2 (ja) | ||
JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
EP0398638A2 (en) | Digital-to-analog converter device | |
JP3416477B2 (ja) | デルタ・シグマ型d/a変換器 | |
JP3264155B2 (ja) | 信号処理装置 | |
JP2832780B2 (ja) | エコー付加回路を有するオーディオ装置 | |
JP3142728B2 (ja) | 1ビットアナログ/デジタル変換器用信号入力回路 | |
JP3104105B2 (ja) | 直流成分除去回路 | |
JP3307197B2 (ja) | A/dコンバータ | |
JPS6364090B2 (ja) | ||
JPH0481279B2 (ja) | ||
JPH02213226A (ja) | ディジタル・アナログ変換回路 |