JP3465455B2 - 信号伝送装置 - Google Patents
信号伝送装置Info
- Publication number
- JP3465455B2 JP3465455B2 JP34414995A JP34414995A JP3465455B2 JP 3465455 B2 JP3465455 B2 JP 3465455B2 JP 34414995 A JP34414995 A JP 34414995A JP 34414995 A JP34414995 A JP 34414995A JP 3465455 B2 JP3465455 B2 JP 3465455B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- audio signal
- bit
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シグマデルタ変調
された１ビット信号を伝送する信号伝送装置及び方法に
関する。 【０００２】 【従来の技術】一般的に、音声信号をディジタル化する
方法としては、アナログオーディオ信号を例えばサンプ
リング周波数４４．１ＫＨｚ、データ語調１６ビットの
マルチビットオーディオ信号に変換する方法が知られて
いる。 【０００３】これに対して、近時ではシグマデルタ（Σ
Δ）変調と呼ばれる方法で音声信号をディジタル化して
得られた１ビットオーディオ信号をそのままアナログオ
ーディオ信号に変換することが考えられるようになっ
た。 【０００４】ΣΔ変調された１ビットオーディオ信号
は、従来のマルチビットオーディオ信号に使われてきた
データのフォーマットに比べて、例えばサンプリング周
波数が４４．１ＫＨｚの６４倍でデータ語長が１ビット
というように、非常に高いサンプリング周波数と短いデ
ータ語長といった形をしており、広い伝送可能周波数帯
域を特長にしている。また、ΣΔ変調により１ビットオ
ーディオ信号であっても、６４倍というオーバーサンプ
リング周波数に対して低域であるオーディオ帯域におい
て、高いダイナミックレンジをも確保できる。 【０００５】この特徴を生かしてΣΔ変調によって得ら
れた１ビットオーディオ信号は、高音質のレコーダーや
データ伝送に応用することができる。 【０００６】ΣΔ変調回路自体はとりわけ新しい技術で
はなく、回路構成がＩＣ化に適していて、また比較的簡
単にＡＤ変換の精度を得ることができることから従来か
らＡ／Ｄコンバータの内部などではよく用いられている
回路である。 【０００７】ΣΔ変調により得られた上記１ビットオー
ディオ信号は、簡単なアナログローパスフィルターを通
すことによって、アナログオーディオ信号に戻すことが
できる。 【０００８】 【発明が解決しようとする課題】ところで、この１ビッ
トオーディオ信号は１と０の純然たるデジタル信号であ
りながら、アナログローパスフィルターを通すことによ
って、アナログオーディオ信号に戻すことができること
からもわかるようにその低域成分はアナログオーディオ
信号成分そのものである。 【０００９】例えば、オーケストラ音楽を５０ＫＨｚま
で分析した結果を図１３に示し、上記１ビットオーディ
オ信号の低域成分のアナログオーディオ信号成分化を説
明する。この図１３は、上記５０ＫＨｚまでのオーケス
トラ音楽のスペクトル分析図である。３０ＫＨｚ以上で
レベルが上昇していくのはΣΔ変調時のノイズシェイプ
成分であり、それ以下がアナログオーディオ信号成分で
ある。このようにΣΔ変調された１ビットオーディオ信
号は１と０のデジタル信号そのものでありながらその低
域成分はアナログオーディオ信号成分となる。 【００１０】したがって、それらを伝送するデジタル回
路にアナログオーディオ信号成分も流れることになり、
それらを伝送することによるデジタル回路の電源変動や
輻射ノイズはアナログオーディオ信号と非常に相関の高
いものとなり、伝送されるデジタル信号自身が電源変動
により振幅方向に変調を受け、その結果アナログオーデ
ィオ信号成分に非常に相関の高いジッタ変動が発生する
ので音の品質を落とすことになる。これは、デジタル信
号は１と０の判定にあたってあるスレシュホールドに対
する信号振幅値の大小を基準にしているため、電源変動
により振幅値が微小変動をうけると、そのスレシュホー
ルドを超えるタイミングがかわることになり、結果ジッ
タ変動が発生することによる。 【００１１】また、アナログオーディオ部にデジタル回
路による輻射ノイズが混入して悪影響を与えたりするこ
とにもなる。この輻射ノイズにはアナログオーディオ信
号成分も含まれているのでＤ／Ａされた信号に対してそ
のＤ／Ａ以前のタイミングでおなじアナログオーディオ
信号成分が輻射ノイズによりアナログオーディオ部に混
入され、特に有害である。 【００１２】本発明は、上記実情に鑑みてなされたもの
であり、ΣΔ変調された１ビット信号を伝送する際、ア
ナログオーディオ信号成分を抑制して高品質なディジタ
ル信号伝送を可能とする信号伝送装置の提供を目的とす
る。 【００１３】 【課題を解決するための手段】本発明に係る信号伝送装
置は、上記課題を解決するために、シグマデルタ変調に
より得られた１ビット信号を伝送部を介して伝送する信
号伝送装置において、１ビット信号を位相変調する位相
変調手段と、伝送部を通した位相変調手段にて位相変調
された１ビット信号をアナログ非巡回形フィルターを用
いて復調する位相復調手段とを備える。 【００１４】 【００１５】 【００１６】 【発明の実施の形態】以下、本発明に係る信号伝送装置
の実施の形態について説明する。 【００１７】先ず、第１の実施形態について図１〜図４
を参照しながら説明する。この第１の実施形態は、シグ
マデルタ変調により得られた１ビットオーディオ信号を
伝送路８を通して伝送する１ビットオーディオ信号伝送
装置１であり、シグマデルタ（ΣΔ）変調器３からの１
ビットオーディオ信号Ｓ1を位相変調する位相変調部４
と、伝送路８が通した位相変調部４からの位相変調信号
Ｓ3を復調する位相復調部９とを備えてなる。 【００１８】ΣΔ変調器３は、図２に示すような構成と
なる。すなわち、入力端子２から入力されるアナログオ
ーディオ信号Ｓ0は、加算器１１を介して積分器１２に
供給される。この積分器１２からの積分値は比較器１３
に供給され、上記アナログオーディオ信号Ｓ0の中点電
位と比較されて１サンプル期間毎に１ビット量子化処理
されて１ビットオーディオ信号Ｓ1として出力される。 【００１９】この１ビットオーディオ信号Ｓ1が１サン
プル遅延器１４に供給されて１サンプル期間分遅延され
る。この遅延信号が１ビットのＤ／Ａ変換器１５でアナ
ログ信号に変換されて加算器１１に供給されて、上記ア
ナログオーディオ信号Ｓ0に加算される。そして比較器
１３から出力される１ビットオーディオ信号Ｓ1が位相
変調部４に供給される。 【００２０】位相変調部４は、Ｄフリップフロップより
なるＤラッッチ５と、切り換えスイッチ６よりなる。Ｄ
ラッチ５は、クロック入力端子７から供給される上記１
ビットオーディオ信号入力時の伝送レートに等しいクロ
ックＣＫ1により上記１ビットオーディオ信号Ｓ1の正相
出力Ｓ2及び逆相出力Ｓ* 2を出力する。切り換えスイッ
チ６は、上記正相出力Ｓ2及び逆相出力Ｓ* 2を上記クロ
ックＣＫ1に応じて交互に出力して位相変調信号Ｓ3を生
成する。 【００２１】上記クロックＣＫ1は、例えばコンパクト
ディスクで使われている標本化周波数４４．１ＫＨｚ
（＝ＦS）の６４倍のクロック（以後、６４ＦSクロック
と記す。）である。すなわち、ΣΔ変調器３でΣΔ変調
されて出力された１ビットオーディオ信号Ｓ1の伝送レ
ートをＦSの６４倍とすると、この６４ＦSのデータレー
トで位相変調部４に入力された１ビットオーディオ信号
Ｓ1は、６４ＦSクロックＣＫ1により例えば立ち上がり
エッジでＤラッチ５によりラッチされる。 【００２２】位相復調部９もＤラッチよりなり（以下、
Ｄラッチ９とする。）、位相変調部４から伝送された上
記６４ＦSクロックＣＫ1の立ち上がりエッジにより伝送
路８を介して伝送された位相変調信号Ｓ3をラッチして
いる。 【００２３】このような構成の１ビットオーディオ信号
伝送装置１の動作を図３のタイミングチャートを参照し
ながら説明する。 【００２４】ΣΔ変調器３からの１ビットオーディオ信
号入力Ｓ1は、クロック入力端子７から供給される６４
ＦSクロックＣＫ1の立ち上がりエッジでＤラッチ５によ
りラッチされる。Ｄラッチ５は、正端子Ｑから正相出力
Ｓ2を切り換えスイッチ６の被選択端子ａに、また反転
端子Ｑバー（Ｑ*と記す。）から逆相出力Ｓ* 2を切り換
えスイッチ６の被選択端子ｂに供給する。 【００２５】切り換えスイッチ６は、６４ＦSクロック
ＣＫ1が“１”の時にＤラッチ５の逆相出力Ｓ* 2を、ま
た６４ＦSクロックが“０”の時に正相出力Ｓ2を交互に
配置して位相変調信号Ｓ3を生成するように、可動切り
換え片ｃを被選択端子ａ又は被選択端子ｂに切り換え
る。 【００２６】この位相変調信号Ｓ3は、従来、正相の１
ビットオーディオ信号のみを伝送路で伝送する際に、該
１ビットオーディオ信号の低域成分がアナログオーディ
オ信号成分化していることにより生じたジッタ発生や、
輻射ノイズ発生による信号品質の劣化を防ぐことができ
る。 【００２７】位相変調とは、データが“１”の時は上向
きに、“０”の時は下向きに極性反転を行う変調方式
で、変調後のデータレートを変調前の２倍とすると、
“１”の時は０１に、“０”の時は１０にデータ変換さ
れることになる。この変換はΣΔ変調された１ビットオ
ーディオ信号にとって、その信号に対して逆相の信号
を、変調後のデータレートで１ビット遅延させて混合さ
せることと等価であり、そのデータレートに対して十分
低域であるアナログオーディオ信号成分は逆相でキャン
セルされて、そのレベルが十分抑圧される。またこの位
相変調は前述の極性反転とは逆の位相、つまりデータが
“１”の時は１０に、“０”の時は０１にデータ変換し
てもよい。 【００２８】位相変調信号Ｓ3は、伝送路８を通って位
相復調部であるＤラッチ９に供給される。Ｄラッチ９
は、６４ＦSクロックＣＫ2により立ち上がりエッジで上
記位相変調信号Ｓ3をラッチすることにより、正相出力
に相当する１ビットオーディオ信号出力のみをラッチす
ることができ、結果として位相復調したことになり、も
との１ビットオーディオ信号入力Ｓ1と同じ１ビットオ
ーディオ信号出力Ｓ4を出力端子１０から出力すること
ができる。 【００２９】図４を用いてこの１ビットオーディオ信号
伝送装置１の効果を説明する。この図４は、位相変調さ
れた１ビットオーディオ信号のスペクトル分析図であ
る。その低域成分は打ち消されて十分低いレベルになっ
ているのがわかる。このことより、この位相変調された
１ビットオーディオ信号を処理するデジタル回路の電源
変動や輻射ノイズはアナログオーディオ信号に対して相
関の十分低いものとなるので、１ビットオーディオ信号
を高品質のうちに伝送できる。また、アナログオーディ
オ部への悪影響の排除を可能とするのである。 【００３０】次に、第２の実施形態について図５及び図
６を参照しながら説明する。この第２の実施形態も、シ
グマデルタ変調により得られた１ビットオーディオ信号
を伝送部を通して伝送する１ビットオーディオ信号伝送
装置１５であるが、位相変調部１６が上記第１の実施形
態の１ビットオーディオ信号伝送装置１の位相変調部４
と異なる。特に、位相変調部１６内でも、シフトレジス
タ１７を上記切り換えスイッチ６の代わりに用いている
点が異なる。 【００３１】シフトレジスタ１７は、６４ＦSクロック
ＣＫ1で入力されるデータのロード及びシフトを制御
し、１２８ＦSクロックＣＫ3で位相変調した１ビットオ
ーディオ信号Ｓ5を伝送路８へ送出している。 【００３２】このシフトレジスタ１７は、同期ロードで
あるので６４ＦSクロックＣＫ1が“１”の時、１２８Ｆ
SクロックＣＫ3の立ち上がりエッジで、Ｄラッチ５の正
相出力Ｓ2及び逆相出力Ｓ* 2を入力端子Ｈ及び入力端子
Ｇからロードし、６４ＦSクロックＣＫ1が“０”の時、
１２８ＦSクロックＣＫ3の立ち上がりエッジで上記正相
出力Ｓ2及び逆相出力Ｓ* 2をシフトする。こうして図６
に示す位相変調信号Ｓ5が生成される。 【００３３】位相復調部となるＤラッチ９では、６４Ｆ
SクロックＣＫ2の立ち上がりエッジで伝送路８を介して
伝送された位相変調信号Ｓ5をラッチすることにより位
相復調出力となる１ビットオーディオ信号Ｓ6を出力端
子１０から出力する。 【００３４】したがって、この１ビットオーディオ信号
伝送装置１５でもデジタル回路の電源変動や輻射ノイズ
を防ぐことができ、１ビットオーディオ信号を高品質の
うちに伝送できる。また、アナログオーディオ部への悪
影響の排除を可能とするのである。 【００３５】この第２の実施形態となる１ビットオーデ
ィオ信号伝送装置１５１では、位相復調部９に位相変調
部１６側から伝送されてきた上記６４ＦSクロックＣＫ1
を用いて位相変調信号Ｓ5を復調しているが、図７に示
すようなクロック自己抽出回路１９を用いて、伝送路８
を介して伝送された位相変調信号Ｓ5から６４ＦSクロッ
クＣＫ2を抽出し、この６４ＦSクロックＣＫ2を用いて
位相変調信号Ｓ5を復調してもよい。 【００３６】クロック自己抽出回路１９は、位相変調信
号Ｓ5よりビットクロック成分を抽出し、ＰＬＬをロッ
クすることによりビット同期をかける方法であり、従来
から電子計算機のＭＴ（Magnetic Tape）装置等に採用
されている。 【００３７】ところで、従来のマルチビットオーディオ
信号では、デジタルミュートされたデータはオールゼロ
であり、その信号に位相変調をかけると１０１０１０・
・・というふうに“１”と“０”が反転し続けるだけの
パターンになってしまい、その場合、オール“１”の場
合の０１０１０１・・・と区別がつかずデータビット同
期がかけられないという事態が起こった。つまり、図７
において位相変調信号ｓ5に対して６４ｆsクロックＣＫ
2の周波数同期はかかるが位相同期がかからず、Ｄラッ
チ９においてラッチしたデータが正しいのか、逆相なの
か判別できないということになる。 【００３８】しかし、ここで扱う１ビットオーディオ信
号では長期間“１”が出続けるとか“０”が出続けると
かとかということがなく、さらにはデジタルミュートさ
れてもデータは１０１０１０・・・とか１００１０１１
０・・・とかのパターンなので、このデータを位相変調
してもビットクロック成分を抽出することと、その位相
変調信号のデータビット同期をかけることが可能とな
る。例えば１００１１を位相変調すると０１１０１００
１０１というパターンになり、同じ符号が２度連続する
箇所がもとのデータの変化点であることが分かる。 【００３９】また、１ビットオーディオ信号伝送装置１
５の変形例としては、位相復調部９を図８に示すような
位相復調部２０とした１ビットオーディオ信号伝送装置
を考慮してもよい。 【００４０】この変形例の位相復調部２０は、図５にお
ける位相復調部９に差動出力を持たせたものである。伝
送路８を介して伝送された位相変調信号Ｓ5は、図９に
示すように、Ｄラッチ２１により６４ＦSクロックＣＫ2
の立ち上がりエッジで正相の部分がラッチされ、Ｄラッ
チ２２によりインバータ２５で反転された６４ＦSクロ
ックＣＫ4の立ち下がりエッジで逆相の部分がラッチさ
れる。 【００４１】さらに、Ｄラッチ２３で上記正相部分とな
るＤラッチ２１の出力が、Ｄラッチ２４で上記逆相部分
となるＤラッチ２２の出力が６４ＦSクロックＣＫ2の立
ち上がりエッジでラッチしなおされ、タイミングを同期
されることにより、１ビット正相信号出力Ｓ7と、１ビ
ット逆相信号出力Ｓ* 7とが得られる。 【００４２】そこで、この位相復調部２０の後段に上記
１ビット正相信号出力Ｓ7と上記１ビット逆相信号出力
Ｓ* 7とを差動入力とした差動増幅部を設けることによ
り、伝送路８で何らかの理由により混入した外来ノイズ
も打ち消すことができる。 【００４３】さらにまた、１ビットオーディオ信号伝送
装置１５の他の変形例としては、図１０に示すような位
相復調部２６を用いた１ビットオーディオ信号伝送装置
を考慮してもよい。 【００４４】この他の変形例の位相復調部２６は、アナ
ログの非巡回形（ＦＩＲ）フィルタに位相復調機能を兼
ねさせたものである。この位相復調部２６は、４タップ
のアナログＦＩＲフィルタを兼ねている。入力端子２７
から供給される位相変調信号Ｓ5はＤラッチ２９、３
０、３１、３２、３３及び３４においてクロック入力端
子２８から供給される１２８ＦSクロックＣＫ5に同期し
てシフトレジストされていく。そして、Ｄラッチ３６に
おいて位相変調信号Ｓ5が、Ｄラッチ３７、３８及び３
９においてＤラッチ３０、３２及び３４の出力が６４Ｆ
SクロックＣＫ2でラッチされることにより位相復調が行
われる。位相復調された出力は、抵抗４０、４１、４３
及び４４とコンデンサ４５とによってＤ／Ａ変換され
る。 【００４５】したがって、この位相復調部２６は、Ｄ／
Ａ変換の直前で位相変調信号Ｓ5を位相復調するので高
品質のＤ／Ａ変換出力を導出することができる。 【００４６】また、この位相復調部２６の前段に、本件
出願人が既に特願平７−３１３３４６号により出願した
信号処理装置で用いた、１ビットデータに含まれるエラ
ーを検出するエラー検出手段と、このエラー検出手段に
て検出したエラーに基づいてエラー発生期間にわたりＦ
ＩＲフィルタの出力をホールドし、かつエラー回復後遅
延した信号を発生するホールド信号発生手段を備えさ
せ、上記ホールド信号の発生期間中上記ＦＩＲフィルタ
のシフト動作を禁止することで、前値ホールドを行わせ
るようにしてもよい。またさらに、この位相復調部２６
は、図８に示した差動出力形の位相復調部にも応用でき
る。 【００４７】次に、第３の実施形態について図１１及び
図１２を参照しながら説明する。この第３の実施形態
も、ΣΔ変調により得られた１ビットオーディオ信号を
伝送部を通して伝送する１ビットオーディオ信号伝送装
置５１であるが、内部で同一の直流バイアス電圧のかか
った二つのΣΔ変調器５６及び５８にアナログオーディ
オ信号と位相が反転された反転アナログオーディオ信号
とを入力して得た二つの出力をΣΔ変調時の２倍のレー
トで交互に配置して変調信号Ｓ2を生成する変調部５４
と、伝送路６３が通した変調部５４からの上記変調信号
Ｓ2を復調する復調部６４とを備えてなる。 【００４８】変調部５４は、入力端子５２からの入力ア
ナログオーディオ信号Ｓ0に直流バイアス電圧を印加す
る第１の加算器５５と、位相反転器５３が入力端子５２
からの入力アナログオーディオ信号Ｓ0の位相を反転し
て得た位相反転信号Ｓ* 0に直流バイアス電圧を印加する
第２の加算器５７と、第１の加算器５５からの加算出力
にΣΔ変調処理を施す上記第１のΣΔ変調器５６と、第
２の加算器５７からの加算出力にΣΔ変調処理を施す上
記第２のΣΔ変調器５８と、第１のΣΔ変調器５６から
の１ビットオーディオデータＳ1と第２のΣΔ変調器５
８からの１ビットオーディオデータＳ* 1とを切り換えて
出力するシフトレジスタ５９とを備えてなる。 【００４９】ここで、ΣΔ変調器５６、５８は、上記図
２に示すような構成となる。ここでは説明を省略する。 【００５０】シフトレジスタ５９は、図１２に示すよう
な６４ＦSクロックＣＫ1で入力されるデータのロード及
びシフトを制御し、１２８ＦSクロックＣＫ3で変調１ビ
ットオーディオ信号Ｓ2を伝送路６３へ送出している。
このシフトレジスタ５９は、上記シフトレジスタ１０と
同様に、同期ロードであるので入力端子６１からの６４
ＦSクロックＣＫ1が“１”の時、クロック入力端子６２
からの１２８ＦSクロックＣＫ3の立ち上がりエッジで、
ΣΔ変調器５６の正出力Ｓ1及びΣΔ変調器５８の反転
出力Ｓ* 1とを入力端子Ｈ及び入力端子Ｇからロードし、
６４ＦSクロックＣＫ1が“０”の時、１２８ＦSクロッ
クＣＫ3の立ち上がりエッジで上記正出力Ｓ1及び逆相出
力Ｓ* 1をシフトする。 【００５１】復調部となるＤラッチ６４では、６４ＦS
クロックＣＫ2の立ち上がりエッジで伝送路６３を介し
て伝送された位相変調信号Ｓ2をラッチすることにより
復調出力となる１ビットオーディオ信号Ｓ3を出力端子
６５から出力する。 【００５２】したがって、この１ビットオーディオ信号
伝送装置５１でもデジタル回路の電源変動や幅射ノイズ
を防ぐことができ、１ビットオーディオ信号を高品質の
うちに伝送できる。また、アナログオーディオ部への悪
影響の排除を可能とするのである。 【００５３】この第３の実施形態となる１ビットオーデ
ィオ信号伝送装置５１では、Ｄラッチ１個のみにより構
成される復調部６４を用いているが、上記図８に示した
復調部２０を用いてもよい。 【００５４】そして、この復調部２０の後段に上記１ビ
ット正信号出力Ｓ7と上記１ビット反転信号出力Ｓ* 7と
を差動入力とした差動増幅部を設けることにより、伝送
路６３で何らかの理由により混入した外来ノイズも打ち
消すことができる。 【００５５】また、この復調部２０を用いれば、ΣΔ変
調器５６で発生するトーン現象によるノイズを抑えるた
めに上記ＤＣバイアス電圧を用いることができ、さらに
この上記ＤＣバイアス電圧を以下に説明するようにアナ
ログオーディオ信号への復調前に除去することができ
る。 【００５６】第１の加算器５５及び第２の加算器５７が
電圧入力端子６０を介して供給されるＤＣバイアス電圧
を上記入力アナログオーディオ信号Ｓ0及び上記位相反
転信号Ｓ* 0に印加するのは、次段のΣΔ変調器で発生す
るトーンという現象の発生を避けるためにも有効であ
る。 【００５７】このトーンという現象は、（RobertC.Ledz
ius : The Basis and Architecturefor the Reduction
of Tones in a Sigma-Delta DAC : IEEE VOL.40,NO.7,J
ULY1993）に開示されているように、“０”付近でアイ
ドリングノイズを発生する現象である。このトーンによ
るノイズは、人間には可聴帯域のノイズとなって聞こえ
てしまう。これは、ΣΔ変調回路が“０”の入力を無理
矢理１ビット化しようとすることにより発生する。した
がって、トーン現象により発生したノイズを含んだ１ビ
ットディジタルデータをアナログオーディオ信号として
再生する際には除去しなければならない。このノイズを
除去するために上記ＤＣバイアス電圧をΣΔ変調器５６
の入力信号となるアナログオーディオ信号Ｓ0に印加し
ている。 【００５８】しかし、このＤＣバイアス電圧は、１ビッ
トオーディオ信号をアナログオーディオ信号として再生
する際には除去しなければならない。仮に、このＤＣバ
イアス電圧を除去しないで残したままにしておくと、Ｄ
／Ａ変換されて得られたアナログオーディオ信号を一旦
ミュート後、ミュート解除した際、アナログオーディオ
信号に急峻なパルス状のノイズが含まれてしまう。ま
た、スピーカにＤＣバイアスが残ったままのアナログオ
ーディオ信号の供給を継続すると、スピーカのコイルは
ＤＣバイアス分により発熱するので、最悪スピーカを破
壊してしまうことになる。 【００５９】そこで、変調部２０で得られた上記１ビッ
ト正信号出力Ｓ7と、１ビット反転信号出力Ｓ* 7とを差
動入力とすれば、ＤＣバイアス電圧を除去できる。 【００６０】 【発明の効果】本発明に係る信号伝送装置は、伝送部を
通した位相変調手段にて位相変調された１ビット信号を
アナログ非巡回形フィルターを用いて復調するので、ア
ナログオーディオ信号成分を抑制して高品質なディジタ
ル信号伝送を可能とする。 【００６１】
された１ビット信号を伝送する信号伝送装置及び方法に
関する。 【０００２】 【従来の技術】一般的に、音声信号をディジタル化する
方法としては、アナログオーディオ信号を例えばサンプ
リング周波数４４．１ＫＨｚ、データ語調１６ビットの
マルチビットオーディオ信号に変換する方法が知られて
いる。 【０００３】これに対して、近時ではシグマデルタ（Σ
Δ）変調と呼ばれる方法で音声信号をディジタル化して
得られた１ビットオーディオ信号をそのままアナログオ
ーディオ信号に変換することが考えられるようになっ
た。 【０００４】ΣΔ変調された１ビットオーディオ信号
は、従来のマルチビットオーディオ信号に使われてきた
データのフォーマットに比べて、例えばサンプリング周
波数が４４．１ＫＨｚの６４倍でデータ語長が１ビット
というように、非常に高いサンプリング周波数と短いデ
ータ語長といった形をしており、広い伝送可能周波数帯
域を特長にしている。また、ΣΔ変調により１ビットオ
ーディオ信号であっても、６４倍というオーバーサンプ
リング周波数に対して低域であるオーディオ帯域におい
て、高いダイナミックレンジをも確保できる。 【０００５】この特徴を生かしてΣΔ変調によって得ら
れた１ビットオーディオ信号は、高音質のレコーダーや
データ伝送に応用することができる。 【０００６】ΣΔ変調回路自体はとりわけ新しい技術で
はなく、回路構成がＩＣ化に適していて、また比較的簡
単にＡＤ変換の精度を得ることができることから従来か
らＡ／Ｄコンバータの内部などではよく用いられている
回路である。 【０００７】ΣΔ変調により得られた上記１ビットオー
ディオ信号は、簡単なアナログローパスフィルターを通
すことによって、アナログオーディオ信号に戻すことが
できる。 【０００８】 【発明が解決しようとする課題】ところで、この１ビッ
トオーディオ信号は１と０の純然たるデジタル信号であ
りながら、アナログローパスフィルターを通すことによ
って、アナログオーディオ信号に戻すことができること
からもわかるようにその低域成分はアナログオーディオ
信号成分そのものである。 【０００９】例えば、オーケストラ音楽を５０ＫＨｚま
で分析した結果を図１３に示し、上記１ビットオーディ
オ信号の低域成分のアナログオーディオ信号成分化を説
明する。この図１３は、上記５０ＫＨｚまでのオーケス
トラ音楽のスペクトル分析図である。３０ＫＨｚ以上で
レベルが上昇していくのはΣΔ変調時のノイズシェイプ
成分であり、それ以下がアナログオーディオ信号成分で
ある。このようにΣΔ変調された１ビットオーディオ信
号は１と０のデジタル信号そのものでありながらその低
域成分はアナログオーディオ信号成分となる。 【００１０】したがって、それらを伝送するデジタル回
路にアナログオーディオ信号成分も流れることになり、
それらを伝送することによるデジタル回路の電源変動や
輻射ノイズはアナログオーディオ信号と非常に相関の高
いものとなり、伝送されるデジタル信号自身が電源変動
により振幅方向に変調を受け、その結果アナログオーデ
ィオ信号成分に非常に相関の高いジッタ変動が発生する
ので音の品質を落とすことになる。これは、デジタル信
号は１と０の判定にあたってあるスレシュホールドに対
する信号振幅値の大小を基準にしているため、電源変動
により振幅値が微小変動をうけると、そのスレシュホー
ルドを超えるタイミングがかわることになり、結果ジッ
タ変動が発生することによる。 【００１１】また、アナログオーディオ部にデジタル回
路による輻射ノイズが混入して悪影響を与えたりするこ
とにもなる。この輻射ノイズにはアナログオーディオ信
号成分も含まれているのでＤ／Ａされた信号に対してそ
のＤ／Ａ以前のタイミングでおなじアナログオーディオ
信号成分が輻射ノイズによりアナログオーディオ部に混
入され、特に有害である。 【００１２】本発明は、上記実情に鑑みてなされたもの
であり、ΣΔ変調された１ビット信号を伝送する際、ア
ナログオーディオ信号成分を抑制して高品質なディジタ
ル信号伝送を可能とする信号伝送装置の提供を目的とす
る。 【００１３】 【課題を解決するための手段】本発明に係る信号伝送装
置は、上記課題を解決するために、シグマデルタ変調に
より得られた１ビット信号を伝送部を介して伝送する信
号伝送装置において、１ビット信号を位相変調する位相
変調手段と、伝送部を通した位相変調手段にて位相変調
された１ビット信号をアナログ非巡回形フィルターを用
いて復調する位相復調手段とを備える。 【００１４】 【００１５】 【００１６】 【発明の実施の形態】以下、本発明に係る信号伝送装置
の実施の形態について説明する。 【００１７】先ず、第１の実施形態について図１〜図４
を参照しながら説明する。この第１の実施形態は、シグ
マデルタ変調により得られた１ビットオーディオ信号を
伝送路８を通して伝送する１ビットオーディオ信号伝送
装置１であり、シグマデルタ（ΣΔ）変調器３からの１
ビットオーディオ信号Ｓ1を位相変調する位相変調部４
と、伝送路８が通した位相変調部４からの位相変調信号
Ｓ3を復調する位相復調部９とを備えてなる。 【００１８】ΣΔ変調器３は、図２に示すような構成と
なる。すなわち、入力端子２から入力されるアナログオ
ーディオ信号Ｓ0は、加算器１１を介して積分器１２に
供給される。この積分器１２からの積分値は比較器１３
に供給され、上記アナログオーディオ信号Ｓ0の中点電
位と比較されて１サンプル期間毎に１ビット量子化処理
されて１ビットオーディオ信号Ｓ1として出力される。 【００１９】この１ビットオーディオ信号Ｓ1が１サン
プル遅延器１４に供給されて１サンプル期間分遅延され
る。この遅延信号が１ビットのＤ／Ａ変換器１５でアナ
ログ信号に変換されて加算器１１に供給されて、上記ア
ナログオーディオ信号Ｓ0に加算される。そして比較器
１３から出力される１ビットオーディオ信号Ｓ1が位相
変調部４に供給される。 【００２０】位相変調部４は、Ｄフリップフロップより
なるＤラッッチ５と、切り換えスイッチ６よりなる。Ｄ
ラッチ５は、クロック入力端子７から供給される上記１
ビットオーディオ信号入力時の伝送レートに等しいクロ
ックＣＫ1により上記１ビットオーディオ信号Ｓ1の正相
出力Ｓ2及び逆相出力Ｓ* 2を出力する。切り換えスイッ
チ６は、上記正相出力Ｓ2及び逆相出力Ｓ* 2を上記クロ
ックＣＫ1に応じて交互に出力して位相変調信号Ｓ3を生
成する。 【００２１】上記クロックＣＫ1は、例えばコンパクト
ディスクで使われている標本化周波数４４．１ＫＨｚ
（＝ＦS）の６４倍のクロック（以後、６４ＦSクロック
と記す。）である。すなわち、ΣΔ変調器３でΣΔ変調
されて出力された１ビットオーディオ信号Ｓ1の伝送レ
ートをＦSの６４倍とすると、この６４ＦSのデータレー
トで位相変調部４に入力された１ビットオーディオ信号
Ｓ1は、６４ＦSクロックＣＫ1により例えば立ち上がり
エッジでＤラッチ５によりラッチされる。 【００２２】位相復調部９もＤラッチよりなり（以下、
Ｄラッチ９とする。）、位相変調部４から伝送された上
記６４ＦSクロックＣＫ1の立ち上がりエッジにより伝送
路８を介して伝送された位相変調信号Ｓ3をラッチして
いる。 【００２３】このような構成の１ビットオーディオ信号
伝送装置１の動作を図３のタイミングチャートを参照し
ながら説明する。 【００２４】ΣΔ変調器３からの１ビットオーディオ信
号入力Ｓ1は、クロック入力端子７から供給される６４
ＦSクロックＣＫ1の立ち上がりエッジでＤラッチ５によ
りラッチされる。Ｄラッチ５は、正端子Ｑから正相出力
Ｓ2を切り換えスイッチ６の被選択端子ａに、また反転
端子Ｑバー（Ｑ*と記す。）から逆相出力Ｓ* 2を切り換
えスイッチ６の被選択端子ｂに供給する。 【００２５】切り換えスイッチ６は、６４ＦSクロック
ＣＫ1が“１”の時にＤラッチ５の逆相出力Ｓ* 2を、ま
た６４ＦSクロックが“０”の時に正相出力Ｓ2を交互に
配置して位相変調信号Ｓ3を生成するように、可動切り
換え片ｃを被選択端子ａ又は被選択端子ｂに切り換え
る。 【００２６】この位相変調信号Ｓ3は、従来、正相の１
ビットオーディオ信号のみを伝送路で伝送する際に、該
１ビットオーディオ信号の低域成分がアナログオーディ
オ信号成分化していることにより生じたジッタ発生や、
輻射ノイズ発生による信号品質の劣化を防ぐことができ
る。 【００２７】位相変調とは、データが“１”の時は上向
きに、“０”の時は下向きに極性反転を行う変調方式
で、変調後のデータレートを変調前の２倍とすると、
“１”の時は０１に、“０”の時は１０にデータ変換さ
れることになる。この変換はΣΔ変調された１ビットオ
ーディオ信号にとって、その信号に対して逆相の信号
を、変調後のデータレートで１ビット遅延させて混合さ
せることと等価であり、そのデータレートに対して十分
低域であるアナログオーディオ信号成分は逆相でキャン
セルされて、そのレベルが十分抑圧される。またこの位
相変調は前述の極性反転とは逆の位相、つまりデータが
“１”の時は１０に、“０”の時は０１にデータ変換し
てもよい。 【００２８】位相変調信号Ｓ3は、伝送路８を通って位
相復調部であるＤラッチ９に供給される。Ｄラッチ９
は、６４ＦSクロックＣＫ2により立ち上がりエッジで上
記位相変調信号Ｓ3をラッチすることにより、正相出力
に相当する１ビットオーディオ信号出力のみをラッチす
ることができ、結果として位相復調したことになり、も
との１ビットオーディオ信号入力Ｓ1と同じ１ビットオ
ーディオ信号出力Ｓ4を出力端子１０から出力すること
ができる。 【００２９】図４を用いてこの１ビットオーディオ信号
伝送装置１の効果を説明する。この図４は、位相変調さ
れた１ビットオーディオ信号のスペクトル分析図であ
る。その低域成分は打ち消されて十分低いレベルになっ
ているのがわかる。このことより、この位相変調された
１ビットオーディオ信号を処理するデジタル回路の電源
変動や輻射ノイズはアナログオーディオ信号に対して相
関の十分低いものとなるので、１ビットオーディオ信号
を高品質のうちに伝送できる。また、アナログオーディ
オ部への悪影響の排除を可能とするのである。 【００３０】次に、第２の実施形態について図５及び図
６を参照しながら説明する。この第２の実施形態も、シ
グマデルタ変調により得られた１ビットオーディオ信号
を伝送部を通して伝送する１ビットオーディオ信号伝送
装置１５であるが、位相変調部１６が上記第１の実施形
態の１ビットオーディオ信号伝送装置１の位相変調部４
と異なる。特に、位相変調部１６内でも、シフトレジス
タ１７を上記切り換えスイッチ６の代わりに用いている
点が異なる。 【００３１】シフトレジスタ１７は、６４ＦSクロック
ＣＫ1で入力されるデータのロード及びシフトを制御
し、１２８ＦSクロックＣＫ3で位相変調した１ビットオ
ーディオ信号Ｓ5を伝送路８へ送出している。 【００３２】このシフトレジスタ１７は、同期ロードで
あるので６４ＦSクロックＣＫ1が“１”の時、１２８Ｆ
SクロックＣＫ3の立ち上がりエッジで、Ｄラッチ５の正
相出力Ｓ2及び逆相出力Ｓ* 2を入力端子Ｈ及び入力端子
Ｇからロードし、６４ＦSクロックＣＫ1が“０”の時、
１２８ＦSクロックＣＫ3の立ち上がりエッジで上記正相
出力Ｓ2及び逆相出力Ｓ* 2をシフトする。こうして図６
に示す位相変調信号Ｓ5が生成される。 【００３３】位相復調部となるＤラッチ９では、６４Ｆ
SクロックＣＫ2の立ち上がりエッジで伝送路８を介して
伝送された位相変調信号Ｓ5をラッチすることにより位
相復調出力となる１ビットオーディオ信号Ｓ6を出力端
子１０から出力する。 【００３４】したがって、この１ビットオーディオ信号
伝送装置１５でもデジタル回路の電源変動や輻射ノイズ
を防ぐことができ、１ビットオーディオ信号を高品質の
うちに伝送できる。また、アナログオーディオ部への悪
影響の排除を可能とするのである。 【００３５】この第２の実施形態となる１ビットオーデ
ィオ信号伝送装置１５１では、位相復調部９に位相変調
部１６側から伝送されてきた上記６４ＦSクロックＣＫ1
を用いて位相変調信号Ｓ5を復調しているが、図７に示
すようなクロック自己抽出回路１９を用いて、伝送路８
を介して伝送された位相変調信号Ｓ5から６４ＦSクロッ
クＣＫ2を抽出し、この６４ＦSクロックＣＫ2を用いて
位相変調信号Ｓ5を復調してもよい。 【００３６】クロック自己抽出回路１９は、位相変調信
号Ｓ5よりビットクロック成分を抽出し、ＰＬＬをロッ
クすることによりビット同期をかける方法であり、従来
から電子計算機のＭＴ（Magnetic Tape）装置等に採用
されている。 【００３７】ところで、従来のマルチビットオーディオ
信号では、デジタルミュートされたデータはオールゼロ
であり、その信号に位相変調をかけると１０１０１０・
・・というふうに“１”と“０”が反転し続けるだけの
パターンになってしまい、その場合、オール“１”の場
合の０１０１０１・・・と区別がつかずデータビット同
期がかけられないという事態が起こった。つまり、図７
において位相変調信号ｓ5に対して６４ｆsクロックＣＫ
2の周波数同期はかかるが位相同期がかからず、Ｄラッ
チ９においてラッチしたデータが正しいのか、逆相なの
か判別できないということになる。 【００３８】しかし、ここで扱う１ビットオーディオ信
号では長期間“１”が出続けるとか“０”が出続けると
かとかということがなく、さらにはデジタルミュートさ
れてもデータは１０１０１０・・・とか１００１０１１
０・・・とかのパターンなので、このデータを位相変調
してもビットクロック成分を抽出することと、その位相
変調信号のデータビット同期をかけることが可能とな
る。例えば１００１１を位相変調すると０１１０１００
１０１というパターンになり、同じ符号が２度連続する
箇所がもとのデータの変化点であることが分かる。 【００３９】また、１ビットオーディオ信号伝送装置１
５の変形例としては、位相復調部９を図８に示すような
位相復調部２０とした１ビットオーディオ信号伝送装置
を考慮してもよい。 【００４０】この変形例の位相復調部２０は、図５にお
ける位相復調部９に差動出力を持たせたものである。伝
送路８を介して伝送された位相変調信号Ｓ5は、図９に
示すように、Ｄラッチ２１により６４ＦSクロックＣＫ2
の立ち上がりエッジで正相の部分がラッチされ、Ｄラッ
チ２２によりインバータ２５で反転された６４ＦSクロ
ックＣＫ4の立ち下がりエッジで逆相の部分がラッチさ
れる。 【００４１】さらに、Ｄラッチ２３で上記正相部分とな
るＤラッチ２１の出力が、Ｄラッチ２４で上記逆相部分
となるＤラッチ２２の出力が６４ＦSクロックＣＫ2の立
ち上がりエッジでラッチしなおされ、タイミングを同期
されることにより、１ビット正相信号出力Ｓ7と、１ビ
ット逆相信号出力Ｓ* 7とが得られる。 【００４２】そこで、この位相復調部２０の後段に上記
１ビット正相信号出力Ｓ7と上記１ビット逆相信号出力
Ｓ* 7とを差動入力とした差動増幅部を設けることによ
り、伝送路８で何らかの理由により混入した外来ノイズ
も打ち消すことができる。 【００４３】さらにまた、１ビットオーディオ信号伝送
装置１５の他の変形例としては、図１０に示すような位
相復調部２６を用いた１ビットオーディオ信号伝送装置
を考慮してもよい。 【００４４】この他の変形例の位相復調部２６は、アナ
ログの非巡回形（ＦＩＲ）フィルタに位相復調機能を兼
ねさせたものである。この位相復調部２６は、４タップ
のアナログＦＩＲフィルタを兼ねている。入力端子２７
から供給される位相変調信号Ｓ5はＤラッチ２９、３
０、３１、３２、３３及び３４においてクロック入力端
子２８から供給される１２８ＦSクロックＣＫ5に同期し
てシフトレジストされていく。そして、Ｄラッチ３６に
おいて位相変調信号Ｓ5が、Ｄラッチ３７、３８及び３
９においてＤラッチ３０、３２及び３４の出力が６４Ｆ
SクロックＣＫ2でラッチされることにより位相復調が行
われる。位相復調された出力は、抵抗４０、４１、４３
及び４４とコンデンサ４５とによってＤ／Ａ変換され
る。 【００４５】したがって、この位相復調部２６は、Ｄ／
Ａ変換の直前で位相変調信号Ｓ5を位相復調するので高
品質のＤ／Ａ変換出力を導出することができる。 【００４６】また、この位相復調部２６の前段に、本件
出願人が既に特願平７−３１３３４６号により出願した
信号処理装置で用いた、１ビットデータに含まれるエラ
ーを検出するエラー検出手段と、このエラー検出手段に
て検出したエラーに基づいてエラー発生期間にわたりＦ
ＩＲフィルタの出力をホールドし、かつエラー回復後遅
延した信号を発生するホールド信号発生手段を備えさ
せ、上記ホールド信号の発生期間中上記ＦＩＲフィルタ
のシフト動作を禁止することで、前値ホールドを行わせ
るようにしてもよい。またさらに、この位相復調部２６
は、図８に示した差動出力形の位相復調部にも応用でき
る。 【００４７】次に、第３の実施形態について図１１及び
図１２を参照しながら説明する。この第３の実施形態
も、ΣΔ変調により得られた１ビットオーディオ信号を
伝送部を通して伝送する１ビットオーディオ信号伝送装
置５１であるが、内部で同一の直流バイアス電圧のかか
った二つのΣΔ変調器５６及び５８にアナログオーディ
オ信号と位相が反転された反転アナログオーディオ信号
とを入力して得た二つの出力をΣΔ変調時の２倍のレー
トで交互に配置して変調信号Ｓ2を生成する変調部５４
と、伝送路６３が通した変調部５４からの上記変調信号
Ｓ2を復調する復調部６４とを備えてなる。 【００４８】変調部５４は、入力端子５２からの入力ア
ナログオーディオ信号Ｓ0に直流バイアス電圧を印加す
る第１の加算器５５と、位相反転器５３が入力端子５２
からの入力アナログオーディオ信号Ｓ0の位相を反転し
て得た位相反転信号Ｓ* 0に直流バイアス電圧を印加する
第２の加算器５７と、第１の加算器５５からの加算出力
にΣΔ変調処理を施す上記第１のΣΔ変調器５６と、第
２の加算器５７からの加算出力にΣΔ変調処理を施す上
記第２のΣΔ変調器５８と、第１のΣΔ変調器５６から
の１ビットオーディオデータＳ1と第２のΣΔ変調器５
８からの１ビットオーディオデータＳ* 1とを切り換えて
出力するシフトレジスタ５９とを備えてなる。 【００４９】ここで、ΣΔ変調器５６、５８は、上記図
２に示すような構成となる。ここでは説明を省略する。 【００５０】シフトレジスタ５９は、図１２に示すよう
な６４ＦSクロックＣＫ1で入力されるデータのロード及
びシフトを制御し、１２８ＦSクロックＣＫ3で変調１ビ
ットオーディオ信号Ｓ2を伝送路６３へ送出している。
このシフトレジスタ５９は、上記シフトレジスタ１０と
同様に、同期ロードであるので入力端子６１からの６４
ＦSクロックＣＫ1が“１”の時、クロック入力端子６２
からの１２８ＦSクロックＣＫ3の立ち上がりエッジで、
ΣΔ変調器５６の正出力Ｓ1及びΣΔ変調器５８の反転
出力Ｓ* 1とを入力端子Ｈ及び入力端子Ｇからロードし、
６４ＦSクロックＣＫ1が“０”の時、１２８ＦSクロッ
クＣＫ3の立ち上がりエッジで上記正出力Ｓ1及び逆相出
力Ｓ* 1をシフトする。 【００５１】復調部となるＤラッチ６４では、６４ＦS
クロックＣＫ2の立ち上がりエッジで伝送路６３を介し
て伝送された位相変調信号Ｓ2をラッチすることにより
復調出力となる１ビットオーディオ信号Ｓ3を出力端子
６５から出力する。 【００５２】したがって、この１ビットオーディオ信号
伝送装置５１でもデジタル回路の電源変動や幅射ノイズ
を防ぐことができ、１ビットオーディオ信号を高品質の
うちに伝送できる。また、アナログオーディオ部への悪
影響の排除を可能とするのである。 【００５３】この第３の実施形態となる１ビットオーデ
ィオ信号伝送装置５１では、Ｄラッチ１個のみにより構
成される復調部６４を用いているが、上記図８に示した
復調部２０を用いてもよい。 【００５４】そして、この復調部２０の後段に上記１ビ
ット正信号出力Ｓ7と上記１ビット反転信号出力Ｓ* 7と
を差動入力とした差動増幅部を設けることにより、伝送
路６３で何らかの理由により混入した外来ノイズも打ち
消すことができる。 【００５５】また、この復調部２０を用いれば、ΣΔ変
調器５６で発生するトーン現象によるノイズを抑えるた
めに上記ＤＣバイアス電圧を用いることができ、さらに
この上記ＤＣバイアス電圧を以下に説明するようにアナ
ログオーディオ信号への復調前に除去することができ
る。 【００５６】第１の加算器５５及び第２の加算器５７が
電圧入力端子６０を介して供給されるＤＣバイアス電圧
を上記入力アナログオーディオ信号Ｓ0及び上記位相反
転信号Ｓ* 0に印加するのは、次段のΣΔ変調器で発生す
るトーンという現象の発生を避けるためにも有効であ
る。 【００５７】このトーンという現象は、（RobertC.Ledz
ius : The Basis and Architecturefor the Reduction
of Tones in a Sigma-Delta DAC : IEEE VOL.40,NO.7,J
ULY1993）に開示されているように、“０”付近でアイ
ドリングノイズを発生する現象である。このトーンによ
るノイズは、人間には可聴帯域のノイズとなって聞こえ
てしまう。これは、ΣΔ変調回路が“０”の入力を無理
矢理１ビット化しようとすることにより発生する。した
がって、トーン現象により発生したノイズを含んだ１ビ
ットディジタルデータをアナログオーディオ信号として
再生する際には除去しなければならない。このノイズを
除去するために上記ＤＣバイアス電圧をΣΔ変調器５６
の入力信号となるアナログオーディオ信号Ｓ0に印加し
ている。 【００５８】しかし、このＤＣバイアス電圧は、１ビッ
トオーディオ信号をアナログオーディオ信号として再生
する際には除去しなければならない。仮に、このＤＣバ
イアス電圧を除去しないで残したままにしておくと、Ｄ
／Ａ変換されて得られたアナログオーディオ信号を一旦
ミュート後、ミュート解除した際、アナログオーディオ
信号に急峻なパルス状のノイズが含まれてしまう。ま
た、スピーカにＤＣバイアスが残ったままのアナログオ
ーディオ信号の供給を継続すると、スピーカのコイルは
ＤＣバイアス分により発熱するので、最悪スピーカを破
壊してしまうことになる。 【００５９】そこで、変調部２０で得られた上記１ビッ
ト正信号出力Ｓ7と、１ビット反転信号出力Ｓ* 7とを差
動入力とすれば、ＤＣバイアス電圧を除去できる。 【００６０】 【発明の効果】本発明に係る信号伝送装置は、伝送部を
通した位相変調手段にて位相変調された１ビット信号を
アナログ非巡回形フィルターを用いて復調するので、ア
ナログオーディオ信号成分を抑制して高品質なディジタ
ル信号伝送を可能とする。 【００６１】
【図面の簡単な説明】
【図１】本発明に係る信号伝送装置及び方法の第１の実
施形態となる１ビットオーディオ信号伝送装置のブロッ
ク図である。 【図２】上記１ビットオーディオ信号伝送装置が伝送し
ようとする１ビットオーディオ信号を出力するΣΔ変調
器３のブロック図である。 【図３】上記１ビットオーディオ信号伝送装置の動作を
説明するためのタイミングチャートである。 【図４】上記１ビットオーディオ信号伝送装置の効果を
示すスペクトル分析図である。 【図５】本発明に係る信号伝送装置及び方法の第２の実
施形態となる１ビットオーディオ信号伝送装置のブロッ
ク図である。 【図６】上記図５に示した１ビットオーディオ信号伝送
装置の動作を説明するためのタイミングチャートであ
る。 【図７】上記図５に示した１ビットオーディオ信号伝送
装置の位相復調部にクロック自己抽出回路を設けたブロ
ック図である。 【図８】上記図５に示した１ビットオーディオ信号伝送
装置の変形例の位相復調部のブロック図である。 【図９】上記図８に示した変形例の動作を説明するため
のタイミングチャートである。 【図１０】上記図５に示した１ビットオーディオ信号伝
送装置の他の変形例の位相復調部のブロック図である。 【図１１】本発明に係る信号伝送装置及び方法の第３の
実施形態となる１ビットオーディオ信号伝送装置のブロ
ック図である。 【図１２】上記図１１に示した第３の実施形態となる１
ビットオーディオ信号伝送装置の動作を説明するための
タイミングチャートである。 【図１３】ΣΔ変調された１ビットオーディオ信号のス
ペクトル分析図である。 【符号の説明】 １ １ビットオーディオ信号伝送装置 ３ ΣΔ変調部 ４ 位相変調部 ６ 切り換えスイッチ ８ 伝送路 ９ 位相復調部（Ｄラッチ） １５ １ビットオーディオ信号伝送装置 １６ 位相変調部 １７ シフトレジスタ
施形態となる１ビットオーディオ信号伝送装置のブロッ
ク図である。 【図２】上記１ビットオーディオ信号伝送装置が伝送し
ようとする１ビットオーディオ信号を出力するΣΔ変調
器３のブロック図である。 【図３】上記１ビットオーディオ信号伝送装置の動作を
説明するためのタイミングチャートである。 【図４】上記１ビットオーディオ信号伝送装置の効果を
示すスペクトル分析図である。 【図５】本発明に係る信号伝送装置及び方法の第２の実
施形態となる１ビットオーディオ信号伝送装置のブロッ
ク図である。 【図６】上記図５に示した１ビットオーディオ信号伝送
装置の動作を説明するためのタイミングチャートであ
る。 【図７】上記図５に示した１ビットオーディオ信号伝送
装置の位相復調部にクロック自己抽出回路を設けたブロ
ック図である。 【図８】上記図５に示した１ビットオーディオ信号伝送
装置の変形例の位相復調部のブロック図である。 【図９】上記図８に示した変形例の動作を説明するため
のタイミングチャートである。 【図１０】上記図５に示した１ビットオーディオ信号伝
送装置の他の変形例の位相復調部のブロック図である。 【図１１】本発明に係る信号伝送装置及び方法の第３の
実施形態となる１ビットオーディオ信号伝送装置のブロ
ック図である。 【図１２】上記図１１に示した第３の実施形態となる１
ビットオーディオ信号伝送装置の動作を説明するための
タイミングチャートである。 【図１３】ΣΔ変調された１ビットオーディオ信号のス
ペクトル分析図である。 【符号の説明】 １ １ビットオーディオ信号伝送装置 ３ ΣΔ変調部 ４ 位相変調部 ６ 切り換えスイッチ ８ 伝送路 ９ 位相復調部（Ｄラッチ） １５ １ビットオーディオ信号伝送装置 １６ 位相変調部 １７ シフトレジスタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/18
H03M 7/32
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 シグマデルタ変調により得られた１ビッ
ト信号を伝送部を介して伝送する信号伝送装置におい
て、 上記１ビット信号を位相変調する位相変調手段と、 上記伝送部を通した上記位相変調手段にて位相変調され
た１ビット信号をアナログ非巡回形フィルターを用いて
復調する位相復調手段とを備えることを特徴とする信号
伝送装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34414995A JP3465455B2 (ja) | 1995-12-28 | 1995-12-28 | 信号伝送装置 |
| US08/754,401 US5835042A (en) | 1995-12-28 | 1996-11-21 | Signal transmission method and signal transmission apparatus |
| KR1019960062133A KR100440455B1 (ko) | 1995-12-28 | 1996-12-05 | 신호전송방법및신호전송장치 |
| DE19654585.4A DE19654585B4 (de) | 1995-12-28 | 1996-12-27 | Verfahren und Vorrichtung zur Signalübertragung |
| CNB961234644A CN1210871C (zh) | 1995-12-28 | 1996-12-27 | 信号传输设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34414995A JP3465455B2 (ja) | 1995-12-28 | 1995-12-28 | 信号伝送装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003155004A Division JP2004032734A (ja) | 2003-05-30 | 2003-05-30 | 信号伝送装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186728A JPH09186728A (ja) | 1997-07-15 |
| JP3465455B2 true JP3465455B2 (ja) | 2003-11-10 |
Family
ID=18367016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34414995A Expired - Fee Related JP3465455B2 (ja) | 1995-12-28 | 1995-12-28 | 信号伝送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5835042A (ja) |
| JP (1) | JP3465455B2 (ja) |
| KR (1) | KR100440455B1 (ja) |
| CN (1) | CN1210871C (ja) |
| DE (1) | DE19654585B4 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2319933B (en) * | 1996-11-27 | 2001-07-25 | Sony Uk Ltd | Signal processors |
| WO1998038775A1 (fr) * | 1997-02-27 | 1998-09-03 | Matsushita Electric Industrial Co., Ltd. | Modulateur et procede de modulation |
| US6748025B1 (en) * | 1999-02-02 | 2004-06-08 | Technoconcepts, Inc. | Direct conversion delta-sigma receiver |
| DE19935840A1 (de) * | 1999-07-29 | 2001-03-08 | Siemens Ag | Schaltungsanordnung zur Abtastratenumsetzung zeitdiskreter Signale |
| JP2002043945A (ja) * | 2000-07-19 | 2002-02-08 | Sony Corp | ディジタル信号符号化装置及び方法、ディジタル信号復号装置及び方法、並びにディジタル信号伝送システム |
| GB2446966B (en) * | 2006-04-12 | 2010-07-07 | Wolfson Microelectronics Plc | Digital circuit arrangements for ambient noise-reduction |
| US8712362B2 (en) * | 2008-07-26 | 2014-04-29 | Enforcement Video, Llc | Method and system of extending battery life of a wireless microphone unit |
| JP4635091B2 (ja) * | 2009-01-14 | 2011-02-16 | 株式会社アドバンテスト | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JP2010273307A (ja) * | 2009-05-25 | 2010-12-02 | Canon Inc | 信号伝送装置 |
| JP4864145B2 (ja) * | 2010-01-08 | 2012-02-01 | 富士通株式会社 | Ａ／ｄコンバータ及びｄ／ａコンバータ |
| JP6286925B2 (ja) * | 2013-08-19 | 2018-03-07 | ヤマハ株式会社 | オーディオ信号処理装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145745A (ja) * | 1984-01-09 | 1985-08-01 | Nec Corp | バイフェーズ符号クロック抽出回路 |
| JPS63190458A (ja) * | 1987-02-03 | 1988-08-08 | Hitachi Ltd | 送受信装置 |
| JPH0423543A (ja) * | 1990-05-17 | 1992-01-27 | Matsushita Electric Ind Co Ltd | ４相差動位相変調復調回路 |
| DE69312425T2 (de) * | 1992-11-09 | 1998-02-12 | Philips Electronics Nv | Digital-/Analogwandler |
| US5323157A (en) * | 1993-01-15 | 1994-06-21 | Motorola, Inc. | Sigma-delta digital-to-analog converter with reduced noise |
| JP3112605B2 (ja) * | 1993-07-21 | 2000-11-27 | 株式会社東芝 | Ｄ／ａ変換回路 |
| US5654984A (en) * | 1993-12-03 | 1997-08-05 | Silicon Systems, Inc. | Signal modulation across capacitors |
| JPH07307672A (ja) * | 1994-05-12 | 1995-11-21 | Matsushita Electric Ind Co Ltd | 波形変調復調回路 |
| US5627499A (en) * | 1995-10-13 | 1997-05-06 | Pacific Communication Sciences, Inc. | Digital modulator and upconverter having single-bit delta-sigma data converters |
-
1995
- 1995-12-28 JP JP34414995A patent/JP3465455B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-21 US US08/754,401 patent/US5835042A/en not_active Expired - Lifetime
- 1996-12-05 KR KR1019960062133A patent/KR100440455B1/ko not_active IP Right Cessation
- 1996-12-27 DE DE19654585.4A patent/DE19654585B4/de not_active Expired - Lifetime
- 1996-12-27 CN CNB961234644A patent/CN1210871C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100440455B1 (ko) | 2004-10-26 |
| KR970055618A (ko) | 1997-07-31 |
| DE19654585B4 (de) | 2016-10-27 |
| CN1159685A (zh) | 1997-09-17 |
| US5835042A (en) | 1998-11-10 |
| JPH09186728A (ja) | 1997-07-15 |
| CN1210871C (zh) | 2005-07-13 |
| DE19654585A1 (de) | 1997-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3104108B2 (ja) | アナログ／デジタルコンバータ | |
| JP3465455B2 (ja) | 信号伝送装置 | |
| EP1449304B1 (en) | Sigma-delta modulation | |
| JPH08274646A (ja) | ディジタル信号処理方法及び装置 | |
| US5574453A (en) | Digital audio recording apparatus | |
| US7671673B2 (en) | Class-D amplifier | |
| JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| JPH08274644A (ja) | ディジタル信号処理方法及び装置 | |
| JP3465401B2 (ja) | オーデイオ信号処理装置及びオーデイオ記録装置 | |
| JP2004032095A (ja) | パルス幅変調器 | |
| JPH09186599A (ja) | 信号伝送装置及び方法 | |
| JP2004032734A (ja) | 信号伝送装置及び方法 | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JP3807036B2 (ja) | ディジタルデータ処理装置及び方法 | |
| US20200382130A1 (en) | Signal processing apparatus, signal processing method, and program | |
| JP3857028B2 (ja) | デジタル・アナログ変換回路及びそれを用いた再生装置 | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
| JP3378173B2 (ja) | １ビットデジタル信号の再生または受信装置 | |
| JP3264155B2 (ja) | 信号処理装置 | |
| JP3826813B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| JP2003173612A (ja) | 音量制御装置 | |
| JPH09153771A (ja) | 信号処理装置 | |
| JPH11195998A (ja) | ディジタル信号伝送装置及び方法、並びにディジタル信号変復調方法 | |
| JPH06177771A (ja) | データ再生装置 | |
| JP2002344320A (ja) | ディジタル信号処理装置及びディジタル信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |