JPH07307672A - 波形変調復調回路 - Google Patents
波形変調復調回路Info
- Publication number
- JPH07307672A JPH07307672A JP9780294A JP9780294A JPH07307672A JP H07307672 A JPH07307672 A JP H07307672A JP 9780294 A JP9780294 A JP 9780294A JP 9780294 A JP9780294 A JP 9780294A JP H07307672 A JPH07307672 A JP H07307672A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- output
- demodulator
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 復調器の累積加算器のデータを出力領域の中
央へシフトさせる波形補正回路を追加することでオフセ
ット誤差を低減する波形変調復調回路を提供する。 【構成】 変調器１０からディジタル変調信号を復調器
２０の累積加算器２１に入力する。復調器２０では累積
加算器２１でディジタル変調信号を累積加算し、符号検
出器２２で累積加算器２１の出力の符号を検出する。符
号検出器２２は検出した符号に応じて加算器２３へ信号
を出力する。加算器２３では入力された信号に応じて累
積加算器２１の出力データに補正値を加算する。Ｄ／Ａ
変換器２４でディジタル信号からアナログ信号へ変換す
る。そして、Ｄ／Ａ変換器２４からアナログ復調信号を
外部に出力することでオフセット誤差を低減することを
可能とする。
央へシフトさせる波形補正回路を追加することでオフセ
ット誤差を低減する波形変調復調回路を提供する。 【構成】 変調器１０からディジタル変調信号を復調器
２０の累積加算器２１に入力する。復調器２０では累積
加算器２１でディジタル変調信号を累積加算し、符号検
出器２２で累積加算器２１の出力の符号を検出する。符
号検出器２２は検出した符号に応じて加算器２３へ信号
を出力する。加算器２３では入力された信号に応じて累
積加算器２１の出力データに補正値を加算する。Ｄ／Ａ
変換器２４でディジタル信号からアナログ信号へ変換す
る。そして、Ｄ／Ａ変換器２４からアナログ復調信号を
外部に出力することでオフセット誤差を低減することを
可能とする。
Description
【０００１】
【産業上の利用分野】本発明はアナログ信号をディジタ
ル信号に変調し、変調したディジタル信号をアナログ信
号に復調する波形変調復調回路に関するものである。
ル信号に変調し、変調したディジタル信号をアナログ信
号に復調する波形変調復調回路に関するものである。
【０００２】
【従来の技術】近年、通信方式として波形変調復調回路
が利用されている。以下、従来の波形変調復調回路につ
いて図面を参照しながら説明する。
が利用されている。以下、従来の波形変調復調回路につ
いて図面を参照しながら説明する。
【０００３】図３は従来のデルタ変調方式の波形変調復
調回路の構成を示すものである。図３において３０は変
調器で、アナログ信号をディジタル信号に変調するもの
である。４０は復調器で、変調したディジタル信号をア
ナログ信号に復調するものである。３１は比較器，３２
は量子化器，３３は累積加算器，３４はディジタル・ア
ナログ変換器（以下Ｄ／Ａ変換器と略する）であり、こ
れらは変調器３０に内蔵されてループ状に接続されてい
る。４１は累積加算器、４２はＤ／Ａ変換器であり、こ
れらは復調器４０に内蔵されて順に接続されている。
調回路の構成を示すものである。図３において３０は変
調器で、アナログ信号をディジタル信号に変調するもの
である。４０は復調器で、変調したディジタル信号をア
ナログ信号に復調するものである。３１は比較器，３２
は量子化器，３３は累積加算器，３４はディジタル・ア
ナログ変換器（以下Ｄ／Ａ変換器と略する）であり、こ
れらは変調器３０に内蔵されてループ状に接続されてい
る。４１は累積加算器、４２はＤ／Ａ変換器であり、こ
れらは復調器４０に内蔵されて順に接続されている。
【０００４】まず、変調器３０の動作について説明す
る。アナログ信号がサンプリング周期ごとに比較器３１
に入力され、サンプリング前のＤ／Ａ変換器３４の出力
と比較され差分が出力される。量子化器３２は比較器３
１の出力信号を量子化してディジタル化した差分値とし
て出力する。量子化器３２の出力信号は累積加算器３３
に入力される。累積加算器３３は量子化器３２で得られ
た量子化された差分値を累積加算する。累積加算器３３
で得られた結果はＤ／Ａ変換器３４に入力されてアナロ
グ信号に変換される。そして、Ｄ／Ａ変換器３４の出力
結果は比較器３１に入力され、次のサンプリングで得ら
れたアナログ信号と比較される。上記の動作を繰り返す
ことにより、一定のサンプリング周期ごとに変調器３０
からディジタル変調信号が得られる。
る。アナログ信号がサンプリング周期ごとに比較器３１
に入力され、サンプリング前のＤ／Ａ変換器３４の出力
と比較され差分が出力される。量子化器３２は比較器３
１の出力信号を量子化してディジタル化した差分値とし
て出力する。量子化器３２の出力信号は累積加算器３３
に入力される。累積加算器３３は量子化器３２で得られ
た量子化された差分値を累積加算する。累積加算器３３
で得られた結果はＤ／Ａ変換器３４に入力されてアナロ
グ信号に変換される。そして、Ｄ／Ａ変換器３４の出力
結果は比較器３１に入力され、次のサンプリングで得ら
れたアナログ信号と比較される。上記の動作を繰り返す
ことにより、一定のサンプリング周期ごとに変調器３０
からディジタル変調信号が得られる。
【０００５】次に、復調器４０の動作について説明す
る。変調器３０からのディジタル変調信号は復調器４０
の累積加算器４１に入力される。復調器４０では累積加
算器４１でディジタル変調信号が累積加算され、Ｄ／Ａ
変換器４２でディジタル信号からアナログ信号へ変換さ
れる。そして、Ｄ／Ａ変換器４２からアナログ復調信号
を外部に出力する。
る。変調器３０からのディジタル変調信号は復調器４０
の累積加算器４１に入力される。復調器４０では累積加
算器４１でディジタル変調信号が累積加算され、Ｄ／Ａ
変換器４２でディジタル信号からアナログ信号へ変換さ
れる。そして、Ｄ／Ａ変換器４２からアナログ復調信号
を外部に出力する。
【０００６】
【発明が解決しようとする課題】しかしながらこのよう
な従来の波形変調復調回路では変調器から復調器の間で
伝送中ノイズが発生して変調信号のエラーが発生し、あ
るいは変換誤差によって発生したオフセット誤差が復調
器で累積されて、オフセット誤差が発生するが、これを
補正することが出来ない。
な従来の波形変調復調回路では変調器から復調器の間で
伝送中ノイズが発生して変調信号のエラーが発生し、あ
るいは変換誤差によって発生したオフセット誤差が復調
器で累積されて、オフセット誤差が発生するが、これを
補正することが出来ない。
【０００７】本発明は、上記問題を解決するもので、波
形変調復調におけるオフセット誤差を補正することがで
きる波形変調復調回路を提供することを目的とする。
形変調復調におけるオフセット誤差を補正することがで
きる波形変調復調回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の波形変調復調回路は、波形復調信号の正負
の符号を検出する符号検出器とこの符号検出器が検出し
た符号に応じて波形復調信号に補正値を加算する加算器
とを備え、波形復調信号にオフセット補正を行うように
構成したものである。
に、本発明の波形変調復調回路は、波形復調信号の正負
の符号を検出する符号検出器とこの符号検出器が検出し
た符号に応じて波形復調信号に補正値を加算する加算器
とを備え、波形復調信号にオフセット補正を行うように
構成したものである。
【０００９】
【作用】本発明は上記の構成のように、復調器の累積加
算器のデータを出力領域の中央へシフトさせる波形補正
回路を復調器に追加したことで、波形変調復調回路にお
けるオフセット誤差を低減し、これを補正することがで
きる。
算器のデータを出力領域の中央へシフトさせる波形補正
回路を復調器に追加したことで、波形変調復調回路にお
けるオフセット誤差を低減し、これを補正することがで
きる。
【００１０】
【実施例】以下、本発明の一実施例について図１を参照
しながら説明する。図１は本発明の一実施例におけるデ
ルタ変調方式の波形変調復調回路の構成を示すものであ
る。図１において、１０は変調器で、アナログ信号をデ
ィジタル信号に変調するものである。２０は復調器で、
変調したディジタル信号をアナログ信号に復調するもの
である。１１は比較器，１２は量子化器，１３は累積加
算器，１４はＤ／Ａ変換器であり、これらは変調器１０
に内蔵されてループ状に接続されている。２１は累積加
算器、２２は符号検出器、２３は加算器、２４はＤ／Ａ
変換器であり、これらは復調器２０に内蔵されて順に接
続されている。
しながら説明する。図１は本発明の一実施例におけるデ
ルタ変調方式の波形変調復調回路の構成を示すものであ
る。図１において、１０は変調器で、アナログ信号をデ
ィジタル信号に変調するものである。２０は復調器で、
変調したディジタル信号をアナログ信号に復調するもの
である。１１は比較器，１２は量子化器，１３は累積加
算器，１４はＤ／Ａ変換器であり、これらは変調器１０
に内蔵されてループ状に接続されている。２１は累積加
算器、２２は符号検出器、２３は加算器、２４はＤ／Ａ
変換器であり、これらは復調器２０に内蔵されて順に接
続されている。
【００１１】まず、変調器１０の動作について説明す
る。アナログ信号がサンプリング周期ごとに比較器１１
に入力され、サンプリング前のＤ／Ａ変換器１４の出力
と比較され差分が出力される。量子化器１２は比較器１
１の出力信号を量子化してディジタル化した差分値とし
て出力する。量子化器１２の出力信号は累積加算器１３
に入力される。累積加算器１３は量子化器１２で得られ
た量子化された差分値を累積加算する。累積加算器１３
で得られた結果はＤ／Ａ変換器１４に入力されてアナロ
グ信号に変換される。そして、Ｄ／Ａ変換器１４の出力
結果は比較器１１に入力され、次のサンプリングで得ら
れたアナログ信号と比較される。上記の動作を繰り返す
ことにより、一定のサンプリング周期ごとに変調器１０
からディジタル変調信号が得られる。
る。アナログ信号がサンプリング周期ごとに比較器１１
に入力され、サンプリング前のＤ／Ａ変換器１４の出力
と比較され差分が出力される。量子化器１２は比較器１
１の出力信号を量子化してディジタル化した差分値とし
て出力する。量子化器１２の出力信号は累積加算器１３
に入力される。累積加算器１３は量子化器１２で得られ
た量子化された差分値を累積加算する。累積加算器１３
で得られた結果はＤ／Ａ変換器１４に入力されてアナロ
グ信号に変換される。そして、Ｄ／Ａ変換器１４の出力
結果は比較器１１に入力され、次のサンプリングで得ら
れたアナログ信号と比較される。上記の動作を繰り返す
ことにより、一定のサンプリング周期ごとに変調器１０
からディジタル変調信号が得られる。
【００１２】次に、復調器２０の動作について説明す
る。変調器１０からのディジタル変調信号は復調器２０
の累積加算器２１に入力される。復調器２０では累積加
算器２１でディジタル変調信号が累積加算され、符号検
出器２２で累積加算器２１の出力の符号が検出される。
符号検出器２２は検出した符号に応じて加算器２３へ信
号を出力する。加算器２３では入力された信号に応じて
累積加算器２１の出力データに補正値を加算する。Ｄ／
Ａ変換器２４ではディジタル信号からアナログ信号へ変
換される。そして、Ｄ／Ａ変換器２４からアナログ復調
信号を外部に出力する。
る。変調器１０からのディジタル変調信号は復調器２０
の累積加算器２１に入力される。復調器２０では累積加
算器２１でディジタル変調信号が累積加算され、符号検
出器２２で累積加算器２１の出力の符号が検出される。
符号検出器２２は検出した符号に応じて加算器２３へ信
号を出力する。加算器２３では入力された信号に応じて
累積加算器２１の出力データに補正値を加算する。Ｄ／
Ａ変換器２４ではディジタル信号からアナログ信号へ変
換される。そして、Ｄ／Ａ変換器２４からアナログ復調
信号を外部に出力する。
【００１３】符号検出器２２と加算器２３の動作につい
て仔細に説明する。上記実施例では、符号検出器２２は
入力の符号が正であれば、符号検出器２２の出力を“−
１”とし、符号検出器２２は入力の符号が負であれば、
符号検出器２２の出力を“１”とする。加算器２３は符
号検出器２２の出力が“−１”であれば累積加算器２１
の出力に“−１”を加算し、符号検出器２２の出力が
“１”であれば“１”を加算する。この一連の動作を一
周期の入力波形で考えたとき、図２（Ａ）のように、オ
フセット誤差のない正弦波の場合、加算量が“１”と
“−１”の個数が同じため（矢印は累積加算器２１の出
力の加算方向）、波形中心は変わらないが、図２（Ｂ）
のように正に波形中心がずれているオフセット誤差のあ
る正弦波の場合、補正量は“−１”の回数が多いため、
負の補正がされ波形中心が出力中心に寄る。このように
オフセット誤差のある正弦波が誤差の減少する方向へ補
正される。
て仔細に説明する。上記実施例では、符号検出器２２は
入力の符号が正であれば、符号検出器２２の出力を“−
１”とし、符号検出器２２は入力の符号が負であれば、
符号検出器２２の出力を“１”とする。加算器２３は符
号検出器２２の出力が“−１”であれば累積加算器２１
の出力に“−１”を加算し、符号検出器２２の出力が
“１”であれば“１”を加算する。この一連の動作を一
周期の入力波形で考えたとき、図２（Ａ）のように、オ
フセット誤差のない正弦波の場合、加算量が“１”と
“−１”の個数が同じため（矢印は累積加算器２１の出
力の加算方向）、波形中心は変わらないが、図２（Ｂ）
のように正に波形中心がずれているオフセット誤差のあ
る正弦波の場合、補正量は“−１”の回数が多いため、
負の補正がされ波形中心が出力中心に寄る。このように
オフセット誤差のある正弦波が誤差の減少する方向へ補
正される。
【００１４】上記の動作は一例で補正量を１と異なる値
で行い、より正確な補正を行うことも可能である。ま
た、上記例は一次の積分器であるが一次以上の積分器に
おいても同様の効果が得られる。
で行い、より正確な補正を行うことも可能である。ま
た、上記例は一次の積分器であるが一次以上の積分器に
おいても同様の効果が得られる。
【００１５】
【発明の効果】以上の実施例から明かなように、本発明
によれば、符号検出器と加算器を配置することでディジ
タル信号のオフセットを減少させることを可能とする波
形変調復調回路を提供することができる。
によれば、符号検出器と加算器を配置することでディジ
タル信号のオフセットを減少させることを可能とする波
形変調復調回路を提供することができる。
【図１】本発明の一実施例の波形変調復調回路のブロッ
ク図
ク図
【図２】図１の動作概念図
【図３】従来の波形変調復調回路のブロック図
１０ ディジタル変調回路 １１ 比較器 １２ 量子化器 １３，２１ 累積加算器 １４，２４ Ｄ／Ａ変換器 ２０ ディジタル復調回路 ２２ 符号検出器 ２３ 加算器
Claims (1)
- 【請求項１】 波形復調信号の正負の符号を検出する符
号検出器と、前記符号検出器が検出した符号に応じて前
記波形復調信号に補正値を加算する加算器とを備え、波
形復調信号にオフセット補正を行うように構成した波形
変調復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9780294A JPH07307672A (ja) | 1994-05-12 | 1994-05-12 | 波形変調復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9780294A JPH07307672A (ja) | 1994-05-12 | 1994-05-12 | 波形変調復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307672A true JPH07307672A (ja) | 1995-11-21 |
Family
ID=14201919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9780294A Pending JPH07307672A (ja) | 1994-05-12 | 1994-05-12 | 波形変調復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440455B1 (ko) * | 1995-12-28 | 2004-10-26 | 소니 가부시끼 가이샤 | 신호전송방법및신호전송장치 |
-
1994
- 1994-05-12 JP JP9780294A patent/JPH07307672A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440455B1 (ko) * | 1995-12-28 | 2004-10-26 | 소니 가부시끼 가이샤 | 신호전송방법및신호전송장치 |
| DE19654585B4 (de) * | 1995-12-28 | 2016-10-27 | Sony Corporation | Verfahren und Vorrichtung zur Signalübertragung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0308982B1 (en) | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals | |
| JP4589443B2 (ja) | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 | |
| US7196643B2 (en) | Resolver arrangement | |
| EP0756384A2 (en) | A method of improving the stability of a sigma-delta modulator employing dither | |
| JPH0420523B2 (ja) | ||
| KR950013051A (ko) | 대역시그마-델타 a/d 변환기 및 a/d 변환 방법 및, 이를 이용한 수신기 | |
| US3987422A (en) | System for detecting signal quality of a phase-modulated wave | |
| US4805192A (en) | Method and apparatus for pulse code modulation combination chip having an improved autozero circuit | |
| EP0364273B1 (en) | Digital demodulator system | |
| US6359942B1 (en) | FSK demodulator | |
| KR0170259B1 (ko) | 신호처리방법 및 장치 | |
| US4825452A (en) | Digital FSK demodulator | |
| JPH07307672A (ja) | 波形変調復調回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP2689714B2 (ja) | しきい値制御回路 | |
| JP3182894B2 (ja) | 受信入力電界強度検出回路 | |
| JPS61174849A (ja) | プリアンブル検出装置 | |
| JP3634934B2 (ja) | 変調回路、復調回路、および変調／復調システム | |
| JPH066216A (ja) | ビット長拡張装置 | |
| JPH10322205A (ja) | 非線形歪み補正装置及び非線形歪み補正方法 | |
| JPH04122153A (ja) | ４相ｐｓｋ復調器のａｇｃ回路 | |
| JPH06284008A (ja) | Ａｄ変換器 | |
| JPS60162304A (ja) | デイジタル復調装置 | |
| JPH082021B2 (ja) | Ａ／ｄ変換器 | |
| JPS6262098B2 (ja) |