JPH02213226A - ディジタル・アナログ変換回路 - Google Patents
ディジタル・アナログ変換回路Info
- Publication number
- JPH02213226A JPH02213226A JP3429589A JP3429589A JPH02213226A JP H02213226 A JPH02213226 A JP H02213226A JP 3429589 A JP3429589 A JP 3429589A JP 3429589 A JP3429589 A JP 3429589A JP H02213226 A JPH02213226 A JP H02213226A
- Authority
- JP
- Japan
- Prior art keywords
- dither
- signal
- digital
- converter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 29
- 238000005070 sampling Methods 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims description 5
- 238000013139 quantization Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000002087 whitening effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル・アナログ変換回路(以下、D/A
変換回路という。)に係り、特にCDプレーヤ、DAT
デツキ等のディジタルオーディオ機器の信号処理に好適
なり/A変換回路に関する。
変換回路という。)に係り、特にCDプレーヤ、DAT
デツキ等のディジタルオーディオ機器の信号処理に好適
なり/A変換回路に関する。
CDプレーヤ等のディジタルオーディオ機器においては
、CD等の記録媒体に記録されたディジタル信号をアナ
ログ信号に変換して再生するため、D/A変換回路が用
いられる。
、CD等の記録媒体に記録されたディジタル信号をアナ
ログ信号に変換して再生するため、D/A変換回路が用
いられる。
第4図に従来知られているデイザを使用したD/A変換
回路の例を示す。この第4図に示すように、記録媒体か
らピックアップされたディジタル信号は信号処理LSI
Iを介してディジタルフィルタ2によりN倍のf にサ
ンプリングレiトが変換される。次いでD/Aコンバー
タ4によりアナログ信号に変換される。しかし、ここで
D/Aコンバータ4は理想の変換特性とは限らないので
D/Aコンバータ4による変換誤差が生じ、再生信号に
歪みが生じるおそれがある。そこで、従来では、ディジ
タルフィルタ2とD/Aコンバータ4の間に加算器3を
介在させ、この加算器3でランダムなM系列のデイザ(
ノイズ)をデイザ発生装置7により意図的に加算してデ
ィジタル信号に重畳させ、量子化雑音の白色化、変換誤
差の抑制を図っている。−旦加えたデイザは再び除去す
る必要があるので、D/Aコンバータ4の後段に減算器
5を置き、デイザ発生装置7からのデイザを別のD/A
コンバータ8によりアナログ信号に変換し、アナログ信
号段階で減算器5によって減算(すなわち除去)するよ
うにしている。除去されたアナログ信号はアナログロー
パスフィルタ6を介して出力される。アナログローパス
フィルタ6はN倍オーバサンプリングした場合のオーバ
サンプリング周波数Nf の信号成分をカットするた
めのものである。
回路の例を示す。この第4図に示すように、記録媒体か
らピックアップされたディジタル信号は信号処理LSI
Iを介してディジタルフィルタ2によりN倍のf にサ
ンプリングレiトが変換される。次いでD/Aコンバー
タ4によりアナログ信号に変換される。しかし、ここで
D/Aコンバータ4は理想の変換特性とは限らないので
D/Aコンバータ4による変換誤差が生じ、再生信号に
歪みが生じるおそれがある。そこで、従来では、ディジ
タルフィルタ2とD/Aコンバータ4の間に加算器3を
介在させ、この加算器3でランダムなM系列のデイザ(
ノイズ)をデイザ発生装置7により意図的に加算してデ
ィジタル信号に重畳させ、量子化雑音の白色化、変換誤
差の抑制を図っている。−旦加えたデイザは再び除去す
る必要があるので、D/Aコンバータ4の後段に減算器
5を置き、デイザ発生装置7からのデイザを別のD/A
コンバータ8によりアナログ信号に変換し、アナログ信
号段階で減算器5によって減算(すなわち除去)するよ
うにしている。除去されたアナログ信号はアナログロー
パスフィルタ6を介して出力される。アナログローパス
フィルタ6はN倍オーバサンプリングした場合のオーバ
サンプリング周波数Nf の信号成分をカットするた
めのものである。
上記従来のD/A変換回路の問題点は、ディジタル信号
をアナログ信号に変換するために必要な本来のD/Aコ
ンバータ4以外にデイザを除去するためのD/Aコンバ
ータ8が必要となる点である。
をアナログ信号に変換するために必要な本来のD/Aコ
ンバータ4以外にデイザを除去するためのD/Aコンバ
ータ8が必要となる点である。
このことは、D/A変換回路の回路構成を大型化し、か
つ複雑化することとなり、コストの上昇を招来する。ま
た、特性面においてはD/Aコンバータ4とD/Aコン
バータ8との変換特性に差があった場合に、完全にデイ
ザを除去することができず、ノイズを含んだ信号を再生
してしまうおそれがある。
つ複雑化することとなり、コストの上昇を招来する。ま
た、特性面においてはD/Aコンバータ4とD/Aコン
バータ8との変換特性に差があった場合に、完全にデイ
ザを除去することができず、ノイズを含んだ信号を再生
してしまうおそれがある。
そこで、本発明は、簡単な構成でデイザを完全に除去し
、正しく原信号を再生しうるD/A変換回路を提供する
ことを目的とする。
、正しく原信号を再生しうるD/A変換回路を提供する
ことを目的とする。
上記課題を解決するために、本発明は標本化周波数f
でサンプリングされたディジタル信号をアナログ信号に
変換する回路において、前記標本化周波数f のN倍の
周波数でオーバサンプリング可能なディジタルフィルタ
と、前記標本化周波数の周期関数で表わされるデイザを
発生するデイザ発生装置と、前記ディジタルフィルタ出
力信号に前記デイザを加算する加算器と、前記加算器の
出力信号をアナログ信号に変換するD/Aコンバータと
、変換されたアナログ信号から前記デイザを除去するア
ナログローパスフィルタと、を備えたことを特徴とする
ものである。
でサンプリングされたディジタル信号をアナログ信号に
変換する回路において、前記標本化周波数f のN倍の
周波数でオーバサンプリング可能なディジタルフィルタ
と、前記標本化周波数の周期関数で表わされるデイザを
発生するデイザ発生装置と、前記ディジタルフィルタ出
力信号に前記デイザを加算する加算器と、前記加算器の
出力信号をアナログ信号に変換するD/Aコンバータと
、変換されたアナログ信号から前記デイザを除去するア
ナログローパスフィルタと、を備えたことを特徴とする
ものである。
上記本発明によれば、ディジタルフィルタにより標本化
周波数f のN倍の周波数でオーバサンプリングされた
ディジタル信号には、加算器にお波数帯域のデイザが加
算される。このデイザはデイザ発生装置により与えられ
る。
周波数f のN倍の周波数でオーバサンプリングされた
ディジタル信号には、加算器にお波数帯域のデイザが加
算される。このデイザはデイザ発生装置により与えられ
る。
ここで、デイザはランダムなM系列のデイザとは異なり
、上記周波数をもつ周期的なノイズであるため、D/A
変換後に除去する場合の管理が容易である点で有利であ
る。
、上記周波数をもつ周期的なノイズであるため、D/A
変換後に除去する場合の管理が容易である点で有利であ
る。
そして、従来のようにデイザ除去用のD/Aコンバータ
を必要としないので、簡単な構成となり、ローコスト化
でき、このD/Aコンバータ相互の変換特性の差が生じ
ることが全くなく、正確に変換可能である。
を必要としないので、簡単な構成となり、ローコスト化
でき、このD/Aコンバータ相互の変換特性の差が生じ
ることが全くなく、正確に変換可能である。
このようにして変換されたアナログ信号はアナログロー
パスフィルタに入力され、デイザおよびオーバサンプリ
ング周波数信号が除去されて出力される。
パスフィルタに入力され、デイザおよびオーバサンプリ
ング周波数信号が除去されて出力される。
〔実施例〕
次に、本発明の実施例を図面に基づいて説明する。
第1図に本発明の実施例を示す。第1図において第4図
(従来例)と同一部分には同一の符号を附してその説明
は省略する。
(従来例)と同一部分には同一の符号を附してその説明
は省略する。
第1図と第4図とで異なる点は、デイザ発生装置として
、正弦波デイザ発生装置9を用いた点にある。その結果
、第4図のような減算器5、D/Aコンバータ8は除去
されている。
、正弦波デイザ発生装置9を用いた点にある。その結果
、第4図のような減算器5、D/Aコンバータ8は除去
されている。
次に動作を説明する。
信号処理LSIIから出力されたディジタル信号はディ
ジタルフィルタ2に入力される。
ジタルフィルタ2に入力される。
ディジタルフィルタ2ではN倍オーバサンプリングする
ことによりディジタル信号に含まれる折り返し雑音や量
子化雑音等を可聴周波数帯域外にシフトさせ、その出力
を加算器3に出力する。ここて、第2図にオーバサンプ
リングの場合の周波数スペクトル図を示す。この例では
、サンプリング周波数f の8倍(すなわち、N−8)
のオーバサンプリング周波数F を用いた例を示してい
る。
ことによりディジタル信号に含まれる折り返し雑音や量
子化雑音等を可聴周波数帯域外にシフトさせ、その出力
を加算器3に出力する。ここて、第2図にオーバサンプ
リングの場合の周波数スペクトル図を示す。この例では
、サンプリング周波数f の8倍(すなわち、N−8)
のオーバサンプリング周波数F を用いた例を示してい
る。
一方、正弦波デイザ発生装置9からは正弦波デイザが加
算器3に出力される。ここで、正弦波デイザは、第2図
に示すように、例えば3.2f。
算器3に出力される。ここで、正弦波デイザは、第2図
に示すように、例えば3.2f。
(−0,4Fs)のような周波数で与えられる。
このデイザ周波数は、第2図かられかるように、可聴帯
域外でなおかつ、折り返し雑音の影響を防で急峻な減衰
特性をもつローパスフィルタを作ることは困難が多いた
め、比較的ローパスフィルタの減衰カーブがなだらかで
よいように可聴周波数数に選択するのが実用上好ましい
。このような特性をもつ正弦波デイザ信号は、加算器3
においてディジタルフィルタ2からの出力と加算される
。
域外でなおかつ、折り返し雑音の影響を防で急峻な減衰
特性をもつローパスフィルタを作ることは困難が多いた
め、比較的ローパスフィルタの減衰カーブがなだらかで
よいように可聴周波数数に選択するのが実用上好ましい
。このような特性をもつ正弦波デイザ信号は、加算器3
においてディジタルフィルタ2からの出力と加算される
。
加算されたディジタル信号は、ディジタルフィルタ2か
らのディジタル信号にデイザ信号が合成された状態とな
り、D/Aコンバータ4に人力される。
らのディジタル信号にデイザ信号が合成された状態とな
り、D/Aコンバータ4に人力される。
D/Aコンバータ4においては入力された合成ディジタ
ル信号をアナログ信号に変換する。
ル信号をアナログ信号に変換する。
D/A変換の回路構成は問わない。このD/A変換に際
し、変換すべきディジタル信号には正弦波デイザ信号が
含まれているため、固定点に変換誤りが生じることがな
く、D/Aコンバータ4の変換誤差は分散、平均化され
るため全体としてのD/A変換は変換誤差の低減された
ものとなる。
し、変換すべきディジタル信号には正弦波デイザ信号が
含まれているため、固定点に変換誤りが生じることがな
く、D/Aコンバータ4の変換誤差は分散、平均化され
るため全体としてのD/A変換は変換誤差の低減された
ものとなる。
かくして変換されたアナログ信号はローパスフィルタに
入力され、不要成分である高域ノイズが除去され、出力
端子10から原波形が出力される。
入力され、不要成分である高域ノイズが除去され、出力
端子10から原波形が出力される。
ここで、ローパスフィルタは第2図に示す特性を有し、
正弦波デイザ信号は3.2f に選択されているため、
D/Aコンバータ4の出力アナログ信号に含まれている
正弦波デイザ信号はローパスフィルタにより除去される
。したがって、従来のように、加算したのと同じデイザ
信号を減算処理によって除去する必要がなく、簡単に除
去することができる。よって、第4図のようなり/Aコ
ンバータ8、減算器5は不要となる。
正弦波デイザ信号は3.2f に選択されているため、
D/Aコンバータ4の出力アナログ信号に含まれている
正弦波デイザ信号はローパスフィルタにより除去される
。したがって、従来のように、加算したのと同じデイザ
信号を減算処理によって除去する必要がなく、簡単に除
去することができる。よって、第4図のようなり/Aコ
ンバータ8、減算器5は不要となる。
以上のように、本実施例によれば、適当な周波数に選択
された正弦波デイザ信号を加算するだけで、正しく D
/A変換でき、その場合のデイザ信号の減算をローパス
フィルタのみで行うことができるため、回路構成を単純
化することができ、特性面、コスト面で有利なものとな
る。また、正弦波デイザ信号は、その周波数が可変であ
り、ローパスフィルタの減衰カーブに合せて調整するの
みで特に急峻な減衰特性を有するローパスフィルタを用
いる必要がないことからローパスフィルタ自体の構成の
簡素化ならびに回路全体のコンパクト化が可能となる。
された正弦波デイザ信号を加算するだけで、正しく D
/A変換でき、その場合のデイザ信号の減算をローパス
フィルタのみで行うことができるため、回路構成を単純
化することができ、特性面、コスト面で有利なものとな
る。また、正弦波デイザ信号は、その周波数が可変であ
り、ローパスフィルタの減衰カーブに合せて調整するの
みで特に急峻な減衰特性を有するローパスフィルタを用
いる必要がないことからローパスフィルタ自体の構成の
簡素化ならびに回路全体のコンパクト化が可能となる。
次に、第3図に本発明の他の実施例を示す。この実施例
は、第1図におけるディジタルフィルタ2、加算器3、
正弦波デイザ発生装置9をLSI内に内蔵させて1チツ
プ化したものである。このように、1つのLSI内に内
蔵させることにより、汎用化することができ、既存のD
/A変換器に適用して改良化を図ることが容易となる。
は、第1図におけるディジタルフィルタ2、加算器3、
正弦波デイザ発生装置9をLSI内に内蔵させて1チツ
プ化したものである。このように、1つのLSI内に内
蔵させることにより、汎用化することができ、既存のD
/A変換器に適用して改良化を図ることが容易となる。
また、正弦波デイザ発生装置9のデイザ周波数を調整可
能な構成としておくことにより、任意のD/A変換器に
用いることができ、使用に当っての自由度を増すことが
可能となる。
能な構成としておくことにより、任意のD/A変換器に
用いることができ、使用に当っての自由度を増すことが
可能となる。
なお、上記各実施例においてはデイザ信号を正弦波ノイ
ズとしたが、三角波ノイズとしても同等の効果が得られ
る。要は周期関数で表わされる信号を用いることである
。
ズとしたが、三角波ノイズとしても同等の効果が得られ
る。要は周期関数で表わされる信号を用いることである
。
また、以上はオーバフロー検知機能のない加算器3を用
いた場合について説明したが、オーバフロー検知回路を
追加し、オーバフローした場合にデイザの加算を止める
か、あるいはデータをフルスケールに止めてもよい。
いた場合について説明したが、オーバフロー検知回路を
追加し、オーバフローした場合にデイザの加算を止める
か、あるいはデータをフルスケールに止めてもよい。
また、デイザ信号の減算は単なるアナログローパスフィ
ルタとしたが、可聴帯域は通過させデイザ信号を減衰さ
せるフィルタであればどのようなフィルタを使用しても
良いのはもちろんである。
ルタとしたが、可聴帯域は通過させデイザ信号を減衰さ
せるフィルタであればどのようなフィルタを使用しても
良いのはもちろんである。
以上の通り、本発明によれば、所定周波数の周期関数で
表わされるデイザ信号を加算するように構成したので、
従来のようにデイザ除去用のD/Aコンバータや減算器
が不要となるので構成が簡単になる。また、従来のよう
に2つのD/AコンバータとD/Aコンバータとの変換
誤差のような副次的ノイズの発生がなく減算エラーも発
生しないので正確にD/A変換を行うことができる。
表わされるデイザ信号を加算するように構成したので、
従来のようにデイザ除去用のD/Aコンバータや減算器
が不要となるので構成が簡単になる。また、従来のよう
に2つのD/AコンバータとD/Aコンバータとの変換
誤差のような副次的ノイズの発生がなく減算エラーも発
生しないので正確にD/A変換を行うことができる。
デイザ信号の除去には簡単なアナログローパスフィルタ
を使うことができ、正弦波等の周波数デイザ信号は、そ
の周波数の管理が容易であるため、この周波数調整によ
りローパスフィルタのカットオフ特性を決定することが
でき、回路構成上の自由度が増加する。
を使うことができ、正弦波等の周波数デイザ信号は、そ
の周波数の管理が容易であるため、この周波数調整によ
りローパスフィルタのカットオフ特性を決定することが
でき、回路構成上の自由度が増加する。
第1図は本発明の一実施例を示すブロック図、第2図は
N倍オーバサンプリングの特性図、第3図は本発明の他
の実施例を示すブロック図、第4図は従来のD/A変換
回路のブロック図である。 1・・・信号処理LSI 2・・・ディジタルフィルタ 3・・・加算器 4・・・D/Aコンバータ 6・・・ローパスフィルタ 9・・・正弦波デイザ発生装置 10・・・出力端子
N倍オーバサンプリングの特性図、第3図は本発明の他
の実施例を示すブロック図、第4図は従来のD/A変換
回路のブロック図である。 1・・・信号処理LSI 2・・・ディジタルフィルタ 3・・・加算器 4・・・D/Aコンバータ 6・・・ローパスフィルタ 9・・・正弦波デイザ発生装置 10・・・出力端子
Claims (1)
- 【特許請求の範囲】 1、標本化周波数f_sでサンプリングされたディジタ
ル信号をアナログ信号に変換する回路において、 前記標本化周波数f_sのN倍の周波数でオーバサンプ
リング可能なディジタルフィルタと、前記標本化周波数
f_sの1/2以上N/2以下の周波数帯域外の周波数
の周期関数で表わされるディザを発生するディザ発生装
置と、 前記ディジタルフィルタ出力信号に前記ディザを加算す
る加算器と、 前記加算器の出力信号をアナログ信号に変換するD/A
コンバータと、 変換されたアナログ信号から前記ディザを除去するアナ
ログローパスフィルタと、 を備えたことを特徴とするディジタル・アナログ変換回
路。 2、請求項1記載のディジタル・アナログ変換回路にお
いて、前記ディザは正弦波ノイズであることを特徴とす
るディジタル・アナログ変換回路。 3、請求項1記載のディジタル・アナログ変換回路にお
いて、前記ディザは三角波ノイズであることを特徴とす
るディジタル・アナログ変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3429589A JPH02213226A (ja) | 1989-02-13 | 1989-02-13 | ディジタル・アナログ変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3429589A JPH02213226A (ja) | 1989-02-13 | 1989-02-13 | ディジタル・アナログ変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02213226A true JPH02213226A (ja) | 1990-08-24 |
Family
ID=12410167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3429589A Pending JPH02213226A (ja) | 1989-02-13 | 1989-02-13 | ディジタル・アナログ変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02213226A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296496A (ja) * | 2008-06-09 | 2009-12-17 | Fujitsu Telecom Networks Ltd | コンバータ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5148214A (ja) * | 1974-10-23 | 1976-04-24 | Sony Corp | |
JPS63252015A (ja) * | 1987-04-09 | 1988-10-19 | Nippon Precision Saakitsutsu Kk | D/a変換装置 |
-
1989
- 1989-02-13 JP JP3429589A patent/JPH02213226A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5148214A (ja) * | 1974-10-23 | 1976-04-24 | Sony Corp | |
JPS63252015A (ja) * | 1987-04-09 | 1988-10-19 | Nippon Precision Saakitsutsu Kk | D/a変換装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296496A (ja) * | 2008-06-09 | 2009-12-17 | Fujitsu Telecom Networks Ltd | コンバータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2801644B2 (ja) | ディザ回路 | |
JP3104108B2 (ja) | アナログ/デジタルコンバータ | |
US5148163A (en) | Digital to analog conversion circuit with dither and overflow prevention | |
JP3137995B2 (ja) | Pcmディジタルオーディオ信号再生装置 | |
JP2010020356A (ja) | オーディオ信号帯域拡張装置 | |
KR20060004695A (ko) | 오디오 신호의 대역을 확장하기 위한 방법 및 장치 | |
US5719571A (en) | Sampling rate converting method and apparatus | |
US5012242A (en) | Input data processor for D/A converter utilizing dithering | |
JPS63138570A (ja) | 信号記録装置 | |
JPH02213226A (ja) | ディジタル・アナログ変換回路 | |
US5351048A (en) | One bit high speed signal processing system utilizing controlled spectrum of quantization noise | |
JPH09298468A (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
JPS63252015A (ja) | D/a変換装置 | |
JPH02301327A (ja) | ディジタル・アナログ変換回路 | |
JPH02124622A (ja) | 量子化誤差低減装置 | |
JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
JP3297792B2 (ja) | 信号伸張装置及び方法 | |
JPH0254624A (ja) | ディジタルアナログ変換回路 | |
Hicks | The application of dither and noise-shaping to nyquist-rate digital audio: an introduction | |
JPH0481279B2 (ja) | ||
JP2546678B2 (ja) | ディザ処理回路 | |
JP3416477B2 (ja) | デルタ・シグマ型d/a変換器 | |
JPH1098353A (ja) | ディジタル信号処理装置 | |
JPS60130219A (ja) | デイジタルアナログ変換器 | |
JPS6364090B2 (ja) |