CN114095030A - 一种全差分带弦音消除的sigma-delta ADC - Google Patents
一种全差分带弦音消除的sigma-delta ADC Download PDFInfo
- Publication number
- CN114095030A CN114095030A CN202111196920.1A CN202111196920A CN114095030A CN 114095030 A CN114095030 A CN 114095030A CN 202111196920 A CN202111196920 A CN 202111196920A CN 114095030 A CN114095030 A CN 114095030A
- Authority
- CN
- China
- Prior art keywords
- quantizer
- input
- sigma
- adder
- delta adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种全差分带弦音消除的sigma‑delta ADC,包括依次级联的多阶调制单元和一个量化器单元,还包括一个伪随机信号发生器;各阶的调制单元分别包括依次连接的加法器、积分器;所述量化器单元包括依次连接的加法器、量化器;所述量化器的输出端分别反馈连接到各阶调制单元的加法器输入端;所述伪随机信号发生器的输出端分别连接到最后一阶调制单元的加法器输入端和量化器单元的加法器输入端。本发明在sigma‑delta ADC的最后一阶调制单元和量化器的输入级增加dither电路,dither电路输入幅度可调,打乱sigma‑delta ADC在DC直流信号或低频正弦信号输入时输出信号的周期性,达到抑制弦音的产生效果。
Description
技术领域
本发明涉及模数转换技术,特别涉及一种全差分带弦音消除的sigma-delta ADC。
背景技术
Sigma-delta ADC是一种采用过采样技术的ADC,该类ADC具有精度高、线性度好等优点。该类ADC目前广泛应用在音视频处理、自动控制、医疗设备的图像处理、电子测量、电子监控等领域。特别是诸如雷达、声纳、高分辨率视频和图像显示、军事和医疗成像、高性能控制器与传动器以及包括无线电话和基站接收机在内的现代数字通讯系统中。
然而Sigma-delta ADC有一个天然的缺点——弦音。对于低阶Sigma-delta调制器系统来说,当输入幅度为直流信号、变化非常慢的交流信号以及幅度非常小的交流信号时,系统输出为周期性的序列。此时在Sigma-delta ADC的输出端,在fS/N及其整数倍处会出现idle tone即弦音,其中N为序列的周期。当N比较小时,这些idle tone出现的频率比较高,能被后面的数字低通滤波器滤掉;但是,当N比较大时,这些idle tone出现的频率较低,有些频率点将不能被后面的数字低通滤波器滤掉。因此Sigma-delta调制器需要对弦音进行处理。
弦音的消除技术有多种,目前主要的弦音消除技术如下:
1、抖动技术
目前使用最广泛的压缩弦音技术是抖动技术,抖动技术就是在数据转换器的输入端加入不相关的信号,使输入信号和量化噪声信号变得不相关。随着抖动信号的增加,调制器的量化噪声增加。因此对高阶调制器设计时,必须考虑其稳定性。可以在量化器位置增加抖动信号,通过NTF来整形来实现。抖动信号的引入使得调制器更加不容易稳定,它增加了基带噪声的能量,同时SNR变小。
在大部分实际设计中,抖动的产生都是数字电路产生,因此需要量化信号。需要一个伪随机序列发生器产生一个伪随机噪声。
2、混沌Sigma-delta调制器技术
混沌调制器可以通过一个含有至少一个单位圆外噪声传输函数零点的非混沌调制器获得。整个反馈系统仍然是稳定的,但是环形滤波器是动态不稳定的,因此周期序列被打破。所以混沌Sigma-delta调制器是没有弦音的。从单位圆内将零点移出,将会恶化调制器的SNR。通常获得混沌Sigma-delta调制器都是将非混沌调制器的噪声传输函数扩展。
3、动态AC抖动技术
弦音的产生依赖于输入信号,安静的输入信号产生弦音,繁忙的输入信号不产生。因此,监控输入信号,根据输入信号大小决定输入调制器的抖动信号的能量是非常有优势的。如果输入信号小,可以加入大的抖动,此时调制器不过载。如果输入信号大,则不需要抖动。也可以监控抽取滤波器的输出,接近相应的模拟输入信号。
4、动态DC抖动技术
图1是采用动态DC抖动技术的CRFF型Sigma-delta ADC框图。相对传统的Sigma-delta ADC,增加了一个动态DC抖动控制电路和动态DC抖动DAC。Sigma-delta调制器由模拟输入信号和动态DC抖动输入组成,动态DC输入的值由数字滤波器的输出决定。该技术是使用动态DC抖动电路来减小Sigma-delta ADC的弦音,通过增加少量的电路来将弦音移出音频带内,这种方法不需要随机序列产生器,同时DR和SNR损失小。抖动电路根据动态抖动控制电路输出的数字控制码产生不同的DC抖动电压,DC抖动电压有与整个偏置电压相反的极性的电压。因为抖动的信号是DC信号,它可以通过高通滤波器滤出,因此它不会对数字输出产生影响。
图2为美国专利US7696910B2中提出的一种带dither电路的模数转换器,在该电路中,dither产生电路由伪随机信号产生,通过dither输入电路输入到Sigma-delta ADC的积分器中。
通过采用电容并联,电流相加的方式,可以防止调制器的输出处于静止状态并且防止数字输出信号具有恒定值,起到消除电路弦音的目的。但该方法是在sigma-delta ADC的第一级增加dither信号,该方法在输入打信号时极易导致调制器过载。
发明内容
本发明目的是:sigma-delta ADC是一种当前最流行的高精度ADC。该类ADC最大的应用领域是音频领域和数字电话领域,当前,数字音频技术发展十分迅猛,各种数字音响产品均得到了广泛的应用,24位高分辨率模数转换器被大量使用。Sigma-delta ADC由于其本身的技术特点,虽然精度较高但却极易产生弦音,尤其是当输入信号是DC或一个较低频率的正弦信号时,即使在非常低的量级人耳也能捕获到,从而严重影响用户的体验效果。因此本发明提供一种全差分带弦音消除的sigma-delta ADC。
本发明的技术方案是:
一种全差分带弦音消除的sigma-delta ADC,包括依次级联的多阶调制单元和一个量化器单元,还包括一个伪随机信号发生器;各阶的调制单元分别包括依次连接的加法器、积分器;所述量化器单元包括依次连接的加法器、量化器;
所述量化器的输出端分别反馈连接到各阶调制单元的加法器输入端;
所述伪随机信号发生器的输出端分别连接到最后一阶调制单元的加法器输入端和量化器单元的加法器输入端。
优选的,所述量化器输出端与各阶调制单元的加法器输入端之间分别通过一定反馈增益系数的放大器连接。
优选的,所述伪随机信号发生器的输出端与最后一阶调制单元的加法器输入端和量化器单元的加法器输入端之间分别通过一定增益系数的放大器连接。
优选的,伪随机信号发生器采用全差分dither产生电路向量化器单元输出信号;所述全差分dither产生电路包括伪随机信号控制开关K1、K2和双刀时钟开关clk1、clk2和单刀时钟开关clk3;互补偏置电压VC1和VC2通过伪随机信号控制开关K1、K2和双刀时钟开关clk1连接到量化器两个输入端,伪随机信号发生器产生伪随机信号控制K1、K2;同时输入信号Vin1和Vin2通过双刀时钟开关clk2连接到量化器两个输入端;单刀时钟开关clk3的两端分别接量化器两个输入端。
优选的,所述量化器包括比较器和电容C1、C2,所述电容C1、C2分别串接在比较器的两个输入端。
优选的,所述双刀时钟开关clk1和clk2为两项非交迭时钟。
优选的,所述互补偏置电压VC1和VC2由可控偏执电压产生器产生;可控偏执电压产生器包括选择开关Kn、运放amp1、amp2、开关管M1、M2和可调电阻R1、R2、R3、R4;所述开关管M1、可调电阻R1、R2、R3、R4和开关管M2依次串联在电源正负极之间,选择开关Kn选择输入电压V1、V2……Vn,输出端M连接运放amp1反相输入端,运放amp1的正相输入端连接开关管M1与可调电阻R1的共结点N,运放amp1的输出端连接开关管M1的栅极;所述运放amp2的反相输入端连接输入电压Vcm,正相输入端连接可调电阻R2与R3的共结点O,输出端连接开关管M2的栅极;可调电阻R2与R3的调节端分别作为互补偏置电压VC1和VC2的输出端。
优选的,所述选择开关Kn输出端M电压VM、N点电压VN、O点电压VO,在运放amp1、amp2钳位作用下,VM=VN,Vcm=VO,
通过逻辑电路控制可调电阻R1、R2、R3、R4,使电路满足:
其中ΔV为电压VM与Vcm之差,n为不小于2的整数。
本发明的优点是:
1、本发明的全差分带弦音消除的sigma-delta ADC,在sigma-delta ADC的最后一阶调制单元和量化器的输入级增加dither电路,dither电路输入幅度可调,打乱sigma-delta ADC在DC直流信号或低频正弦信号输入时输出信号的周期性,达到抑制弦音的产生效果。
2、本发明的偏置电压产生器产生互补可调的电压信号,通过伪随机信号调理后输入到ADC,可根据实际情况调整dither信号大小,降低dither电路对ADC信噪比的影响。
附图说明
下面结合附图及实施例对本发明作进一步描述:
图1为现有技术中动态DC抖动技术的Sigma-delta ADC框图;
图2为现有技术中带dither电路的模数转换器框图;
图3为实施例中全差分带弦音消除的二阶sigma-delta ADC;
图4为全差分dither产生电路的原理图;
图5为可控dither电压产生电路;
图6为现有二阶sigma-delta ADC simulink仿真结果;
图7为带dither的二阶sigma-delta ADC simulink仿真结果。
具体实施方式
如图3所示,本发明以二阶sigma-delta ADC为例,公开了一种全差分带弦音消除的sigma-delta ADC,图中包括依次级联的二阶调制单元和一个量化器单元,还包括一个伪随机信号发生器。第一阶调制单元包括增益放大器a1、b1、c1、加法器∑1以及积分器A,第二阶调制单元包括增益放大器a2、c2、d1、加法器∑2以及积分器B;量化器单元包括依次连接的加法器∑3、量化器;伪随机信号发生器产生伪随机信号,该信号通过增益放大器d1施加到第二阶调制单元,同时该伪随机信号通过增益放大器d2施加到量化器单元的输入端。
为表述更方便直观,本实施例中增益放大器a1、b1、c1、a2、c2、d1、d2的增益系数分别为a1、b1、c1、a2、c2、d1、d2,即其中a1、a2为量化器反馈到第一阶调制单元和第二阶调制单元的反馈系数,b1为输入端到第二阶调制单元的增益系数,c1、c2分别为第一阶调制单元和第二阶调制单元的增益系数,d1和d2分别为随机信号发生器到第二阶调制单元和量化器输入级的增益系数。
本发明通过在二阶sigma-delta ADC第二级输入端和量化器前端施加具有一定幅度的伪随机信号,打乱sigma-delta ADC在DC直流信号或低频正弦信号输入时输出信号的周期性,达到抑制弦音的产生效果。
图4为本发明的全差分dither产生电路,伪随机信号发生器采用全差分dither产生电路向量化器单元输出信号;所述全差分dither产生电路包括伪随机信号控制开关K1、K2和双刀时钟开关clk1、clk2和单刀时钟开关clk3;互补偏置电压VC1和VC2通过伪随机信号控制开关K1、K2和双刀时钟开关clk1连接到量化器两个输入端,伪随机信号发生器产生伪随机信号控制K1、K2;同时输入信号Vin1和Vin2通过双刀时钟开关clk2连接到量化器两个输入端;所述双刀时钟开关clk1和clk2为两项非交迭时钟。单刀时钟开关clk3的两端分别接量化器两个输入端。所述量化器包括比较器和电容C1、C2,所述电容C1、C2分别串接在比较器的两个输入端。
本发明的VC1和VC2为具有互补输出、幅度可调的偏置电压,dither generator产生伪随机信号控制开关K1和K2,Vdither1和Vdither2为伪随机控制下的变化电压,两个电压信号通过双刀时钟开关clk1的控制下输入到量化器中,同时输入信号Vin1和Vin2通过双刀时钟开关clk2的控制下也输入到量化器中,单刀时钟开关clk3控制开关管使其在非比较阶段进行复位。
如图5所示,为本发明的可控dither产生电路。采用dither电路来抑制弦音的缺点是增大电路噪声,降低了电路的SNR。Dither信号过大会导致电路SNR下降过于严重,影响电路性能。Dither信号过小会使得dither电路无法起到打乱输出的周期性,从而无法消除弦音。因此本发明针对全差分sigma-delta ADC产生可调的互补电压VC1和VC2。
图5中,所述互补偏置电压VC1和VC2由可控偏执电压产生器产生;可控偏执电压产生器包括选择开关Kn、运放amp1、amp2、开关管M1、M2和可调电阻R1、R2、R3、R4;所述开关管M1、可调电阻R1、R2、R3、R4和开关管M2依次串联在电源正负极之间,选择开关Kn选择输入电压V1、V2……Vn,输出端M连接运放amp1反相输入端,运放amp1的正相输入端连接开关管M1与可调电阻R1的共结点N,运放amp1的输出端连接开关管M1的栅极;所述运放amp2的反相输入端连接输入电压Vcm,正相输入端连接可调电阻R2与R3的共结点O,输出端连接开关管M2的栅极;可调电阻R2与R3的调节端分别作为互补偏置电压VC1和VC2的输出端。
所述选择开关Kn输出端M电压VM、N点电压VN、O点电压VO,在运放amp1、amp2钳位作用下,VM=VN,Vcm=VO,
通过逻辑电路控制可调电阻R1、R2、R3、R4,使电路满足:
其中ΔV为电压VM与Vcm之差,n为不小于2的整数。通过该方法结构可以有效控制电压VC1和VC2的大小,使得VC1和VC2既互补又大小可调。
图6为现有二阶sigma-delta ADC simulink仿真结果,从仿真结果可以看到,此时在低频处,频谱具有很多弦音,该弦音对电路性能影响极大。
图7为本发明带dither的二阶sigma-delta ADC simulink仿真结果,从仿真结果可以看到,通过本发明,有效抑制了电路的idle tone。
上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰,都应涵盖在本发明的保护范围之内。
Claims (8)
1.一种全差分带弦音消除的sigma-delta ADC,其特征在于,包括依次级联的多阶调制单元和一个量化器单元,还包括一个伪随机信号发生器;各阶的调制单元分别包括依次连接的加法器、积分器;所述量化器单元包括依次连接的加法器、量化器;
所述量化器的输出端分别反馈连接到各阶调制单元的加法器输入端;
所述伪随机信号发生器的输出端分别连接到最后一阶调制单元的加法器输入端和量化器单元的加法器输入端。
2.根据权利要求1所述的全差分带弦音消除的sigma-delta ADC,其特征在于,所述量化器输出端与各阶调制单元的加法器输入端之间分别通过一定反馈增益系数的放大器连接。
3.根据权利要求2所述的全差分带弦音消除的sigma-delta ADC,其特征在于,所述伪随机信号发生器的输出端与最后一阶调制单元的加法器输入端和量化器单元的加法器输入端之间分别通过一定增益系数的放大器连接。
4.根据权利要求3所述的全差分带弦音消除的sigma-delta ADC,其特征在于,伪随机信号发生器采用全差分dither产生电路向量化器单元输出信号;所述全差分dither产生电路包括伪随机信号控制开关K1、K2和双刀时钟开关clk1、clk2和单刀时钟开关clk3;互补偏置电压VC1和VC2通过伪随机信号控制开关K1、K2和双刀时钟开关clk1连接到量化器两个输入端,伪随机信号发生器产生伪随机信号控制K1、K2;同时输入信号Vin1和Vin2通过双刀时钟开关clk2连接到量化器两个输入端;单刀时钟开关clk3的两端分别接量化器两个输入端。
5.根据权利要求4所述的全差分带弦音消除的sigma-delta ADC,其特征在于,所述量化器包括比较器和电容C1、C2,所述电容C1、C2分别串接在比较器的两个输入端。
6.根据权利要求4所述的全差分带弦音消除的sigma-delta ADC,其特征在于,所述双刀时钟开关clk1和clk2为两项非交迭时钟。
7.根据权利要求6所述的全差分带弦音消除的sigma-delta ADC,其特征在于,所述互补偏置电压VC1和VC2由可控偏执电压产生器产生;可控偏执电压产生器包括选择开关Kn、运放amp1、amp2、开关管M1、M2和可调电阻R1、R2、R3、R4;所述开关管M1、可调电阻R1、R2、R3、R4和开关管M2依次串联在电源正负极之间,选择开关Kn选择输入电压V1、V2……Vn,输出端M连接运放amp1反相输入端,运放amp1的正相输入端连接开关管M1与可调电阻R1的共结点N,运放amp1的输出端连接开关管M1的栅极;所述运放amp2的反相输入端连接输入电压Vcm,正相输入端连接可调电阻R2与R3的共结点O,输出端连接开关管M2的栅极;可调电阻R2与R3的调节端分别作为互补偏置电压VC1和VC2的输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111196920.1A CN114095030A (zh) | 2021-10-14 | 2021-10-14 | 一种全差分带弦音消除的sigma-delta ADC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111196920.1A CN114095030A (zh) | 2021-10-14 | 2021-10-14 | 一种全差分带弦音消除的sigma-delta ADC |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114095030A true CN114095030A (zh) | 2022-02-25 |
Family
ID=80296924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111196920.1A Pending CN114095030A (zh) | 2021-10-14 | 2021-10-14 | 一种全差分带弦音消除的sigma-delta ADC |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114095030A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114710156A (zh) * | 2022-06-07 | 2022-07-05 | 杭州瑞盟科技股份有限公司 | 一种模数转换装置 |
-
2021
- 2021-10-14 CN CN202111196920.1A patent/CN114095030A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114710156A (zh) * | 2022-06-07 | 2022-07-05 | 杭州瑞盟科技股份有限公司 | 一种模数转换装置 |
CN114710156B (zh) * | 2022-06-07 | 2022-10-04 | 杭州瑞盟科技股份有限公司 | 一种模数转换装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
JP4890503B2 (ja) | デルタシグマ変調器 | |
US6271782B1 (en) | Delta-sigma A/D converter | |
US6351229B1 (en) | Density-modulated dynamic dithering circuits and method for delta-sigma converter | |
US8077066B2 (en) | ΔΣ modulator | |
US5416481A (en) | Analog-to-digital converter with multi-level dither current input | |
KR100993155B1 (ko) | 오프셋을 이용한 시그마-델타 변조 | |
US20070018865A1 (en) | Third order sigma-delta modulator | |
US7388533B2 (en) | Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor | |
US7304592B2 (en) | Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter | |
JPH04229723A (ja) | 高次シグマ・デルタアナログ/デジタル変換器 | |
US8144043B2 (en) | Shaping inter-symbol-interference in sigma delta converter | |
KR20080109887A (ko) | 전류 모드 동적 요소 정합 및 동적 요소 정합 결정 로직을 포함하는 멀티비트 양자화 시그마 델타 변조기 | |
US7119726B2 (en) | Error feedback structure for delta-sigma modulators with improved stability | |
KR20100005217A (ko) | 저전력 디지털-아날로그 변환기 | |
CN114095030A (zh) | 一种全差分带弦音消除的sigma-delta ADC | |
JPH09289451A (ja) | 信号処理装置 | |
JP7324596B2 (ja) | 音声アナログ・デジタル変換器システム及び方法 | |
Thanh et al. | A second-order double-sampled delta-sigma modulator using individual-level averaging | |
US20110285564A1 (en) | Method of gain calibration of an adc stage and an adc stage | |
CN107113005B (zh) | 用于σ-δ模/数转换器的高效抖动技术 | |
CN110622424B (zh) | sigma-delta调制器中使用的多电平电容式数模转换器 | |
Cho et al. | A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer | |
US7629911B2 (en) | High-precision multi-band pass ΔΣ modulator | |
Temes | Incremental and extended-range data converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |