CN107113005B - 用于σ-δ模/数转换器的高效抖动技术 - Google Patents

用于σ-δ模/数转换器的高效抖动技术 Download PDF

Info

Publication number
CN107113005B
CN107113005B CN201680004511.8A CN201680004511A CN107113005B CN 107113005 B CN107113005 B CN 107113005B CN 201680004511 A CN201680004511 A CN 201680004511A CN 107113005 B CN107113005 B CN 107113005B
Authority
CN
China
Prior art keywords
level
function
quantizer
digital
sigma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680004511.8A
Other languages
English (en)
Other versions
CN107113005A (zh
Inventor
文森特·奎奎姆普瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN107113005A publication Critical patent/CN107113005A/zh
Application granted granted Critical
Publication of CN107113005B publication Critical patent/CN107113005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

根据实施例，一种Σ‑Δ模/数转换器ADC包含：M位数/模转换器DAC；环路滤波器，其经耦合以从DAC接收输出；及可变电平量化器，其经配置以通过在N电平量化器函数与N‑1电平量化器函数之间切换来提供均匀量化函数。

Description

用于Σ-Δ模/数转换器的高效抖动技术
技术领域
本发明涉及模/数转换器(ADC)，且更特定来说，本发明涉及具有多位(M位，M>1)可变分辨率量化器的Σ-ΔADC，所述可变分辨率量化器具有用于在Σ-ΔADC的数字输出中移除非所要的闲置音调的自动动态抖动。
背景技术
模/数转换器(ADC)如今在消费型、医疗、工业等等的电子设备应用中具有广泛用途。通常，ADC包含用于接收模拟输入信号且输出与所述模拟输入信号成比例的数字值的电路。此数字值通常是以并行字或串行数字位流的形式出现。存在许多类型的模/数转换方案，例如电压/频率转换、电荷再分布、Δ调制以及其它。通常，这些转换方案中的每一者具有其优缺点。
越来越多地被使用的一种类型的模/数转换器(ADC)是Σ-ΔADC(Σ-Δ及Δ-Σ将在本文中互换使用)。Σ-Δ调制器通常将模拟输入转换为随着时间的推移具有与模拟输入成比例的平均振幅的“1”及“0”的数字串行串。Σ-Δ调制相比于早期Δ调制技术通常能提供高精确度及宽动态范围。Σ-Δ调制通常被称为过度取样的转换器架构且通常不受Δ调制的一些早期非所要的二级效应的影响。
每一Σ-Δ调制器环路包含将模拟传入信号转换为数字输出码的一或多个量化器。针对Σ-ΔADC，这些量化器是低分辨率ADC，通常为1位ADC(或比较器)。在此情况中，Σ-Δ调制器被称为1位调制器。如果量化器的输出具有比1位更高的分辨率，那么所述Σ-Δ调制器被称为多位调制器且Σ-ΔADC被称为多位Σ-ΔADC。
在多位Σ-ΔADC中，输出分辨率允许两个以上数字输出电平。如果可能的输出电平数目(nlev)是2的幂次方(例如，nlev＝2^M)，那么所述输出可编码成M位字且调制器是多位M位调制器。然而，输出电平数目(nlev)不必为2的幂次方(尤其是针对低电平数目)且在此情况中，所述调制器还可被称为多位或多电平。举例来说，3电平调制器是十分普遍的。如果nlev是2的幂次方，那么可针对多电平调制器计算相等位数且通过公式：M＝log2(nlev)给出计算结果，其中M是相等位计数。如果nlev不是2的幂次方，那么编码输出需要的位的最小数目是：M＝Floor(log2(nlev))。
在多电平(或多位)Σ-ΔADC中，量化器通常是差分输入快闪ADC，其由具有等距的比较阈值的nlev-1个并行比较器组成，所述等距的比较阈值放置于(nlev-2k)/(nlev-1)*Vref处(其中k是1与(nlev-1)之间的整数)，从而给出利用温度计编码方案编码的nlev位上的输出。在所述情况中，不同输出电平的数目是可编码成Floor(log2(nlev))位的最小值的nlev。举例来说，3电平调制器量化器可为由具有+Vref/2及-Vref/2的阈值的两(2)个比较器组成的快闪ADC且3电平输出字可编码成Floor(log2(3))＝2位。阈值的放置还确保最小化整个输入范围中的平均量化误差的均匀量化。在典型快闪ADC实施方案中，每一比较器具有其自身的用于确定其相关联电压阈值的切换电容器输入级，及在快闪比较器的输出处的用于产生到Σ-Δ调制器环路数/模转换器(DAC)的数字字的温度计转二进制编码器，以及数字信号输出抽取滤波器。
如果提供特定周期电流或直流(DC)输入，那么以连续模式工作的所有Σ-Δ调制器在其输出处产生闲置音调。这些闲置音调是归因于量化过程且在Σ-Δ调制器架构的设计中是固有的。特定来说，这些闲置音调主要取决于输入信号的振幅及频率且难以滤除，因为其可留存于待测量的信号的基带中。
这些闲置音调是不想要的且在输出处产生非所要的行为，例如音频装置中的非所要的高音调。这些音调限制无杂散动态范围(SFDR)且尤其当提供特定直流(DC)输入时限制装置的信噪比及失真(SINAD)(这通常为量化步骤的有理分数)。
如同全面陈述于本文中那样而特此以全文引用的方式并入本文中的共同转让的第7,961,126号美国专利描述一种使用具有用于在Σ-ΔADC的数字输出中移除非所要的闲置音调的自动抖动的可变分辨率量化器的方法。在所述方法中，多位量化器基于随机或伪随机分辨率序列，在每一样本处改变其输出分辨率(其输出电平数目)。改变分辨率修改量化函数，从而有效地在量化器的输入处加入抖动信号。尽管加入抖动信号通常是有效的，但如果分辨率序列呈现的分辨率值太低，那么所得量化噪声可相对较高。
发明内容
根据实施例，提供用于减少量化噪声及减少闲置音调的系统及方法。
根据实施例，一种Σ-Δ模/数转换器(ADC)包含：M位数/模转换器(DAC)；环路滤波器，其经耦合以从DAC接收输出；及可变电平量化器，其经配置以通过在N电平量化器函数与N-1电平量化器函数之间切换来提供平均均匀量化函数。在一些实施例中，N电平量化器函数的出现次数可能等于N-1电平量化器函数的出现次数。在一些实施例中，N电平量化器的量化函数乘以(N-1)/(N-2)。在一些实施例中，可能的DAC输入乘以(N-1)/(N-2)。在一些实施例中，后处理抽取滤波器可处理乘以(N-1)/(N-2)的数字输入。
根据实施例，一种用于减少Σ-Δ模/数转换器中的闲置音调的方法包含：产生量化函数的随机序列；且使用所述随机序列在N电平量化器函数与N-1电平量化器函数之间切换。在一些实施例中，N电平量化器函数的出现次数可能等于N-1电平量化器函数的出现次数。在一些实施例中，N电平量化器的量化函数乘以(N-1)/(N-2)。在一些实施例中，当可变分辨率序列选择N-1电平分辨率时，相关联的可能的数/模转换器输入乘以(N-1)/(N-2)。在一些实施例中，后处理抽取滤波器可处理乘以(N-1)/(N-2)的数字输入。
根据实施例，一种系统包含：多电平数/模转换器；可变分辨率量化器；随机序列产生器，其耦合到所述可变分辨率量化器，且经配置以产生用于确定所述可变分辨率量化器的分辨率的随机序列；其中通过在N电平量化器函数与N-1电平量化器函数之间切换来提供平均均匀量化函数。在一些实施例中，N电平量化器函数的出现次数可能等于N-1电平量化器函数的出现次数。在一些实施例中，N电平量化器的量化函数乘以(N-1)/(N-2)。在一些实施例中，当可变分辨率序列选择N-1电平分辨率时，可能的DAC输入乘以(N-1)/(N-2)。在一些实施例中，后处理抽取滤波器可处理乘以(N-1)/(N-2)的数字输入。
当结合以下描述及附图考虑时，将能更好地明白及理解本发明的这些及其它方面。然而应理解，以下描述尽管指示本发明的各种实施例及其数个特定细节，但所述描述仅供说明且不具有限制性。在不违背本发明的精神的情况下，可在本发明的范围内作出许多替代、修改、增添及/或重新布置，且本发明包含所有这些替代、修改、增添及/或重新布置。
附图说明
所附及形成本说明书的部分的图式经包含以描绘本发明的特定方面。应注意，在图式中说明的特征不必按比例绘制。通过参考结合附图的以下描述可获取本发明的更完整的理解及其优势，其中相似参考数字指示相同特征且其中：
图1是说明具有可变分辨率量化器的实例Σ-Δ多位调制器的图式。
图2是说明具有快闪ADC架构的实例Σ-Δ调制器的图式，其中所述快闪ADC的每一比较器具有用于产生每一比较器的所需阈值的切换电容器块。
图3A说明Σ-Δ调制器的量化阈值。
图3B说明Σ-Δ调制器的量化阈值。
图4A及图4B分别说明4电平均匀量化及5电平均匀量化的量化误差。
图5说明50％5电平及50％4电平量化的量化误差。
图6说明展示抖动量化的量化误差。
图7是示意地说明用于阈值比较的切换电容器块的图式。
具体实施方式
将参考在附图中说明且在以下描述中详细描述的实例且因此为非限制性的实施例而更充分地解释本发明及其各种特征及有利细节。然而应理解，详细描述及特定实例尽管指示优选实施例，但其仅供说明且不具有限制性。已知编程技术、计算机软件、硬件、操作平台及协议的描述可省略从而不在细节上不必要地使本发明模糊。所属领域的技术人员将从本发明中明白在基础发明概念的精神及/或范围内的各种替代、修改、增添及/或再布置。
参考图1，其描绘根据本发明的特定实例实施例的具有可变分辨率量化器的单环路Σ-Δ多位(M位，M>1)调制器的示意框图，所述可变分辨率量化器耦合到抖动自环路滤波器或调制器传入的信号的随机序列产生器。具有可变分辨率量化器的多电平(nlev)Σ-ΔADC(通常由数字100表示)包括输入电压求和节点118、环路滤波器116、可变分辨率多位量化器120、多位数/模转换器(DAC)114、具有分辨率序列N(n)的随机序列产生器122，及数字抽取滤波器108。图1中展示单个反馈环路，然而可使用具有多个可变分辨率量化器的多环路(级联MASH等等)。输出位流112具有N(n)个不同电平，且可被编码成M位，其中M＝Floor(log2(nlev))且M>1。可变分辨率多位量化器120的电平数目可针对每一样本n改变，其中N(n)包括2与nlev之间的整数值。
随机序列产生器122产生随机或伪随机数字序列N(n)。在由Σ-ΔADC 100采用的每一电压样本n处，从随机序列产生器122输出2与nlev之间的随机整数。由随机序列产生器122产生的随机数字序列N(n)在下文中被称为“分辨率序列”。随机序列产生器122可为(例如，但不限制于)伽罗瓦(Galois)线性反馈移位寄存器(LFSR)、数字比较器及加法器。随机序列产生器122通过控制可变分辨率多位量化器120的分辨率水平来引入抖动。
现在参考图2，其描绘根据图2展示的特定实例实施例的基于耦合到随机或伪随机序列产生器的快闪模/数转换器(ADC)架构的可变分辨率多电平量化器的更详细的示意框图，其中所述快闪ADC的每一比较器具有切换电容器块以用于产生由与Σ-ΔM位(M>1)调制器一起使用的随机或伪随机序列产生器选择的各种参考阈值。可变分辨率多位量化器220包括：各自具有切换电容器块228的多个电压比较器226、比较器与参考电压控制器230、具有分辨率序列N(n)的随机序列产生器122，及N(n)线到M位编码器(例如，温度计编码器)。
切换电容器块228中的每一者经调适以从环路滤波器116接收电压样本Vin，且基于由随机序列产生器122产生的分辨率序列N(n)值确定的切换电容器比率来产生可调整阈值参考电压值(例如，电压电平)。
电压参考(未展示)还耦合到切换电容器块228，切换电容器块228的可选择切换电容器比率从此电压参考Vref＝Vref+-Vref-产生可调整参考电压值，且将可调整参考电压值与多个电压比较器226中的相应者一起使用。当特定电压比较器226需要不同参考电压值时，基于分辨率序列N(n)而在不同电容比率中切换以实现所需参考电压值将变得很简单。电子电路领域的并受益于本发明的一般技术人员将易于理解如何实施与切换电容器输入快闪ADC 100中的比较器一起使用的此可变电容比率切换布置。
多个比较器226是通过切换电容器块228耦合到差分输入Vin+及Vin-，且借此接收取样电压Vin＝Vin+-Vin-，其中差分输入Vin+及Vin-耦合到环路滤波器116。
nlev-1个切换电容器块228产生平行操作以产生对Vin的温度计编码的nlev-1个比较器226的阈值电压。所述阈值电压特定来说是针对用于完成快闪转换的N(n)-1数目个比较器226产生的。使用的N(n)-1数目个比较器226是基于所采用的每一输入电压Vin样本的分辨率序列N(n)。针对输入电压样本Vin的均匀量化，可如下述确定阈值电压：阈值(k,n)＝((N(n)-2k)/(N(n)-1))*Vref。
将来自多个比较器226的选定输出应用于N(n)线到M位编码器232，以用于针对每一电压样本Vin(n)来产生M位字，从而导致从所述M位字的多位位流输出234。仅将来自比较器226的N(n)-1个输出用于针对每一输入电压样本n来产生M位字，且所述M位字借此仅具有N(n)个不同值，例如输出电平。
根据实施例，可通过仅使用分辨率序列中的N电平及N-1电平来移除闲置音调，其中N为>2的整数。此外，为了最小化闲置音调，量化函数通常应为均匀量化函数。在此情况中，针对N电平量化器，均匀量化将给出等距阈值
Thr(k,N)＝+/-Vref*(2k+1)/(N-1)如果N为奇数，且
Thr(k,N)＝+/-Vref*(2k)/(N-1)如果N为偶数。
如图3中所展示，每一阈值之间的差异针对以N电平及N-1电平的均匀量化是不同的。相邻电平之间的差异是N电平为Vref/(N-1)且N-1电平为Vref/(N-2)。针对其中N＝4的情况，在图4A中展示关于均匀量化函数的量化误差。针对其中N＝5的情况，在图4B中展示关于均匀量化函数的量化误差。
如果针对相同样本量，分辨率序列采用量化器中的N-1电平与N电平的平均值，那么针对量化器输入处的恒定Vin的所得量化误差通常为N电平与N-1电平的量化误差的平均值。
然而，如图5中所展示(量化误差4电平+5电平)，N电平与N-1电平量化的所得简单平均值不是均匀量化。所述量化误差没有完全分布遍及整个Vin范围且将导致降级的SNR结果。
针对N-1电平，均匀量化给出：
Thr(k,N-1)＝+/-Vref*2k/(N-2)如果N为奇数
Thr(k,N-1)＝+/-Vref*(2k+1)/(N-2)如果N为偶数
通常可获得均匀量化，然而如果在N电平量化器的出现内，那么N电平量化器的量化函数乘以(N-1)/(N-2)。量化函数的乘法在此处意味着两个要素：阈值乘以(N-1)/(N-2)及N电平量化器的可能的输出值乘以(N-1)/(N-2)。这些量化器输出还可为Σ-Δ调制器环路中的DAC输入，所述DAC必须经修改以接受乘以(N-1)/(N-2)的其输入处的电平。
即，如果在均匀N-1电平量化器的量化误差与均匀N电平量化器的量化误差之间执行平均值但针对量化器的可能的输出及阈值具有(N-1)/(N-2)的缩放比例而非在N电平量化器的量化误差与N-1电平量化器的量化误差之间的简单平均值，那么接着所得平均量化函数是均匀的且导致较少量化误差且因此导致改进的SNR结果，如图5中所展示。可经算术展示，这是简单阈值缩放比例获得均匀平均量化函数的唯一解决方法。在此情况中，可变分辨率还必须在N电平分辨率与N-1电平分辨率之间平等分布从而使得平均值有效且导致均匀平均量化函数。
所得的平均均匀量化未必改进任何给定信号的SNR但如果所述信号是未知的，当将Vin分布视为均匀时此优化的序列具有较大机会来优化量化噪声，这是其为更好选择的原因。所得SNR可针对与确定分辨率序列的伪随机或随机序列相关的极特定信号降级，但当此关联较弱时，所得SNR相较于任何其它缩放比例及相较于固定N-1电平量化器实施方案将经改进。当实施在N电平与N-1电平之间平等分布的可变分辨率时，此新量化函数具有最大机会来针对任何给定信号优化量化误差。
在一些实施例中，可简单通过N电平DAC的量化函数的直接乘法(即，量化器的阈值及可能的输出乘以相同因子)而实现按比例缩放。在共同转让的第7,102,558号美国专利中展示一种示范性N电平DAC，所述专利如同全面陈述于本文中那样特此以全文引用的方式并入本文中。然而应注意，可使用其它N电平DAC。即，阈值变为：
Thr(k)＝+/-Vref*(2k+1)/(N-2)如果N为奇数且
Thr(k)＝+/-Vref*(2k)/(N-2)如果N为偶数
在此情况中，N电平量化函数乘以(N-1)/(N-2)。在此处，N电平量化器的阈值将在(N-1电平量化器的)先前量化步骤的中间对准，如图6中所展示。
在N-1量化器步骤的一半处精确地切割N电平阈值，这在获得所得平均均匀量化中十分重要。此外，经量化的输入范围现在为+/-Vref*(N-1)/(N-2)，所以所述范围变大了(N-1)/(N-2)的相同缩放因子。
为了符合此缩放因子，DAC 114的可能输入可乘以(N-1)/(N-2)以确保正确缩放比例，且因此可能的DAC输出还可乘以(N-1)/(N-2)从而能够保持输入与输出之间的1增益。这在图6中展示，其中DAC的输入现在是4/3、2/3、0、-2/3，且针对5电平DAC是-4/3而非图3的标准情况中的1、1/2、0、-1/2、-1。N电平可能的DAC输出的乘法可降级或干扰Σ-Δ调制器环路的稳定性，这是因为(N-1)/(N-2)因子大于1且因此可产生超范围的情况。在每一DAC输出支路处的Σ-Δ环路的系数可通过乘以(N-2)/(N-1)而按比例缩减以能够从潜在超范围情况中恢复且复原环路的先前稳定性。为了执行此必要缩放因子以到达平均均匀量化，DAC本身可经配置以为N电平DAC提供(N-1)/(N-2)的缩放因子，这可为十分重要的，因为当(N-1)/(N-2)>1时N电平DAC需要超范围能力。
可简单通过放大DAC的Vref输入及当在分辨率序列中选择N电平量化器时产生量化器的阈值的电路(图2中的电路228)的Vref输入而完成N电平DAC的此修改。
只要量化器的输出码正规化到Vref，使得完成按比例缩放时，输出乘以(N-1)/(N-2)同时Vref放大(N-1)/(N-2)倍，DAC电路本身不必修改。
一些其它实施方案可不直接放大Vref，但在电荷转移DAC的情况中，当选择N电平仿真相同倍数的Vref放大且不修改Vref电压产生时，在电容器上取样Vref且通过在变大了(N-1)/(N-2)倍的电容器上取样而放大相关联的电荷。
现存N-1电平DAC的较少修改即可给出所需输出。开始于N-1电平DAC，现存设计只需经较少修改即可获得具有所需的按比例缩放(N-1)/(N-2)的阈值及输出的N电平DAC。这是基于以下观察：按比例缩放的N电平DAC的阈值乘以(N-1)/(N-2)是thr(k)＝+/-Vref*(2k+1)/(N-2)(如果N为奇数)且thr(k)＝+/-Vref*(2k)/(N-2)(如果N为偶数)。
所以可通过将+/-1/(N-2)*Vref加入每一现存阈值且取得+/-(N-1)/(N-2)*Vref的额外阈值而实现将N-1电平DAC转变为具有(N-1)/(N-2)的缩放比例的N电平DAC的按比例缩放版本。在基于电荷转移的DAC的情况中这些修改可为较少的。
现在参考图7，其展示可提供乘以(N-1)/(N-2)的经修改的输出的N电平DAC的示范性切换电容器块切换配置。
大体来说，布置502包含具有Cref电容器510a...510n及相关开关520a到520n及530a到530n的N-1电平电荷转移DAC的布置。在N-1电平DAC的布置中，Cref电容器包括N-2个单元电容器及其合适开关组以给出适当DAC输出。每一Cref电容器510a到510n给予DAC输出1/(N-2)Cref*Vref倍的累加。
根据实施例，为了建立此N-1电平标准DAC之外的具有嵌入的(N-1)/(N-2)缩放比例的N电平DAC，可提供平行的额外Cref电容器610(及相关开关620n、630n)。当将+/-1/(N-2)Cref*Vref载入输出以给出新所需阈值的正确值时将加入此额外电容器。举例来说，针对N＝6，可平行加入第五单元电容器使得DAC输出在正侧加入0.25Vref且在负侧加入-0.25Cref*Vref以给出所需输出值：1.25Cref*Vref/-0.75Cref*Vref/-0.25Cref*Vref/0.25Cref*Vref/0.75Cref*Vref/1.25Cref*Vref。
尽管已经参考本发明的特定实施例描述本发明，但这些实施例仅供说明，且不限制本发明。本文中对本发明所说明的实施例的描述，包含在摘要及发明内容中的描述，不希望具穷尽性或将本发明限制于本文中揭示的准确形式中(且特定来说，在摘要或发明内容内包含的任何特定实施例、特征或功能不希望将本发明的范围限制于此实施例、特征或功能)。相反，所述描述希望描述说明性实施例、特征或功能从而向所属领域的技术人员提供能够理解本发明且不将本发明限制于任何特定描述的实施例、特征或功能(包含在摘要或发明内容中描述的任何此实施例、特征或功能)的内容脉络。
尽管仅出于说明目的在本文中描述本发明的特定实施例及实例，但在本发明的精神及范围内的各种等效修改是可能的，如相关领域的技术人员将认识及明白。如所指示，可鉴于本发明说明的实施例的以上描述而作出对本发明的这些修改且所述修改将包含于本发明的精神及范围内。因此，尽管在本文中参考本发明的特定实施例而描述本发明，但在以上揭示内容中希望包含修改的范围、各种改变及替代，且将明白在一些例子中，在不违背阐述的本发明的范围及精神的情况下将采用本发明的实施例的一些特征且无其它特征的对应使用。因此，可作出许多修改以使得特定情况或材料适应本发明的主要范围及精神。
在本说明书中提及“一个实施例”、“实施例”、或“特定实施例”或类似术语意味结合实施例描述的特定特征、结构或特性包含于至少一个实施例中且可不必呈现在所有实施例中。因此，短语“在一个实施例中”、“在实施例中”、或“在特定实施例中”或类似术语分别在本说明书的各种地方中的出现不必指相同实施例。此外，任何特定实施例的特定特征、结构或特性可以任何适合的方式与一或多个其它实施例组合。应了解，在本文中描述及说明的实施例的其它变动及修改鉴于本文中的教示是可能的且被认为是本发明的精神及范围的部分。
在本文中的描述中提供许多特定细节(例如组件及/或方法的实例)以提供对本发明的实施例的全面理解。然而，相关领域的技术人员将认识到，能够在无特定细节中的一或多者，或具有其它设备、系统、组合件、方法、组件、材料、部分及/或类似者的情况下实践实施例。在其它例子中，没有特别详细展示或描述已知结构、组件、系统、材料或操作以避免使本发明的实施例的方面模糊。尽管可通过使用特定实施例说明本发明，但这不可且不会将本发明限制于任何特定实施例且所属领域的技术人员将认识到额外实施例易于理解且是本发明的部分。
如本文所使用，术语“包括”、“包含”、“具有”或其任何其它变体希望涵盖非排斥性包含。例如，包括要素列表的过程、产品、物品或设备不必仅限制于那些元件而是可包含没有明确列出的其它要素或此过程、物品或设备中固有的其它要素。
此外，除非另有指示，否则如本文中所使用的术语“或”希望意味着“及/或”。举例来说，条件A或B由以下各者中的任一者满足：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)，以及A及B两者皆为真(或存在)。除非权利要求书内另有清楚指示(即，提及“一”清楚指示仅单数或仅复数)，否则如本文中(包含以下权利要求书)所使用，在“一”(且当先行词基础是“一”时，“所述”)后的术语包含单数个及多个此术语。此外，除非上下文另有清楚指示，否则如在本文中的描述中且在整个以下权利要求书中所使用，“在……中”的意义包含“在……中”及“在……上”。
将了解，在图式/图中描绘的元件中的一或多者还可以更为分离或集成的方式实施，或在某些情况中甚至被移除或呈现为无法操作，而根据特定应用有用。另外，除非另有明确提及，否则图式/图中的任何信号箭头仅应被视为示范性的且非限制性的。

Claims (11)

1.一种Σ-Δ模/数转换器ADC，其包括：
M位数/模转换器DAC；
环路滤波器，其经耦合以从数/模转换器DAC接收输出；及
可变电平量化器，其通过在N电平量化器函数与N-1电平量化器函数之间切换来提供平均均匀量化函数，其中所述N电平量化器的量化函数乘以(N-1)/(N-2)。
2.根据权利要求1所述的Σ-Δ模/数转换器ADC，其中所述N电平量化器函数的出现次数能够等于所述N-1电平量化器函数的出现次数。
3.根据权利要求1所述的Σ-Δ模/数转换器ADC，其中所述数/模转换器DAC的可能输入乘以(N-1)/(N-2)。
4.根据权利要求1所述的Σ-Δ模/数转换器ADC，其中后处理抽取滤波器可处理乘以(N-1)/(N-2)的数字输入。
5.一种用于减少Σ-Δ模/数转换器中的闲置音调的方法，其包括：
产生量化函数的随机序列；且
使用所述随机序列在N电平量化器函数与N-1电平量化器函数之间切换，其中：
所述N电平量化器的所述量化函数乘以(N-1)/(N-2)；且
当可变分辨率序列选择N-1电平分辨率时，相关联数/模转换器的可能输入乘以(N-1)/(N-2)。
6.根据权利要求5所述的方法，其中后处理抽取滤波器可处理乘以(N-1)/(N-2)的数字输入。
7.根据权利要求5所述的方法，其中所述N电平量化器函数的出现次数能够等于所述N-1电平量化器函数的出现次数。
8.一种用于模/数转换器的系统，其包括：
多电平数/模转换器DAC；
可变分辨率量化器；
随机序列产生器，其耦合到所述可变分辨率量化器以产生用于确定所述可变分辨率量化器的分辨率的随机序列；
其中通过在N电平量化器函数与N-1电平量化器函数之间切换来提供平均均匀量化函数，其中所述N电平量化器的所述量化函数乘以(N-1)/(N-2)。
9.根据权利要求8所述的系统，其中所述N电平量化器函数的出现次数能够等于所述N-1电平量化器函数的出现次数。
10.根据权利要求8所述的系统，其中当可变分辨率序列选择N-1电平分辨率时，所述数/模转换器DAC的可能输入乘以(N-1)/(N-2)。
11.根据权利要求8所述的系统，其中后处理抽取滤波器可处理乘以(N-1)/(N-2)的数字输入。
CN201680004511.8A 2015-01-12 2016-01-12 用于σ-δ模/数转换器的高效抖动技术 Active CN107113005B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/594,388 2015-01-12
US14/594,388 US9584153B2 (en) 2015-01-12 2015-01-12 Efficient dithering technique for sigma-delta analog-to-digital converters
PCT/US2016/013040 WO2016115129A1 (en) 2015-01-12 2016-01-12 Efficient dithering technique for sigma-delta analog-to-digital converters

Publications (2)

Publication Number Publication Date
CN107113005A CN107113005A (zh) 2017-08-29
CN107113005B true CN107113005B (zh) 2020-09-11

Family

ID=55221566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680004511.8A Active CN107113005B (zh) 2015-01-12 2016-01-12 用于σ-δ模/数转换器的高效抖动技术

Country Status (6)

Country Link
US (1) US9584153B2 (zh)
EP (1) EP3245740B1 (zh)
KR (1) KR20170103753A (zh)
CN (1) CN107113005B (zh)
TW (1) TW201637369A (zh)
WO (1) WO2016115129A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727861B2 (en) * 2018-06-12 2020-07-28 Maxlinear, Inc. Excess loop delay estimation and correction
US10587283B1 (en) * 2018-12-31 2020-03-10 Nxp Usa, Inc. Mismatch compensation in an analog-to-digital converter using reference path reconfiguration
CN114124120B (zh) * 2021-10-12 2023-08-04 海德斯通信有限公司 一种接收机以及通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425774B (en) * 1998-11-04 2001-03-11 Guo Tai Hau Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
CN1561578A (zh) * 2001-10-01 2005-01-05 诺基亚有限公司 用于移动终端的自适应∑－△数据转换器
CN101427471A (zh) * 2006-03-24 2009-05-06 塞瑞斯逻辑公司 具有量化器输出预测和比较器减少的△-∑调制器模拟-数字转换器
CN102119489A (zh) * 2008-10-23 2011-07-06 密克罗奇普技术公司 用于多位∑-δ数/模转换器中的抖动的方法及设备
CN102792742A (zh) * 2011-10-31 2012-11-21 苏州全波通信技术有限公司 直放站输出信号的自适应控制方法及其装置和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102558B2 (en) 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US7286072B2 (en) 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425774B (en) * 1998-11-04 2001-03-11 Guo Tai Hau Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
CN1561578A (zh) * 2001-10-01 2005-01-05 诺基亚有限公司 用于移动终端的自适应∑－△数据转换器
CN101427471A (zh) * 2006-03-24 2009-05-06 塞瑞斯逻辑公司 具有量化器输出预测和比较器减少的△-∑调制器模拟-数字转换器
CN102119489A (zh) * 2008-10-23 2011-07-06 密克罗奇普技术公司 用于多位∑-δ数/模转换器中的抖动的方法及设备
CN102165697A (zh) * 2008-10-23 2011-08-24 密克罗奇普技术公司 用于多位σ-δ模/数转换器中的抖动的方法及设备
CN102792742A (zh) * 2011-10-31 2012-11-21 苏州全波通信技术有限公司 直放站输出信号的自适应控制方法及其装置和系统

Also Published As

Publication number Publication date
EP3245740A1 (en) 2017-11-22
WO2016115129A1 (en) 2016-07-21
US20160204794A1 (en) 2016-07-14
CN107113005A (zh) 2017-08-29
US9584153B2 (en) 2017-02-28
KR20170103753A (ko) 2017-09-13
EP3245740B1 (en) 2021-05-05
TW201637369A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
US7961126B2 (en) Method and apparatus for dithering in multi-bit sigma-delta analog-to-digital converters
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US6577257B2 (en) Methods and systems for digital dither
US8344921B2 (en) Sigma-delta modulator with SAR ADC and truncater having order lower than order of integrator and related sigma-delta modulation method
US6535155B2 (en) Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
US6697003B1 (en) System and method for dynamic element matching
US8970416B2 (en) 4N+1 level capacitive DAC using N capacitors
WO2007082237A1 (en) Sigma-delta modulation with offset
CN107113005B (zh) 用于σ-δ模/数转换器的高效抖动技术
WO2010041187A1 (en) A method of gain calibration of an adc stage and an adc stage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant