CN102165697A - 用于多位σ-δ模/数转换器中的抖动的方法及设备 - Google Patents

用于多位σ-δ模/数转换器中的抖动的方法及设备 Download PDF

Info

Publication number
CN102165697A
CN102165697A CN2009801385668A CN200980138566A CN102165697A CN 102165697 A CN102165697 A CN 102165697A CN 2009801385668 A CN2009801385668 A CN 2009801385668A CN 200980138566 A CN200980138566 A CN 200980138566A CN 102165697 A CN102165697 A CN 102165697A
Authority
CN
China
Prior art keywords
nlev
voltage
output
random
random number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801385668A
Other languages
English (en)
Other versions
CN102165697B (zh
Inventor
菲利普·德瓦尔
文森特·奎奎姆普瓦
亚历山大·巴雷托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN102165697A publication Critical patent/CN102165697A/zh
Application granted granted Critical
Publication of CN102165697B publication Critical patent/CN102165697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Abstract

本发明提供一种多位(M位，M＞1)或多电平(nlev个电平，nlev＞2，在M个位上编码，其中M＝Floor(log2(nlev)))∑-Δ模/数转换器(ADC)，其具有可变分辨率多位量化器，所述量化器使其分辨率(相异输出电平的数目)及相关联量化阈值随着随机或伪随机序列N(n)针对每一电压取样而改变以提供用于移除所述∑-ΔADC的数字输出中的不合意空闲音调的自动动态抖动。可由随机或伪随机序列产生器(例如，与数字比较器及加法器组合的伽罗瓦线性反馈移位寄存器)提供介于2与nlev之间的随机整数N(n)。

Description

用于多位Σ-Δ模/数转换器中的抖动的方法及设备
相关申请案交叉参考
本申请案主张以下专利申请案的的优先权：菲利普·德瓦尔(Philippe Deval)、文森特·夸克皮克斯(Vincent Quiquempoix)及亚历山大·巴雷托(Alexandre Barreto)在2008年10月23日提出申请的共同拥有的序列号为61/107,820的美国临时专利申请案，其标题为“用于多位∑-Δ数/模转换器中的抖动的方法及设备(Method and Apparatus for Dithering in Multi-Bit Sigma-Delta Digital-to-Analog Converters)”且特此以引用的方式并入本文中；且与以下专利申请案有关：菲利普·德瓦尔、文森特·夸克皮克斯及亚历山大·巴雷托在2009年10月1日提出申请的共同拥有的序列号为12/571,892的美国临时专利申请案，其标题为“用于多位∑-Δ数/模转换器中的抖动的方法及设备(Method and Apparatus for Dithering in Multi-Bit Sigma-Delta Digital-to-Analog Converters)”。
技术领域
本发明涉及模/数转换器(ADC)，且更特定来说涉及一种具有多位(M位，M＞1)可变分辨率量化器的∑-ΔADC，所述可变分辨率量化器具有用于移除所述∑-ΔADC的数字输出中的不合意空闲音调的自动动态抖动。
背景技术
当今，模/数转换器(ADC)广泛用于消费型、医疗、工业等电子应用中。通常，ADC包含用于接收模拟输入信号且输出与所述模拟输入信号成比例的数字值的电路。此数字值通常呈并行字或串行数字位串流的形式。存在例如电压/频率转换、电荷重分布、Δ调制以及其它等许多类型的模/数转换方案。通常，这些转换方案中的每一者具有其优点及缺点。
已经历增加的使用的一种类型的模/数转换器(ADC)是∑-ΔADC(∑-Δ与Δ-∑在本文中将可互换使用)。∑-Δ调制器通常将模拟输入转换成“一”与“零”的数字串行串，其具有在与所述模拟输入成比例的时间上的平均振幅。与较早的Δ调制技术相比，∑-Δ调制通常实现高准确度及宽动态范围。∑-Δ调制通常称为经过取样转换器架构且通常免除Δ调制的较早不合意二阶效应中的一些效应。
每一∑-Δ调制器环路包含将模拟传入信号转换成数字输出代码的一个或一个以上量化器。对于∑-ΔADC，这些量化器为通常是1位ADC的低分辨率ADC(或比较器)。在此情况下，∑-Δ调制器称为1位调制器。如果量化器的输出具有高于1个位的分辨率，那么∑-Δ调制器称为多位调制器且∑-ΔADC称为多位∑-ΔADC。
在多位∑-ΔADC中，输出分辨率允许2个以上数字输出电平。如果可能输出电平的数目(nlev)为2的幂(举例来说，nlev＝2^M)，那么可将输出编码成M位字且调制器为多位M位调制器。然而，输出电平的数目(nlev)未必是2的幂(尤其是对于低数目的电平)，且在此情况下，调制器还可称为多位或多电平。举例来说，3电平调制器是非常普遍的。如果nlev为2的幂，那么可针对多电平调制器计算等效数目的位且其由以下公式给出：M＝log2(nlev)，其中M为等效位的数目。如果nlev并非2的幂，那么编码输出所需的位的最小数目为：M＝Floor(log2(nlev))。
在多电平(或多位)∑-ΔADC中，量化器通常为快闪ADC，其由与置于(nlev-2k)/(nlev-1)*Vref处的等距比较阈值平行的nlev-1比较器构成，其中k为介于1与(nlev-1)之间的整数，假定用温度计译码对nlev个位上的输出进行了译码。在所述情况下，相异输出电平的数目为nlev，可将其译码成Floor(log2(nlev))个位的最小值。举例来说，3电平调制器量化器可以是由具有+Vref/2及-Vref/2的阈值的两(2)个比较器构成的快闪ADC且可将3电平输出字编码成Foor(log2(3))＝2个位。阈值的布局还确保均匀量化，其最小化在整个输入范围上的量化误差平均值。在典型的快闪ADC实施方案中，每一比较器具有其自身的用于确定其相关联电压阈值的切换式电容器输入级及快闪比较器的输出处的用于产生到∑-Δ调制器环路数/模转换器(DAC)的数字字的温度计/二进制编码器及数字信号输出抽取滤波器。
如果提供某一周期或直流(DC)输入，那么在连续模式中工作的所有∑-Δ调制器在其输出处产生空闲音调。这些空闲音调是由于量化过程所致且在∑-Δ调制器架构的设计中是固有的。
这些空闲音调是不想要的且在输出处产生不合意行为，如音频装置中的不合意高音调。尤其是在提供特定直流(DC)输入的情况下，这些音调会限制装置的无寄生动态范围(SFDR)且因此限制装置的信号对噪声和失真比(SINAD)(其通常为量化步骤的有理分数)。
发明内容
因此，所需要的是一种用以移除这些空闲音调的方式。通过在∑-Δ调制器环路内部添加伪随机信号对空闲音调进行“破坏”及“置乱”，可接着在环路本身中对所得信号进行滤波以移除所述空闲音调，因此不需要在数字输出处添加滤波便恢复所要信号并消除空闲音调。
用于添加抖动信号的最佳位置之一是在调制器量化器的输入处。此位置处的任何误差通过调制器环路的非常大的增益再划分且接着在无额外滤波电路的任何需要的情况下经滤波及噪声整形，就像量化噪声一样。如果此信号是随机或伪随机的(与输入不相关)，那么其将针对给定输入信号使位串流序列变化且由于其随机性质而破坏所述序列的周期性。
根据本发明的教示内容，在具有nlev(nlev＞2)分辨率量化器(在所述情况下，可在M个位上编码nlev个电平，其中M＝Floor(log2(nlev))，因此M＞1)的多位(或多电平)∑-ΔADC中，当用可变分辨率量化器(其中量化器的分辨率(输出电平的数目)随着随机或伪随机序列(称为分辨率序列)变化))替换所述量化器时，其取决于此序列而产生新的量化误差函数，此将引入使传入的输入信号抖动的额外量化误差。添加的量化误差是具有最大分辨率(nlev)的固定量化器的输出与具有可变分辨率的量化器的输出之间的差，在所述具有可变分辨率的量化器中分辨率N(n)是通过随机或伪随机序列N(n)(分辨率序列)在每一取样n时选择的且其中N(n)为介于2与nlev之间的整数。当在量化器级处添加此类型的抖动时，诱发的额外量化误差也将由∑-Δ调制器的反馈环路进行处理及噪声整形且被滤去，借此消除对在其它类型的抖动方案的情况下通常必需的额外输出滤波器的需要。
如下文更全面地描述，使调制器量化器分辨率抖动也为自动动态的，因为对于大的量化器输入绝对值来说量化误差是不变的，无论分辨率是通过随机序列还是通过伪随机序列选择的。根据本发明的教示内容，∑-Δ环路中的反馈DAC将始终反馈最大输出值而无论选择何种分辨率，且因此，所述可变分辨率量化器给出与固定nlev分辨率量化器相同的量化误差，因为不存在针对最大输出值的添加的量化误差。随所述可变分辨率量化器添加的信号的量对于大信号自动降低到无影响(误差的引入)且借此不借助额外电路就提供非常好的稳定性性能。而其它现有抖动技术必须对输入信号进行评估且调适添加的信号的量以避免当存在大信号时使量化器输入饱和。此可需要额外电路且导致环路不稳定性。
根据本发明的教示内容，在∑-ΔADC中的信号抖动的实施方案实施起来也为简单的且不需要显著的额外电路来提供高效的音调置乱。当从多电平(nlev)ADC开始时，其仅需要次要额外电路来使量化器(其通常为快闪ADC)的电平数目及相关联阈值可调整，使得所述量化器可使其分辨率针对所进行的每一取样而变化。另外，实施随机或伪随机产生器以控制将使分辨率在每一取样时变化的分辨率序列N(n)。
所述分辨率序列可以是从2到nlev的任一值或者可以是从2到nlev的所有可能值中的选定值。所述分辨率序列是随机或伪随机的(例如，与输入信号不相关)，使得最大化抖动效应。使用较大比例的小电平(例如，两(2)个电平)也将使抖动更突出，但作为副效应将增加输出量化噪声(且因此减小SNR)且还将给使ADC环路的稳定性降级。在伪随机序列的情况下的序列的长度确定为随对使低频信号抖动的需要而变：长序列将对在较低频率下出现的空闲音调进行“置乱”且将使输出频谱的低频部分进一步“平滑”。已知大数目的相异电平将诱发较佳的随机性从而导致较佳的抖动效应，因此可自由地选择序列的“粒度”(在分辨率序列中所取的相异N值的数目)。
根据本发明的教示内容，当使用快闪ADC量化器时，仅需要几个额外开关来针对抖动序列的适当量化分辨率改变量化器分辨率。快闪ADC量化器包括(nlev-1)个并联比较器，每一比较器具有不同的比较阈值：threshold(k)，其中k为介于1与(nlev-1)之间的整数。这些比较阈值可等于：threshold(k)＝(nlev-2k)/(nlev-1)*Vref，其导致均匀量化。比较器比较阈值可由切换式电容器级以不同的电容器比率界定，如下文更全面地描述。为改变快闪ADC的分辨率，假定N(n)个相异输出电平(分辨率)，仅需要使用出自总共(nlev-1)个比较器中的N(n)-1者的群组。如果针对序列中的每一N(n)均需要均匀量化(较少量化误差)，那么选择来使用的比较器需要使其阈值相应地修改，使得其阈值等于threshold(k，n)＝(N(n)-2k)/(N(n)-1)*Vref，其中k为介于1与N(n)-1之间的整数。修改电容器比率改变快闪ADC量化器的每一作用比较器的阈值，使得其等于其在每一取样时的新值。有可能通过借助适当开关启用或停用Cin或Cref布置中的一个或一个以上单元电容器来修改电容器比率，如下文更全面地描述。可实施电容器布置使得所有必需阈值组合是可用的。
此外，针对较低功率实施方案，在给定取样n时不需要的比较器(总共nlev-N(n)个比较器)可在所述取样期间停止(例如，置于低功率模式中)，因为其输出不在反馈DAC中使用且借此当在∑-Δ调制器中编码位串流时不被考虑到。
根据本发明的具体实施方案，当nlev＝5时，其中N(n)是在2、3与5之间选择的(N(n)呈2^r+1的形式，其中r为整数)，且当量化均匀时，DAC输出电平：当N(n)＝5时，为+Vref、+Vref/2、0、-Vref/2及-Vref；当N(n)＝3时，为+Vref、0、-Vref；且当N(n)＝2时，为+Vref及-Vref。由于当N(n)＝2、3或5时需要的输出电平是与固定五电平DAC的输出电平相同的输出电平，因此可根据以下专利的教示内容实施(例如)∑-ΔADC的反馈环路中的DAC：菲利普·德瓦尔提出的共同拥有的第7,102,558号美国专利，其标题为“用于切换式电容器∑-Δ模/数转换器的五电平反馈数/模转换器(Five-Level Feed-Back Digital-to-Analog Converter for a Switched Capacitor Sigma-Delta Analog-to-Digital Converter)”且出于各种目的以引用的方式并入本文中。此参考文献揭示一种实施方案，其针对所进行的每一取样及针对任一分辨率序列在每次均为固有地线性。因此，此实施方案确保固有线性且因此确保极其低的THD指数及较高的SINAD指数，同时保持抖动的优点及低复杂性实施方案。
本文中所揭示的抖动过程的优点是抖动对大输入信号大致不具有影响，此大大地有助于维持∑-Δ调制器的稳定性。
本文中所揭示的抖动过程的另一优点是仅借助用以改变快闪ADC实施方案的比较器的电容器切换式输入中的电容器比率的几个额外开关实施的简单性及简易性。
本文中所揭示的抖动过程的另一优点是其还减少总谐波失真(THD)，因为其对失真(其可视为特定类型的空闲音调)的效应等效于其对任何其它音调的效应。即使谐波失真的根本原因可不同，其也以相同效率对谐波进行“置乱”，就像谐波是来自量化过程的空闲音调一般。
本文中所揭示的抖动过程的另一优点是可容易地将其关断。为了关断抖动过程，可针对所有取样使分辨率序列N(n)等于nlev(N(n)＝nlev)。
根据本发明的具体实例性实施例，一种用于通过使多位(M位，M＞1，M＝Floor(log2(nlev)))∑-Δ模/数转换器(ADC)的可变分辨率nlev(nlev＞2)量化器抖动来减少不想要的空闲音调的设备包括多位(M位，M＞1)∑-Δ调制器，其包括：多电平数/模转换器(DAC)；模拟电压求和电路，其耦合到所述多电平DAC；模拟环路滤波器，其耦合到所述模拟电压求和电路的输出；可变分辨率量化器，其具有nlev(nlev＞2)个电平，耦合到所述模拟环路滤波器；编码器，其耦合到所述可变分辨率量化器，其中所述编码器将来自所述可变分辨率量化器的输出转换成其二进制表示，且将所述二进制表示施加到所述多电平DAC；及随机序列产生器，其耦合到所述可变分辨率量化器，其中所述随机序列产生器以产生呈序列形式的多个随机数N(n)，其中N(n)为介于2与nlev之间的随机整数，借此通过所述多个随机数N(n)中的相应随机数针对由所述∑-Δ调制器进行的每一模拟电压取样确定所述可变分辨率量化器的分辨率；电压参考，其耦合到所述多电平DAC；及数字滤波器，其耦合到所述编码器且从其接收所述二进制表示。
根据本发明的另一具体实例性实施例，一种用于通过使多位(M位，M＞1，M＝Floor(log2(nlev)))∑-Δ模/数转换器(ADC)的可变分辨率nlev(nlev＞2)量化器抖动来减少不想要的空闲音调的方法包括以下步骤：借助随机序列产生器产生呈随机序列形式的随机数N(n)，其中N(n)为介于2与nlev之间的随机整数；借助所述随机数N(n)控制可变分辨率量化器的电压阈值及相异输出电平的数目nlev(nlev＞2)；基于所述随机数N(n)将来自所述可变分辨率量化器的输出编码成其二进制表示；借助所述二进制表示控制来自多电平数/模转换器(DAC)的输出电压值；在模拟电压求和电路中将来自所述多电平DAC的所述电压值加到输入电压样本上；在模拟环路滤波器中对所述电压值与所述输入电压样本的和进行滤波；及将所述电压值与所述输入电压样本的所述经滤波和施加到所述可变分辨率量化器。
附图说明
结合附图参考下文说明可更全面地理解本发明的揭示内容，在附图中：
图1图解说明具有固定量化器的多位或多电平(nlev个电平，nlev＞2，M位，M＝Floor(log2(nlev))，M＞1)单环路∑-Δ模/数转换器(ADC)的示意性框图；
图2图解说明根据本发明的具体实例性实施例的具有可变分辨率量化器的单环路∑-Δ多位(M位，M＞1)调制器的示意性框图，所述可变分辨率量化器由使来自环路滤波器或调制器的信号抖动的随机或伪随机序列产生器控制；
图3图解说明根据图2中所显示的具体实例性实施例的伪随机序列产生器的更详细示意性框图；
图4图解说明基于快闪模/数转换器(ADC)架构的固定分辨率多电平量化器的更详细示意性框图，其中所述快闪ADC的每一比较器具有用于产生与图1中所显示的∑-ΔM位(M＞1)调制器一起使用的固定参考阈值的专用切换式电容器块；
图5图解说明根据图2中所显示的具体实例性实施例的基于耦合到随机或伪随机序列产生器的快闪模/数转换器(ADC)架构的可变分辨率多电平量化器的更详细示意性框图，其中所述快闪ADC的每一比较器具有用于由所述随机或伪随机序列产生器选择的与∑-ΔM位(M＞1)调制器一起使用的各种参考阈值的切换式电容器块；
图6图解说明根据图2及图5中所显示的具体实例性实施例的具有使用快闪模/数转换器(ADC)架构的量化器的可变分辨率(2、3或5个电平)∑-Δ五电平调制器的更具体详细示意性框图，其中所述快闪ADC的每一比较器具有用于产生每一比较器的所需阈值的切换式电容器块；
图7图解说明在阶段P1期间的与图6中所显示的可变分辨率(2、3或5个电平)∑-Δ五电平调制器的比较器1及4一起使用的切换式电容器块切换配置的更详细示意图；
图8图解说明图7的切换配置在正进行Vin与阈值3/4*Vref的比较时的阶段P2期间的示意图；
图9图解说明图7的切换配置在正进行Vin与阈值1/2*Vref的比较时的阶段P2期间的示意图；
图10图解说明产生任一阈值b/a*Vref的切换式电容器块的更详细示意图，其中显示其在阶段P1期间的与图5中所显示的可变分辨率量化器(快闪ADC实施方案)的比较器一起使用的切换配置；且
图11图解说明产生任一阈值b/a*Vref的切换式电容器块的更详细示意图，其中显示其在阶段P2期间的与图5中所显示的可变分辨率量化器(快闪ADC实施方案)的比较器一起使用的切换配置。
尽管本发明易于作出各种修改及替代形式，但在图式中是显示并在本文中详细地描述其具体实例性实施例。然而，应理解，本文对具体实例性实施例的描述并非打算将本发明限制于本文所揭示的特定形式，而是相反，本发明打算涵盖所附权利要求书所界定的所有修改及等效形式。
具体实施方式
现在参考图式，其示意性地图解说明具体实例性实施例的细节。图式中，相同的元件将由相同的编号表示，且相似的元件将由带有不同小写字母后缀的相同编号表示。
参考图1，其描绘具有固定量化器的多位或多电平(nlev个电平，nlev＞2，M位，M＝Floor(log2(nlev))，M＞1)单环路∑-Δ模/数转换器(ADC)的示意性框图。由编号100大体表示的具有固定量化器的多电平(nlev)∑-ΔADC(还可称为多位，因为电平的编码需要1个以上位，M＞1)包括输入电压求和节点118、环路滤波器116、固定多位量化器120、多位数/模转换器(DAC)114及数字抽取滤波器108。
数字滤波器108接收经过取样数字位串流112且抽取数字位串流112以便产生(例如但不限于)表示输入114处的所测量模拟输入信号的P位数据字(在总线110上)。此抽取过程还移除来自量化过程且由∑-ΔADC 100在其整个模拟环路滤波器116中进行噪声整形的高频噪声中的大部分。从E(由量化器引入的量化噪声)到输出位串流的转移函数为高通滤波器。
来自固定多位量化器120的输出位串流112具有在数目上是固定的nlev个相异电平且可编码成M个位的最小值，其中M＝Floor(log2(nlev))且M大于1。“E”示意性地表示由固定多位量化器120引入的量化误差。
参考图2，其描绘根据本发明的具体实例性实施例的具有可变分辨率量化器的单环路∑-Δ多位(M位，M＞1)调制器的示意性框图，所述可变分辨率量化器耦合到使从环路滤波器或调制器传入的信号抖动的随机序列产生器。由编号200大体表示的具有可变分辨率量化器的多电平(nlev)∑-ΔADC包括输入电压求和节点118、环路滤波器116、可变分辨率多位量化器220、多位数/模转换器(DAC)114、具有分辨率序列N(n)的随机序列产生器222及数字抽取滤波器108。图2中显示单个反馈环路，然而，根据本发明的教示内容可使用具有多个可变分辨率量化器的多环路(级联式、MASH等)且其涵盖于本文中。输出位串流212具有N(n)个相异电平且可编码成M个位，其中M＝Floor(log2(nlev))且M＞1。可变分辨率多位量化器220的电平的数目可针对每一取样n改变，其中N(n)包括介于2与nlev之间的整数。
随机序列产生器222产生随机或伪随机数序列N(n)。在由∑-ΔADC 200进行的每一电压取样n时，从随机序列产生器222输出介于2与nlev之间的随机整数。下文将由随机序列产生器222产生的随机数序列N(n)称为“分辨率序列”。随机序列产生器220可以是(例如但不限于)伽罗瓦线性反馈移位寄存器(LFSR)、数字比较器及加法器，如下文更全面地描述(参见图3)。根据本发明的教示内容，随机序列产生器222通过控制可变分辨率多位量化器220的分辨率级来引入抖动。
参考图3，其描绘根据图2中所显示的具体实例性实施例的伪随机序列产生器的更详细示意性框图。伪随机产生器222在以频率fs计时的每一取样n时产生介于一(1)与m之间的伪随机整数p(n)，其中m是大于一(1)的整数值。伪随机序列产生器222可包括R位伽罗瓦LFSR(线性反馈移位寄存器)422、m-1个并联数字比较器424及加法器426。此伪随机序列产生器222具有等概率分布且产生呈伪随机序列形式的等概率整数p(n)，p(n)介于1与m之间。如果(2^R-1)是m的倍数，那么伪随机序列产生器222为等概率的，因为在LFSR寄存器中每LFSR 422的全循环仅取一次从1到2^R-1的所有整数。此伪随机整数序列p(n)可用于以p(n)与N(n)个数之间的一一对应性表示分辨率序列N(n)。分辨率序列的平凡编码将是在N(n)＝2^p(n)时，在此情况下，p(n)整数以位的数目表示分辨率(举例来说，p(n)＝1，N(n)＝2，1位分辨率，2个相异输出电平)。根据本发明的具体实施例，N(n)可由以下公式界定：N(n)＝2^p(n)+1。举例来说，当p(n)为整数值1、2或3时，N(n)分别采取值2、3或5。根据本发明的教示内容，序列长度将确定抖动消去不合意空闲音调的能力。在长序列的情况下，甚至低频空闲音调也将被置乱，且当序列为短时，抖动仅影响高频。
参考图4，其描绘基于快闪模/数转换器(ADC)架构的固定分辨率多电平量化器的更详细示意性框图，其中所述快闪ADC的每一比较器具有用于产生与图1中所显示的∑-ΔM位(M＞1)调制器一起使用的固定参考阈值的专用切换式电容器块。固定多位量化器120包括多个电压比较器426(每一电压比较器具有切换式电容器块428)、比较器与参考电压控制器430及nlev线对M位编码器(例如，温度计编码器)。
切换式电容器块428适于从环路滤波器116接收电压样本Vin且基于切换式电容器比率而产生固定阈值参考电压值(例如，电压电平)，如共同拥有且出于所有目的以引用的方式并入本文中的第7,102,558号美国专利中更全面地描述。
电压参考(未显示)也耦合到切换式电容器块428，其切换式电容器比率从此电压参考Vref产生固定参考电压值且将所述固定参考电压值供应到多个电压比较器426中的每一相应电压比较器。电子电路领域的且受益于本发明的技术人员将容易理解如何实施此电容比切换布置以用于产生与切换式电容器输入快闪ADC 100中的比较器一起使用的固定参考电压值。
多个比较器426通过切换式电容器块428耦合到差分输入Vin+及Vin-，所述差分输入耦合到环路滤波器116且借此接收经取样电压Vin。
切换式电容器块428产生用于nlev-1个比较器426的nlev-1个不同固定阈值电压，所述比较器并行操作以产生对Vin的温度计编码。优选地，这些固定阈值电压经导出使得threshold(k)＝(nlev-2k)/(nlev-1)*Vref以实现对输入电压样本Vin的均匀量化。将来自多个比较器426的所有输出施加到nlev线对M位编码器432以针对每一电压样本Vin(n)产生M位字，从而由其产生多位位串流输出434。
现在参考图5，其描绘根据图2中所显示的具体实例性实施例的基于耦合到随机或伪随机序列产生器的快闪模/数转换器(ADC)架构的可变分辨率多电平量化器的更详细示意性框图，其中所述快闪ADC的每一比较器具有用于由所述随机或伪随机序列产生器选择的与∑-ΔM位(M＞1)调制器一起使用的各种参考阈值的切换式电容器块。可变分辨率多位量化器220包括多个电压比较器626(每一电压比较器具有切换式电容器块628)、比较器与参考电压控制器630、具有分辨率序列N(n)的随机序列产生器222及N(n)线对M位编码器(例如，温度计编码器)。
切换式电容器块628中的每一者适于从环路滤波器116接收电压样本Vin且基于由随机序列产生器222产生的分辨率序列N(n)值所确定的切换式电容器比率而产生可调整阈值参考电压值(例如，电压电平)，如下文更全面地描述。
电压参考(未显示)也耦合到切换式电容器块628，其可选择的切换式电容器比率从此电压参考Vref产生可调整参考电压值且将所述可调整参考电压值与多个电压比较器626中的相应电压比较器一起使用。根据本发明的教示内容，当特定电压比较器626需要不同的参考电压值时，仅基于分辨率序列N(n)在不同的电容比中进行切换以实现所要的参考电压值即为很简单的事情。电子电路领域的且受益于本发明的技术人员将容易理解如何实施与切换式电容器输入快闪ADC 200中的比较器一起使用的此可变电容比切换布置。
多个比较器626通过切换式电容器块628耦合到差分输入Vin+及Vin-，所述差分输入耦合到环路滤波器116且借此接收经取样电压Vin。
nlev-1个切换式电容器块628产生用于nlev-1个比较器626的阈值电压，所述比较器并行操作以产生对Vin的温度计编码。所述阈值电压是针对在进行快闪转换时使用的N(n)-1数目个比较器626特别产生的。所使用的N(n)-1数目个比较器626基于所进行的每一输入电压Vin取样的分辨率序列N(n)值。为了对输入电压样本Vin的均匀量化，阈值电压可确定如下：threshold(k，n)＝(N(n)-2k)/(N(n)-1)*Vref。
将来自多个比较器626的选定输出施加到N(n)线对M位编码器632以针对每一电压样本Vin(n)产生M位字，从而由其产生多位位串流输出634。仅使用来自比较器626的N(n)-1个输出针对每一输入电压取样n产生所述M位字，且所述M位字借此仅具有N(n)个相异值，例如，输出电平。
参考图6，其描绘根据图2及图5中所显示的具体实例性实施例的具有使用快闪模/数转换器(ADC)架构的量化器的可变分辨率(2、3或5个电平)∑-Δ五电平调制器的更具体详细示意性框图，其中所述快闪ADC的每一比较器具有用于产生每一比较器的所需阈值的切换式电容器块。对于此具体实例性实施例，输出634a为-2、-1、0、1或2，使得五电平DAC(如出于所有目的以引用方式并入本文中的第7,102,558号美国专利中更全面描述)可用于任一分辨率序列N(n)。此外，用于2、3或5个电平的切换式电容器块628的实施方案是简单的，因为切换式电容器块628中的仅两者是不同的且仅具有从中选择的两个阈值。此实施方案确保针对所有N(n)个值的均匀量化，因为对于作用比较器来说阈值符合(N(n)-2k)/(N(n)-1)*Vref。
随机序列产生器222可在其2位输出640处随机地产生以下代码：对于2个输出电平(N(n)＝2)，为00b；对于3个输出电平(N(n)＝3)，为01b；且对于5个输出电平(N(n)＝5)，为11b。
可在3个位(例如，二补数)上编码来自编码器632的输出634的五电平位串流：对于+2，为010b；对于+1，为001b；对于0，为000b；对于-1，为111b；且对于-2，为110b。
比较器626a及626d的切换式电容器块具有相同实施方案但具有反转的Vref+/-输入，且对于比较器626b及626c来说是相同的。
当N(n)＝5时，使用所有比较器626，其中比较器626a的阈值为3/4*Vref，比较器626b的阈值为1/4*Vref，比较器626c的阈值为-1/4*Vref，且比较器626d的阈值为-3/4*Vref。
当N(n)＝3时，仅使用比较器626a及626d，其中比较器626a的阈值为+1/2*Vref，比较器626b的阈值为0，比较器626c的阈值为0，且比较器626d的阈值为-1/2*Vref。
当N(n)＝2时，仅使用比较器626b，其中比较器626a的阈值为+1/2*Vref，比较器626b的阈值为0，比较器626c的阈值为0，且比较器626d的阈值为-1/2*Vref。
参考图7，其描绘在阶段P1期间的与图6中所显示的可变分辨率(2、3或5个电平)∑-Δ五电平调制器的比较器1及4一起使用的切换式电容器块切换配置的更详细示意图。对于切换式电容器∑-ΔADC的更详细示意图及描述，参见共同拥有的第7,102,558号美国专利；其出于各种目的以引用方式并入本文中。在输入电压取样的阶段P1(初始化阶段(或复位阶段))期间，通过开关752到766将所有电容器770到780放电到共用模式电压Vcm 768(例如，共用接地或电源)。
参考图8，其描绘图7的切换配置在正进行Vin与阈值3/4*Vref的比较时的阶段P2期间的示意图。在比较阶段P2期间，将某一电荷量转移到输出节点Out+/-。此输出节点是快闪ADC的比较器中的一者的输入且此比较器在阶段P2结束时被锁存。在阶段P2结束时转移的电荷量为：
4C*(Vin+-Vin-)+2C*B*(Vref--Vref+)+C*A*(Vref--Vref+)
在阶段P2期间，当开关740到750接通(闭合)且开关752到766关断(断开)时，A＝1且B＝1，且输出节点Out+/-处的电压等于：
(4C*(Vin+-Vin-)+3C*(Vref--Vref+))/7C，
可将其重写为：(4*Vin-3*(Vref))/7。
输出节点电压Vout在Vin＞3/4*Vref时为正且在Vin＜3/4*Vref时为负，因此阈值为3/4*Vref。
参考图9，其描绘图7的切换配置在正进行Vin与阈值1/2*Vref的比较时的阶段P2期间的示意图。在阶段P2期间，当开关740、742、748、750、756及758接通(闭合)且开关744、746、752、754、760、762、764及766关断(断开)时，A＝0且B＝1，且输出节点Out+/-处的电压等于：
(4C*(Vin+-Vin-)+2C*(Vref--Vref+))/7C，
可将其重写为：(4*Vin-2*(Vref))/7。
输出节点电压Vout在Vin＞1/2*Vref时为正且在Vin＜1/2*Vref时为负，因此阈值为1/2*Vref。
类似地，在阶段P2期间，当开关740、744、746、750、754及760接通(闭合)且开关742、748、752、756、758、762、764及766关断(断开)时，A＝1且B＝0，且阈值变为1/4*Vref。在阶段P2期间，当740、750、754、756、758及760接通(闭合)且开关742、744、746、748、752、764及766关断(断开)时，A＝1且B＝0，且阈值变为1/4*Vref。在阶段P2期间，当740及750接通(闭合)且开关742到748及752到766关断(断开)时，A＝0且B＝0，可使用正负号检测器来确定阈值，即，阈值为大致0伏。
因此，根据本发明的教示内容，通过在阶段P2期间选择性地关断(断开)或接通(闭合)开关742到748，ADC 200的阈值可以是五(5)、三(3)或两(2)个电平。因此，如上文更全面地论述，五(5)电平ADC 200的阈值为+3/4*Vref、+1/4*Vref、-3/4*Vref及-1/4*Vref；三(3)电平ADC 200的阈值为：+1/2*Vref及-1/2*Vref；且对于两(2)电平ADC 200，可使用正负号检测器，例如，约0伏的阈值。开关742到748在P2阶段期间的关断或接通可由具有适当胶合逻辑(未显示)的随机序列产生器222控制。
参考图10，其描绘产生任一阈值b/a*Vref的切换式电容器块的更详细示意图，其中显示其在阶段P1期间的与图5中所显示的可变分辨率量化器(快闪ADC实施方案)的比较器一起使用的切换配置。每一切换式电容器块628(图5)，其可选择的切换式电容器比率从电压参考Vref产生可调整参考电压值。切换式电容器块628包含以下各项的并联布置：C值的“a”单元电容器(其中“a”为整数)，其分别通过开关740及750连接到Vin+及Vin-；C值的“b”单元电容器(其中“b”为整数)，其分别通过开关742及748连接到Vref-及Vin+；以及C值的“c”单元电容器(其中“c”为整数)，其分别通过开关744及746的布置连接到(Vref-或Vin+)及(Vref+或Vin-)。图10图解说明阶段P1(复位阶段)中的切换式电容器块628，其中所有电容器通过开关752到766连接到共用模式电压Vcm 768，使得将其电荷复位到大致零伏，借此在阶段P1结束时V(Out+，Out-)＝0。
参考图11，其描绘产生任一阈值b/a*Vref的切换式电容器块的更详细示意图，其中显示其在阶段P2期间的与图5中所显示的可变分辨率量化器(快闪ADC实施方案)的比较器一起使用的切换配置。切换式电容器块628(图5)处于阶段P2(比较阶段)中，其中开关740、750、742及748接通而开关752、754、760及762关断。在比较阶段P2期间，将某一电荷量转移到输出节点Out+/-。此输出节点耦合到快闪ADC(图5)的比较器626中的相应比较器的输入且比较器626的输出在阶段P2结束时被锁存。在阶段P2结束时转移的电荷量为：
a*C*(Vin+-Vin-)+b*C*(Vref--Vref+)
且输出节点Out+/-处的电压等于：
(a*C*(Vin+-Vin-)+b*C*(Vref--Vref+))/((a+b+c)*C)，
可将其重写为：(a*Vin-b*(Vref))/(a+b+c)。
输出节点电压Vout在Vin＞b/a*Vref时为正且在Vin＜b/a*Vref时为负，因此阈值为b/a*Vref。借助此配置，可配置任一b/a*Vref阈值，只要存在足够电容器以获得所要的阈值粒度即可。如果如图10及图11中所显示的那样对换Vref+与Vref-节点，那么也可获得任一-b/a阈值。可注意，含有c单元电容器的电容器784及786的布置不引起阈值计算，因为这些电容器在两个阶段上均是在相同的共用电压VCM 628下充电的，且因此不引起两个阶段P1与P2之间的电荷转移。
为了均匀量化，针对固定量化器，比较器的阈值k采取以下形式：
threshold(k)＝(nlev-2k)/(nlev-1)*Vref
且
threshold(k，n)＝(N(n)-2k)/(N(n)-1)*Vref
其中N(n)介于2与nlev之间，如先前在本文中所揭示。通过针对固定量化器指派a＝nlev-1且b＝Abs(nlev-2k)，并针对可变量化器指派a(n)＝N(n)-1且b(n)＝Abs(N(n)-2k)，切换式电容器块628可提供阈值所需的所有所要值且以用于固定及可变分辨率量化器两者的一般方式给出均匀量化。应注意，当N(n)-2k为负时，Vref+节点与Vref-节点在示意图中是反转的。
由于a(n)＝N(n)-1，因此通过开关740及750耦合到Vin+/-的电容器的数目针对经均匀量化的可变分辨率而在每一取样n时变化。此可通过将开关740及750分裂为连接到总数目“A”个可用电容器中的一部分或仅一者的多个并联开关而容易地实现。以此方式，如果最初总数目“A”个电容器为可用的，那么在阶段P2期间的每一取样时可将仅a(n)个电容器连接到Vin+/-，而剩余者A-a(n)将连接到共用电压VCM 768且将为图10及图11中所显示的c单元电容器的一部分。作为c单元电容器布置的一部分，其对阈值的建立将不具有任何影响(其电荷贡献为0)。由于N(n)为介于2与nlev之间的整数，因此所需电容器的最大总数目A等于nlev-1。在此情况下，在阶段P2期间出自A＝nlev-1个可用电容器的a(n)＝N(n)-1个电容器将连结到Vin+/-，且nlev-1-a(n)＝nlev-N(n)个电容器将为在阶段P2期间连接到共用电压VCM 768的c单元电容器布置的一部分。
由于b(n)＝N(n)-2k，因此通过开关742及748耦合到Vref+/-的电容器的数目需要针对经均匀量化的可变分辨率而在每一取样n时变化。此可通过将开关742及748分裂为连接到总数目“B”个可用电容器中的一部分或仅一者的多个并联开关而容易地实现。以此方式，如果最初总共“B”个电容器为可用的，那么在阶段P2期间的每一取样时可将仅b(n)个电容器连接到Vref+/-，而剩余的B-b(n)个电容器将连接到共用电压VCM 768且将为图10及图11中所显示的c单元电容器的一部分。作为c单元电容器布置的一部分，其对阈值的建立将不具有任何影响(其电荷贡献为0)。由于N(n)为介于2与nlev之间的整数且由于k为介于1与nlev-1之间的整数，因此所需电容器的最大总数目B等于nlev-2。在此情况下，在阶段P2期间出自B＝nlev-2个可用电容器的b(n)＝N(n)-2k个电容器将耦合到Vref+/-，且nlev-2-b(n)＝nlev-N(n)+2k-2个电容器将为c单元电容器布置的一部分且在阶段P2期间连接到共用电压VCM 768。如果b(n)为负，那么需要反转Vref+/-且相同推理也将适用于b(n)＝Abs(N(n)-2k)。
为在任何N(n)数目个电平的情况下实现适当匀量化，在Vin+/-及Vref+/-布置两者中使用的电容器的最大数目为A＝nlev-1且B＝nlev-2，因此电容器的总数目为2*(nlev-1)+2*(nlev-2)＝4*nlev-6。出自这些(4*nlev-6)个C值的单元电容器，在图10及图11中所显示的开关780及790的布置中每一取样n时的电容器的总数目等于a(n)＝N(n)-1，在图10及图11中所显示的开关782及788的布置中每一取样n时的电容器的数目等于b(n)＝Abs(N(n)-2k)。因此，其数目等于下式的单元电容器剩余者在每一取样n时连接于开关784及786的布置中：
c(n)＝A+B-a(n)-b(n)＝2*nlev-3-(N(n)-1)-Abs(N(n)-2k)
将c(n)个单元电容器重新指派给a(n)或b(n)个配置可通过在阶段P2中接通开关744及746的布置中的选定开关并关断开关756及758的选定布置来进行。以此方式，在每一取样n时且针对每一比较器k，通过在每一取样n时电容器的此可变分布实现的阈值为
阈值(k，n)＝(N(n)-2k)/(N(n)-1)*Vref
只要单元电容器及以适当方式分裂以获得所要的阈值粒度的相关联开关的总数目足够即可。
尽管已参考本发明的实例性实施例来描绘、描述及界定本发明的各实施例，但此类参考并不意味着限制本发明，且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、替代及等效形式，所属领域的且受益于本发明的技术人员将会联想到此类修改、替代及等效形式。所描绘及所描述的本发明的各实施例仅作为实例，而并非是对本发明范围的穷尽性说明。

Claims (20)

1.一种用于通过使多位(M位，M＞1，M＝Floor(log2(nlev)))∑-Δ模/数转换器(ADC)的可变分辨率nlev(nlev＞2)量化器抖动来减少不想要的空闲音调的设备，其包括：
多位(M位，M＞1)∑-Δ调制器，其包括
多电平数/模转换器(DAC)，
模拟电压求和电路，其耦合到所述多电平DAC，
模拟环路滤波器，其耦合到所述模拟电压求和电路的输出，
可变分辨率量化器，其具有nlev(nlev＞2)个电平且耦合到所述模拟环路滤波器，
编码器，其耦合到所述可变分辨率量化器，其中所述编码器将来自所述可变分辨率量化器的输出转换成其二进制表示，且将所述二进制表示施加到所述多电平DAC，及
随机序列产生器，其耦合到所述可变分辨率量化器，其中所述随机序列产生器产生呈序列形式的多个随机数N(n)，其中N(n)为介于2与nlev之间的随机整数，
借此通过所述多个随机数N(n)中的相应随机数针对由所述∑-Δ调制器进行的每一模拟电压取样确定所述可变分辨率量化器的分辨率；
电压参考，其耦合到所述多电平DAC；及
数字滤波器，其耦合到所述编码器且从其接收所述二进制表示。
2.根据权利要求1所述的设备，其中所述随机数序列产生器包括：
线性反馈移位寄存器(LFSR)，其具有R位输出；
多个数字比较器，所述多个数字比较器中的每一者具有不同的数字阈值、耦合到所述LFSR的R位数字输入及数字输出；及
数字加法器，其具有耦合到所述多个数字比较器的所述数字输出的若干输入及耦合到所述可变分辨率量化器的输出。
3.根据权利要求2所述的设备，其中所述LFSR为伽罗瓦LFSR。
4.根据权利要求1所述的设备，其中所述可变分辨率量化器为包括具有可选择性地产生的阈值电压的多个电压比较器的快闪ADC，其中所述可选择性地产生的阈值电压是通过所述多个随机数N(n)控制的。
5.根据权利要求4所述的设备，其中所述可选择性地产生的阈值电压是通过切换式输入电容器比率针对所述多个电压比较器中的每一者确定的。
6.根据权利要求1所述的设备，其中所述多电平(DAC)的哪些电平与所述所进行的模拟电压取样一起使用是通过所述多个随机数N(n)确定的。
7.根据权利要求1所述的设备，其中每一模拟电压取样与所述随机数序列N(n)中的相应随机数序列的产生在大致相同时间发生。
8.根据权利要求1所述的设备，其中每一模拟电压取样与所述随机数序列N(n)中的相应随机数序列的产生以频率fs间隔发生。
9.根据权利要求1所述的设备，其中来自所述可变分辨率快闪ADC的哪些输出用于转换成所述二进制表示是基于所述多个随机数N(n)。
10.根据权利要求1所述的设备，其中所述多个随机数为多个伪随机数，且所述随机序列产生器为伪随机序列产生器。
11.根据权利要求1所述的设备，其中所述可变分辨率量化器包括多个量化器，且所述多个量化器中的至少一者为可变分辨率量化器。
12.根据权利要求1所述的设备，其中所述∑-Δ调制器为多环路。
13.一种用于通过使多位(M位，M＞1，M＝Floor(log2(nlev)))∑-Δ模/数转换器(ADC)的可变分辨率nlev(nlev＞2)量化器抖动来减少不想要的空闲音调的方法，所述方法包括以下步骤：
借助随机序列产生器产生呈随机序列形式的随机数N(n)，其中N(n)为介于2与nlev之间的随机整数，
借助所述随机数N(n)控制可变分辨率量化器的电压阈值及相异输出电平的数目nlev(nlev＞2)；
基于所述随机数N(n)将来自所述可变分辨率量化器的输出编码成其二进制表示；
借助所述二进制表示控制来自多电平数/模转换器(DAC)的输出电压值；
在模拟电压求和电路中将来自所述多电平DAC的所述电压值加到输入电压样本上；
在模拟环路滤波器中对所述电压值与所述输入电压样本的和进行滤波；及
将所述电压值与所述输入电压样本的所述经滤波和施加到所述可变分辨率量化器。
14.根据权利要求13所述的方法，其中所述产生所述序列的随机数N(n)的步骤包括以下步骤：
提供具有R位输出的线性反馈移位寄存器(LFSR)；
提供多个数字比较器，所述多个数字比较器中的每一者具有不同的数字阈值、耦合到所述LFSR的R位数字输入及数字输出；及
提供数字加法器，所述数字加法器具有耦合到所述多个数字比较器的所述数字输出的若干输入及耦合到所述可变分辨率量化器的输出，借此产生所述序列的随机数N(n)。
15.根据权利要求14所述的方法，其中所述LFSR为伽罗瓦LFSR。
16.根据权利要求13所述的方法，其中所述控制可变分辨率量化器的电压阈值及相异输出电平的数目的步骤包括以下步骤：控制包括具有可选择性地产生的阈值电压的多个电压比较器的快闪ADC的电压阈值及相异输出电平的数目，其中通过所述多个随机数N(n)控制所述可选择性地产生的阈值电压。
17.根据权利要求16所述的设备，其中通过切换式输入电容器比率针对所述多个电压比较器中的每一者确定所述可选择性地产生的阈值电压。
18.根据权利要求13所述的方法，其中所述产生多个随机数的步骤包括借助伪随机序列产生器产生呈伪随机序列形式的伪随机数N(n)的步骤，其中N(n)为介于2与nlev之间的伪随机整数。
19.根据权利要求13所述的方法，其中所述可变分辨率量化器包括多个量化器，且所述多个量化器中的至少一者为可变分辨率量化器。
20.根据权利要求13所述的方法，其中∑-Δ调制器为多环路。
CN200980138566.8A 2008-10-23 2009-10-22 用于多位σ-δ模/数转换器中的抖动的方法及设备 Active CN102165697B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10782008P 2008-10-23 2008-10-23
US61/107,820 2008-10-23
US12/579,113 2009-10-14
US12/579,113 US7961126B2 (en) 2008-10-23 2009-10-14 Method and apparatus for dithering in multi-bit sigma-delta analog-to-digital converters
PCT/US2009/061597 WO2010048360A2 (en) 2008-10-23 2009-10-22 Method and apparatus for dithering in multi-bit sigma-delta analog-to-digital converters

Publications (2)

Publication Number Publication Date
CN102165697A true CN102165697A (zh) 2011-08-24
CN102165697B CN102165697B (zh) 2014-08-20

Family

ID=42116947

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980138566.8A Active CN102165697B (zh) 2008-10-23 2009-10-22 用于多位σ-δ模/数转换器中的抖动的方法及设备
CN200980131350.9A Active CN102119489B (zh) 2008-10-23 2009-10-22 用于多位∑-δ数/模转换器中的抖动的方法及设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200980131350.9A Active CN102119489B (zh) 2008-10-23 2009-10-22 用于多位∑-δ数/模转换器中的抖动的方法及设备

Country Status (7)

Country Link
US (3) US7961125B2 (zh)
EP (2) EP2425534B1 (zh)
KR (2) KR101651140B1 (zh)
CN (2) CN102165697B (zh)
ES (2) ES2617852T3 (zh)
TW (2) TWI478502B (zh)
WO (2) WO2010048360A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN106067823A (zh) * 2015-04-20 2016-11-02 英飞凌科技股份有限公司 用于mems传感器的系统和方法
CN107113005A (zh) * 2015-01-12 2017-08-29 密克罗奇普技术公司 用于σ‑δ模/数转换器的高效抖动技术
CN107135001A (zh) * 2016-02-29 2017-09-05 亚德诺半导体集团 信号依赖的减法抖动
CN108809319A (zh) * 2017-04-28 2018-11-13 德州仪器公司 数/模转换器及操作方法
CN109495112A (zh) * 2017-09-11 2019-03-19 联发科技股份有限公司 模数转换方法及δ-σ调制器
CN112154608A (zh) * 2018-03-19 2020-12-29 脸谱科技有限责任公司 具有可编程量化分辨率的模数转换器

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443023B2 (en) * 2007-03-13 2013-05-14 Applied Micro Circuits Corporation Frequency synthesis rational division
US7720160B1 (en) * 2006-12-14 2010-05-18 Maxim Integrated Products, Inc. Phase noise shaping using sigma delta modulation in a timing recovery unit
US8478805B1 (en) 2007-03-12 2013-07-02 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division decomposition
US8762436B1 (en) 2007-03-13 2014-06-24 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division
US8073085B1 (en) * 2007-07-07 2011-12-06 Redpine Signals, Inc. Analog to digital converter bit width and gain controller for a wireless receiver
US8212700B2 (en) * 2009-07-09 2012-07-03 Stellamar Llc Delta-sigma-delta modulator
US8212706B1 (en) * 2009-07-27 2012-07-03 Marvell International Ltd. Threshold driven dynamic comparator
KR101301147B1 (ko) * 2009-12-04 2013-09-10 한국전자통신연구원 광 오에프디엠 수신기 및 그것의 광신호 수신 방법
US8130127B1 (en) * 2010-06-30 2012-03-06 Cirrus Logic, Inc. Discrete-time delta-sigma modulator with improved anti-aliasing at lower quantization rates
CN102025375B (zh) * 2010-12-07 2013-12-04 西安电子科技大学 模数转换器及其数字校准电路
US8390490B2 (en) * 2011-05-12 2013-03-05 Texas Instruments Incorporated Compressive sensing analog-to-digital converters
US8942334B1 (en) 2011-07-13 2015-01-27 Pmc-Sierra, Inc. Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector
US8693596B1 (en) 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
CN102571034B (zh) * 2011-12-30 2015-04-22 北京邮电大学 基于随机循环矩阵的模拟压缩感知采样方法及系统
US8570202B2 (en) 2012-02-03 2013-10-29 Sigear Europe Sarl Digital-to-analog converter implementing hybrid conversion architecture
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US8970415B2 (en) 2013-03-11 2015-03-03 Microchip Technology Incorporated Multi-level capacitive DAC
WO2014164511A1 (en) 2013-03-11 2014-10-09 Microchip Technology Incorporated 4n+1 level capacitive dac using n capacitors
US9054733B2 (en) 2013-06-12 2015-06-09 Microchip Technology Incorporated Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
US8970414B2 (en) * 2013-06-24 2015-03-03 Broadcom Corporation Tri-level digital-to-analog converter
US9520906B2 (en) * 2014-06-25 2016-12-13 Qualcomm Incorporated Switched capacitor transmitter circuits and methods
US20160006272A1 (en) * 2014-07-03 2016-01-07 Apple Inc. Battery charger with gauge-based closed-loop control
EP2980801A1 (en) * 2014-07-28 2016-02-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for estimating noise in an audio signal, noise estimator, audio encoder, audio decoder, and system for transmitting audio signals
DE102015105090A1 (de) * 2015-04-01 2016-10-06 Krohne Messtechnik Gmbh Verfahren zum Betreiben eines Feldgerätes und entsprechendes Feldgerät
US9976924B2 (en) * 2015-04-20 2018-05-22 Infineon Technologies Ag System and method for a MEMS sensor
RU2656838C2 (ru) * 2015-12-01 2018-06-06 Франгиз Гильфанетдинович Хисамов Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи
DE102016103995B4 (de) * 2016-03-04 2018-03-01 Infineon Technologies Ag Spektral geformtes Zufallssignal
US10069319B2 (en) 2016-03-08 2018-09-04 Apple Inc. Systems and methods for simultaneously charging a battery with multiple power sources
US9768799B1 (en) 2016-03-21 2017-09-19 Industry University Cooperation Foundation Hanyang University Analog to digital converter including differential VCO
CN106027058A (zh) * 2016-07-20 2016-10-12 中国科学院上海天文台 数模转换装置及方法
US20200162088A1 (en) * 2016-10-04 2020-05-21 The University Of Newcastle Device, System and Method for Digital-to-Analogue Conversion
EP3339885A1 (de) * 2016-12-21 2018-06-27 Hexagon Technology Center GmbH Laserdistanzmessmodul mit inl-fehlerkompensation
KR101877672B1 (ko) 2017-04-03 2018-07-11 엘에스산전 주식회사 Ａｄ컨버터
KR101887808B1 (ko) * 2017-04-25 2018-08-10 서울대학교산학협력단 아날로그 디지털 변환 장치
US10263636B2 (en) * 2017-06-07 2019-04-16 Motorola Solutions, Inc. Scalable dynamic range analog-to-digital converter system
US11115045B2 (en) * 2017-10-25 2021-09-07 Arizona Board Of Regents On Behalf Of The University Of Arizona Adaptive analog-to-digital converter for pulsed signals based on multi-bit sigma-delta modulation
US11716092B2 (en) 2017-10-25 2023-08-01 Arizona Board Of Regents On Behalf Of The University Of Arizona Optimizable analog-to-digital converter for unipolar or bipolar pulse signals based on multi-bit sigma-delta modulation
CN109884518A (zh) * 2017-12-06 2019-06-14 爱德万测试公司 测试装置及测试方法
US10727861B2 (en) * 2018-06-12 2020-07-28 Maxlinear, Inc. Excess loop delay estimation and correction
US10892772B2 (en) * 2018-08-17 2021-01-12 Invensense, Inc. Low power always-on microphone using power reduction techniques
US10833699B1 (en) * 2019-08-22 2020-11-10 Silicon Laboratories Inc. Resistor based delta sigma multiplying DAC with integrated reconstruction filter
US10848176B1 (en) * 2019-10-01 2020-11-24 Raytheon Company Digital delta-sigma modulator with non-recursive computation of residues
US10784878B1 (en) * 2019-12-21 2020-09-22 Steradian Semiconductors Private Limited Digital to analog converter tolerant to element mismatch
US20220345143A1 (en) * 2019-12-27 2022-10-27 Intel Corporation Apparatus for correcting a mismatch, digital-to-analog converter system, transmitter, base station, mobile device and method for correcting a mismatch
US11121718B1 (en) 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither
US11303295B1 (en) * 2020-11-15 2022-04-12 xMEMS Labs, Inc. SDM encoder and related signal processing system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661923A (zh) * 2004-02-27 2005-08-31 印芬龙科技股份有限公司 时间连续的∑/△模数转换器
US20050275577A1 (en) * 2004-06-10 2005-12-15 Johnny Bjornsen Method and apparatus for operating a pipelined ADC circuit
CN101005286A (zh) * 2005-10-21 2007-07-25 瑞昱半导体股份有限公司 以低通滤波器为基础的三角积分调制器
US20070222656A1 (en) * 2006-03-24 2007-09-27 Melanson John L Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034197A (en) * 1976-06-30 1977-07-05 Bell Telephone Laboratories, Incorporated Digital filter circuit
US4606004A (en) * 1984-03-21 1986-08-12 General Electric Company Apparatus for reduction of filtration truncation errors
GB8510969D0 (en) 1985-04-30 1985-06-05 British Telecomm Digital filters
US4965668A (en) * 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
JP3168620B2 (ja) * 1991-07-03 2001-05-21 ソニー株式会社 ディジタル／アナログ変換装置
GB9209498D0 (en) * 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
JPH06153180A (ja) * 1992-09-16 1994-05-31 Fujitsu Ltd 画像データ符号化方法及び装置
WO1999049578A1 (en) * 1998-03-26 1999-09-30 Ess Technology, Inc. Tone modulation in delta-sigma dac using square wave dither
US6304608B1 (en) * 1998-11-04 2001-10-16 Tai-Haur Kuo Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
WO2000044098A1 (en) 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
AUPQ122699A0 (en) * 1999-06-25 1999-07-22 Lake Dsp Pty Limited Sigma delta modulator with buried data
US6388595B1 (en) * 2000-02-03 2002-05-14 Tektronix, Inc. Dithering apparatus to properly represent aliased signals for high speed signal sampling
JP2002076898A (ja) * 2000-08-25 2002-03-15 Nippon Precision Circuits Inc ノイズシェーパ
WO2002023728A2 (en) 2000-09-11 2002-03-21 Broadcom Corporation Method and apparatus for mismatched shaping of an oversampled converter
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US20040036636A1 (en) * 2002-08-26 2004-02-26 Rifeng Mai Tone-free dithering methods for sigma-delta DAC
JP3851870B2 (ja) 2002-12-27 2006-11-29 株式会社東芝 可変分解能ａ／ｄ変換器
US6795005B2 (en) * 2003-02-13 2004-09-21 Texas Instruments Incorporated Variable, adaptive quantization in sigma-delta modulators
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
US7102558B2 (en) 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
DE102004049481B4 (de) * 2004-10-11 2007-10-18 Infineon Technologies Ag Analog-Digital-Wandler
US7362250B2 (en) * 2005-01-31 2008-04-22 Texas Instruments Incorporated Dynamic dither for sigma-delta converters
US7286072B2 (en) * 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus
US7295140B2 (en) * 2005-07-13 2007-11-13 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise
KR100716737B1 (ko) * 2005-08-20 2007-05-14 삼성전자주식회사 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
WO2007094255A1 (ja) * 2006-02-14 2007-08-23 Matsushita Electric Industrial Co., Ltd. Ｄ／ａ変換器
US7425910B1 (en) * 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
US7538705B2 (en) 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
US7414557B2 (en) * 2006-12-15 2008-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters
US7411534B1 (en) * 2007-06-20 2008-08-12 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having integrator dither injection and quantizer output compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661923A (zh) * 2004-02-27 2005-08-31 印芬龙科技股份有限公司 时间连续的∑/△模数转换器
US20050275577A1 (en) * 2004-06-10 2005-12-15 Johnny Bjornsen Method and apparatus for operating a pipelined ADC circuit
CN101005286A (zh) * 2005-10-21 2007-07-25 瑞昱半导体股份有限公司 以低通滤波器为基础的三角积分调制器
US20070222656A1 (en) * 2006-03-24 2007-09-27 Melanson John L Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107113005A (zh) * 2015-01-12 2017-08-29 密克罗奇普技术公司 用于σ‑δ模/数转换器的高效抖动技术
CN107113005B (zh) * 2015-01-12 2020-09-11 密克罗奇普技术公司 用于σ-δ模/数转换器的高效抖动技术
CN106067823A (zh) * 2015-04-20 2016-11-02 英飞凌科技股份有限公司 用于mems传感器的系统和方法
CN106067823B (zh) * 2015-04-20 2020-12-08 英飞凌科技股份有限公司 用于mems传感器的系统和方法
CN107135001A (zh) * 2016-02-29 2017-09-05 亚德诺半导体集团 信号依赖的减法抖动
CN107135001B (zh) * 2016-02-29 2021-01-15 亚德诺半导体集团 信号依赖的减法抖动
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN108809319A (zh) * 2017-04-28 2018-11-13 德州仪器公司 数/模转换器及操作方法
CN108809319B (zh) * 2017-04-28 2024-01-09 德州仪器公司 数/模转换器及操作方法
CN109495112A (zh) * 2017-09-11 2019-03-19 联发科技股份有限公司 模数转换方法及δ-σ调制器
CN112154608A (zh) * 2018-03-19 2020-12-29 脸谱科技有限责任公司 具有可编程量化分辨率的模数转换器

Also Published As

Publication number Publication date
EP2425534A2 (en) 2012-03-07
TWI473440B (zh) 2015-02-11
KR101651140B1 (ko) 2016-08-25
TW201106636A (en) 2011-02-16
WO2010048360A3 (en) 2010-06-24
US7961125B2 (en) 2011-06-14
EP2425534B1 (en) 2016-12-07
KR20110085877A (ko) 2011-07-27
KR101651261B1 (ko) 2016-08-26
ES2617852T3 (es) 2017-06-20
US20110169672A1 (en) 2011-07-14
CN102119489A (zh) 2011-07-06
TWI478502B (zh) 2015-03-21
US7961126B2 (en) 2011-06-14
CN102165697B (zh) 2014-08-20
US8085176B2 (en) 2011-12-27
US20100103013A1 (en) 2010-04-29
WO2010048362A2 (en) 2010-04-29
US20100103003A1 (en) 2010-04-29
ES2622145T3 (es) 2017-07-05
KR20110090884A (ko) 2011-08-10
WO2010048360A2 (en) 2010-04-29
EP2351228A2 (en) 2011-08-03
EP2351228B1 (en) 2017-01-18
CN102119489B (zh) 2016-10-05
WO2010048362A3 (en) 2010-06-17
TW201027935A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
CN102165697B (zh) 用于多位σ-δ模/数转换器中的抖动的方法及设备
US6577257B2 (en) Methods and systems for digital dither
Galton Why dynamic-element-matching DACs work
Hamoui et al. High-order multibit modulators and pseudo data-weighted-averaging in low-oversampling/spl Delta//spl Sigma/ADCs for broad-band applications
US6697003B1 (en) System and method for dynamic element matching
WO1997033375A1 (en) Spectral shaping of errors in a/d converters
US7119725B1 (en) Sigma-delta modulator, D/A conversion system and dynamic element matching method
Rakuljic et al. Tree-structured DEM DACs with arbitrary numbers of levels
CN107113005B (zh) 用于σ-δ模/数转换器的高效抖动技术
Hamoui et al. Linearity enhancement of multibit/spl Delta//spl Sigma/modulators using pseudo data-weighted averaging
Zhang et al. A segmented data-weighted-averaging technique
Emara et al. On the design of DACs for dynamic calibration applications using periodic sequences from ΣΔ modulators
Noli et al. ΔΣ time interleaved current steering DAC with dynamic elements matching
Tamura et al. A multi-stage second order dynamic element matching with In-band mismatch noise reduction enhancement
Løkken et al. Review and advances in delta-sigma DAC error estimation based on additive noise modelling
Sanyal et al. A simple and efficient dithering method for vector quantizer based mismatch-shaped ΔΣ DACs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant