TWI473440B - 多位元ｓｉｇｍａ－ｄｅｌｔａ數位至類比轉換器之擾動方法及裝置 - Google Patents

多位元ｓｉｇｍａ－ｄｅｌｔａ數位至類比轉換器之擾動方法及裝置 Download PDF

Info

Publication number
TWI473440B
TWI473440B TW98136083A TW98136083A TWI473440B TW I473440 B TWI473440 B TW I473440B TW 98136083 A TW98136083 A TW 98136083A TW 98136083 A TW98136083 A TW 98136083A TW I473440 B TWI473440 B TW I473440B
Authority
TW
Taiwan
Prior art keywords
bit
digital
digits
input
coupled
Prior art date
Application number
TW98136083A
Other languages
English (en)
Other versions
TW201106636A (en
Inventor
Philippe Deval
Vincent Quiquempoix
Alexandre Barreto
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201106636A publication Critical patent/TW201106636A/zh
Application granted granted Critical
Publication of TWI473440B publication Critical patent/TWI473440B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

多位元sigma-delta數位至類比轉換器之擾動方法及裝置
本發明係關於數位至類比轉換器(DAC)，且更特定言之，本發明係關於具有一M-位元解析度量化器之Sigma-Delta DAC，該量化器具有數個數位輸入，該等數位輸入係相對於一隨機或偽隨機序列而捨位，以提供自動動態擾動(dithering)來去除該Sigma-Delta DAC之該類比輸出中之非所要閒音(idle tone)。
本申請案主張由Philippe Deval、Vincent Quiquempoix及Alexandre Barreto於2008年10月23日申請的所共同擁有之美國臨時專利申請案序號第61/107,820號題為「Method and Apparatus for Dithering in Multi-Bit Sigma-Delta Digital-to-Analog Converters(多位元Sigma-Delta數位至類比轉換器之擾動方法及裝置)」優先權，該案之全部內容以引用之方式併入本文中。
當今，數位至類比轉換器(DAC)得以廣泛應用於消費者、醫學、工業等電子應用中。通常，DAC包含用於接收一數位值且輸出由該數位值決定之一類比信號的電路。數位輸出值通常係以一並列字或一串列數位位元串之形式。有許多種數位至類比轉換方案，且該等轉換方案之每一者皆具其優缺點。
使用不斷增加之一種DAC係Sigma-Delta DAC(本文中將互換使用Sigma-Delta及Delta-Sigma)。該Sigma-Delta DAC利用一Sigma-Delta調變器，其中數位值被輸入至該Sigma-Delta調變器，且其輸出經濾波以產生類比信號且去除雜訊，例如音訊D-類功率放大器。一DAC中之一Sigma-Delta調變器通常將輸入數位值轉換為一數位串列串「1」及「0」，其具有隨時間與該等數位值所表示之該類比信號成比例的一平均振幅。利用一類比電路低通濾波器濾波該數位串列串以產生該所要類比信號。Sigma-Delta調變一般提供較早期delta調變技術更高的精確度及更寬的動態範圍。Sigma-Delta調變通常被稱為一過取樣轉換器架構，且通常不受Delta調變之先前非所要之二階效應之一些的影響。
若提供某一週期性或DC輸入，則運作於一連續模式中之所有Sigma-Delta調變器在其等輸出處產生閒音。該等閒音係歸因於量化處理，且在Sigma-Delta調變器架構之設計中係固有的。
該等閒音係非所要的，且在DAC之該輸出處產生非所要之行為，例如一音訊裝置中之非所要高音。該等音限制該DAC裝置之無假性(spurious)動態範圍(SFDR)且因此限制信雜失真比(SINAD)。該等音具有一很大程度上取決於輸入信號之振幅及頻率，其防止該等音隨該輸出信號之一簡單濾波而去除。
因此，所需要的是一種去除來自一數位至類比轉換器(DAC)之輸出之閒音之方法。根據本發明之教示，自一Sigma-Delta數位至類比轉換器(DAC)之輸出之閒音去除係藉由使用擾動技術以在該Sigma-Delta調變器迴路中增加一誤差信號而完成，從而將該閒音輸出解相關性使得衰減或消除該等閒音。該誤差信號通常係具有一零平均之一隨機高頻信號，使得該誤差信號由該Sigma-Delta迴路濾波。該誤差信號之隨機性(其與該輸入信號之非相關性)決定該擾動方案之效率。在一Sigma-Delta DAC中，該Sigma-Delta調變器係純數位的，如下文更充分描述。
根據本發明之教示，一種Sigma-Delta DAC包括具有一隨機或偽隨機序列產生器之一Sigma-Delta M-位元(M>1)多位元調變器，該序列產生器控制一解析度序列N(n)及一捨位/截斷組塊，該組塊將一L-位元解析度輸入信號捨位至具有M-N(n)個填補零之一N(n)位元信號。偽隨機或隨機產生器可被自由選擇，且取決於產生大的N(n)數之概率，擾動函數將在調變器迴路中引入或多或少大的誤差。若解析度序列正產生大N(n)數，則無論該量化器之該數位輸入為何，擾動誤差函數將引入小誤差。當所產生之解析度序列係在1與M之間之一整數且概率為1/M之概率時，可發現到介於擾動量與迴路中所引入之誤差量之間之較佳權衡之一者。
根據本發明之一特定實例性實施例，一種用於藉由擾動一多位元Sigma-Delta數位至類比轉換器(DAC)中之一數位信號而減少非所要閒音之裝置包括：一Sigma-Delta多位元調變器，其具有一數位信號輸入及一可變解析度輸出，該Sigma-Delta M-位元(M>1)多位元調變器包括一數位迴路濾波器、一隨機序列產生器及可變解析度量化器，其中該數位迴路濾波器在該數位信號輸入處接收一數位信號且將該數位信號轉換為L-位元數位字，該隨機序列產生器建立在一序列中之複數個隨機數N(n)，其中N(n)係在1與M之間之隨機整數，且該可變解析度量化器將該L-位元數位字減少至N(n)-位元數位字，且隨後增加零至該N(n)-位元數位字以形成M-位元數位字，其中M係大於N(n)且該等M-位元數位字之M-N(n)個最低有效位元係零；一多位元數位至類比轉換器(DAC)；及一類比低通濾波器。
根據本發明之另一特定實例性實施例，一種用於藉由擾動一多位元(M-位元，M>1) Sigma-Delta數位至類比轉換器(DAC)中之一數位信號而減少非所要閒音之裝置包括：一Sigma-Delta多位元調變器，其具有一數位信號輸入及複數個可變解析度輸出，該Sigma-Delta多位元調變器包括一數位迴路濾波器、複數個隨機序列產生器及複數個可變解析度量化器，其中該數位迴路濾波器在該數位信號輸入處接收一數位信號且將該數位信號轉換為L-位元數位字，該複數個隨機序列產生器之各者建立在一序列中之複數個隨機數N(n)，其中N(n)係在1與M之間之隨機整數，且該複數個可變解析度量化器之各者將該L-位元數位字減少至N(n)-位元數位字，且隨後增加零至該N(n)-位元數位字以形成M-位元數位字，其中M係大於N(n)且該等M-位元數位字之M-N(n)個最低有效位元係零；複數個多位元數位至類比轉換器(DAC)，該複數個多位元DAC之各者具有一類比輸出及一數位輸入，該數位輸入耦合至來自該Sigma-Delta多位元調變器之該複數個可變解析度輸出之各者；及一類比低通濾波器，其具有耦合至該複數個多位元DAC之各自輸出之複數個類比輸入。
根據本發明之又一特定實例性實施例，一種用於藉由擾動一多位元Sigma-Delta M-位元調變器中之一數位信號而減少非所要閒音之方法，該方法包括以下步驟：利用一數位迴路濾波器將數位信號轉換為L-位元數位字；利用一隨機序列產生器產生隨機數序列N(n)，其中N(n)係在1與M之間之隨機整數；從該等L-位元數位字產生N(n)-位元數位字；及藉由增加零至該等N(n)-位元數位字以產生該等M-位元數位字而產生M-位元數位字，其中M係大於N(n)且該等M-位元數位字之M-N(n)個最低有效位元係零。
本發明之一更完整瞭解可藉由參考下列協同附圖而獲得。
現參考圖式，示意性圖解說明特定實例性實施例之細節。圖式中之相同元件將由相同元件符號表示，且類似元件將由具有一不同小寫字母尾碼之相同元件符號表示。
參考圖1，其描繪具有一多位元量化器之一單迴路Sigma-Delta數位至類比轉換器(DAC)之一示意方塊圖。一般由元件符號100表示之該Sigma-Delta DAC包括一單迴路Sigma-Delta M-位元調變器102、一M-位元數位至類比轉換器104及一類比低通濾波器106。該Sigma-Delta調變器102包括一數位迴路濾波器110及一固定解析度量化器108。該Sigma-Delta調變器102亦可在其設計中使用多個回饋迴路。
該固定解析度量化器108處理在其(一或若干)輸入處的一L-位元字且在其(一或若干)輸出提供一M-位元字(其中L>=M)。該固定解析度量化器108典型地進行一簡單M-位元截斷，其方式為藉由使L-M個最低有效位元無效，同時使M個最高有效位元保留不變，而將該L-位元輸入字截斷成一M-位元輸出字。M係該固定解析度量化器108之解析度。當M>1時，該量化器輸出係多位元且因此該Sigma-Delta DAC亦係多位元(M-位元)。該Sigma-Delta DAC可併入一或多個量化器(級聯架構)、一或多個回饋及前饋迴路等。圖1中圖解說明該Sigma-Delta調變器102中之一單迴路多位元。L至M位元之該量化處理可係但不限於一截斷或一捨位運算。一捨位運算因其降低該量化誤差而係較佳，但需要執行更多電路(通常需要一加法器，而一截斷運算不需要任何加法器)。
參考圖2，其描繪根據本發明之一特定實例性實施例之具有一可變解析度量化器及隨機序列產生器之一單迴路Sigma-Delta DAC之一示意方塊圖。一般由元件符號200表示之該Sigma-Delta DAC包括一單迴路Sigma-Delta M-位元(M>1)調變器202、一M-位元數位至類比轉換器(DAC) 104及一類比低通濾波器106。該Sigma-Delta調變器202包括一數位迴路濾波器110、一可變解析度量化器208及一隨機序列產生器214。該Sigma-Delta調變器202亦可在其設計中使用多個回饋迴路且在此處設想多回饋迴路作業。該可變解析度量化器208可係一M-位元截斷器或捨位器且具有一M-位元輸出，如此處更充分描述。
該多位元(M-位元，M>1)Sigma-Delta DAC 200可具有至少一多位元可變解析度量化器208，其解析度相對於由該隨機序列產生器214產生之一隨機或偽隨機序列而改變。來自該可變解析度量化器208之解析度序列充當一擾動演算法且提供自動動態擾動，該自動動態擾動有效容許去除該Sigma-Delta DAC 200之類比輸出中之非所要閒音。該Sigma-Delta DAC 200可係一單迴路(例如，如圖1中所示)、多迴路或一級聯架構。在本發明之範圍內設想該Sigma-Delta DAC 200可包括一或多個可變多位元解析度量化器208，由來自一或多個隨機序列產生器214之一或多個隨機或偽隨機序列驅動該等量化器。圖2中所示之該可變解析度量化器208之輸出具有M個位元。然而，此處可設想且使用任何數目之位元輸出。
現參考圖3，其描繪根據本發明之一特定實例性實施例之一可變解析度量化器及隨機序列產生器之一更詳細示意方塊圖。一般由元件符號208表示之該可變解析度量化器包括一N-位元截斷器或捨位器316及一填補零功能組塊318。在每個樣本n，稱為N(n)之在1與M之間之一隨機整數遵循一隨機或偽隨機序列。該隨機數序列N(n)被稱為一解析度序列。該解析度序列N(n)係由一隨機或偽隨機序列產生器214(例如，Galois線性回饋移位暫存器(LFSR))、數位比較器及一加法器決定，如下文更詳細描述(圖4)。
來自該迴路濾波器110(圖2)之一L-位元字係按一特定頻率fs定時成該可變解析度量化器208之該N-位元截斷器或捨位器316之一輸入。在該頻率fs之每個樣本，該N-位元截斷器或捨位器316將該L-位元數位字捨位(或截斷)成一N(n)-位元數位字。來自該N-位元截斷器或捨位器316之輸出接著在該填補零功能組塊318中被填補零，以便形成將發送至該M-位元DAC 104(圖2)之M-位元數位字。該填補零功能組塊318迫使每個M-位元數位字中之該M-N(n)個最低有效位元為零。從而形成含有具有一N(n)-位元解析度之信號資訊(數位字被轉換為類比信號值)之新M-位元字。因此，該等L-位元數位字被編碼成具有一可變解析度序列N(n)之M-位元數位字。
與一固定解析度M-位元量化器(圖1)相比，具有一N(n)解析度序列之該可變解析度量化器引入取決於N(n)之一額外量化誤差。誤差信號係每個樣本之介於捨位至M-位元之輸入信號(L)與捨位至N(n)個位元之輸入信號之間之差。因為N(n)係隨機或偽隨機，所以N(n)與輸入信號係不相關的。因為在遍及全動態輸入範圍捨位處理之平均量化誤差係0且因為量化係以最大取樣頻率fs而完成，所以可變解析度捨位處理增加一非相關、高頻率零平均信號，該信號有效地將擾動引入至數位信號。經由擾動該數位信號，藉由在該Sigma-Delta量化器增加一隨機或偽隨機誤差信號而被「打破」及「擾亂」閒音，藉此將藉由該Sigma-Delta調變器迴路及該低通濾波器類比輸出級濾波隨機或偽隨機信號，因此在該類比輸出不需要額外濾波以恢復所要信號減非所要閒音。
該捨位運算可係一截斷、一捨位或一取最小整數(floor)運算。該取最小整數或捨位運算需要一加法器，其中該截斷運算需要最少量電路以便將M-N(n)個位元改變至0。然而，捨位方案係較佳的，原因係捨位方案最小化誤差信號且因此最小化增加至輸出信號之誤差而，同時維持該截斷運算或取最小整數運算相同之與輸入解相關性的程度。
根據本發明之教示，一特定實例不論該解析度序列為何而去除由用於大輸入信號之可變量化器引發之誤差信號且藉此執行自動動態擾動。當M>2且輸出信號編碼係具有一溢位位元(其通常被用於Sigma-delta DAC編碼方案)之2的補數時，數位輸出信號可自110...0至010...0或在十進位之自-2M-2 至+2M-2 ，取2M-1 +1個可能值。在此情況中，不論該N值可為何，當捨位至N-位元(N>1)時，在量化器輸入之最大值沒有被改變。因為不論該序列為何，量化誤差對於量化器之大絕對數位值輸入大致上沒有改變，所以這意謂著執行之擾動亦係自動動態，且因此提供非常穩定之效能。
用於一3樣本序列之可變量化器輸出之一實例係如下對於L=4；用於最前面的3個樣本之N(n)序列：1，2，3；M=3，及用於該捨位器之截斷方法：
在L個位元上之數位輸入=XXXX，YYYY，ZZZZ
在N(n)個位元上之N-位元截斷器之輸出：X，YY，ZZZ
在M個位元上之可變解析度量化器之數位輸出：X00，YY0，ZZZ
參考圖4，其描繪根據本發明之一特定實例性實施例之如圖2及圖3中所示之一序列產生器之一更詳細示意方塊圖。一簡單隨機序列產生器214可包括一R-位元Galois LFSR(線性回饋移位暫存器)422、M-1個並列數位比較器424及一簡單加法器426。該隨機序列產生器214具有一等概率分佈且產生一偽隨機序列中之等概率整數N(n)，N(n)係在1與M之間。因為該LFSR 422之每個全循環在該LFSR暫存器中自1至2^R-1取所有整數僅一次，所以若(2^R-1)係M之一倍數，則該隨機序列產生器214係等概率。序列長度將決定擾動演算法消除非所要閒音之能力。對於一長序列，甚至將擾亂低頻閒音，且當序列係短時，僅擾動高頻率。本發明之教示實施為Sigma-Delta DAC係簡單實踐，且不需要比一標準多位元量化器更多之額外電路，同時提供有效閒音擾亂及其大致消除。
參考圖5，其描繪根據本發明之另一特定實例性實施例之具有兩個可變解析度量化器及兩個隨機序列產生器之一多位元雙截斷Sigma-Delta DAC之一示意方塊圖。一般由元件符號500表示之該多位元雙截斷Sigma-Delta DAC包括一個兩-迴路Sigma-Delta M-位元(M>1)調變器502、多位元數位至類比轉換器(DAC) 504a與504b及一雙輸入類比低通濾波器506。該Sigma-Delta調變器502包括一數位迴路濾波器510、可變解析度量化器508a與508b及隨機序列產生器514a與514b。該Sigma-Delta調變器502在其設計中使用多個回饋迴路，且在此處設想多回饋迴路作業。該等可變解析度量化器508可係多位元截斷器或捨位器且具有多位元輸出，如此處更充分描述。
該Sigma-Delta DAC 500可係多迴路或具有一級聯架構。在本發明之範圍內設想該Sigma-Delta DAC 500可包括複數個可變多位元解析度量化器508，各可變多位元解析度量化器係由來自一或多個隨機序列產生器514之一或多個隨機或偽隨機序列驅動。
該多位元(M-位元，M>1)Sigma-Delta DAC 500可具有至少兩個多位元可變解析度量化器508，該等可變解析度量化器508之解析度相對於由該等隨機序列產生器514產生之一隨機或偽隨機序列而改變。來自該等可變解析度量化器508之解析度序列充當擾動演算法且提供自動動態擾動，該自動動態擾動有效容許去除該Sigma-Delta DAC 500之類比輸出中之非所要閒音。
圖5中所示之該等可變解析度量化器508a與508b之輸出分別具有M1個位元及M2個位元。該等可變解析度量化器508a與508b可具有相同或不同數目之位元輸出，例如M1=3且M2=4，且在此處設想且使用任何數目之位元輸出。該等DAC 504a與504b之多位元輸入將分別匹配來自該等可變解析度量化器508a與508b之數位輸出數目。此外，該等量化器508之一者可係固定解析度，且另一量化器508可係可變解析度。
雖然已經描繪、描述本發明之實施例且藉由參考本發明之實例性實施例而定義，但是此等引用並不意為限制本發明，且未暗示此限制。如受益於本發明且熟悉此項技術之一般技術者所理解，所揭示之該標的可在形式及功能中考慮修改、改變及其等效物。本發明之該等所描繪及所描述實施例僅係實例且係在本發明之範圍內。
100．．．Sigma-Delta數位至類比轉換器
102．．．單迴路Sigma-Delta M-位元調變器
104．．．M-位元數位至類比轉換器
106．．．類比低通濾波器
108．．．固定解析度量化器
110．．．數位迴路濾波器
200．．．Sigma-Delta數位至類比轉換器
202．．．單迴路Sigma-Delta M-位元(M>1)調變器
208．．．可變解析度量化器
214．．．隨機序列產生器
316．．．N-位元截斷器或捨位器
318．．．填補零功能組塊
422．．．R-位元Galois線性回饋移位暫存器
424a(m)．．．並行數位比較器
426．．．簡單加法器
500．．．多位元雙截斷Sigma-Delta數位至類比轉換器
502．．．兩-迴路Sigma-Delta M-位元(M>1)調變器
504a．．．多位元數位至類比轉換器
504b．．．多位元數位至類比轉換器
506．．．雙輸入類比低通濾波器
508a．．．可變解析度量化器
508b．．．可變解析度量化器
510．．．數位迴路濾波器
514a．．．隨機序列產生器
514b．．．隨機序列產生器
圖1圖解說明具有一多位元量化器之一單迴路Sigma-Delta數位至類比轉換器(DAC)之一示意方塊圖；
圖2圖解說明根據本發明之一特定實例性實施例之具有一可變解析度量化器及隨機序列產生器之一單迴路Sigma-Delta數位至類比轉換器(DAC)之一示意方塊圖；
圖3圖解說明根據本發明之該特定實例性實施例之一可變解析度量化器及隨機序列產生器之一示意方塊圖；
圖4圖解說明根據本發明之該特定實例性實施例之圖2及
圖3中所示之該隨機序列產生器之一更詳細示意方塊圖；及
圖5圖解說明根據本發明之另一特定實例性實施例之具有兩個可變解析度量化器及兩個隨機序列產生器之一多位元雙截斷Sigma-Delta數位至類比轉換器之一示意方塊圖。
104．．．M-位元數位至類比轉換器
106．．．類比低通濾波器
110．．．數位迴路濾波器
200．．．Sigma-Delta數位至類比轉換器
202．．．單迴路Sigma-Delta M-位元(M>1)調變器
208．．．可變解析度量化器
214．．．隨機序列產生器

Claims (25)

  1. 一種藉由擾動一多位元(M-位元，M>1) sigma-delta數位至類比轉換器(DAC)中之一數位信號而減少非所要閒音之裝置，其包括：一sigma-delta多位元調變器，其具有一數位信號輸入及一可變解析度輸出，該sigma-delta多位元調變器包括：一數位迴路濾波器，一隨機序列產生器，及可變解析度量化器，其中該數位迴路濾波器在該數位信號輸入處接收一數位信號且將該數位信號轉換為L-位元數位字，該隨機序列產生器建立在一序列中之複數個隨機數N(n)，其中N(n)係在1與M之間之隨機整數，及該可變解析度量化器將該等L-位元數位字減少至N(n)-位元數位字且接著增加零至該等N(n)-位元數位字以形成M-位元數位字，其中M係大於N(n)且該等M-位元數位字之M-N(n)個最低有效位元係零；一多位元數位至類比轉換器(DAC)，其具有一類比輸出及一數位輸入，該數位輸入耦合至來自該sigma-delta多位元調變器之該可變解析度輸出；及一類比低通濾波器，其具有耦合至該多位元DAC之該類比輸出之一類比輸入。
  2. 如請求項1之裝置，其中該隨機數序列產生器包括：一線性回饋移位暫存器(LFSR)，其具有一R-位元輸出；複數個數位比較器，該複數個數位比較器之各者具有一不同數位臨限值、耦合至該LFSR之一R-位元數位輸入及一數位輸出；及一數位加法器，其具有耦合至該複數個數位比較器之該等數位輸出之輸入及耦合至該可變解析度量化器之一輸出。
  3. 如請求項1之裝置，其中該可變解析度量化器包括：一N-位元截斷器，其具有一L-位元輸入、一N(n)-位元輸入及一N(n)-位元輸出，其中該L-位元輸入被耦合至該數位信號輸入，且該截斷器之該N-位元輸入被耦合至該隨機序列產生器；及一填補零功能，其耦合至該N-位元截斷器之該N(n)-位元輸出，其中該填補零功能增加零至該等M-位元數位字之M-N(n)個最低有效位元。
  4. 如請求項1之裝置，其中該可變解析度量化器包括：一N-位元捨位器，其具有一L-位元輸入、一N(n)-位元輸入及一N(n)-位元輸出，其中該L-位元輸入被耦合至該數位信號輸入，且該捨位器之該N-位元輸入被耦合至該隨機序列產生器；及一填補零功能，其耦合至該N-位元捨位器之該N(n)-位元輸出，其中該填補零功能增加零至該等M-位元數位字之M-N(n)個最低有效位元。
  5. 如請求項2之裝置，其中該LFSR係一Galois LFSR。
  6. 如請求項1之裝置，其中大致上同時發生該等L-位元數位字之取樣及該等隨機數序列N(n)之各自序列之產生。
  7. 如請求項1之裝置，其中在頻率fs間隔發生該等L-位元數位字之取樣及該等隨機數序列N(n)之各自序列之產生。
  8. 一種藉由擾動一多位元(M-位元，M>1) sigma-delta數位至類比轉換器(DAC)中之一數位信號而減少非所要閒音之裝置，其包括：一sigma-delta多位元調變器，其具有一數位信號輸入及複數個可變解析度輸出，該sigma-delta多位元調變器包括：一數位迴路濾波器，複數個隨機序列產生器，及複數個可變解析度量化器，其中該數位迴路濾波器在該數位信號輸入處接收一數位信號且將該數位信號轉換為L-位元數位字，該複數個隨機序列產生器之各者建立在一序列中之複數個隨機數N(n)，其中N(n)係在1與M之間之隨機整數，及該複數個可變解析度量化器之各者將該等L-位元數位字減少至N(n)-位元數位字且接著增加零至該等N(n)-位元數位字以形成M-位元數位字，其中M係大於N(n)且該等M-位元數位字之M-N(n)個最低有效位元係零；複數個多位元數位至類比轉換器(DAC)，該複數個多位元DAC之各者具有一類比輸出及一數位輸入，該數位輸入耦合至來自該sigma-delta多位元調變器之該複數個可變解析度輸出之一各自輸出；及一類比低通濾波器，其具有耦合至該複數個多位元DAC之各自輸出之複數個類比輸入。
  9. 如請求項8之裝置，其中該複數個可變解析度量化器之該等輸出之各者之位元數目不同於其他輸出之位元數目。
  10. 如請求項8之裝置，其中該複數個可變解析度量化器之該等輸出具有相同位元數目。
  11. 如請求項8之裝置，其中該複數個可變解析度量化器之一者具有一個三位元輸出，且該複數個可變解析度量化器之另一者具有一個四位元輸出。
  12. 如請求項8之裝置，其中該複數個隨機序列產生器之各者包括：一線性回饋移位暫存器(LFSR)，其具有一R-位元輸出；複數個數位比較器，該複數個數位比較器之各者具有一不同數位臨限值、耦合至該LFSR之一R-位元數位輸入及一數位輸出；及一數位加法器，其具有耦合至該複數個數位比較器之該等數位輸出之輸入及耦合至該可變解析度量化器之一輸出。
  13. 如請求項8之裝置，其中該複數個可變解析度量化器之各者包括：一N-位元截斷器，其具有一L-位元輸入、一N(n)-位元輸入及一N(n)-位元輸出，其中該L-位元輸入被耦合至該數位信號輸入，且該截斷器之該N-位元輸入被耦合至該隨機序列產生器；及一填補零功能，其耦合至該N-位元截斷器之該N(n)-位元輸出，其中該填補零功能增加零至該等M-位元數位字之M-N(n)個最低有效位元。
  14. 如請求項8之裝置，其中該複數個可變解析度量化器之各者包括：一N-位元捨位器，其具有一L-位元輸入、一N(n)-位元輸入及一N(n)-位元輸出，其中該L-位元輸入被耦合至該數位信號輸入，且該捨位器之該N-位元輸入被耦合至該隨機序列產生器；及一填補零功能，其耦合至該N-位元捨位器之該N(n)-位元輸出，其中該填補零功能增加零至該等M-位元數位字之M-N(n)個最低有效位元。
  15. 如請求項12之裝置，其中該LFSR係一Galois LFSR。
  16. 如請求項8之裝置，其中大致上同時發生該等L-位元數位字之取樣及該等隨機數序列N(n)之各自序列之產生。
  17. 如請求項8之裝置，其中在頻率fs間隔發生該等L-位元數位字之取樣及該等隨機數序列N(n)之各自序列之產生。
  18. 一種藉由擾動一多位元sigma-delta M-位元(M>1)調變器中之一數位信號而減少非所要閒音之方法，該方法包括以下步驟：利用一數位迴路濾波器將數位信號轉換為L-位元數位字；利用一隨機序列產生器建立在一序列中之隨機數N(n)，其中N(n)係在1與M之間之隨機整數；從該等L-位元數位字產生N(n)-位元數位字；及藉由增加零至該等N(n)-位元數位字以產生M-位元數位字而建立該等M-位元數位字，其中M係大於N(n)，且該等M-位元數位字之M-N(n)個最低有效位元係零。
  19. 如請求項18之方法，其中從該等L-位元數位字產生該等N(n)-位元數位字之該步驟包括：利用一N-位元截斷器將該等L-位元數位字截斷成該等N(n)-位元數位字之步驟。
  20. 如請求項18之方法，其中從該等L-位元數位字產生該等N(n)-位元數位字之該步驟包括：利用一N-位元捨位器將該等L-位元數位字捨位成該等N(n)-位元數位字之步驟。
  21. 如請求項18之方法，其中產生該等M-位元數位字之該步驟包括：利用一填補零功能增加零至該等M-位元數位字之該等M-N(n)個最低有效位元之步驟。
  22. 如請求項18之方法，其中產生該等隨機數序列N(n)之該步驟包括以下步驟：提供一線性回饋移位暫存器(LFSR)，其具有一R-位元輸出；提供複數個數位比較器，該複數個數位比較器之各者具有一不同數位臨限值、耦合至該LFSR之一R-位元數位輸入及一數位輸出；及提供一數位加法器，其具有耦合至該複數個數位比較器之該等數位輸出之輸入及耦合至該可變解析度量化器之一輸出，據此產生該等隨機數序列N(n)。
  23. 如請求項22之方法，其中該LFSR係一Galois LFSR。
  24. 如請求項18之方法，其中將該等數位信號轉換為該等L-位元字及產生該等隨機數序列N(n)之該等步驟係大致上同時發生。
  25. 如請求項18之方法，其中將該等數位信號轉換為該等L-位元字及產生該等隨機數序列N(n)之該等步驟係在頻率fs間隔發生。
TW98136083A 2008-10-23 2009-10-23 多位元ｓｉｇｍａ－ｄｅｌｔａ數位至類比轉換器之擾動方法及裝置 TWI473440B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10782008P 2008-10-23 2008-10-23
US12/571,892 US7961125B2 (en) 2008-10-23 2009-10-01 Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters

Publications (2)

Publication Number Publication Date
TW201106636A TW201106636A (en) 2011-02-16
TWI473440B true TWI473440B (zh) 2015-02-11

Family

ID=42116947

Family Applications (2)

Application Number Title Priority Date Filing Date
TW98136083A TWI473440B (zh) 2008-10-23 2009-10-23 多位元ｓｉｇｍａ－ｄｅｌｔａ數位至類比轉換器之擾動方法及裝置
TW098136010A TWI478502B (zh) 2008-10-23 2009-10-23 多位元ｓｉｇｍａ－ｄｅｌｔａ類比至數位轉換器之擾動方法及裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098136010A TWI478502B (zh) 2008-10-23 2009-10-23 多位元ｓｉｇｍａ－ｄｅｌｔａ類比至數位轉換器之擾動方法及裝置

Country Status (7)

Country Link
US (3) US7961125B2 (zh)
EP (2) EP2351228B1 (zh)
KR (2) KR101651140B1 (zh)
CN (2) CN102119489B (zh)
ES (2) ES2617852T3 (zh)
TW (2) TWI473440B (zh)
WO (2) WO2010048360A2 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443023B2 (en) * 2007-03-13 2013-05-14 Applied Micro Circuits Corporation Frequency synthesis rational division
US7720160B1 (en) * 2006-12-14 2010-05-18 Maxim Integrated Products, Inc. Phase noise shaping using sigma delta modulation in a timing recovery unit
US8762436B1 (en) 2007-03-13 2014-06-24 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division
US8478805B1 (en) 2007-03-12 2013-07-02 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division decomposition
US8073085B1 (en) * 2007-07-07 2011-12-06 Redpine Signals, Inc. Analog to digital converter bit width and gain controller for a wireless receiver
US8212700B2 (en) * 2009-07-09 2012-07-03 Stellamar Llc Delta-sigma-delta modulator
US8212706B1 (en) * 2009-07-27 2012-07-03 Marvell International Ltd. Threshold driven dynamic comparator
KR101301147B1 (ko) * 2009-12-04 2013-09-10 한국전자통신연구원 광 오에프디엠 수신기 및 그것의 광신호 수신 방법
US8130127B1 (en) * 2010-06-30 2012-03-06 Cirrus Logic, Inc. Discrete-time delta-sigma modulator with improved anti-aliasing at lower quantization rates
CN102025375B (zh) * 2010-12-07 2013-12-04 西安电子科技大学 模数转换器及其数字校准电路
US8390490B2 (en) * 2011-05-12 2013-03-05 Texas Instruments Incorporated Compressive sensing analog-to-digital converters
US8942334B1 (en) 2011-07-13 2015-01-27 Pmc-Sierra, Inc. Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector
US8693596B1 (en) 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
CN102571034B (zh) * 2011-12-30 2015-04-22 北京邮电大学 基于随机循环矩阵的模拟压缩感知采样方法及系统
US8570202B2 (en) * 2012-02-03 2013-10-29 Sigear Europe Sarl Digital-to-analog converter implementing hybrid conversion architecture
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
CN105075124B (zh) 2013-03-11 2018-11-06 密克罗奇普技术公司 使用n个电容器的4n+1层电容性dac
US8970415B2 (en) * 2013-03-11 2015-03-03 Microchip Technology Incorporated Multi-level capacitive DAC
US9054733B2 (en) 2013-06-12 2015-06-09 Microchip Technology Incorporated Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
US8970414B2 (en) * 2013-06-24 2015-03-03 Broadcom Corporation Tri-level digital-to-analog converter
US9520906B2 (en) * 2014-06-25 2016-12-13 Qualcomm Incorporated Switched capacitor transmitter circuits and methods
US20160006272A1 (en) * 2014-07-03 2016-01-07 Apple Inc. Battery charger with gauge-based closed-loop control
EP2980801A1 (en) * 2014-07-28 2016-02-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for estimating noise in an audio signal, noise estimator, audio encoder, audio decoder, and system for transmitting audio signals
US9584153B2 (en) 2015-01-12 2017-02-28 Microchip Technology Incorporated Efficient dithering technique for sigma-delta analog-to-digital converters
DE102015105090A1 (de) * 2015-04-01 2016-10-06 Krohne Messtechnik Gmbh Verfahren zum Betreiben eines Feldgerätes und entsprechendes Feldgerät
CN106067823B (zh) * 2015-04-20 2020-12-08 英飞凌科技股份有限公司 用于mems传感器的系统和方法
US9976924B2 (en) * 2015-04-20 2018-05-22 Infineon Technologies Ag System and method for a MEMS sensor
RU2656838C2 (ru) * 2015-12-01 2018-06-06 Франгиз Гильфанетдинович Хисамов Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи
US9503120B1 (en) * 2016-02-29 2016-11-22 Analog Devices Global Signal dependent subtractive dithering
DE102016103995B4 (de) * 2016-03-04 2018-03-01 Infineon Technologies Ag Spektral geformtes Zufallssignal
US10069319B2 (en) 2016-03-08 2018-09-04 Apple Inc. Systems and methods for simultaneously charging a battery with multiple power sources
US9768799B1 (en) 2016-03-21 2017-09-19 Industry University Cooperation Foundation Hanyang University Analog to digital converter including differential VCO
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN106027058A (zh) * 2016-07-20 2016-10-12 中国科学院上海天文台 数模转换装置及方法
WO2018064720A1 (en) * 2016-10-04 2018-04-12 The University Of Newcastle A device, system and method for digital-to-analogue conversion
EP3339885A1 (de) * 2016-12-21 2018-06-27 Hexagon Technology Center GmbH Laserdistanzmessmodul mit inl-fehlerkompensation
KR101877672B1 (ko) 2017-04-03 2018-07-11 엘에스산전 주식회사 Ａｄ컨버터
KR101887808B1 (ko) * 2017-04-25 2018-08-10 서울대학교산학협력단 아날로그 디지털 변환 장치
US9906237B1 (en) * 2017-04-28 2018-02-27 Texas Instruments Incorporated Digital-to-analog converter and method of operating
US10263636B2 (en) * 2017-06-07 2019-04-16 Motorola Solutions, Inc. Scalable dynamic range analog-to-digital converter system
CN109495112A (zh) * 2017-09-11 2019-03-19 联发科技股份有限公司 模数转换方法及δ-σ调制器
US11716092B2 (en) 2017-10-25 2023-08-01 Arizona Board Of Regents On Behalf Of The University Of Arizona Optimizable analog-to-digital converter for unipolar or bipolar pulse signals based on multi-bit sigma-delta modulation
US11115045B2 (en) * 2017-10-25 2021-09-07 Arizona Board Of Regents On Behalf Of The University Of Arizona Adaptive analog-to-digital converter for pulsed signals based on multi-bit sigma-delta modulation
CN109884518A (zh) * 2017-12-06 2019-06-14 爱德万测试公司 测试装置及测试方法
US10969273B2 (en) * 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US10727861B2 (en) * 2018-06-12 2020-07-28 Maxlinear, Inc. Excess loop delay estimation and correction
US10892772B2 (en) 2018-08-17 2021-01-12 Invensense, Inc. Low power always-on microphone using power reduction techniques
US10833699B1 (en) * 2019-08-22 2020-11-10 Silicon Laboratories Inc. Resistor based delta sigma multiplying DAC with integrated reconstruction filter
US10848176B1 (en) * 2019-10-01 2020-11-24 Raytheon Company Digital delta-sigma modulator with non-recursive computation of residues
US10784878B1 (en) * 2019-12-21 2020-09-22 Steradian Semiconductors Private Limited Digital to analog converter tolerant to element mismatch
EP4082114A4 (en) * 2019-12-27 2023-10-25 Intel Corporation APPARATUS FOR CORRECTING A MIS-MAIRING, DIGITAL-ANALOG CONVERTER SYSTEM, TRANSMITTER, BASE STATION, MOBILE DEVICE AND METHOD FOR CORRECTING A MIS-MAIRING
US11121718B1 (en) 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither
US11303295B1 (en) * 2020-11-15 2022-04-12 xMEMS Labs, Inc. SDM encoder and related signal processing system
CN113691224A (zh) * 2021-08-12 2021-11-23 上海艾为电子技术股份有限公司 数字音频功放电路、芯片及减小空闲音的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3509777A1 (de) * 1984-03-21 1985-09-26 General Electric Co., Schenectady, N.Y. Einrichtung zum verkleinern von filterrundungsfehlern
US6304608B1 (en) * 1998-11-04 2001-10-16 Tai-Haur Kuo Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034197A (en) 1976-06-30 1977-07-05 Bell Telephone Laboratories, Incorporated Digital filter circuit
GB8510969D0 (en) 1985-04-30 1985-06-05 British Telecomm Digital filters
US4965668A (en) 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
JP3168620B2 (ja) * 1991-07-03 2001-05-21 ソニー株式会社 ディジタル／アナログ変換装置
GB9209498D0 (en) 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
JPH06153180A (ja) * 1992-09-16 1994-05-31 Fujitsu Ltd 画像データ符号化方法及び装置
AU3195399A (en) * 1998-03-26 1999-10-18 Ess Technology, Inc. Tone modulation in delta-sigma dac using square wave dither
WO2000044098A1 (en) 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
AUPQ122699A0 (en) * 1999-06-25 1999-07-22 Lake Dsp Pty Limited Sigma delta modulator with buried data
US6388595B1 (en) 2000-02-03 2002-05-14 Tektronix, Inc. Dithering apparatus to properly represent aliased signals for high speed signal sampling
JP2002076898A (ja) * 2000-08-25 2002-03-15 Nippon Precision Circuits Inc ノイズシェーパ
DE60117827T2 (de) 2000-09-11 2006-11-23 Broadcom Corp., Irvine Verfahren und gerät zur formung der fehlanpassung eines überabgetasteten wandlers
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6426714B1 (en) 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US20040036636A1 (en) * 2002-08-26 2004-02-26 Rifeng Mai Tone-free dithering methods for sigma-delta DAC
JP3851870B2 (ja) 2002-12-27 2006-11-29 株式会社東芝 可変分解能ａ／ｄ変換器
US6795005B2 (en) * 2003-02-13 2004-09-21 Texas Instruments Incorporated Variable, adaptive quantization in sigma-delta modulators
DE102004009611B4 (de) * 2004-02-27 2010-01-14 Infineon Technologies Ag Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler
US7129874B2 (en) 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US7102558B2 (en) 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
DE102004049481B4 (de) * 2004-10-11 2007-10-18 Infineon Technologies Ag Analog-Digital-Wandler
US7362250B2 (en) * 2005-01-31 2008-04-22 Texas Instruments Incorporated Dynamic dither for sigma-delta converters
US7286072B2 (en) 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus
US7295140B2 (en) * 2005-07-13 2007-11-13 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise
KR100716737B1 (ko) 2005-08-20 2007-05-14 삼성전자주식회사 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
WO2007094255A1 (ja) * 2006-02-14 2007-08-23 Matsushita Electric Industrial Co., Ltd. Ｄ／ａ変換器
US7425910B1 (en) * 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
US7298305B2 (en) 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
US7538705B2 (en) 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
US7414557B2 (en) * 2006-12-15 2008-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters
US7411534B1 (en) * 2007-06-20 2008-08-12 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having integrator dither injection and quantizer output compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3509777A1 (de) * 1984-03-21 1985-09-26 General Electric Co., Schenectady, N.Y. Einrichtung zum verkleinern von filterrundungsfehlern
US6304608B1 (en) * 1998-11-04 2001-10-16 Tai-Haur Kuo Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Fattaruso, J.W.; Kiriaki, S.; Warwar, G.; de Wit, M., "Self-calibration techniques for a second-order multibit sigma-delta modulator," Solid-State Circuits Conference, 1993. Digest of Technical Papers. 40th ISSCC., 1993 IEEE International , vol., no., pp.228,229, 24-26 Feb. 1993 *
Paton, S.; Di Giandomenico, A.; Hernandez, L.; Wiesbauer, A.; Potscher, T.; Clara, M., "A 70-mW 300-MHz CMOS continuous-time ΣΔ ADC with 15-MHz bandwidth and 11 bits of resolution," Solid-State Circuits, IEEE Journal of , vol.39, no.7, pp.1056,1063, July 2004 *

Also Published As

Publication number Publication date
EP2425534B1 (en) 2016-12-07
TW201106636A (en) 2011-02-16
EP2351228B1 (en) 2017-01-18
CN102165697A (zh) 2011-08-24
US20100103013A1 (en) 2010-04-29
EP2425534A2 (en) 2012-03-07
ES2622145T3 (es) 2017-07-05
US8085176B2 (en) 2011-12-27
ES2617852T3 (es) 2017-06-20
WO2010048362A3 (en) 2010-06-17
WO2010048360A2 (en) 2010-04-29
TW201027935A (en) 2010-07-16
CN102165697B (zh) 2014-08-20
US7961125B2 (en) 2011-06-14
TWI478502B (zh) 2015-03-21
CN102119489B (zh) 2016-10-05
KR101651261B1 (ko) 2016-08-26
KR101651140B1 (ko) 2016-08-25
US20110169672A1 (en) 2011-07-14
US7961126B2 (en) 2011-06-14
WO2010048360A3 (en) 2010-06-24
KR20110085877A (ko) 2011-07-27
CN102119489A (zh) 2011-07-06
WO2010048362A2 (en) 2010-04-29
KR20110090884A (ko) 2011-08-10
US20100103003A1 (en) 2010-04-29
EP2351228A2 (en) 2011-08-03

Similar Documents

Publication Publication Date Title
TWI473440B (zh) 多位元ｓｉｇｍａ－ｄｅｌｔａ數位至類比轉換器之擾動方法及裝置
US6774830B2 (en) Methods and systems for digital dither
US6535155B2 (en) Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
US5684482A (en) Spectral shaping of circuit errors in digital-to-analog converters
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US6697003B1 (en) System and method for dynamic element matching
KR100716737B1 (ko) 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US7508331B2 (en) Digital-to-analog converter with dynamic element matching to minimize mismatch error
WO2018109992A1 (ja) デルタシグマ変調器、電子装置、および、デルタシグマ変調器の制御方法
Kester Oversampling interpolating dacs
Hu et al. Higher-order DWA in bandpass delta-sigma modulators and its implementation
Jian et al. Delta–Sigma D/A converter using binary-weighted digital-to-analog differentiator for second-order mismatch shaping