DE102004049481B4 - Analog-Digital-Wandler - Google Patents
Analog-Digital-Wandler Download PDFInfo
- Publication number
- DE102004049481B4 DE102004049481B4 DE102004049481A DE102004049481A DE102004049481B4 DE 102004049481 B4 DE102004049481 B4 DE 102004049481B4 DE 102004049481 A DE102004049481 A DE 102004049481A DE 102004049481 A DE102004049481 A DE 102004049481A DE 102004049481 B4 DE102004049481 B4 DE 102004049481B4
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital
- converter
- signal
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
– einem Summierer (102) zum Bilden einer Differenz zwischen einem analogen Eingangssignal (118) des Analog-Digital-Wandlers (100) und einem analogen Rückkopplungssignal (116), um ein analoges Fehlersignal (120) zu erzeugen;
– einem Quantisierer (106), der Komparatoren (136) aufweist, zum Vergleichen des Fehlersignals (120) mit Referenzspannungen (142), um ein digitales Ausgangsignal (124) zu erzeugen;
– einem Digital-Analog-Wandler (114) zum Umwandeln des digitalen Ausgangssignals (124) in das analoge Rückkopplungssignal (116); und
– einer Steuereinrichtung für eine dynamische Elementanpassung (110) zum Erzeugen eines Steuersignals (150) aus dem digitalen Ausgangsignal (124) zum Steuern der Verwendung von Elementen des Digital-Analog-Wandlers (114) derart, dass eine Fehlanpassung der Elemente ausgeglichen wird,
gekennzeichnet durch
– eine Zufallszahlenerzeugungseinrichtung (148) zum Erzeugen von Zufallszahlen (156), die in dem Quantisierer (106) zum Vertauschen der Zuordnung der Referenzspannungen (142) zu den Komparatoren (136) verwendet werden, um eine Wirkung von Offsetspannungen an Eingängen der Komparatoren...
Description
- Die vorliegende Erfindung bezieht sich allgemein auf Analog-Digital-Wandler und insbesondere auf Sigma-Delta-Analog-Digital-Wandler.
- Analog-Digital-Wandler sind eine wichtige Komponente in vielen elektrischen Sensor-, Steuer- und Kommunikationssystemen.
- Es gibt derzeit zwei grundlegende Arten von Analog-Digital-Wandlern (ADC; ADC = Analog-to-Digital Converter). Analog-Digital-Wandler mit offener Schleife und rückgekoppelte Analog-Digital-Wandler. Ein Analog-Digital-Wandler mit offener Schleife erzeugt aus einem analogen Eingangssignal direkt einen digitalen Code und ist hinsichtlich des Betriebs allgemein asynchron. Ein rückgekoppelter Analog-Digital-Wandler (DAC; DAC = Digital-to-Analog Converter) erzeugt hingegen aus einem analogen Eingangssignal einen digitalen Code, wandelt diesen digitalen Code wieder in ein analoges Signal um und verwendet dieses analoge Signal als ein Rückkopplungssignal.
- Ein Beispiel von rückgekoppelten Wandlern sind Sigma-Delta-Analog-Digital-Wandler. Sigma-Delta-Analog-Digital-Wandler erreichen durch eine hohe Taktfrequenz anstatt genau angepasster schaltungsinterner Komponenten, wie z. B. Widerständen und Kondensatoren, die in Analog-Digital-Wandlern mit offener Schleife verwendet werden, eine hohe Auflösung. Sigma-Delta-Analog-Digital-Wandler werden daher in vielen integrierten Schaltungen verwendet.
- Ein Sigma-Delta-Analog-Digital-Wandler empfängt ein analoges Eingangssignal und subtrahiert ein Rückkopplungssignal von dem Eingangssignal, um ein analoges Fehlersignal zu erzeugen. Das Fehlersignal wird durch ein Tiefpassfilter verarbeitet und dann in einem Quantisierer quantisiert, um ein digitales Ausgangssignal zu erzeugen. Ein rückkoppelnder Digital-Analog-Wandler wandelt das digitale Ausgangssignal in ein analoges Signal bzw. das Rückkopplungssignal um. Der Quantisierer weist üblicherweise einen Spannungsteiler zum Erzeugen von Referenzspannungen und für jede Referenzspannung einen jeweiligen Komparator auf. Mit jedem Komparator wird das analoge Eingangssignal mit einer jeweiligen Referenzspannung (Quantisierungsstufe) verglichen und aus den Vergleichsergebnissen das digitale Ausgangsignal gebildet. Der Sigma-Delta-Analog-Digital-Wandler wird mit einer Taktfrequenz bzw. Abtastfrequenz fs betrieben, die gemäß dem Nyquist-Kriterium mindestens doppelt so groß ist wie die höchste Frequenzkomponente des analogen Eingangssignals. Das Verhältnis der tatsächlich verwendeten Abtastfrequenz fs zu der minimal erforderlichen Abtastfrequenz wird als Überabtastverhältnis bezeichnet.
- In Sigma-Delta-Analog-Digital-Wandlern reduziert eine Nichtlinearität das Signal-zu-Rausch-Verhältnis in einem Nutzfrequenzbereich, erzeugt harmonische Oberwellen im Ausgangsspektrum des Ausgangssignals und verändert das Rauschen im Frequenzbereich fs/20 bis fs/2. Die Nichtlinearität wird durch die Quantisierungsstufen des Quantisierers, durch Offsetfehler bzw. Offsetspannungen vos an den Eingängen der Komparatoren des Quantisierers und durch Fehlanpassungen von Elementen des nicht-idealen Spannungsteilers, wie z. B. Widerständen, und Elementen des rückkoppelnden Digital-Analog-Wandlers, wie z. B. Stromquellen, verursacht. Die Offsetspannungen Vos an den Eingängen der Komparatoren werden durch Prozess-interne Schwellenspannungsfehlanpassungen dominiert und werden mit reduziertem Signalausschlag oder reduzierter Quantisierungsschrittgröße zunehmend problematisch.
- Das Signal-zu-Rausch-Verhältnis (SNR; SNR = Signal-to-Noise Ratio) und die Auflösung des Sigma-Delta-Analog-Digital-Wandlers können durch Erhöhen der Abtastfrequenz bzw. des Überabtastverhältnisses verbessert werden. Ein Quantisie rungsrauschen des Quantisierers wird dadurch über einen größeren Frequenzbereich und den Nutzfrequenzbereich hinaus verteilt und kann außerhalb des Nutzfrequenzbereichs nach dem Quantisierer mit einem herkömmlichen Filter ausreichend gedämpft bzw. entfernt werden.
- Eine bekannte Möglichkeit, um das Problem der Offsetspannungen zu lösen, besteht darin, die Offsetspannungen an den Eingängen der Komparatoren in dem Sigma-Delta-Analog-Digital-Wandler mit einem Kalibrieralgorithmus zu korrigieren. Nachteile dieses Verfahrens sind seine Aufwendigkeit und die Notwendigkeit, dass vor dem Einschalten des Sigma-Delta-Analog-Digital-Wandlers genügend Zeit für die Kalibrierung zur Verfügung stehen muss.
- Eine bekannte Möglichkeit, um das Problem der Widerstandsfehlanpassungen zu lösen, besteht darin, die Anpassung (Matching) der Bauelemente in dem Quantisierer zu verbessern. Ein Nachteil dieser Lösung ist jedoch, dass die parasitären Einflüsse und der Flächenverbrauch quadratisch mit der Verbesserung der Anpassung steigen.
- In dem U.S.-Patent Nr.
US 6,346,898 B1 ist eine weitere Möglichkeit beschrieben, um die oben genannten Probleme zu lösen. -
2 zeigt einen bekannten Sigma-Delta-Analog-Digital-Wandler, der in derUS 6,346,898 B1 beschrieben und dort in2 gezeigt ist. Der Sigma-Delta-Analog-Digital-Wandler200 weist einen Summierer202 , ein rauschformendes Filter204 , einen Quantisierer206 , ein digitales Filter208 , eine Steuereinrichtung für eine dynamische Elementanpassung (DEM, DEM = Dynamic Element Matching)210 , eine Schalteinrichtung212 und einen Digital-Analog-Wandler214 auf. Ein Eingang des Sigma-Delta-Analog-Digital-Wandlers200 ist mit einem ersten Eingang des Summierers202 verbunden. Ein zweiter Eingang des Summierers202 ist mit einem Ausgang des Digital-Analog- Wandlers214 verbunden. Ein Ausgang des Summierers202 ist mit einem Eingang des rauschformenden Filters204 verbunden. Ein Ausgang des rauschformenden Filters204 ist mit einem Eingang des Quantisierers206 verbunden. Ein Ausgang des Quantisierers206 ist mit einem Eingang des digitalen Filters208 und mit einem Eingang der Steuereinrichtung für die dynamische Elementanpassung210 verbunden. Ein Ausgang der Steuereinrichtung für die dynamische Elementanpassung210 ist mit einem Eingang der Schalteinrichtung212 verbunden. Ein Ausgang der Schalteinrichtung212 ist mit einem Eingang des Digital-Analog-Wandlers214 verbunden. Die Steuereinrichtung für die dynamische Elementanpassung210 , die Schalteinrichtung212 und der Digital-Analog-Wandler214 bilden eine Rückkopplungsschleife zu dem Summierer202 . Das rauschformende Filter204 ist normalerweise ein Tiefpassfilter. Der Quantisierer206 weist typischerweise ein Array von Komparatoren auf. Das digitale Filter208 ist ein Dezimationsfilter. - Ein analoges Ausgangssignal
216 des Digital-Analog-Wandlers214 wird mit einem analogen Eingangssignal218 des Sigma-Delta-Analog-Digital-Wandlers200 durch den Summierer202 kombiniert, um ein analoges Fehlersignal220 zu erzeugen. Das Fehlersignal220 wird durch das rauschformende Filter204 gefiltert, um ein gefiltertes Ausgangssignal222 zu erzeugen, das dem Quantisierer206 zugeführt wird. Ein digitales Mehrbit-Ausgangsignal224 des Quantisierers206 ist ein Eingangssignal des digitalen Filters208 und der Steuereinrichtung für die dynamische Elementanpassung210 . Das digitale Filter208 trennt den Nutzfrequenzbereich aus dem Mehrbit-Ausgangssignal224 heraus und leitet denselben für eine digitale Signalverarbeitung als ein Ausgangssignal226 des Sigma-Delta-Analog-Digital-Wandlers200 weiter. Die Steuereinrichtung für die dynamische Elementanpassung210 und die Schalteinrichtung212 bestimmen die Verwendung der Elemente in dem Digital-Analog-Wandler214 . Die Steuereinrichtung für die dynamische Elementanpassung210 kann beispielsweise entworfen sein, um sicherzustellen, dass alle Elemente des Digital- Analog-Wandlers214 bezüglich der Zeit anteilsmäßig gleich verwendet werden. -
3 zeigt einen weiteren bekannten Sigma-Delta-Analog-Digital-Wandler, der in derUS 6,346,898 B1 beschrieben und dort in4 gezeigt ist. Der Sigma-Delta-Analog-Digital-Wandler300 weist einen Summierer302 , ein rauschformendes Filter304 , einen Quantisierer328 mit einer Steuereinrichtung für eine dynamische Elementanpassung (DEM, DEM = Dynamic Element Matching), ein digitales Filter308 und einen Digital-Analog-Wandler314 auf. Ein Eingang des Sigma-Delta-Analog-Digital-Wandlers300 ist mit einem ersten Eingang des Summierers302 verbunden. Ein zweiter Eingang des Summierers302 ist mit einem Ausgang des Digital-Analog-Wandlers314 verbunden. Ein Ausgang des Summierers302 ist mit einem Eingang des rauschformenden Filters304 verbunden. Ein Ausgang des rauschformenden Filters304 ist mit einem Eingang des Quantisierers328 verbunden. Ein Ausgang des Quantisierers328 ist mit einem Eingang des digitalen Filters308 und mit einem Eingang des Digital-Analog-Wandlers314 verbunden. Das rauschformende Filter304 ist allgemein eine Kaskade von Integratoren. Der Quantisierer328 weist Komparatoren auf. Das digitale Filter308 weist allgemein einen Dezimator auf, der das Ausgangssignal326 mit einer geeigneten Abtastrate für das System ausgibt. Das digitale Filter308 ist beispielsweise ein Tiefpassfilter. - Ein analoges Eingangssignal
318 des Sigma-Delta-Analog-Digital-Wandlers300 wird zu einem Rückkopplungssignal bzw. einem analogen Ausgangsignal316 von dem Digital-Analog-Wandler314 addiert, um ein Fehlersignal320 zu erzeugen, das dem rauschformenden Filter304 zugeführt wird. Ein gefiltertes Ausgangssignal322 des rauschformenden Filters304 wird dem Quantisierer328 zugeführt, der ein digitales Mehrbit-Ausgangsignal324 erzeugt. Der Quantisierer328 wählt mit den Komparatoren das Mehrbit-Ausgangssignal324 aus, das am nächsten zu dem gefilterten Ausgangsignal322 des rauschfor menden Filters304 liegt. Die Steuereinrichtung für die dynamische Elementanpassung (DEM; DEM = Dynamic Element Matching) in dem Quantisierer328 bestimmt die Verwendung der Komparatoren. Das digitale Mehrbit-Ausgangssignal324 wird dem digitalen Filter308 zugeführt und wird durch dasselbe gefiltert, um das außerhalb des Nutzfrequenzbereichs liegende Quantisierungsrauschen zu entfernen, das durch den Quantisierer328 verursacht wird, und um ein digitales Ausgangssignal326 für eine weitere digitale Signalverarbeitung zu erzeugen. Das Ausgangssignal326 ist das Ausgangssignal des Sigma-Delta-Analog-Digital-Wandlers300 . Das Mehrbit-Ausgangssignal324 wird ferner dem Digital-Analog-Wandler314 zugeführt, der das Mehrbit-Ausgangssignal324 in das analoge Ausgangsignal316 umwandelt. Es sei bemerkt, dass das Verhältnis zwischen der Abtastrate des rauschformenden Filters304 und der Ausgangsabtastrate des Ausgangssignals326 das Überabtastverhältnis ist. -
4 zeigt den Quantisierer von3 , der in derUS 6,346,898 B1 beschrieben und dort in5 gezeigt ist. Der Quantisierer328 weist eine Reihe von Widerständen330 , eine Schalteinrichtung332 , eine Steuereinrichtung für eine dynamische Elementanpassung334 und eine Reihe von Komparatoren336 auf. Die Schalteinrichtung332 enthält Schalter338 , die einen jeweiligen Eingang derselben mit einem ausgewählten Ausgang340 derselben verbinden. - Das gefilterte Ausgangssignal
322 von dem rauschformenden Filter304 (3 ) wird der Reihe von Komparatoren336 zugeführt. Die anderen Signale in die Komparatoren336 werden durch die Reihe von Widerständen330 erzeugt, die die Spannung V+/V- in Referenzspannungen342 teilt. Diese Referenzspannungen342 sind typischerweise gleich beabstandet. Die Komparatoren336 erzeugen das Mehrbit-Ausgangssignal324 . Die dynamische Elementanpassung wird durch die Schalteinrichtung332 durchgeführt, die durch die Steuereinrichtung für die dynamische Elementanpassung (DEM)334 über Steuersignale344 gesteuert wird. Die Schalter338 werden durch diese Steuersignale344 basierend auf dem Mehrbit-Ausgangssignal324 geschaltet. Es ist lediglich eine Konfiguration der Schalteinrichtung332 zur Verdeutlichung gezeigt. Es kann jedoch jede Referenzspannung342 mit jedem Ausgang340 über einen Schalter338 gesteuert durch die Steuersignale344 verbunden werden. Es sei bemerkt, dass jede Referenzspannung342 lediglich einem Komparator336 zugeführt wird. - Beim Betrieb der Steuereinrichtung für die dynamische Elementanpassung
210 und334 in2 und4 werden, die bedürftigsten Elemente m aus einer Gesamtzahl von n Elementen des Digital-Analog-Wandlers214 bzw. des Quantisierers328 bestimmt, wobei die bedürftigsten Elemente dann verwendet werden. Die Bedürftigkeit wird basierend auf der zeitlichen Verwendung für die nächste Auswahl aktualisiert. Bei einer dynamischen Elementanpassung1 . Ordnung basiert die Bedürftigkeit auf der gesamten Verwendung jedes Elements, wobei das bedürftigste Element das Element ist, das am wenigsten verwendet wurde. Bei einer dynamischen Elementanpassung2 . Ordnung wird außerdem die zeitliche Steuerung der Verwendung berücksichtigt. - Der Linearitätsfehler in dem Quantisierer
328 ist, wie erwähnt, u. a. durch die Offsetspannungen an den Eingängen der Komparatoren an der Entscheidungsschwelle bestimmt. Der Linearitätsfehler in dem Digital-Analog-Wandler214 hingegen ist durch die Fehlanpassung aller aktiven Elemente desselben bestimmt. Da im Quantisierer328 immer nur ein Komparator, nämlich der Komparator, dessen Referenzspannung gerade noch unterhalb der zu digitalisierenden Spannung liegt, und in dem Digital-Analog-Wandler214 mehrere Elemente die Linearität bestimmen, hat das oben beschriebene bekannte DEM-Verfahren in dem Digital-Analog-Wandler und in dem Quantisierer unterschiedliche Wirkungen. - Ein Nachteil der in dem US-Patent Nr.
US 6,346,898 B1 beschriebenen Vorrichtungen und Verfahren besteht darin, dass die zweite und dritte Oberwelle des Ausgangssignals des Sigma-Delta-Analog-Digital-Wandlers nur geringfügig gedämpft werden. Das Ausgangspektrum des Ausgangssignals zeigt bei Messungen im Bereich fs/20 bis fs/2 außerdem eine Erhöhung. - In dem Artikel A Dynamic Element Matching Technique for Reduced-Distortion Multibit Quantization in Sigma-Delta-ADCs IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing, VOL. 48, NO. 2, FEBRUARY 2001, von Eric Fogleman und Ian Galton ist eine weitere bekannte Möglichkeit, um das Problem der Offsetspannungen an den Eingängen der Komparatoren zu lösen, beschrieben.
- Bei Fogleman et al. wird die Störung, die durch die Offsetspannungen an den Eingängen der Komparatoren eingeführt wird, durch Modulieren des Vorzeichens von jeder Offsetspannung Vos mit einer zufälligen Bitfolge gemildert. Dieses Verfahren wird bei Fogleman et al. als Komparator-Offset-DEM bezeichnet.
-
5 zeigt einen bekannten Komparator, der in dem Artikel von Eric Fogleman und Ian Galton beschrieben und dort in3 gezeigt ist. Die Komparator-Offset-DEM ist in einem Sigma-Delta-Analog-Digital-Wandler unter Verwendung von Tauschzellen (swapper cells) S1 und S2 an einem analogen Eingang und einem digitalen Ausgang jedes Komparators k implementiert. In5 sind vin[n] der Momentanwert eines analogen Eingangssignals, refk ein Referenzpegel eines vorgeschalteten Spannungsteilers, r[n] ein Steuersignal und yk[n] eine Folge eines digitalen Ausgangssignals. Das Steuersignal r[n] ist eine ± pseudozufällige 1-Bit-Folge. Wenn r[n] = 1, dann werden die direkten Wege durch S1 und S2 gewählt, und wenn r[n] = -1, dann werden die vertauschten Wege durch S1 und S2 gewählt. Das Tauschen verursacht zwei Quantisierungsschwellen pro Kom parator, die durch den Wert der pseudozufälligen Folge r[n] ausgewählt werden. - Ein Nachteil des Verfahrens von Eric Fogleman und Ian Galton besteht darin, dass damit nur die geradzahligen Oberwellen, wie die zweite, vierte, und sechste Oberwelle in dem Ausgangssignal des Sigma-Delta-Analog-Digital-Wandlers, reduziert werden können. Die ungeradzahligen Oberwellen, wie die dritte, fünfte und siebte Oberwelle, werden nicht reduziert.
- Dörrer, Lukas et al.: "10-Bit, 3 mW Continuous-Time Sigma-Delta ADC for UMTS in a 0.12 μm CMOS process", Proceedings of the 29th European Solid-State Circuits Conference, 2003, ESSCIRC 03, 16.-18. September 2003, Seiten 245-248, offenbart einen Sigma-Delta-Modulator, bei dem eine Feedforward-Architektur und ein dynamisches Element eingesetzt werden, um die Verlustleistung zu reduzieren.
- Die Aufgabe der vorliegenden Erfindung besteht darin, einen Analog-Digital-Wandler zu schaffen, der ein niedriges Signal-Rausch-Verhältnis aufweist und eine einfache und effiziente Reduzierung von Oberwellen in einem Ausgangssignal desselben ermöglicht.
- Diese Aufgabe wird durch einen Analog-Digital-Wandler nach Anspruch 1 gelöst.
- Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, Offsetspannungen an Eingängen von Komparatoren in einem Analog-Digital-Wandler in ein spektral weißes Rauschen und die Fehlanpassung von Elementen eines rückkoppelnden Digital-Analog-Wandlers in dem Analog-Digital-Wandler in ein Rauschen
1 . Ordnung, d. h. ein Rauschen, das linear von der Frequenz abhängt, umzuwandeln. Die Korrektur von Offsetspannungen an den Eingängen der Komparatoren und die Korrektur der Fehlanpassung von Elementen des Digital-Analog-Wandlers werden dazu mit unterschiedlichen Verfahren realisiert. - Die Erfindung schafft einen Analog-Digital-Wandler, mit einem Summierer zum Bilden einer Differenz zwischen einem analogen Eingangssignal des Analog-Digital-Wandlers und einem analogen Rückkopplungssignal, um ein analoges Fehlersignal zu erzeugen, einem Quantisierer, der Komparatoren aufweist, zum Vergleichen des Fehlersignals mit Referenzspannungen, um ein digitales Ausgangsignal zu erzeugen, einem Digital-Analog-Wandler zum Umwan deln des digitalen Ausgangssignals in das analoge Rückkopplungssignal, einer Steuereinrichtung für eine dynamische Elementanpassung zum Erzeugen eines Steuersignals aus dem digitalen Ausgangsignal zum Steuern der Verwendung von Elementen des Digital-Analog-Wandlers derart, dass eine Fehlanpassung der Elemente ausgeglichen wird, einer Zufallszahlenerzeugungseinrichtung zum Erzeugen von Zufallszahlen, die in dem Quantisierer zum Vertauschen der Zuordnung der Referenzspannungen zu den Komparatoren verwendet werden, um eine Wirkung von Offsetspannungen an Eingängen der Komparatoren zu beseitigen, und einer Kompensationseinrichtung zum Erzeugen eines kompensierten Steuersignals aus dem Steuersignal abhängig von den Zufallszahlen, um das Vertauschen der Zuordnung der Referenzspannungen beim Steuern der Verwendung der Elemente des Digital-Analog-Wandlers zu kompensieren.
- Ein Vorteil der vorliegenden Erfindung besteht darin, dass mit einer Quantisierer-Verwürfelung (Scrambling) durch Zufallszahlen die oben genannten Einflüsse der statischen bzw. elementbedingten zeitlich konstanten Nichtlinearität des Quantisierers auf den Sigma-Delta-Analog-Digital-Wandler reduziert werden.
- Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass dieselbe die Folgen der Nichtlinearität des Quantisierers vollständig kompensiert und damit Oberwellen vollständig unterdrückt.
- Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass mit derselben die Anforderungen an die Anpassung der Komparatoren reduziert werden können, was zu kleineren Flächen und verringerten parasitären Einflüssen führt.
- In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Analog-Digital-Wandlers.
- Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung wird die Verwendung der Elemente des Digital-Analog-Wandlers derart gesteuert, dass die Fehlanpassung der Elemente in ein Rauschen
1 . Ordnung umgewandelt wird. - Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die Zufallszahlen in dem Quantisierer verwendet, um die Offsetspannungen an den Eingängen der Komparatoren in ein weißes Rauschen umzuwandeln.
- Gemäß einer weiteren bevorzugten Weiterbildung weist die Steuereinrichtung für die dynamische Elementanpassung einen Modulo-Zähler auf.
- Gemäß einer weiteren bevorzugten Weiterbildung sind die Zufallszahlen ganze Zahlen zwischen 0 und N-1, wobei N die Anzahl der Komparatoren ist.
- Gemäß einer weiteren bevorzugten Weiterbildung weist die Zufallszahlenerzeugungseinrichtung lineare Rückkopplungsschieberegister zum Erzeugen der Zufallszahlen auf.
- Gemäß einer weiteren bevorzugten Weiterbildung weist der Analog-Digital-Wandler eine Schalteinrichtung zum Erzeugen eines modifizierten Ausgangssignals aus dem Ausgangssignal gesteuert durch das kompensierte Steuersignal auf, um das Vertauschen der Referenzspannungen bei der Steuerung der Verwendung der Elemente des Digital-Analog-Wandlers zu kompensieren.
- Gemäß einer weiteren bevorzugten Weiterbildung weist der Quantisierer eine Schalteinrichtung auf, die Eingänge zum Anlegen der Referenzspannungen und Ausgänge zum Ausgeben von vertauschten Referenzspannungen an die Komparatoren aufweist, wobei die Schalteinrichtung die Zuordnung der Eingänge zu den Ausgängen abhängig von den Zufallszahlen vertauscht.
- Gemäß einer weiteren bevorzugten Weiterbildung weist der Quantisierer ferner eine Referenzspannungserzeugungseinrichtung zum Erzeugen der Referenzspannungen auf.
- Gemäß einer weiteren bevorzugten Weiterbildung weist die Referenzspannungserzeugungseinrichtung eine Reihe von Widerständen oder Stromquellen auf.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung sind nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
-
1 einen Analog-Digital-Wandler gemäß der Erfindung; -
2 einen bekannten Analog-Digital-Wandler; -
3 einen weiteren bekannten Analog-Digital-Wandler; -
4 Details eines Quantisierers in3 ; und -
5 einen bekannten Komparator mit Komparator-Offset-DEM. - In den Figuren bezeichnen gleiche Bezugszeichen oder Bezugszeichen, die aus der Abbildungsnummer als höchste Ziffer und gleichen Nummern als niedrigere Ziffern bestehen, gleiche oder funktionsgleiche Bestandteile.
-
1 zeigt einen Analog-Digital-Wandler gemäß der Erfindung. Der Analog-Digital-Wandler100 weist einen Summierer102 , ein rauschformendes Filter104 , einen Quantisierer106 , ein digitales Filter108 , eine Steuereinrichtung für eine dynamische Elementanpassung (DEM, DEM = Dynamic Element Matching)110 , eine Kompensationseinrichtung146 , eine Schalteinrichtung112 , einen Digital-Analog-Wandler114 und eine Zufallszahlenerzeugungseinrichtung148 auf. Der Quantisierer106 weist eine Referenzspannungserzeugungseinrichtung130 , eine Schalteinrichtung132 und Komparatoren136 auf. - Ein Eingang des Analog-Digital-Wandlers
100 ist mit einem ersten Eingang des Summierers102 verbunden. Der Eingang des Analog-Digital-Wandlers100 dient zum Anlegen eines Eingangssignals118 . Ein zweiter Eingang des Summierers102 ist mit einem Ausgang des Digital-Analog-Wandlers114 verbunden. Der Ausgang des Digital-Analog-Wandlers114 dient zum Ausgeben eines analogen Ausgangssignals116 bzw. eines Rückkopplungssignals. Ein Ausgang des Summierers102 ist mit einem Eingang des rauschformenden Filters104 verbunden. Der Ausgang des Summierers102 dient zum Ausgeben eines Fehlersignals120 . Ein Ausgang des rauschformenden Filters104 ist mit einem ersten Eingang der Komparatoren136 verbunden. Der Ausgang des rauschformenden Filters104 dient zum Ausgeben eines gefilterten Ausgangssignals122 . Ausgänge der Komparatoren136 sind mit Eingängen des digitalen Filters108 , mit Eingängen der Steuereinrichtung für die dynamische Elementanpassung110 und mit ersten Eingängen der Schalteinrichtung112 verbunden. Die Ausgänge der Komparatoren136 dienen zum Ausgeben eines digitalen Mehrbit-Ausgangssignals124 . Ein Ausgang des digitalen Filters108 ist mit einem Ausgang des Analog-Digital-Wandlers100 verbunden und dient zum Ausgeben eines Ausgangssignals126 des Analog-Digital-Wandlers100 . Ein Ausgang der Steuereinrichtung für die dynamische Elementanpassung110 ist mit einem ersten Eingang der Kompensationseinrichtung146 verbunden. Der Ausgang der Steuereinrichtung für die dynamische Elementanpassung110 dient zum Ausgeben von Steuersignalen150 . Ein Ausgang der Kompensationseinrichtung146 ist mit einem zweiten Eingang der Schalteinrichtung112 verbunden. Der Ausgang der Kompensationseinrichtung146 dient zum Ausgeben von kompensierten Steuersignalen152 . Ein Ausgang der Schalteinrichtung112 ist mit einem Eingang des Digital-Analog-Wandlers114 verbunden. Der Ausgang der Schalteinrichtung112 dient zum Ausgeben eines modifizierten Mehrbit-Ausgangssignals154 . Ein Ausgang der Zufallszahlenerzeugungseinrichtung148 ist mit einem zweiten Eingang der Kompensationseinrichtung146 und mit einem ersten Eingang der Schalteinrichtung132 in dem Quantisierer106 verbunden. Der Aus gang der Zufallszahlenerzeugungseinrichtung148 dient zum Ausgeben von Zufallszahlen156 . Ausgänge der Referenzspannungserzeugungseinrichtung130 sind mit zweiten Eingängen der Schalteinrichtung132 verbunden. Die Ausgänge der Referenzspannungserzeugungseinrichtung130 dienen zum Ausgeben von Referenzspannungen142 . Ausgänge der Schalteinrichtung132 sind mit Eingängen der Komparatoren136 verbunden. Die Ausgänge der Schalteinrichtung132 dienen zum Ausgeben von gegenüber den Referenzspannungen142 der Referenzspannungserzeugungseinrichtung130 vertauschen Referenzspannungen158 . Die Schalteinrichtung112 und der Digital-Analog-Wandler114 bilden eine Rückkopplungsschleife zu dem Summierer102 . - Das rauschformende Filter
104 weist allgemein eine Kaskade von Integratoren auf und ist vorzugsweise ein Tiefpassfilter. Die Komparatoren136 weisen vorzugsweise ein Array von Komparatoren auf. Die Referenzspannungserzeugungseinrichtung130 weist vorzugsweise eine Reihe von Widerständen und alternativ Stromquellen oder ein Kapazitätsnetzwerk auf. Das digitale Filter108 ist allgemein ein Dezimationsfilter und vorzugsweise ein Tiefpassfilter. Die Steuereinrichtung für die dynamische Elementanpassung110 weist vorzugsweise einen Modulo-Zähler auf. Die Zufallszahlenerzeugungseinrichtung148 ist vorzugsweise ein digitaler Zufallsgenerator, der beispielsweise mehrere lineare Rückkopplungsschieberegister (LSFR; LSFR = Linear Shift Feedback Register) aufweist. Die Schalteinrichtungen112 und132 sind Schaltmatrizen, deren Eingänge und Ausgänge untereinander in beliebiger Kombination einzeln verbunden werden können. Die Kompensationseinrichtung146 ist vorzugsweise ein Subtrahierer, wie z. B. ein Modulo-Subtrahierer. - Beim Betrieb des Analog-Digital-Wandlers
100 wird das analoge Ausgangssignal116 des Digital-Analog-Wandlers114 mit dem analogen Eingangssignal118 des Analog-Digital-Wandlers100 durch den Summierer102 kombiniert, z. B. subtrahiert, um das analoge Fehlersignal120 zu erzeugen. Das Fehlersignal120 wird durch das rauschformende Filter104 gefiltert, um das gefilterte Ausgangssignal122 zu erzeugen, das dem Quantisierer106 zugeführt wird. Das Filter104 dient dazu, um das Quantisierungsrauschen in dem Nutzfrequenzbereich zu unterdrücken. Der Quantisierer106 dient dazu, um unter Verwendung von Komparatoren das digitale Mehrbit-Ausgangssignal124 auszuwählen, das am nächsten zu dem gefilterten Ausgangssignal122 des rauschformenden Filters104 liegt. Dazu erzeugt die Referenzspannungserzeugungseinrichtung130 Referenzspannungen142 für die Komparatoren136 , deren Schwellenwerte allgemein einstellbar sind. Das Mehrbit-Ausgangssignal124 des Quantisierers106 wird dem digitalen Filter108 zugeführt, das das Mehrbit-Ausgangssignal124 filtert und das Ausgangssignal126 mit einer geeigneten Abtastrate für eine weitere digitale Signalverarbeitung in einem folgenden System erzeugt. Das digitale Filter108 trennt den Nutzfrequenzbereich aus dem Mehrbit-Ausgangssignal124 heraus bzw. entfernt das außerhalb des Nutzfrequenzbereichs liegende Quantisierungsrauschen, das durch den Quantisierer106 verursacht wird. - Die Zufallszahlenerzeugungseinrichtung
148 dient vorzugsweise dazu, um eine Folge von ganzzahligen Zufallszahlen156 zwischen 0 und N-1 zu erzeugen. N ist dabei die Anzahl der Komparatoren136 in dem Quantisierer106 . Die Zufallszahlen156 werden in der Schalteinrichtung132 verwendet, um die Referenzspannungen142 , die der Schalteinrichtung132 durch die Referenzspannungserzeugungseinrichtung130 zugeführt werden, zu verschieben bzw. zu rotieren und die vertauschten Referenzspannungen158 an die Komparatoren136 auszugeben. Die Schalteinrichtung132 vertauscht dazu, nachdem ein neues Quantisierungsergebnis vorliegt, abhängig von den Zufallszahlen156 die Zuordnung von Ein- und Ausgängen derselben. Ob die Referenzspannungen142 um 1 oder 2 oder N-1 rotiert werden, hängt von der Zufallszahl156 ab. Das zufällige Schieben bzw. das Verwürfeln der Referenzspannungen142 linearisiert den Quantisierer106 bzw. korrigiert die Offsetspannungen an den Eingängen der Komparatoren136 . Die durch die Offsetspan nungen bedingte Nichtlinearität an den Eingängen der Komparatoren136 wird dabei in ein spektral weißes Rauschen umgewandelt. - Für die Elemente des Digital-Analog-Wandlers
114 ist das zufällige Rotieren oder Schieben als dynamische Elementanpassung nicht ausreichend. Die Linearität des Digital-Analog-Wandlers114 ist jedoch für die Funktion des Analog-Digital-Wandlers100 entscheidend. Um Fläche und Leistung zu sparen, wird in dem rückkoppelnden Digital-Analog-Wandler114 vorzugsweise ein Fehlanpassungs-Formungs-Verfahren (Mismatch Shaping)1 . Ordnung zur Korrektur der Nichtlinearität von Elementen, wie z. B. Stromquellen, des Digital-Analog-Wandlers114 angewandt. Es können jedoch alternativ auch aufwendigere Verfahren verwendet werden. - Die Steuereinrichtung für die dynamische Elementanpassung
110 berechnet aus dem letzten Quantisierungsergebnis in dem Mehrbit-Ausgangsignal124 einen Rotationswert für die Zuordnung von Elementen des Digital-Analog-Wandlers114 , wobei der Rotationswert eine Fehlanpassungs-Formung1 . Ordnung (linear) in dem Digital-Analog-Wandler114 bewirkt und durch die Steuersignale150 dargestellt wird. Die Steuereinrichtung für die dynamische Elementanpassung110 weist vorzugsweise einen Modulo-Zähler auf, der von 0 bis N-1 zählt und dann wieder zum Anfang, d. h. auf 0, zurückspringt, wobei N die Anzahl der Komparatoren136 ist. In der Kompensationseinrichtung146 wird eine Zufallszahl156 der Zufallszahlenerzeugungseinrichtung148 von dem Rotationswert der Steuersignale150 bzw. dem Zählwert der Steuereinrichtung für die dynamische Elementanpassung110 subtrahiert, um die Zufallszahl156 zu negieren und die kompensierten Steuersignale152 zu erzeugen. Die Schalteinrichtung112 ändert die Zuordnung zwischen den Komparatoren136 des Quantisierers106 und den Elementen des Digital-Analog-Wandlers114 . Genauer ausgedrückt vertauscht die Schalteinrichtung112 abhängig von den kompensierten Steuersignalen152 die Zuordnung von Ein- und Ausgängen derselben, derart, dass das Vertauschen der Referenzspannungen142 durch die Schalteinrichtung132 des Quantisierers106 örtlich vor dem Digital-Analog-Wandler114 kompensiert wird, und gibt das modifizierte Mehrbit-Ausgangssignal154 aus. Das thermometercodierte Quantisierungsergebnis in dem Mehrbit-Ausgangssignal124 wird dadurch den Elementen des Digital-Analog-Wandlers114 derart zugewiesen, dass die Fehlanpassung der Elemente in ein Rauschen1 . Ordnung umgewandelt wird. Die Steuereinrichtung für die dynamische Elementanpassung110 , die Kompensationseinrichtung146 und die Schalteinrichtung sind ähnlich zu einem Barrel-Shifter, der ein Mismatch Shaping1 . Ordnung durchführt. Es sei bemerkt, dass die Daten an dem Eingang des Digital-Analog-Wandlers114 mit oder ohne Quantisierer-Verwürfelung äquivalent sind. - Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben ist, ist dieselbe darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Claims (10)
- Analog-Digital-Wandler (
100 ), mit: – einem Summierer (102 ) zum Bilden einer Differenz zwischen einem analogen Eingangssignal (118 ) des Analog-Digital-Wandlers (100 ) und einem analogen Rückkopplungssignal (116 ), um ein analoges Fehlersignal (120 ) zu erzeugen; – einem Quantisierer (106 ), der Komparatoren (136 ) aufweist, zum Vergleichen des Fehlersignals (120 ) mit Referenzspannungen (142 ), um ein digitales Ausgangsignal (124 ) zu erzeugen; – einem Digital-Analog-Wandler (114 ) zum Umwandeln des digitalen Ausgangssignals (124 ) in das analoge Rückkopplungssignal (116 ); und – einer Steuereinrichtung für eine dynamische Elementanpassung (110 ) zum Erzeugen eines Steuersignals (150 ) aus dem digitalen Ausgangsignal (124 ) zum Steuern der Verwendung von Elementen des Digital-Analog-Wandlers (114 ) derart, dass eine Fehlanpassung der Elemente ausgeglichen wird, gekennzeichnet durch – eine Zufallszahlenerzeugungseinrichtung (148 ) zum Erzeugen von Zufallszahlen (156 ), die in dem Quantisierer (106 ) zum Vertauschen der Zuordnung der Referenzspannungen (142 ) zu den Komparatoren (136 ) verwendet werden, um eine Wirkung von Offsetspannungen an Eingängen der Komparatoren (136 ) zu beseitigen; und – eine Kompensationseinrichtung (146 ) zum Erzeugen eines kompensierten Steuersignals (152 ) aus dem Steuersignal (150 ) abhängig von den Zufallszahlen (156 ), um das Vertauschen der Zuordnung der Referenzspannungen (142 ) beim Steuern der Verwendung der Elemente des Digital-Analog-Wandlers (114 ) zu kompensieren. - Analog-Digital-Wandler (
100 ) nach Anspruch 1, dadurch gekennzeichnet, dass die Verwendung der Elemente des Digital-Analog-Wandlers (114 ) derart gesteuert wird, dass die Fehlanpassung der Elemente in ein Rauschen1 . Ordnung umgewandelt wird. - Analog-Digital-Wandler (
100 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Zufallszahlen (156 ) in dem Quantisierer (106 ) verwendet werden, um die Offsetspannungen an den Eingängen der Komparatoren (136 ) in ein weißes Rauschen umzuwandeln. - Analog-Digital-Wandler (
100 ) nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Steuereinrichtung für die dynamische Elementanpassung (110 ) einen Modulo-Zähler aufweist. - Analog-Digital-Wandler (
100 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zufallszahlen ganze Zahlen zwischen 0 und N-1 sind, wobei N die Anzahl der Komparatoren (136 ) ist. - Analog-Digital-Wandler (
100 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zufallszahlenerzeugungseinrichtung (148 ) lineare Rückkopplungsschieberegister zum Erzeugen der Zufallszahlen (156 ) aufweist. - Analog-Digital-Wandler (
100 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Analog-Digital-Wandler (100 ) eine Schalteinrichtung (112 ) zum Erzeugen eines modifizierten Ausgangssignals (154 ) aus dem Ausgangssignal (124 ) gesteuert durch das kompensierte Steuersignal (152 ) aufweist, um das Vertauschen der Referenzspannungen (142 ) bei der Steuerung der Verwendung der Elemente des Digital-Analog-Wandlers (114 ) zu kompensieren. - Analog-Digital-Wandler (
100 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Quantisierer (106 ) eine Schalteinrichtung (132 ) aufweist, die Eingänge zum Anlegen der Referenzspannungen (142 ) und Ausgänge zum Ausgeben von vertauschten Referenzspannungen (158 ) an die Komparatoren (136 ) aufweist, wobei die Schalteinrichtung (132 ) die Zuordnung der Eingänge zu den Ausgängen abhängig von den Zufallszahlen (156 ) vertauscht. - Analog-Digital-Wandler (
100 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Quantisierer (106 ) ferner eine Referenzspannungserzeugungseinrichtung (130 ) zum Erzeugen der Referenzspannungen (142 ) aufweist. - Analog-Digital-Wandler (
100 ) nach Anspruch 9, dadurch gekennzeichnet, dass die Referenzspannungserzeugungseinrichtung (130 ) eine Reihe von Widerständen (330 ) oder Stromquellen aufweist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004049481A DE102004049481B4 (de) | 2004-10-11 | 2004-10-11 | Analog-Digital-Wandler |
CNB2005101380371A CN100479330C (zh) | 2004-10-11 | 2005-10-10 | 模数转换器 |
US11/247,021 US7176822B2 (en) | 2004-10-11 | 2005-10-11 | Analogue-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004049481A DE102004049481B4 (de) | 2004-10-11 | 2004-10-11 | Analog-Digital-Wandler |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004049481A1 DE102004049481A1 (de) | 2006-08-03 |
DE102004049481B4 true DE102004049481B4 (de) | 2007-10-18 |
Family
ID=36144695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004049481A Expired - Fee Related DE102004049481B4 (de) | 2004-10-11 | 2004-10-11 | Analog-Digital-Wandler |
Country Status (3)
Country | Link |
---|---|
US (1) | US7176822B2 (de) |
CN (1) | CN100479330C (de) |
DE (1) | DE102004049481B4 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005012444B4 (de) * | 2005-03-17 | 2006-12-07 | Infineon Technologies Ag | Steuervorrichtung und Verfahren zur Verwürfelung der Zuordnung der Referenzen eines Quantisierers in einem Sigma-Delta-Analog-Digital-Umsetzer |
US7362247B2 (en) * | 2005-05-06 | 2008-04-22 | Agere Systems Inc. | Digital correction of nonlinearity errors of multibit delta-sigma digital to analog converters |
US7286070B2 (en) * | 2005-11-21 | 2007-10-23 | Freescale Semiconductor, Inc. | RF carrier generator and method thereof |
US7358876B1 (en) * | 2006-02-02 | 2008-04-15 | Marvell International Ltd. | Mixed-mode analog offset cancellation for data conversion systems |
US7221303B1 (en) | 2006-03-24 | 2007-05-22 | Cirrus Logic, Inc. | Delta sigma modulator analog-to-digital converters with multiple threshold comparisons during a delta sigma modulator output cycle |
US7298306B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulators with comparator offset noise conversion |
US7298305B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction |
US7859441B2 (en) * | 2007-04-11 | 2010-12-28 | Mediatek Inc. | Data readout system having non-uniform ADC resolution and method thereof |
US7961125B2 (en) * | 2008-10-23 | 2011-06-14 | Microchip Technology Incorporated | Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters |
JP4809450B2 (ja) * | 2009-02-26 | 2011-11-09 | パナソニック株式会社 | デルタシグマad変調器 |
US20100241679A1 (en) * | 2009-03-17 | 2010-09-23 | Guo Xing Li | Signal conversion systems |
DE102009032811A1 (de) * | 2009-07-10 | 2011-02-17 | KROHNE Meßtechnik GmbH & Co. KG | Frequenzsynthesizer für ein Füllstandsmessgerät und Füllstandsmessgerät |
JP5288003B2 (ja) * | 2009-12-11 | 2013-09-11 | 日本電気株式会社 | A/d変換装置とその補正制御方法 |
CN101741387B (zh) * | 2009-12-17 | 2013-03-27 | 上海贝岭股份有限公司 | 一种积分型模数转换器及其采样控制方法 |
US8599051B2 (en) * | 2010-03-26 | 2013-12-03 | Nec Corporation | Time-interleaved A/D converter apparatus including correction signal part outputting a dispersion compensation control signal |
CN102025375B (zh) * | 2010-12-07 | 2013-12-04 | 西安电子科技大学 | 模数转换器及其数字校准电路 |
CN102063262B (zh) * | 2010-12-17 | 2012-09-05 | 北京控制工程研究所 | 一种多路模拟量自动采集控制电路 |
CN102158230A (zh) * | 2011-03-11 | 2011-08-17 | 苏州易能微电子科技有限公司 | Adc电路 |
US8810443B2 (en) * | 2012-04-20 | 2014-08-19 | Linear Technology Corporation | Analog-to-digital converter system and method |
US9007242B2 (en) * | 2013-06-27 | 2015-04-14 | Realtek Semiconductor Corp. | Self-calibrated delta-sigma modulator and method thereof |
CN105322968B (zh) * | 2015-09-18 | 2018-07-06 | 东南大学 | 一种应用于σδ模数转换器调制器的动态元件匹配方法 |
CN105389544B (zh) * | 2015-10-21 | 2018-04-17 | 深圳市汇顶科技股份有限公司 | 输出转换电路及指纹识别系统 |
CN106027049A (zh) * | 2016-05-12 | 2016-10-12 | 西安电子科技大学昆山创新研究院 | 一种应用于逐次逼近型模数转换器的数据权重平均算法 |
US10897262B2 (en) * | 2017-03-20 | 2021-01-19 | Texas Instruments Incorporated | Methods and apparatus to determine non linearity in analog-to-digital converters |
CN109120265B (zh) * | 2018-08-06 | 2021-09-14 | 张家港康得新光电材料有限公司 | 一种信号的校正方法、装置、芯片和存储介质 |
US11038522B1 (en) * | 2020-02-03 | 2021-06-15 | Nxp B.V. | Offset compensation in ADC circuitry |
US11522553B2 (en) * | 2020-05-05 | 2022-12-06 | Stmicroelectronics International N.V. | Sigma-delta analog-to-digital converter circuit with real time correction for digital-to-analog converter mismatch error |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6346898B1 (en) * | 2000-08-07 | 2002-02-12 | Audio Logic, Inc. | Multilevel analog to digital data converter having dynamic element matching in a reference data path |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187481A (en) * | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
US6462685B1 (en) * | 2001-04-05 | 2002-10-08 | Nokia Corporation | Dither signal insertion inversely proportional to signal level in delta-sigma modulators |
US6426714B1 (en) * | 2001-06-26 | 2002-07-30 | Nokia Corporation | Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator |
US6744392B2 (en) * | 2002-08-02 | 2004-06-01 | Cirrus Logic, Inc. | Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same |
US6738004B2 (en) * | 2002-08-15 | 2004-05-18 | Cirrus Logic, Inc. | Method and system of integrating a mismatch noise shaper into the main loop of a delta-sigma modulator |
US6674381B1 (en) * | 2003-02-28 | 2004-01-06 | Texas Instruments Incorporated | Methods and apparatus for tone reduction in sigma delta modulators |
US6768437B1 (en) * | 2003-06-24 | 2004-07-27 | Nokia Corporation | Switched voltage-mode dither signal generation for a sigma-delta modulator |
US6970120B1 (en) * | 2004-06-12 | 2005-11-29 | Nordic Semiconductor Asa | Method and apparatus for start-up of analog-to-digital converters |
-
2004
- 2004-10-11 DE DE102004049481A patent/DE102004049481B4/de not_active Expired - Fee Related
-
2005
- 2005-10-10 CN CNB2005101380371A patent/CN100479330C/zh not_active Expired - Fee Related
- 2005-10-11 US US11/247,021 patent/US7176822B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6346898B1 (en) * | 2000-08-07 | 2002-02-12 | Audio Logic, Inc. | Multilevel analog to digital data converter having dynamic element matching in a reference data path |
Non-Patent Citations (4)
Title |
---|
DÖRRER, Lukas et al.: 10-Bit, 3 mW Continuous-Time Sigma-Delta ADC for UMTS in a 0,12 µm CMOS pro- cess. In: Proceedings of the 29th European Solid- State Circuits Conference, 2003, ESSCIRC '03, 16-18 Sept. 2003, S.245-248 |
DÖRRER, Lukas et al.: 10-Bit, 3 mW Continuous-Time Sigma-Delta ADC for UMTS in a 0,12 µm CMOS process. In: Proceedings of the 29th European SolidState Circuits Conference, 2003, ESSCIRC '03, 16-18 Sept. 2003, S.245-248 * |
FOGLEMAN Eric and GALTON Ian: A Dynamic Element Matching Technique for Reduced-Distortion Mulibit Quantization in Delta-Sigma ADCs. In: IEEE Trans- actions on Circuits and Systems-II, Vol.48, No.2, Febr.2001, S.158-170 |
FOGLEMAN Eric and GALTON Ian: A Dynamic Element Matching Technique for Reduced-Distortion Mulibit Quantization in Delta-Sigma ADCs. In: IEEE Transactions on Circuits and Systems-II, Vol.48, No.2, Febr.2001, S.158-170 * |
Also Published As
Publication number | Publication date |
---|---|
DE102004049481A1 (de) | 2006-08-03 |
CN1801627A (zh) | 2006-07-12 |
US7176822B2 (en) | 2007-02-13 |
US20060077090A1 (en) | 2006-04-13 |
CN100479330C (zh) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004049481B4 (de) | Analog-Digital-Wandler | |
DE69313619T2 (de) | Schaltungsanordnung zur analog-digital umsetzung | |
EP1290785B1 (de) | Vorrichtungen und verfahren zur kalibrierung von verstärkerstufen und zur kompensierung von fehlern in verstärkerstufen vorgeschalteten komponenten | |
DE102014116599B4 (de) | Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analag-Digitalwandlern | |
DE69117794T2 (de) | Mehrstufiger sigma-delta-Analog-zu-Digitalkonverter | |
DE60113442T2 (de) | Inkrementaler Delta Analog-Digital-Wandler | |
DE102008048901B4 (de) | Integrierte Schaltung mit einer Vielzahl von Multibit-Digital-Analog-Wandlern, Sigma-Delta-Modulatorschaltung und Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern | |
DE202017007354U1 (de) | System zur Umwandlung zwischen einer analogen Domäne und einer digitalen Domäne mit einer Fehlanpassungsfehlerformung | |
DE102006042003A1 (de) | Pipeline-A/D-Wandler mit digitaler Fehlerkorrektur mit minimalen Overhead | |
DE102007056732B4 (de) | Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung | |
DE69620285T2 (de) | Delta-Sigma-Analog-Digitalwandler | |
DE60212940T2 (de) | Vergleich dynamischer elemente in a/d-umsetzern | |
DE3908314A1 (de) | Analog-digital-wandler mit delta-sigma-modulation | |
DE19732840A1 (de) | Pipeline-Analog-Digital-Wandler | |
DE4311724A1 (de) | Rauscharmer Delta-Sigma-Modulator für Analog/Digital-Wandler | |
WO2000069078A1 (de) | Sigma-delta-analog/digital-wandleranordnung | |
DE69116324T2 (de) | A/D(Analog/Digital)-Wandler | |
DE102017124083A1 (de) | Analog-digital-umsetzer | |
DE10254651B3 (de) | Quantisierer für einen Sigma-Delta-Modulator und Sigma-Delta-Modulator | |
DE19722434C1 (de) | Vorrichtung zur Digital-Analog-Wandlung mit hoher Linearität | |
DE60212389T2 (de) | Offsetspannungskompensationsverfahren für parallele zeitverschachtelte Analog-Digitalwandler sowie Schaltung dafür | |
DE602004011581T2 (de) | Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals. | |
DE69621664T2 (de) | Schaltungsanordnung zur A/D-Umsetzung eines Videosignals mit Hoch- oder Zwischenfrequenz | |
DE102016112516B3 (de) | Signalumsetzer | |
DE102005039622A1 (de) | Schaltung zum Durchführen einer Analog-Digital-Konvertierung und Analog-Digital-Konvertierungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |