CN106027049A - 一种应用于逐次逼近型模数转换器的数据权重平均算法 - Google Patents

Abstract

本发明公开了一种应用于逐次逼近型模数转换器的数据权重平均算法，在逐次逼近型模数转换器电路中加入伪随机数生成器，伪随机数生成器在逐次逼近型模数转换器每次量化前，产生随机pin码，pin码通过逐次逼近型控制逻辑决定每个单位电容连接，使单位电容随机组成不同权重的电容。本发明将DWA算法应用于SAR ADC结构中，使得输出信号的谐波压制到噪底，实现对输出信号噪声的一阶整形，使得SAR ADC的无散动态范围提高；当SAR ADC量化次数达到一定数量时，DWA算法能使得电容失配分摊到每一次量化中，实现电容是失配的平均化，减小电容失配对SAR ADC静态特性和动态特性的影响，提高SAR ADC的量化精度。

Description

一种应用于逐次逼近型模数转换器的数据权重平均算法

技术领域

本发明属于无线通信、生物医疗和工业成像技术领域，尤其涉及一种应用于逐次逼近型模数转换器的数据权重平均算法(Digital Weight Average Algorithm，DWA算法)。

背景技术

逐次逼近型模数转换器(SAR ADC)具有结构简单，功耗低，面积小等优势，SAR ADC广泛地应用于无线通信、生物医疗和工业成像等领域。随着应用需求和科学技术的发展，人们对SAR ADC的转换精度提出越来越高的要求。而SAR ADC电容阵列中的电容失配导致的非线性误差成为限制SAR ADC实现更高精度的主要因素。标准工艺中，没有校准和修调的SAR ADC能够实现的有效位数一般在12bit以下，需要校准技术来提升SAR ADC的精度。在工业界，高精度的SAR ADC一般需要采用激光修调技术或者特殊工艺来减少电容失配，提高匹配精度。

采用现有技术如激光修调技术或者特殊工艺等来提升SARADC的精度工艺复杂，成本较高。

发明内容

本发明的目的在于提供一种应用于逐次逼近型模数转换器的数据权重平均算法，旨在不使用激光修调技术或者特殊制造工艺的情况下减小电容失配对SAR ADC精度的影响，提高SAR ADC的量化性能与量化精度。

本发明是这样实现的，一种应用于逐次逼近型模数转换器的数据权重平均算法，所述应用于逐次逼近型模数转换器的数据权重平均算法在逐次逼近型模数转换器电路中加入伪随机数生成器，伪随机数生成器在逐次逼近型模数转换器每次量化前，产生随机pin码，pin码通过逐次逼近型控制逻辑控制每个单位电容的连接。

进一步，所述逐次逼近型模数转换器每次量化时组成各个权重电容的最小单位电容是随机的，能使得单位电容随机的组成不同权重的电容，使得电容失配分摊到每一次的量化中。电容阵列的失配得到平均化，减小电容失配对SAR ADC静态特性和动态特性的影响。

进一步，所述应用于逐次逼近型模数转换器的数据权重平均算法在逐次逼近型模数转换器进行多次量化后，数据权重平均算法使各个权重电容的失配得到随机化和均匀化，能使得输出信号的谐波被压制到噪底，实现了对输出信号噪声的一阶整形，使得SAR ADC的无散动态范围(SFDR)提高。

进一步，所述应用于逐次逼近型模数转换器的数据权重平均算法可用于任意位数任意结构的逐次逼近型模数转换器结构中，在不同位数的逐次逼近型模数转换器结构中，其pin码的位数相应的改变。

本发明的另一目的在于提供一种应用所述数据权重平均算法的逐次逼近型模数转换器，所述逐次逼近型模数转换器的一般结构如示意图图2所示，包括：

采样保持电路(Bootstrapped switch)，用于对输入逐次逼近型模数转换器的模拟信号进行周期性的采样与保持，使电路周期性的处于跟随与保持两种阶段；

比较器，用于将正负两个输入端的电压信号进行比较，输出数字码0或者1；

DAC电容阵列，用于电容上存储电荷；

SAR控制逻辑，用于在比较器的输出信号及其他控制信号的作用下，控制DAC电容阵列开关的连接，实现比较器两端的电压不断相互逼近；

伪随机数生成器，用于产生一个随机pin码，通过SAR控制逻辑在SAR ADC每次量化前随机分配单位电容组成不同权重的电容。

本发明提供的应用于逐次逼近型模数转换器的数据权重平均算法，结构简单，成本低廉，消耗较小额外的功耗提高SAR ADC的精度。当SAR ADC采用数据权重平均算法并且量化次数达到一定规模时，数据权重平均算法能使电容的失配分摊到每一次的量化中，使得电容阵列的失配平均化，减小电容失配对SAR ADC静态特性和动态特性的影响，提高了SAR ADC的精度；数据权重平均算法可应用于任意位数、单端输入或者全差分双端输入的SAR ADC中，在高精度SAR ADC应用中有较大优势(例如，普通16位SARADC在使用DWA算法后，其有效位数能提高0.6位左右)，将DWA算法用于SAR ADC的DAC网络中，能改善电容阵列中电容的匹配程度，由于电容的失配分摊到每一次的量化中，从而能将输出信号的谐波压制到噪底，实现对输出信号噪声进行一阶整形，使SARADC的无散动态范围(SFDR)提高(例如，普通16位SAR ADC在使用DWA算法后，其SFDR能提高4.5dB左右)。因此提高了SAR ADC的量化性能与量化精度。

附图说明

图1是本发明实施例提供的应用于逐次逼近型模数转换器的数据权重平均算法的电容阵列示意图。

图2是本发明实施例提供的应用于逐次逼近型模数转换器的数据权重平均算法的4位SAR ADC的基本结构图。

图3是本发明实施例提供的应用于逐次逼近型模数转换器的数据权重平均算法的4位SAR ADC等效结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图对本发明的应用原理作详细的描述。

本发明将数据权重平均算法(Digital Weight AverageAlgorithm，DWA算法)应用于SAR ADC的电容阵列中，使各个权重电容的失配得到随机化和均匀化。DWA算法在SAR ADC每次量化开始前，通过伪随机数生成器产生一个随机的二进制pin码，由二进制pin码决定各个单位电容所应连接的开关，组成对应不同权重的电容，因此SAR ADC每次量化时组成各权重电容的最小单位电容是随机分布的，实现输出信号噪声的一阶整形。DWA算法可应用于任意位数SAR ADC中，所需要随机二进制的pin码的位数做出相应调整，保证SAR ADC的电容阵列中每一位单位电容都有对应的pin码。例如，若SAR ADC中每一组电容阵列的单位电容有16个，那么二进制pin码位数应大于等于4。若SAR ADC中每一组电容阵列的单位电容有32个，那么二进制pin码位数应大于等于5。DWA算法可以应用于单端输入的SAR ADC结构中或者全差分双端输入的SAR ADC中。

下面以全差分双端输入，二进制电容阵列权重为8、4、2、1，基于V_CM-based电容开关时序的4位SAR ADC为例对DWA算法在SAR ADC中的工作原理进行详细说明。

4位二进制SAR ADC的电容权重为8、4、2、1、1，对应的权重电容由C₀、C₁、C₂、C₃、C_u表示。图2中每个方格代表一个最小的单位电容，其中C_a-C_p代表着单位电容，这些单位电容构成的权重电容不是固定的，而是在SAR ADC量化开始前，由随机的二进制pin码选择各个单位电容组成某次量化暂时的权重。

图2中所示的电容阵列中单位电容为16个，则SAR ADC量化时，系统产生一个长度为4位随机的二进制pin码。二进制pin码所指的电容作为冗余电容，冗余电容之后按顺序选取8个单位电容作为权重为8的电容，接着按顺序选取4个单位电容作为权重为4的电容，接着按顺序选取2个单位电容作为权重为2的电容，最后按顺序选取1个单位电容是权重为1的电容，从而完成电容的分配。

这里假设pin码0000指向C_a，pin码0001指向C_b，假设pin码0010指向C_c，pin码0011指向C_d，假设pin码0100指向C_e，pin码0101指向C_f，假设pin码0110指向C_g，pin码0111指向C_h，假设pin码1000指向C_i，pin码1001指向C_j，假设pin码1010指向C_k，pin码1011指向C₁，假设pin码1100指向C_m，pin码1101指向C_n，假设pin码1110指向C_o，pin码1111指向C_p。pin码与单位电容的对应是随意指定的，这里的假设只是其中一种情况。

假设某次量化前产生的随机pin码为0010，则指针指向C_c，C_c电容作为冗余电容，紧接着的C_d，C_e，C_f，C_g，C_h，C_i，C_j，C_k组成权重为8的C₀电容，C₁，C_m，C_n，C_o组成权重为4的C₁电容，C_p，C_a，组成权重为2的C₂电容，C_b作为权重为1的C₃电容。若随机的二进制pin码为其他值，则pin码指向的冗余电容不同，然后从冗余电容开始按顺序分配其余15个单位电容组成权重为8的C₀电容、权重为4的C₁电容、权重为2的C₂电容和权重为1的C₃电容。

完成电容的随机分配之后，SAR ADC开始采样、比较、量化等工作。4位SAR ADC的基本结构如图2所示。首先由栅压自举开关采样，此时所有电容的开关连接V_CM。第一次比较时，如果Vp大于Vn，则连接比较器正向输入端的电容阵列中C_d，C_e，C_f，C_g，C_h，C_i，C_j，C_k电容的开关由V_CM断开并连接G_ND，比较器负向输入端的电容阵列中C_d，C_e，C_f，C_g，C_h，C_i，C_j，C_k电容的开关由V_CM断开并连接V_DD,其余电容保持原有连接不变；如果Vn大于Vp，则连接比较器正向输入端的电容阵列中C_d，C_e，C_f，C_g，C_h，C_i，C_j，C_k电容的开关由V_CM断开并连接V_DD，比较器负向输入端的电容阵列中C_d，C_e，C_f，C_g，C_h，C_i，C_j，C_k电容的开关由V_CM断开并连接G_ND,其余电容保持原有连接不变。

第二次比较时，如果Vp大于Vn，则连接比较器正向输入端的电容阵列中C_l，C_m，C_n，C_o电容的开关由V_CM断开并连接G_ND，比较器负向输入端的电容阵列中C_l，C_m，C_n，C_o电容的开关由V_CM断开并连接V_DD,其余电容保持原有连接不变；如果Vn大于Vp，则连接比较器负向输入端的电容阵列中C_l，C_m，C_n，C_o电容的开关由V_CM断开并连接V_DD，比较器正向输入端的电容阵列中C_l，C_m，C_n，C_o电容的开关由V_CM断开并连接G_ND,其余电容保持原有连接不变。

第三次比较时，如果Vp大于Vn，则连接比较器正向输入端的电容阵列中C_p，C_a电容的开关由V_CM断开并连接G_ND，比较器负向输入端的电容阵列中C_p，C_a电容的开关由V_CM断开并连接V_DD,其余电容保持原有连接不变；如果Vn大于Vp，则连接比较器正向输入端的电容阵列中C_p，C_a电容的开关由V_CM断开并连接V_DD，比较器负向输入端的电容阵列中C_p，C_a电容的开关由V_CM断开并连接G_ND,其余电容保持原有连接不变。

第四次比较时，如果Vp大于Vn，则连接比较器正向输入端的电容阵列中C_b电容的开关由V_CM断开并连接G_ND，比较器负向输入端的电容阵列中C_b电容的开关由V_CM断开并连接V_DD,其余电容保持原有连接不变；如果Vn大于Vp，则连接比较器正向输入端的电容阵列中C_b电容的开关由V_CM断开并连接V_DD，比较器负向输入端的电容阵列中C_b电容的开关由V_CM断开并连接G_ND,其余电容保持原有连接不变。

使用DWA算法的4位SAR ADC的基本结构可简化如图3所示，其中C₀由单位电容C_d，C_e，C_f，C_g，C_h，C_i，C_j，C_k并联组成，C₁由单位电容C_l，C_m，C_n，C_o并联组成，C₂由单位电容C_p，C_a并联组成，C₃由单位电容C_b组成，C_u为冗余电容，由单位电容C_c组成。随机二进制pin码分配单位电容组成各个权重电容之后，整个SARADC的其余工作过程与传统的SAR ADC一致。

传统的SAR ADC电容阵列中，每一位权重电容的失配是固定的，在多次量化中权重电容的失配仍然是固定。使用DWA算法的SAR ADC，在大量量化次数后，使每一个单位权重的失配平均化到每一次量化过程中，因而SAR ADC的整体量化精度得到改善。

从时域和频域的特性对DWA算法的整形效果分析如下：假设在单位的时间内，SAR ADC的输出失配噪声是s(n)，N个周期以后，总失配噪声为：

$S\left(N\right)=\underset{n=1}{\overset{N}{\Σ}}s\left(n\right)---\left(1\right)$

在大量随机选择过程中，每个单元被选择的周期近似为16次量化。所以，对于任意N，S(N)<P/2，P是16个单位电容的失配之和，则N个周期以后，失配误差就会被均化：

S_average＝S(N)/N≤P/2N (2)

理论上，当N趋近无穷大的时候，那么S_average趋近于0。假设S(N)傅里叶变是S(W)，将S(N)看成白噪声处理。而S_average＝S(N)-S(N-1)，则功率谱密度为：

E(ω)＝(1-e^-jw)*S(ω) (3)

通过以上分析可知，将DWA算法应用于SAR ADC结构中，能使其谐波压制到噪底，实现了对输出信号噪声的一阶整形，使SARADC的无散动态范围(SFDR)提高(例如，普通16位SAR ADC在使用DWA算法后，其SFDR能提高4.5dB左右)。使用DWA算法的SAR ADC，每次量化时组成各个权重电容的最小单位电容是随机选取的，当量化次数达到一定数量时，数据权重平均算法能使得电容的失配分摊到每一次的量化中，较好的实现电容失配的平均化，减小电容失配对SAR ADC静态特性和动态特性的影响，提高SARADC的量化精度(例如，普通16位SAR ADC在使用DWA算法后，其有效位数能提高0.6位左右)。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种应用于逐次逼近型模数转换器的数据权重平均算法，其特征在于，所述应用于逐次逼近型模数转换器的数据权重平均算法在逐次逼近型模数转换器电路中加入伪随机数生成器，伪随机数生成器在逐次逼近型模数转换器每次量化前，产生随机pin码，pin码通过逐次逼近型控制逻辑决定每个单位电容的连接，使得单位电容随机的组成不同权重的电容。

2.如权利要求1所述的应用于逐次逼近型模数转换器的数据权重平均算法，其特征在于，所述应用于逐次逼近型模数转换器的数据权重平均算法在逐次逼近型模数转换器进行多次量化后，数据权重平均算法使各个权重电容的失配得到随机化和平均化，能使得输出信号的谐波压制到噪底，实现了对输出信号噪声的一阶整形。

3.如权利要求1所述的应用于逐次逼近型模数转换器的数据权重平均算法，其特征在于，所述逐次逼近型模数转换器每次量化时组成各个权重电容的最小单位电容是随机选取的。

4.如权利要求1所述的应用于逐次逼近型模数转换器的数据权重平均算法，其特征在于，所述应用于逐次逼近型模数转换器的数据权重平均算法可用于任意位数任意结构的逐次逼近型模数转换器结构中，在不同位数的逐次逼近型模数转换器结构中，其pin码的位数相应的改变。

5.一种如权利要求1所述应用于逐次逼近型模数转换器的数据权重平均算法的逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器包括：

采样保持电路，用于对输入逐次逼近型模数转换器的模拟信号进行周期性的采样与保持，使电路周期性的处于跟随与保持两种阶段；

比较器，用于将正负两个输入端的电压信号进行比较，输出数字码0或者1；

DAC电容阵列，用于电容上存储电荷；

SAR控制逻辑，用于在比较器的输出信号及其他控制信号的作用下，控制DAC电容阵列开关的连接，实现比较器两端的电压不断相互逼近；

伪随机数生成器，用于产生一个随机pin码，通过SAR控制逻辑在SAR ADC每次量化前随机分配单位电容组成不同权重的电容。