CN102055478A - 三态电流数模转换装置及其减少电流消耗的方法 - Google Patents

三态电流数模转换装置及其减少电流消耗的方法 Download PDF

Info

Publication number
CN102055478A
CN102055478A CN2010102184872A CN201010218487A CN102055478A CN 102055478 A CN102055478 A CN 102055478A CN 2010102184872 A CN2010102184872 A CN 2010102184872A CN 201010218487 A CN201010218487 A CN 201010218487A CN 102055478 A CN102055478 A CN 102055478A
Authority
CN
China
Prior art keywords
current
electric current
conversion unit
ternary
output current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102184872A
Other languages
English (en)
Other versions
CN102055478B (zh
Inventor
刘长舜
林泽琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102055478A publication Critical patent/CN102055478A/zh
Application granted granted Critical
Publication of CN102055478B publication Critical patent/CN102055478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种三态电流数模转换装置及其减少电流消耗的方法，其中三态电流数模转换装置包含：至少一三态电流数模转换单元，具有正输出电流状态、零输出电流状态及负输出电流状态；控制装置，用于监测一组差分数字输入的多个逻辑状态，该组差分数字输入用于控制至少一三态电流数模转换单元，其中，当该组差分数字输入的逻辑状态指示三态电流数模转换单元切换至零输出电流状态时，控制装置临时减少流经三态电流数模转换单元的中间路径的直流电流。本发明的优点包括可以在维持电路整体性能的同时减少电力消耗。

Description

三态电流数模转换装置及其减少电流消耗的方法
技术领域
本发明涉及电流(current)数模转换(Digital-to-Analog Conversion，DAC)装置(以下简称DAC装置)的电力消耗问题，更具体地，是关于三态电流数模转换装置及其减少电流消耗的方法。
背景技术
电流DAC广泛应用于多种技术领域。在一类典型的传统电流DAC中，例如，所谓的三态(tri-state)电流DAC，无论输入至三态电流DAC的数字值是大还是小，总是持续存在一定数量的电力消耗。更具体地，即便输入至三态电流DAC的数字值小到可以指示该三态电流DAC不应输出电流，仍然会持续存在一定数量的电力消耗。由于理论上三态电流DAC不输出电流但却仍然存在内部吸入电流(sink current)，结果导致电力的浪费，因此，需要一种新的方法，来减少数模转换过程中的因电流而造成的电力消耗。
发明内容
有鉴于此，本发明提供一种三态电流数模转换装置及其减少电流消耗的方法。
本发明提供一种减少电流消耗的方法，用于数模转换，该减少电流消耗的方法包含：监测一组差分数字输入的多个逻辑状态，其中，该组差分数字输入用于控制一三态电流数模转换的至少一三态电流数模转换单元，以及该三态电流数模转换单元具有正输出电流状态，零输出电流状态及负输出电流状态；以及当该组差分数字输入的逻辑状态指示该三态电流数模转换单元切换至零输出电流状态时，临时减少流经该三态数模转换单元的中间路径的直流电流。
本发明另提供一种三态电流数模转换装置，包含：至少一三态电流数模转换单元，其中，该三态电流数模转换单元具有正输出电流状态、零输出电流状态及负输出电流状态；以及控制装置，用于监测一组差分数字输入的多个逻辑状态，该组差分数字输入用于控制该至少一三态电流数模转换单元，其中，当该组差分数字输入的逻辑状态指示该三态电流数模转换单元切换至该零输出电流状态时，该控制装置临时减少流经该三态电流数模转换单元的中间路径的直流电流。
本发明所提供的三态电流数模转换装置及其减少电流消耗的方法，其优点包括可以在维持电路整体性能的同时减少电力消耗。
以下是依据多个图式对本发明的较佳实施例进行详细描述，本领域技术人员阅读后应可明确了解本发明的目的。
附图说明
图1为依据本发明第一实施例的减少数模转换中的电流消耗的DAC装置的示意图。
图2为依据本发明一实施例的减少数模转换的电流消耗的方法流程图。
图3A为依据本发明一实施例的三态电流DAC单元的示意图，其中，三态电流DAC单元可使用如图2所示减少数模转换的电流消耗的方法。
图3B与图3C为用于图3A所示三态电流DAC单元的开关单元的开关方式示意图。
图4为图3A所示三态电流DAC单元实施例的相关信号的时序图。
图5为依据本发明第二实施例的可减少数模转换的电流消耗的ADC装置的示意图。
图6A为依据本发明另一实施例的三态电流DAC单元的示意图，其中，三态电流DAC单元可使用如图2所示减少数模转换的电流消耗的方法。
图6B为依据本发明另一实施例的三态电流DAC单元的示意图，其中，三态电流DAC单元可使用如图2所示减少数模转换的电流消耗的方法。
图7为图6A所示三态电流DAC单元实施例的相关信号的时序图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。“大致”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或通过其他装置或连接手段间接地电性连接至该第二装置。说明书后续描述为实施本发明的较佳实施方式，然该描述乃以说明本发明的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附的权利要求所界定者为准。
图1为依据本发明第一实施例的可减少数模转换中的电流消耗的DAC装置100的示意图。DAC装置100包含控制装置110及三态模块120，其中，控制装置110包含延时电路112、预测单元114及开关单元116。在本实施例中，三态模块120可包含三态电流DAC的至少一三态电流数模转换单元(简称DAC单元)，其中，三态电流DAC单元具有正输出电流状态、零输出电流状态及负输出电流状态。请注意，此处仅用于说明目的，本发明并不以此为限。依据该实施例的一种情况，三态模块120可包含三态电流DAC的多个三态电流DAC单元，其中，每个三态电流DAC单元具有正输出电流状态、零输出电流状态及负输出电流状态。依据本实施例的另一种情况，当上述包含于三态模块120中的多个三态电流DAC单元为一个三态电流DAC的所有三态电流DAC单元时，三态模块120可代表整个三态电流DAC。
更具体地，依据本实施例的一方面及后续实施例，DAC装置100可代表整个三态电流DAC。在此情形下，三态模块120可代表多个三态电流DAC单元，且控制装置110可视为嵌入于三态电流DAC中。
上述至少一三态电流DAC单元(例如，第一实施例中的三态电流DAC单元，或上述多个三态电流DAC单元中的每个)的正输出电流状态、零输出电流状态及负输出电流状态说明如下。在正输出电流状态，三态电流DAC单元输出正输出电流，即具有正电流值的电流。另外，在负输出电流状态，三态电流DAC单元输出负输出电流，即具有负电流值的电流，这意味着三态电流DAC单元吸入电流。此外，在零输出电流状态，三态电流DAC单元不输出电流或输出电流值接近零的电流，又或者输出电流值可忽略不计的电流。
实际上，延时电路112可使用至少一D型触发器(D-type Flip-Flop)进行配置。此处仅用于说明目的，本发明并不以此为限。依据本实施例的变形，延时电路112亦可使用包含多个反相器(inverter)的反相器链(inverter chain)进行配置。另外，本实施例中的预测单元114与开关单元116可使用硬件电路(如逻辑门)进行配置。请注意，此处仅用于说明目的，本发明并不以此为限。依据本实施例的一些变形，预测单元114及/或开关单元116可经由处理电路执行程序代码来实现。
依据本实施例，控制装置110用于监测(monitor)一组差分(differential)数字输入DIN的多个逻辑状态，其中，该组差分数字输入信号DIN用于控制三态模块120中的上述至少一三态电流DAC单元。此处，如图1所示的标记DIN用于代表上述的那组差分数字输入，以及如图1所示的标记AOUT用于代表上述至少一三态电流DAC单元的总输出。在三态电流DAC单元处于零输出电流状态的情形下，控制装置110能够适当控制三态电流DAC单元以节省零输出电流状态的电力消耗。更具体地，延时电路112用于延迟该组差分数字输入的时间周期，以及当三态电流DAC单元处于零输出电流状态时，预测单元114可依据该组差分数字输入DIN与延迟后的该组差分数字输入产生预测结果115，其中，预测结果115指示零输出电流状态的出现。标号113代表一组延迟信号(delayed version)，在此处代表该组差分数字输入DIN的延迟信号，即上述延迟后的该组差分数字输入DIN。此外，当三态电流DAC单元处于零输出电流状态时，开关单元116依据预测结果115对三态电流DAC单元执行开关，其中，开关单元116通过至少一控制信号117控制位于三态模块120之中的三态电流DAC单元。DAC装置100的详细运作请参照图2。
图2为依据本发明一实施例的减少数模转换的电流消耗的方法流程图。如图2所示减少数模转换的电流消耗方法可应用于如图1所示的DAC装置100，更具体地，应用于DAC装置100中的控制装置110。该减少数模转换的电流消耗的方法细述如下：
步骤912：控制装置110监测一组差分数字输入(例如，上述的那组差分数字输入)的多个逻辑状态，其中，该组差分数字输入用于控制三态电流DAC的至少一三态电流DAC单元，例如上述至少一三态电流DAC单元。
步骤914：当该组差分数字输入的逻辑状态指示三态电流DAC单元切换至零输出电流状态时，控制装置110临时减少流经三态电流DAC单元的中间路径的直流电流(经由使用开关单元116控制三态模块120中的三态电流DAC单元)，其中，三态电流DAC单元的中间路径经过一相关共模(common mode)节点，以及对三态电流DAC单元的中间路径应用一共模电压。
依据该实施例，如图2所示的流程图可重复执行。另外，依据该实施例的一种情况，例如，在三态模块120包含多个三态电流DAC单元的情形下，如图2所示的流程图可分别应用于每个三态电流DAC单元。在该组差分数字输入用于控制多个三态电流DAC单元的情形下，当该组差分数字输入的逻辑状态指示一个或多个三态电流DAC单元切换至零输出电流状态时，控制装置110临时减少流经一个或多个三态电流DAC单元中每个的中间路径的直流电流。结果，处于零输出电流状态的一个或多个三态电流DAC单元的电力消耗得以减少。
请参照图3(包括图3A至图3C)。图3A为依据本发明一实施例的三态电流DAC单元的示意图，其中，三态电流DAC单元可使用如图2所示减少数模转换的电流消耗的方法；以及图3B与图3C为用于图3A所示三态电流DAC单元的开关单元116的开关方式示意图。在该实施例中，如图3A所示的三态电流DAC单元包含两个电流源(如图3A中标号“ILSB”所示)与由金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistors，MOSFET)构成的六个切换器。上述至少一控制信号117包含多个控制信号GPP、GPN、ENP、GNP、GNN及ENN，该多个控制信号分别输入至这些切换器的控制端。标号IOUT-代表负输出电流，以及标号IOUT+代表正输出电流，以及标号VCM代表上述三态电流DAC单元的中间路径上的共模节点。
另外，开关单元116包含如图3B所示的P型开关单元1161，P型开关单元1161在图3B中以正型切换器的控制单元(control unit for positive-type switches)的英文简写“P-SW Ctrl”来表示，其中，对应的开关方式列示于图3B下半部分的表格中。标号DIN+与DIN-代表如图3A所示用于控制三态电流DAC单元的该组差分数字输入(也就是图1中的延迟信号113)。在表格的第一栏(column)，该组差分数字输入DIN+与DIN-的逻辑状态栏示为不同的组合。在该实施例中，表格其它栏中控制信号GPP、GPN与ENP的逻辑状态0和1分别代表低电压电平与高电压电平，其中，控制信号ENP的逻辑状态0对应于默认波形ENP(0)。
另外，开关单元116也可包含如图3C所示的N型开关单元1162，N型开关单元1162在图3C中以负型切换器的控制单元(control unit for negative-typeswitches)的英文简写“N-SW Ctrl”来表示，其中，对应的开关方式列示于图3C下半部分的表格中。类似地，在表格的第一栏，该组差分数字输入DIN+与DIN-(也就是图1中的延迟信号113)的逻辑状态栏示为不同的组合。在该实施例中，表格其它栏中控制信号GNP、GNN与ENN的逻辑状态0和1分别代表低电压电平与高电压电平，其中，控制信号ENN的逻辑状态1对应于默认波形ENN(1)。
因此，在该组差分数字输入DIN+与DIN-的不同的逻辑状态组合的基础上，如图3A所示的三态电流DAC单元可输出正输出电流IOUT+以代表第一预设状态(例如，正输出电流状态)，或输出负输出电流IOUT-以代表第二预设状态(例如，负输出电流状态)，或不输出电流或输出电流值接近零的电流(或输出电流值可忽略不计的电流)以代表第三预设状态(例如，零输出电流状态)。
请参照图4作进一步理解。图4为图3A所示三态电流DAC单元实施例的相关信号的时序图。请注意，当该组差分数字输入DIN+与DIN-(也就是图1中的延迟信号113)的逻辑状态均为零(例如，差分数字输入DIN+与DIN-均为低电压电平)时，基于图3B与图3C所示的开关方式，如图3A所示的三态电流DAC单元处于上述的零输出电流状态。默认波形ENN(1)中的阴影部分代表当控制信号ENN在逻辑状态1时所带来的省电模式下节省的电力，控制信号ENN的逻辑状态0对应于正常波形ENN(0)。另外，预设波形ENP(0)中的阴影部分代表当控制信号ENP在逻辑状态0时所带来的省电模式中所节省的电力，控制信号ENP的逻辑状态1对应于正常波形ENP(1)。
利用如图3A至图3C及图4所揭示的架构及相关运作方式，当如图3A所示的三态电流DAC单元处于零输出电流状态时，在对应于零输出电流状态的全部时段(whole time interval)的中间阶段(intermediate portion)，控制装置110阻止导通(turn on)如图3A所示的三态电流DAC单元的中间路径(也就是，经过共模节点VCM的中间路径)上的多个切换器(如图3A中分别由控制信号ENP与控制信号ENN所控制的切换器)，用以减少零输出电流状态的电流消耗。例如，全部时段可代表任意预设波形ENP(0)或ENN(1)的全部时段。在另一实施例中，全部时段的中间阶段可代表如图4所示阴影部分所指示的时段。
更具体地，在对应于零输出电流状态的全部时段的开始阶段(beginning portion)，控制装置110临时导通如图3A所示通经过共模节点VCM的中间路径上的多个切换器，然后再临时断开该多个切换器，如图4中任意预设波形ENP(0)或ENN(1)的开始阶段所示。例如，全部时段的开始阶段可设置为第一时段，该第一时段可等效于频率信号CK的频率周期的默认比率，例如频率周期的一半。另外，在对应于零输出电流状态的全部时段的结束阶段(end portion)，控制装置110临时导通如图3A所示通经过共模节点VCM的中间路径上的多个切换器，然后再临时断开该多个切换器，如图4中任意预设波形ENP(0)或ENN(1)的结束部分所示。例如，全部时段的结束阶段可设置为第二时段，该第二时段可等效于频率信号CK的频率周期的默认比率，例如频率周期的一半。
依据该实施例，控制装置110在对应于零输出电流状态的全部时段的开始阶段提供适当的控制，以确保如图3A所示的三态电流DAC单元能够适当进入零输出电流状态。另外，控制装置110在对应于零输出电流状态的全部时段的结束阶段提供适当控制，用以对如第3A所示的多个MOSFET各自的漏极电压(drain voltage)进行预先充电(pre-charge)，并确保正常波形ENN(0)和ENP(1)的正确。因此，当如图3A所示的架构运作在上述省电模式时，如图3A所示的三态DAC单元不会发生非正常运作。
图5为使用依据本发明第二实施例的可减少数模转换的电流消耗的DAC装置100的模数转换(Analog-to-Digital Conversion，ADC)装置500的示意图。如图5所示，除上述控制装置110之外，ADC装置500进一步包含加法器510、环路滤波器520、量化器530、数据加权平均(Data Weighted Averaging，DWG)单元540(如图5中的标号“DWG”所示)及DAC 550，其中，DAC 550可包含上述三态电流DAC的至少一三态电流DAC单元，更进一步，DAC 550也可代表包含多个三态电流DAC单元的整个三态电流DAC。如图5所示，标号AIN与DOUT分别代表模拟输入与如图5所示ADC装置500的数字输出，以及加法器510接收模拟输入AIN及来自反馈路径(也就是，如图5所示由DAC装置100所构成的反馈路径)的反馈。另外，环路滤波器520对主路径(例如，如图5所示由加法器510、环路滤波器520、量化器530所构成的路径)执行环路滤波，以及量化器530对来自环路滤波器520的滤波后的结果进行量化以产生数字输出DOUT。另外，在实作时可将如图5所示架构中的DWA单元540嵌入具有三态模块120的DAC装置100中，其中，DAC装置100代表上述的整个三态电流DAC(即如上所述的多个三态电流DAC单元代表三态电流DAC的全部三态电流DAC单元的一种情况)，且DWA单元540可依据DWA算法进行运作。简洁起见，关于ADC装置500中的DAC装置100的描述此处不再赘述。
依据本实施例的一变形，开关单元116可嵌入于DAC 550。依据本实施例的另一变形，至少延时电路112、预测单元114及开关单元116均可嵌入于DAC550。请注意，此处仅用于举例说明，本发明并不以此为限。
图6A为依据本发明另一实施例的三态电流DAC单元的示意图，其中，三态电流DAC单元可使用如图2所示减少数模转换的电流消耗的方法。图6B为依据本发明另一实施例的三态电流DAC单元的示意图，其中，三态电流DAC单元可使用如图2所示减少数模转换的电流消耗的方法。如图6A所示三态电流DAC单元的架构类似于图3A，二者的差别在于如图6A所示的三态电流DAC单元在实作时将额外的切换器(如图6A中标号612-1与614-1所示)嵌入了如图3A所示的三态电流DAC单元。为了执行上述省电模式，切换器612-1与切换器614-1用于临时断开电流源(如图6A中标号“ILSB”所示)的输入端/输出端与三态电流DAC单元架构的其它部分之间的连接，例如上述的中间路径与边侧路径(side paths)，其中，经由边侧路径分别输出负输出电流IOUT-与正输出电流IOUT+。根据本发明的一实施例，切换器612-1与切换器614-1可根据一开关信号Ctrl来实现导通或断开。请注意，此处仅用于说明目的，本发明并不以此为限。依据本实施例的变形，额外的切换器612-1与切换器614-1中的至少一个可配置于相关的电流源与其驱动电压(如图6A中的标号Vs1、Vs2所示)之间。更具体地，在这些变形中的一种情形下，例如图6B所示，两个额外的切换器(如图6B中的标号612-2与614-2所示)中的每个均配置于相关电流源与其驱动电压(如图6B中的标号Vs1、Vs2所示)之间。其中，为因应架构的变化，两个额外的切换器在图6B中标识为切换器612-2与切换器614-2。关于这些变形的类似描述不再重复赘述。
依据本实施例，如第6图(包括图6A与图6B)所示实施例的相关开关方式与图3B与图3C几乎相同。更具体地，如图3B所示表格中的标号ENP(0)与图3C所示表格中的标号ENN(1)分别被逻辑状态“0”和“1”所取代。也就是，预设波形ENP(0)与ENN(1)被没有省电模式转变的正常波形所取代。在本实施例中，控制信号ENN与ENP的正常波形在对应于零输出电流状态的全部时段内分别为如上所述的高电压电平(逻辑状态为“1”)与如上所述的低电压电平(逻辑状态为“0”)。
图7为图6A所示三态电流DAC单元实施例的相关信号的时序图。当该组差分数字输入信号DIN+与DIN-的逻辑状态均为零(例如，差分数字输入DIN+与DIN-均为低电压电平)时，如图6A所示的三态电流DAC单元处于零输出电流状态。
利用如图6A及图7所示的三态电流DAC单元的架构及相关运作，当如图6A所示的三态电流DAC单元处于上述的零输出电流状态时，在对应于零输出电流状态的全部时段的中间阶段，控制装置110阻止导通分别耦接于如图6A所示的三态电流DAC单元的相应电流源的额外的切换器612-1与切换器614-1。此处，在本实施例中对应于零输出电流状态的全部时段与图3A至图3C及图4所揭露实施例相同，以及本实施例中对应于零输出电流状态的全部时段的中间阶段与图3A至图3C及图4所揭露实施例也相同。关于本实施例的类似描述此处不再重复赘述。
请注意，关于图7所示时序图的上述描述可应用于如图6A所示实施例的上述多种变形中，例如图6B所示实施例。因此，简洁起见，关于这些变形的类似描述此处不再重复赘述。
本发明的优点之一在于，利用本发明所提供的三态电流数模转换装置及其减少电流消耗的方法，能够在上述省电模式下节省电力消耗。因此，在三态电流DAC用于某些便携式设备(例如，行动装置)时，可以轻松满足其低电力消耗的需求。
本发明的优点还包括，利用本发明所提供的三态电流数模转换装置及其减少电流消耗的方法，经由在对应于零输出电流状态的全部时段的开始阶段与结束阶段提供适当的控制，可以在实施省电模式的同时维持电路的正常整体性能。
上述实施例仅用来例举本发明的实施方式，及阐释本发明的技术特征，并非用来限制本发明的范畴。任何本领域技术人员依据本发明的精神轻易可完成的改变或均等性安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。

Claims (18)

1.一种减少电流消耗的方法，用于数模转换，其特征在于该减少电流消耗的方法包含：
监测一组差分数字输入的多个逻辑状态，其中，该组差分数字输入用于控制三态电流数模转换的至少一三态电流数模转换单元，以及该至少一三态电流数模转换单元具有正输出电流状态、零输出电流状态及负输出电流状态；以及
当该组差分数字输入的逻辑状态指示该至少一三态电流数模转换单元切换至零输出电流状态时，临时减少流经该三态数模转换单元的中间路径的直流电流。
2.如权利要求1所述的减少电流消耗的方法，其特征在于，对该三态数模转换单元应用共模电压。
3.如权利要求1所述的减少电流消耗的方法，其特征在于，当该至少一三态电流数模转换单元处于该零输出电流状态时，该减少电流消耗的方法进一步包含：
在对应于该零输出电流状态的全部时段中的中间阶段，阻止导通该中间路径上的至少一切换器。
4.如权利要求3所述的减少电流消耗的方法，其特征在于进一步包含：
在对应于该零输出电流状态的该全部时段的开始阶段，临时导通该至少一切换器，然后再临时断开该至少一切换器。
5.如权利要求4所述的减少电流消耗的方法，其特征在于，该全部时段的该开始阶段设置为第一时段，该第一时段等效于频率周期的默认比率。
6.如权利要求3所述的减少电流消耗的方法，其特征在于进一步包含：
在对应于该零输出电流状态的该全部时段的结束阶段，临时导通该至少一切换器，然后再临时断开该至少一切换器。
7.如权利要求6所述的减少电流消耗的方法，其特征在于，该全部时段的该结束阶段设置为第二时段，该第二时段等效于频率周期的默认比率。
8.如权利要求1所述的减少电流消耗的方法，其特征在于，当该至少一三态电流数模转换单元处于该零输出电流状态时，该减少电流消耗的方法进一步包含：
在对应于该零输出电流状态的全部时段中的中间阶段，阻止导通耦接于该至少一三态电流数模转换单元的电流源的至少一切换器。
9.如权利要求1所述的减少电流消耗的方法，其特征在于进一步包含延迟该组差分数字输入的时间周期以产生该组差分数字输入的一组延迟信号；以及当该至少一三态电流数模转换单元处于该零输出电流状态时，该减少电流消耗的方法进一步包含：
依据该组差分数字输入与该组延迟信号产生预测结果，其中，该预测结果指示该零输出电流状态的出现；以及
依据该预测结果对该三态数模转换单元执行开关。
10.一种三态电流数模转换装置，其特征在于包含：
至少一三态电流数模转换单元，其中，该至少一三态电流数模转换单元具有正输出电流状态、零输出电流状态及负输出电流状态；以及
控制装置，用于监测一组差分数字输入的多个逻辑状态，该组差分数字输入用于控制该至少一三态电流数模转换单元，其中，当该组差分数字输入的逻辑状态指示该至少一三态电流数模转换单元切换至该零输出电流状态时，该控制装置临时减少流经该至少一三态电流数模转换单元的中间路径上的直流电流。
11.如权利要求10所述的三态电流数模转换装置，其特征在于，该至少一三态电流数模转换单元的该中间路径使用共模电压。
12.如权利要求10所述的三态电流数模转换装置，其特征在于，当该至少一三态电流数模转换单元处于零输出电流状态时，在对应于该零输出电流状态的全部时段的中间阶段，该控制装置阻止导通该中间路径上的至少一切换器。
13.如权利要求12所述的三态电流数模转换装置，其特征在于，在对应于该零输出电流状态的该全部时段的开始阶段，该控制装置临时导通该至少一切换器，然后再临时断开该至少一切换器。
14.如权利要求13所述的三态电流数模转换装置，其特征在于，该全部时段的该开始阶段设置为第一时段，该第一时段等效于频率周期的默认比率。
15.如权利要求12所述的三态电流数模转换装置，其特征在于，在对应于该零输出电流状态的该全部时段的结束阶段，该控制装置临时导通该至少一切换器，然后再临时断开该至少一切换器。
16.如权利要求15所述的三态电流数模转换装置，其特征在于，该全部时段的该结束阶段设置为第二时段，该第二时段等效于频率周期的默认比率。
17.如权利要求10所述的三态电流数模转换装置，其特征在于，当该至少一三态电流数模转换单元处于该零输出电流状态时，在对应于该零输出电流状态的全部时段中的中间阶段，该控制装置阻止导通耦接于该至少一三态电流数模转换单元的电流源的至少一切换器。
18.如权利要求10所述的三态电流数模转换装置，其特征在于，该控制装置包含：
延时电路，用于延迟该组差分数字输入的时间周期以产生该组差分数字输入的一组延迟信号；
预测单元，用于当该至少一三态电流数模转换单元处于该零输出电流状态时依据该组差分数字输入与该组延迟信号产生预测结果，其中，该预测结果指示该零输出电流状态的出现；以及
开关单元，用于当该至少一三态电流数模转换单元处于该零输出电流状态时依据该预测结果对该三态数模转换单元执行开关。
CN201010218487.2A 2009-11-04 2010-07-06 三态电流数模转换装置及其减少电流消耗的方法 Active CN102055478B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/611,935 US7924197B1 (en) 2009-11-04 2009-11-04 Method for reducing current consumption of digital-to-analog conversion, and associated tri-state current digital-to-analog converter
US12/611,935 2009-11-04

Publications (2)

Publication Number Publication Date
CN102055478A true CN102055478A (zh) 2011-05-11
CN102055478B CN102055478B (zh) 2014-07-09

Family

ID=43837130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010218487.2A Active CN102055478B (zh) 2009-11-04 2010-07-06 三态电流数模转换装置及其减少电流消耗的方法

Country Status (3)

Country Link
US (1) US7924197B1 (zh)
CN (1) CN102055478B (zh)
TW (1) TWI430582B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN106559080A (zh) * 2015-09-29 2017-04-05 美国亚德诺半导体公司 用于数模转换器的低功率切换技术
CN106788432A (zh) * 2016-12-30 2017-05-31 华为技术有限公司 数模转换电路
US10819365B1 (en) 2020-02-06 2020-10-27 Analog Devices, Inc. Utilizing current memory property in current steering digital-to-analog converters

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688466B (zh) * 2011-07-20 2016-10-19 飞思卡尔半导体公司 集成电路装置和动态修改数模转换器模块内至少一个特性的方法
US8547268B2 (en) * 2012-02-29 2013-10-01 Lantiq Deutschland Gmbh Switched current-cell with intermediate state
US9768799B1 (en) * 2016-03-21 2017-09-19 Industry University Cooperation Foundation Hanyang University Analog to digital converter including differential VCO
GB2557357B (en) * 2016-12-08 2022-09-07 Trw Ltd Processing a signal representitive of at least one physical property of a physical system
US11728822B2 (en) 2021-06-28 2023-08-15 Qualcomm Incorporated Digital amplitude tracking current steering digital-to-analog converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009622A (ja) * 2000-06-16 2002-01-11 Nec Yonezawa Ltd 電流加算型ｄａｃ
CN101022268A (zh) * 2007-03-05 2007-08-22 埃派克森微电子(上海)有限公司 D类放大器及其调制方法
CN101197564A (zh) * 2006-12-06 2008-06-11 松下电器产业株式会社 电子装置及包括该装置的通信装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509855B1 (en) * 2000-06-28 2003-01-21 Intel Corporation Digital-to-analog cell having reduced power consumption and method therefor
US7474243B1 (en) * 2007-09-13 2009-01-06 Infineon Technologies Ag Semiconductor device including switch that conducts based on latched bit and next bit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009622A (ja) * 2000-06-16 2002-01-11 Nec Yonezawa Ltd 電流加算型ｄａｃ
CN101197564A (zh) * 2006-12-06 2008-06-11 松下电器产业株式会社 电子装置及包括该装置的通信装置
CN101022268A (zh) * 2007-03-05 2007-08-22 埃派克森微电子(上海)有限公司 D类放大器及其调制方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106559080A (zh) * 2015-09-29 2017-04-05 美国亚德诺半导体公司 用于数模转换器的低功率切换技术
CN106559080B (zh) * 2015-09-29 2020-03-10 美国亚德诺半导体公司 用于数模转换器的低功率切换技术
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN106788432A (zh) * 2016-12-30 2017-05-31 华为技术有限公司 数模转换电路
US10608653B2 (en) 2016-12-30 2020-03-31 Huawei Technologies Co., Ltd. Digital-to-analog conversion circuit
CN106788432B (zh) * 2016-12-30 2020-09-22 华为技术有限公司 数模转换电路
US10819365B1 (en) 2020-02-06 2020-10-27 Analog Devices, Inc. Utilizing current memory property in current steering digital-to-analog converters

Also Published As

Publication number Publication date
TW201117564A (en) 2011-05-16
US20110102225A1 (en) 2011-05-05
US7924197B1 (en) 2011-04-12
CN102055478B (zh) 2014-07-09
TWI430582B (zh) 2014-03-11

Similar Documents

Publication Publication Date Title
CN102055478B (zh) 三态电流数模转换装置及其减少电流消耗的方法
CN102097831B (zh) 充放电控制电路、方法以及电池系统
US9819195B2 (en) Multipath current source switching device
CN103650349A (zh) 使用sar和tdc的二级模数转换器
CN106559080A (zh) 用于数模转换器的低功率切换技术
EP2544344A1 (en) Triple mode charge-pump.
WO2024066508A1 (zh) 多输入电源电路及电子设备
US20150002322A1 (en) Switching scheme for isi mitigation in data converters
US6768438B1 (en) Current DAC code independent switching
CN112910240B (zh) 一种可变栅极电压开通控制电路、功率模块及电力变换器
JP2002118466A (ja) Ａｄ変換回路
CN110932705A (zh) 一种电源轨切换电路
TWI420496B (zh) 電壓比較器、包含該電壓比較器之液晶顯示裝置驅動電路及轉態加速方法
CN102739257B (zh) 数模转换器
CN102130686B (zh) 数模转换器及控制数模转换器的方法
CN110224699B (zh) 模数转换器
Keskin A low-voltage CMOS switch with a novel clock boosting scheme
US10840927B1 (en) Low power current steering digital-to-analog converter
JP4928200B2 (ja) データ処理装置およびその制御方法
KR102000405B1 (ko) 스위치드 저항 피드백을 이용하는 시그마 델타 모듈레이터 및 이의 구동 방법
Cecati et al. A discontinuous carrier-based multilevel modulation for multilevel converters
CN100353459C (zh) 移位寄存电路
CN117175938B (zh) 一种直流-直流转换器
CN220440558U (zh) 驱动电路及高压降压变换电路
Fernández et al. An asynchronous finite state machine controller for integrated buck-boost power converters in wideband signal-tracking applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant