JP2002118466A - Ａｄ変換回路 - Google Patents
Ａｄ変換回路Info
- Publication number
- JP2002118466A JP2002118466A JP2000305697A JP2000305697A JP2002118466A JP 2002118466 A JP2002118466 A JP 2002118466A JP 2000305697 A JP2000305697 A JP 2000305697A JP 2000305697 A JP2000305697 A JP 2000305697A JP 2002118466 A JP2002118466 A JP 2002118466A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- input
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Abstract
(57)【要約】
【課題】 消費電力を低減しつつ精度を向上させるＡＤ
変換回路を得ること。 【解決手段】 外部からの入力アナログ信号と所定の基
準電圧とを入力して比較する比較器２−１〜２−Ｎを備
え、該入力アナログ信号をディジタル信号に変換するＡ
Ｄ変換回路１において、比較器２−１〜２−Ｎの外部に
設けられ、基準電圧と入力アナログ信号との組合せ、ま
たは、第１の電圧と該第１の電圧に対して所定値以上の
電位差を有する第２の電圧との組合せのいずれか一方の
組合せを比較器２−１〜２−Ｎに切替入力する切替手段
を具備する。
変換回路を得ること。 【解決手段】 外部からの入力アナログ信号と所定の基
準電圧とを入力して比較する比較器２−１〜２−Ｎを備
え、該入力アナログ信号をディジタル信号に変換するＡ
Ｄ変換回路１において、比較器２−１〜２−Ｎの外部に
設けられ、基準電圧と入力アナログ信号との組合せ、ま
たは、第１の電圧と該第１の電圧に対して所定値以上の
電位差を有する第２の電圧との組合せのいずれか一方の
組合せを比較器２−１〜２−Ｎに切替入力する切替手段
を具備する。
Description
【０００１】
【発明の属する技術分野】この発明は、チョッパー型の
ＡＤ変換回路に関し、特に、ＡＤ（アナログ・ディジタ
ル）変換動作の停止中に、比較器内のインバータ回路の
貫通電流をカットして消費電力を低減する、すなわちパ
ワーセーブモードにすることが可能なＡＤ変換回路に関
するものである。
ＡＤ変換回路に関し、特に、ＡＤ（アナログ・ディジタ
ル）変換動作の停止中に、比較器内のインバータ回路の
貫通電流をカットして消費電力を低減する、すなわちパ
ワーセーブモードにすることが可能なＡＤ変換回路に関
するものである。
【０００２】
【従来の技術】図７は、従来のＡＤ変換回路の構成を示
す図である。従来のＡＤ変換回路２１は、外部からＡＤ
変換回路２１に対して入力された入力アナログ信号（入
力電圧）と所定の基準電圧（比較電圧）とを入力して比
較し、ディジタル信号を出力する複数の比較器２２−１
〜２２−Ｍ（Ｍは、ＡＤ変換回路２１のディジタル出力
のビット数）と、直列接続した複数の抵抗２３−１〜２
３−（Ｍ＋１）を有し、該各抵抗間を各比較器２２−１
〜２２−Ｍの比較電圧入力用端子（比較電圧の入力用の
端子）に接続したラダ−抵抗回路２３と、ラダ−抵抗回
路２３の一端を出力端子に接続したバッファ回路２４
と、ラダ−抵抗回路２３の他端を出力端子に接続したバ
ッファ回路２５と、複数の比較器２２−１〜２２−Ｍの
各入力電圧入力用端子（入力電圧の入力用の端子）を出
力端子に接続したバッファ回路２６とを備える。
す図である。従来のＡＤ変換回路２１は、外部からＡＤ
変換回路２１に対して入力された入力アナログ信号（入
力電圧）と所定の基準電圧（比較電圧）とを入力して比
較し、ディジタル信号を出力する複数の比較器２２−１
〜２２−Ｍ（Ｍは、ＡＤ変換回路２１のディジタル出力
のビット数）と、直列接続した複数の抵抗２３−１〜２
３−（Ｍ＋１）を有し、該各抵抗間を各比較器２２−１
〜２２−Ｍの比較電圧入力用端子（比較電圧の入力用の
端子）に接続したラダ−抵抗回路２３と、ラダ−抵抗回
路２３の一端を出力端子に接続したバッファ回路２４
と、ラダ−抵抗回路２３の他端を出力端子に接続したバ
ッファ回路２５と、複数の比較器２２−１〜２２−Ｍの
各入力電圧入力用端子（入力電圧の入力用の端子）を出
力端子に接続したバッファ回路２６とを備える。
【０００３】図８は、図７に示した比較器の構成を示す
図である。図７に示した比較器２２−１〜２２−Ｍは、
全て同じ構成を有する。比較器２２−１〜２２−Ｍ中の
任意の比較器２２−ｍは、入力電圧入力用端子を一端に
接続したスイッチ３１と、比較電圧入力用端子を一端に
接続したスイッチ３２と、スイッチ３１の他端およびス
イッチ３２の他端を一端に接続した容量（コンデンサ）
３３と、容量３３の他端を入力端子に接続したインバー
タ回路３４と、インバータ回路３４の入力端子とインバ
ータ回路３４の出力端子との間に設けたスイッチ３５と
を備える。
図である。図７に示した比較器２２−１〜２２−Ｍは、
全て同じ構成を有する。比較器２２−１〜２２−Ｍ中の
任意の比較器２２−ｍは、入力電圧入力用端子を一端に
接続したスイッチ３１と、比較電圧入力用端子を一端に
接続したスイッチ３２と、スイッチ３１の他端およびス
イッチ３２の他端を一端に接続した容量（コンデンサ）
３３と、容量３３の他端を入力端子に接続したインバー
タ回路３４と、インバータ回路３４の入力端子とインバ
ータ回路３４の出力端子との間に設けたスイッチ３５と
を備える。
【０００４】図９は、従来の比較器２２−ｍの動作を説
明する説明図であり、図１０は、従来の比較器２２−ｍ
の動作を示す波形図である。比較器２２−ｍは、外部か
らＡＤ変換回路２１に対して入力されたクロック信号に
同期して、スイッチ３１および３５を閉じてスイッチ３
２を開放した状態（図９（ａ）参照）と、スイッチ３１
および３５を開放してスイッチ３２を閉じた状態（図９
（ｂ）参照）とを繰り返す。スイッチ３１を閉じ、スイ
ッチ３２を開放すると、容量３３の入力側（スイッチ３
１，３２側）に入力電圧が印加される。そして、容量３
３の入力側の電圧値は、入力電圧の電圧値Ｖｉｎ２とな
る。
明する説明図であり、図１０は、従来の比較器２２−ｍ
の動作を示す波形図である。比較器２２−ｍは、外部か
らＡＤ変換回路２１に対して入力されたクロック信号に
同期して、スイッチ３１および３５を閉じてスイッチ３
２を開放した状態（図９（ａ）参照）と、スイッチ３１
および３５を開放してスイッチ３２を閉じた状態（図９
（ｂ）参照）とを繰り返す。スイッチ３１を閉じ、スイ
ッチ３２を開放すると、容量３３の入力側（スイッチ３
１，３２側）に入力電圧が印加される。そして、容量３
３の入力側の電圧値は、入力電圧の電圧値Ｖｉｎ２とな
る。
【０００５】また、スイッチ３５を閉じると、インバー
タ回路３４の入力端子とインバータ回路３４の出力端子
とがショートした状態となり、インバータ回路３４の入
力端子および出力端子にインバータ回路３４の閾値電圧
Ｖｔｈ２が発生する。すなわち、容量３３の出力側（イ
ンバータ回路３４側）の電圧値およびインバータ回路３
４の出力側の電圧値は、閾値電圧Ｖｔｈ２となる。そし
て、容量３３には、入力電圧の電圧値Ｖｉｎ２と閾値電
圧Ｖｔｈ２との電位差分の電荷が蓄積される。一方、ス
イッチ３１を開放し、スイッチ３２を閉じると、容量３
３の入力側に比較電圧が印加される。そして、容量３３
の入力側の電圧値は、比較電圧の電圧値Ｖｃｏｍｐ２と
なる。
タ回路３４の入力端子とインバータ回路３４の出力端子
とがショートした状態となり、インバータ回路３４の入
力端子および出力端子にインバータ回路３４の閾値電圧
Ｖｔｈ２が発生する。すなわち、容量３３の出力側（イ
ンバータ回路３４側）の電圧値およびインバータ回路３
４の出力側の電圧値は、閾値電圧Ｖｔｈ２となる。そし
て、容量３３には、入力電圧の電圧値Ｖｉｎ２と閾値電
圧Ｖｔｈ２との電位差分の電荷が蓄積される。一方、ス
イッチ３１を開放し、スイッチ３２を閉じると、容量３
３の入力側に比較電圧が印加される。そして、容量３３
の入力側の電圧値は、比較電圧の電圧値Ｖｃｏｍｐ２と
なる。
【０００６】また、スイッチ３１を開放してスイッチ３
２を閉じるとともにスイッチ３５を開放するので、容量
３３の出力側の電圧値は、容量３３の入力側電圧値の変
化分「Ｖｃｏｍｐ２―Ｖｉｎ２」だけ移動する。すなわ
ち、容量３３の出力側の電圧値は、「Ｖｔｈ２＋（Ｖｃ
ｏｍｐ２―Ｖｉｎ２）」となる。そして、インバータ回
路３４の出力側の電圧値は、「Ｖｔｈ２＋α２」とな
る。ただし、α２は、容量３３の出力側電圧値と閾値電
圧Ｖｔｈ２との電位差「Ｖｃｏｍｐ２―Ｖｉｎ２」に、
インバータ回路３４の増幅率を掛けたものである。同様
に各比較器２２−１〜２２−Ｍが動作することによっ
て、ＡＤ変換が実行される。
２を閉じるとともにスイッチ３５を開放するので、容量
３３の出力側の電圧値は、容量３３の入力側電圧値の変
化分「Ｖｃｏｍｐ２―Ｖｉｎ２」だけ移動する。すなわ
ち、容量３３の出力側の電圧値は、「Ｖｔｈ２＋（Ｖｃ
ｏｍｐ２―Ｖｉｎ２）」となる。そして、インバータ回
路３４の出力側の電圧値は、「Ｖｔｈ２＋α２」とな
る。ただし、α２は、容量３３の出力側電圧値と閾値電
圧Ｖｔｈ２との電位差「Ｖｃｏｍｐ２―Ｖｉｎ２」に、
インバータ回路３４の増幅率を掛けたものである。同様
に各比較器２２−１〜２２−Ｍが動作することによっ
て、ＡＤ変換が実行される。
【０００７】スイッチ３１および３５を閉じ、スイッチ
３２を開放した状態では、容量３３の出力側の電圧値が
閾値電圧Ｖｔｈ２となり、インバータ回路３４内の図示
しないトランジスタに貫通電流が流れる。また、スイッ
チ３１および３５を開放し、スイッチ３２を閉じた状態
では、「Ｖｃｏｍｐ２―Ｖｉｎ２」が十分大きくない場
合、容量３３の出力側の電圧値が閾値電圧Ｖｔｈ２付近
となり、インバータ回路３４の出力側の電圧値が電源の
高電位側電圧値ＶＤＤ２または電源の低電位側電圧値Ｇ
ＮＤ２と一致せず、インバータ回路３４内の図示しない
トランジスタに貫通電流が流れる。実際は、ほとんどの
場合、「Ｖｃｏｍｐ２―Ｖｉｎ２」が十分大きくなく、
貫通電流が流れる。
３２を開放した状態では、容量３３の出力側の電圧値が
閾値電圧Ｖｔｈ２となり、インバータ回路３４内の図示
しないトランジスタに貫通電流が流れる。また、スイッ
チ３１および３５を開放し、スイッチ３２を閉じた状態
では、「Ｖｃｏｍｐ２―Ｖｉｎ２」が十分大きくない場
合、容量３３の出力側の電圧値が閾値電圧Ｖｔｈ２付近
となり、インバータ回路３４の出力側の電圧値が電源の
高電位側電圧値ＶＤＤ２または電源の低電位側電圧値Ｇ
ＮＤ２と一致せず、インバータ回路３４内の図示しない
トランジスタに貫通電流が流れる。実際は、ほとんどの
場合、「Ｖｃｏｍｐ２―Ｖｉｎ２」が十分大きくなく、
貫通電流が流れる。
【０００８】すなわち、スイッチ３１および３５を閉
じ、スイッチ３２を開放した状態、およびスイッチ３１
および３５を開放し、スイッチ３２を閉じた状態のいず
れにおいても、貫通電流が流れる。そして、クロック信
号を停止し、ＡＤ変換回路２１のＡＤ変換動作を停止し
ている間も貫通電流が流れ続ける。すなわち、ＡＤ変換
回路２１の消費電力が上昇するという不具合がある。図
１１は、この不具合を解決する従来の他の比較器の構成
を示す図である。
じ、スイッチ３２を開放した状態、およびスイッチ３１
および３５を開放し、スイッチ３２を閉じた状態のいず
れにおいても、貫通電流が流れる。そして、クロック信
号を停止し、ＡＤ変換回路２１のＡＤ変換動作を停止し
ている間も貫通電流が流れ続ける。すなわち、ＡＤ変換
回路２１の消費電力が上昇するという不具合がある。図
１１は、この不具合を解決する従来の他の比較器の構成
を示す図である。
【０００９】この比較器は、図８に示した比較器２２−
ｍにおいて、容量３３の出力側と電源の低電位側との間
にスイッチ４０を設けたものである。この比較器を用い
たＡＤ変換回路では、ＡＤ変換動作時、スイッチ４０は
開放しておく。そして、ＡＤ変換動作を停止する場合
は、スイッチ４０を閉じる。これにより、容量３３の出
力側の電圧値が電源の低電位側電圧値ＧＮＤ２となり、
インバータ回路３４の貫通電流がカットされるので、消
費電力を低減するパワーセーブモードを実現することが
できる。
ｍにおいて、容量３３の出力側と電源の低電位側との間
にスイッチ４０を設けたものである。この比較器を用い
たＡＤ変換回路では、ＡＤ変換動作時、スイッチ４０は
開放しておく。そして、ＡＤ変換動作を停止する場合
は、スイッチ４０を閉じる。これにより、容量３３の出
力側の電圧値が電源の低電位側電圧値ＧＮＤ２となり、
インバータ回路３４の貫通電流がカットされるので、消
費電力を低減するパワーセーブモードを実現することが
できる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の技術によれば、ＡＤ変換回路の精度に大きな影響を
及ぼす比較器内の容量３３にパワーセーブモード用のス
イッチ４０を付加するため、比較器内の電位が変動し、
ＡＤ変換回路の精度が劣化するというという問題点があ
った。
来の技術によれば、ＡＤ変換回路の精度に大きな影響を
及ぼす比較器内の容量３３にパワーセーブモード用のス
イッチ４０を付加するため、比較器内の電位が変動し、
ＡＤ変換回路の精度が劣化するというという問題点があ
った。
【００１１】この発明は、上記に鑑みてなされたもので
あって、消費電力を低減しつつ精度を向上させるＡＤ変
換回路を得ることを目的とする。
あって、消費電力を低減しつつ精度を向上させるＡＤ変
換回路を得ることを目的とする。
【００１２】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、この発明にかかるＡＤ変換回路
にあっては、外部からの入力アナログ信号と所定の基準
電圧とを入力して比較する比較器を備え、該入力アナロ
グ信号をディジタル信号に変換するＡＤ変換回路におい
て、前記比較器の外部に設けられ、前記基準電圧と前記
入力アナログ信号との組合せ、または、第１の電圧と該
第１の電圧に対して所定値以上の電位差を有する第２の
電圧との組合せのいずれか一方の組合せを前記比較器に
切替入力する切替手段を具備することを特徴とする。
目的を達成するために、この発明にかかるＡＤ変換回路
にあっては、外部からの入力アナログ信号と所定の基準
電圧とを入力して比較する比較器を備え、該入力アナロ
グ信号をディジタル信号に変換するＡＤ変換回路におい
て、前記比較器の外部に設けられ、前記基準電圧と前記
入力アナログ信号との組合せ、または、第１の電圧と該
第１の電圧に対して所定値以上の電位差を有する第２の
電圧との組合せのいずれか一方の組合せを前記比較器に
切替入力する切替手段を具備することを特徴とする。
【００１３】この発明によれば、比較器が、外部からの
入力アナログ信号と所定の基準電圧とを入力して比較
し、比較器の外部に設けられた切替手段が、基準電圧と
入力アナログ信号との組合せ、または、第１の電圧と該
第１の電圧に対して所定値以上の電位差を有する第２の
電圧との組合せのいずれか一方の組合せを比較器に切替
入力する。これにより、切替手段を設けることによる精
度に対する影響を抑えつつ、基準電圧および入力アナロ
グ信号と第１の電圧および第２の電圧とを切り替えるこ
とができる。
入力アナログ信号と所定の基準電圧とを入力して比較
し、比較器の外部に設けられた切替手段が、基準電圧と
入力アナログ信号との組合せ、または、第１の電圧と該
第１の電圧に対して所定値以上の電位差を有する第２の
電圧との組合せのいずれか一方の組合せを比較器に切替
入力する。これにより、切替手段を設けることによる精
度に対する影響を抑えつつ、基準電圧および入力アナロ
グ信号と第１の電圧および第２の電圧とを切り替えるこ
とができる。
【００１４】つぎの発明にかかるＡＤ変換回路にあって
は、前記第１の電圧が、電源の高電位側電圧または電源
の低電位側電圧であり、前記第２の電圧が、電源の低電
位側電圧または電源の高電位側電圧であることを特徴と
する。
は、前記第１の電圧が、電源の高電位側電圧または電源
の低電位側電圧であり、前記第２の電圧が、電源の低電
位側電圧または電源の高電位側電圧であることを特徴と
する。
【００１５】この発明によれば、第１の電圧として、電
源の高電位側電圧または電源の低電位側電圧を用い、第
２の電圧として、電源の低電位側電圧または電源の高電
位側電圧を用いることによって、比較器内のインバータ
回路の貫通電流を防止する第１の電圧および第２の電圧
を容易かつ確実に得ることができる。
源の高電位側電圧または電源の低電位側電圧を用い、第
２の電圧として、電源の低電位側電圧または電源の高電
位側電圧を用いることによって、比較器内のインバータ
回路の貫通電流を防止する第１の電圧および第２の電圧
を容易かつ確実に得ることができる。
【００１６】つぎの発明にかかるＡＤ変換回路にあって
は、さらに、前記入力アナログ信号および前記基準電圧
を安定させる安定手段を具備し、前記切替手段が、前記
安定手段の前段に配置されることを特徴とする。
は、さらに、前記入力アナログ信号および前記基準電圧
を安定させる安定手段を具備し、前記切替手段が、前記
安定手段の前段に配置されることを特徴とする。
【００１７】この発明によれば、入力アナログ信号およ
び基準電圧を安定させる安定手段の前段に切替手段を配
置することによって、切替手段を設けることによる精度
に対する影響をさらに抑えることができる。
び基準電圧を安定させる安定手段の前段に切替手段を配
置することによって、切替手段を設けることによる精度
に対する影響をさらに抑えることができる。
【００１８】つぎの発明にかかるＡＤ変換回路にあって
は、外部からの入力アナログ信号と所定の基準電圧とを
入力して比較する複数の比較器を備え、該入力アナログ
信号をディジタル信号に変換するＡＤ変換回路におい
て、直列接続した複数の抵抗を有し、該各抵抗間を前記
各比較器の基準電圧入力用の端子に接続した抵抗直列回
路と、前記抵抗直列回路の一端を出力端子に接続した第
１のバッファ回路と、前記抵抗直列回路の他端を出力端
子に接続した第２のバッファ回路と、前記複数の比較器
の入力アナログ信号入力用の各端子を出力端子に接続し
た第３のバッファ回路と、電源電圧の高電位側電圧もし
くは電源電圧の低電位側電圧、または前記各基準電圧生
成用の第１の参照電圧のいずれか一方を選択して前記第
１のバッファ回路の入力端子に接続する第１のスイッチ
と、電源電圧の高電位側電圧もしくは電源電圧の低電位
側電圧、または前記各基準電圧生成用の第２の参照電圧
のいずれか一方を選択して前記第２のバッファ回路の入
力端子に接続する第２のスイッチと、電源電圧の低電位
側電圧もしくは電源電圧の高電位側電圧、または前記入
力アナログ信号のいずれか一方を選択して前記第３のバ
ッファ回路の入力端子に接続する第３のスイッチと、を
具備することを特徴とする。
は、外部からの入力アナログ信号と所定の基準電圧とを
入力して比較する複数の比較器を備え、該入力アナログ
信号をディジタル信号に変換するＡＤ変換回路におい
て、直列接続した複数の抵抗を有し、該各抵抗間を前記
各比較器の基準電圧入力用の端子に接続した抵抗直列回
路と、前記抵抗直列回路の一端を出力端子に接続した第
１のバッファ回路と、前記抵抗直列回路の他端を出力端
子に接続した第２のバッファ回路と、前記複数の比較器
の入力アナログ信号入力用の各端子を出力端子に接続し
た第３のバッファ回路と、電源電圧の高電位側電圧もし
くは電源電圧の低電位側電圧、または前記各基準電圧生
成用の第１の参照電圧のいずれか一方を選択して前記第
１のバッファ回路の入力端子に接続する第１のスイッチ
と、電源電圧の高電位側電圧もしくは電源電圧の低電位
側電圧、または前記各基準電圧生成用の第２の参照電圧
のいずれか一方を選択して前記第２のバッファ回路の入
力端子に接続する第２のスイッチと、電源電圧の低電位
側電圧もしくは電源電圧の高電位側電圧、または前記入
力アナログ信号のいずれか一方を選択して前記第３のバ
ッファ回路の入力端子に接続する第３のスイッチと、を
具備することを特徴とする。
【００１９】この発明によれば、第１のスイッチが、電
源の高電位側電圧（もしくは電源の低電位側電圧）また
は上位参照電圧のいずれか一方を選択して第１のバッフ
ァ回路に出力し、第２のスイッチが、電源の高電位側電
圧（もしくは電源の低電位側電圧）または下位参照電圧
のいずれか一方を選択して第２のバッファ回路に出力
し、第３のスイッチが、電源の低電位側電圧（もしくは
電源の高電位側電圧）または入力アナログ信号のいずれ
か一方を選択して第３のバッファ回路に出力し、抵抗直
列回路が、第１のバッファ回路の出力電圧から第２のバ
ッファ回路の出力電圧までの電圧範囲を複数段階に分圧
し、各分圧電圧を各比較器に出力し、比較器が、第３の
バッファ回路の出力電圧と抵抗直列回路の出力電圧とを
入力して比較する。これにより、第１のスイッチ，第２
のスイッチおよび第３のスイッチを設けることによる精
度に対する影響を抑えつつ、基準電圧および入力アナロ
グ信号と、電源の高電位側電圧および電源の低電位側電
圧（または電源の低電位側電圧および電源の高電位側電
圧）とを切り替えることができる。
源の高電位側電圧（もしくは電源の低電位側電圧）また
は上位参照電圧のいずれか一方を選択して第１のバッフ
ァ回路に出力し、第２のスイッチが、電源の高電位側電
圧（もしくは電源の低電位側電圧）または下位参照電圧
のいずれか一方を選択して第２のバッファ回路に出力
し、第３のスイッチが、電源の低電位側電圧（もしくは
電源の高電位側電圧）または入力アナログ信号のいずれ
か一方を選択して第３のバッファ回路に出力し、抵抗直
列回路が、第１のバッファ回路の出力電圧から第２のバ
ッファ回路の出力電圧までの電圧範囲を複数段階に分圧
し、各分圧電圧を各比較器に出力し、比較器が、第３の
バッファ回路の出力電圧と抵抗直列回路の出力電圧とを
入力して比較する。これにより、第１のスイッチ，第２
のスイッチおよび第３のスイッチを設けることによる精
度に対する影響を抑えつつ、基準電圧および入力アナロ
グ信号と、電源の高電位側電圧および電源の低電位側電
圧（または電源の低電位側電圧および電源の高電位側電
圧）とを切り替えることができる。
【００２０】
【発明の実施の形態】以下、この発明の実施の形態を、
図面を参照して詳細に説明する。なお、この実施の形態
により、この発明が限定されるものではない。
図面を参照して詳細に説明する。なお、この実施の形態
により、この発明が限定されるものではない。
【００２１】図１は、この発明の一実施の形態にかかる
ＡＤ変換回路の構成を示す図である。この実施の形態の
ＡＤ変換回路１は、外部からＡＤ変換回路１に対して入
力された入力アナログ信号（入力電圧）と所定の基準電
圧（比較電圧）とを入力して比較し、ディジタル信号を
出力する複数の比較器２−１〜２−Ｎ（Ｎは、ＡＤ変換
回路１のディジタル出力のビット数）と、直列接続した
複数の抵抗３−１〜３−（Ｎ＋１）を有し、該各抵抗間
を各比較器２−１〜２−Ｎの比較電圧入力用端子（比較
電圧の入力用の端子）に接続したラダ−抵抗回路３と、
ラダ−抵抗回路３の一端を出力端子に接続したバッファ
回路４と、ラダ−抵抗回路３の他端を出力端子に接続し
たバッファ回路５と、複数の比較器２−１〜２−Ｎの各
入力電圧入力用端子（入力電圧の入力用の端子）を出力
端子に接続したバッファ回路６と、電源電圧の高電位側
または比較電圧生成用の上位参照電圧を供給する信号線
のいずれか一方を選択してバッファ回路４の入力端子に
接続するスイッチ７と、電源電圧の高電位側または比較
電圧生成用の下位参照電圧を供給する信号線のいずれか
一方を選択してバッファ回路５の入力端子に接続するス
イッチ８と、電源電圧の低電位側電圧または入力電圧の
いずれか一方を選択してバッファ回路６の入力端子に接
続するスイッチ９とを備える。
ＡＤ変換回路の構成を示す図である。この実施の形態の
ＡＤ変換回路１は、外部からＡＤ変換回路１に対して入
力された入力アナログ信号（入力電圧）と所定の基準電
圧（比較電圧）とを入力して比較し、ディジタル信号を
出力する複数の比較器２−１〜２−Ｎ（Ｎは、ＡＤ変換
回路１のディジタル出力のビット数）と、直列接続した
複数の抵抗３−１〜３−（Ｎ＋１）を有し、該各抵抗間
を各比較器２−１〜２−Ｎの比較電圧入力用端子（比較
電圧の入力用の端子）に接続したラダ−抵抗回路３と、
ラダ−抵抗回路３の一端を出力端子に接続したバッファ
回路４と、ラダ−抵抗回路３の他端を出力端子に接続し
たバッファ回路５と、複数の比較器２−１〜２−Ｎの各
入力電圧入力用端子（入力電圧の入力用の端子）を出力
端子に接続したバッファ回路６と、電源電圧の高電位側
または比較電圧生成用の上位参照電圧を供給する信号線
のいずれか一方を選択してバッファ回路４の入力端子に
接続するスイッチ７と、電源電圧の高電位側または比較
電圧生成用の下位参照電圧を供給する信号線のいずれか
一方を選択してバッファ回路５の入力端子に接続するス
イッチ８と、電源電圧の低電位側電圧または入力電圧の
いずれか一方を選択してバッファ回路６の入力端子に接
続するスイッチ９とを備える。
【００２２】スイッチ７は、ＡＤ変換動作の間、上位参
照電圧側とバッファ回路４の入力端子とを接続する。そ
して、スイッチ７は、ＡＤ変換動作を停止する１クロッ
ク以上前に、上位参照電圧側に代えて、電源の高電位側
をバッファ回路４の入力端子に接続する。スイッチ８
は、ＡＤ変換動作の間、下位参照電圧側とバッファ回路
５の入力端子とを接続する。そして、スイッチ８は、Ａ
Ｄ変換動作を停止する１クロック以上前に、下位参照電
圧側に代えて、電源の高電位側をバッファ回路５の入力
端子に接続する。ここで、上位参照電圧および下位参照
電圧は、各比較器２−１〜２−Ｎに対する各比較電圧の
生成に用いる電圧である。上位参照電圧から下位参照電
圧までの電圧範囲が、入力アナログ電圧の許容範囲とな
る。
照電圧側とバッファ回路４の入力端子とを接続する。そ
して、スイッチ７は、ＡＤ変換動作を停止する１クロッ
ク以上前に、上位参照電圧側に代えて、電源の高電位側
をバッファ回路４の入力端子に接続する。スイッチ８
は、ＡＤ変換動作の間、下位参照電圧側とバッファ回路
５の入力端子とを接続する。そして、スイッチ８は、Ａ
Ｄ変換動作を停止する１クロック以上前に、下位参照電
圧側に代えて、電源の高電位側をバッファ回路５の入力
端子に接続する。ここで、上位参照電圧および下位参照
電圧は、各比較器２−１〜２−Ｎに対する各比較電圧の
生成に用いる電圧である。上位参照電圧から下位参照電
圧までの電圧範囲が、入力アナログ電圧の許容範囲とな
る。
【００２３】スイッチ９は、ＡＤ変換動作の間、入力電
圧側とバッファ回路６の入力端子とを接続する。そし
て、スイッチ９は、ＡＤ変換動作を停止する１クロック
以上前に、入力電圧入力端子に代えて、電源の低電位側
をバッファ回路６の入力端子に接続する。バッファ回路
４〜６は、低出力インピーダンスを有し、比較器２−１
〜２−Ｎに対する信号（電圧）を安定させる。ラダ−抵
抗回路３は、バッファ回路４の出力電圧からバッファ回
路５の出力電圧までの電圧範囲を複数段階に分圧し、各
分圧電圧を各比較器２−１〜２−Ｎの比較電圧入力用端
子に出力する。
圧側とバッファ回路６の入力端子とを接続する。そし
て、スイッチ９は、ＡＤ変換動作を停止する１クロック
以上前に、入力電圧入力端子に代えて、電源の低電位側
をバッファ回路６の入力端子に接続する。バッファ回路
４〜６は、低出力インピーダンスを有し、比較器２−１
〜２−Ｎに対する信号（電圧）を安定させる。ラダ−抵
抗回路３は、バッファ回路４の出力電圧からバッファ回
路５の出力電圧までの電圧範囲を複数段階に分圧し、各
分圧電圧を各比較器２−１〜２−Ｎの比較電圧入力用端
子に出力する。
【００２４】図２は、図１に示した比較器の構成を示す
図である。図１に示した比較器２−１〜２−Ｎは、全て
同じ構成を有する。比較器２−１〜２−Ｎ中の任意の比
較器２−ｎは、入力電圧入力用端子を一端に接続したス
イッチ１１と、比較電圧入力用端子を一端に接続したス
イッチ１２と、スイッチ１１の他端およびスイッチ１２
の他端を一端に接続した容量（コンデンサ）１３と、容
量１３の他端を入力端子に接続したインバータ回路１４
と、インバータ回路１４の入力端子とインバータ回路１
４の出力端子との間に設けたスイッチ１５とを備える。
容量１３は、電荷を蓄積し、インバータ回路１４は、信
号を反転増幅して出力する。
図である。図１に示した比較器２−１〜２−Ｎは、全て
同じ構成を有する。比較器２−１〜２−Ｎ中の任意の比
較器２−ｎは、入力電圧入力用端子を一端に接続したス
イッチ１１と、比較電圧入力用端子を一端に接続したス
イッチ１２と、スイッチ１１の他端およびスイッチ１２
の他端を一端に接続した容量（コンデンサ）１３と、容
量１３の他端を入力端子に接続したインバータ回路１４
と、インバータ回路１４の入力端子とインバータ回路１
４の出力端子との間に設けたスイッチ１５とを備える。
容量１３は、電荷を蓄積し、インバータ回路１４は、信
号を反転増幅して出力する。
【００２５】各比較器２−１〜２−Ｎのインバータ回路
の出力がＡＤ変換回路１の出力ディジタル信号となる。
各スイッチ７〜９，１１，１２，１５は、ＡＤ変換回路
１内の図示しない制御回路、またはＡＤ変換回路１外の
図示しない制御回路からの制御によってオン，オフす
る。なお、ＡＤ変換回路１において、電源の高電位側と
電源の低電位側とを入れ替えて接続してもよいし、電源
の高電位側および電源の低電位側に代えて、各比較器２
−１〜２−Ｎ内のインバータ回路の貫通電流を防止する
のに十分な所定値以上の電位差を有する二つの電圧を用
いてもよい。
の出力がＡＤ変換回路１の出力ディジタル信号となる。
各スイッチ７〜９，１１，１２，１５は、ＡＤ変換回路
１内の図示しない制御回路、またはＡＤ変換回路１外の
図示しない制御回路からの制御によってオン，オフす
る。なお、ＡＤ変換回路１において、電源の高電位側と
電源の低電位側とを入れ替えて接続してもよいし、電源
の高電位側および電源の低電位側に代えて、各比較器２
−１〜２−Ｎ内のインバータ回路の貫通電流を防止する
のに十分な所定値以上の電位差を有する二つの電圧を用
いてもよい。
【００２６】以上の構成において、この実施の形態の動
作について図３〜図５を参照して説明する。図３は、こ
の実施の形態にかかる比較器２−ｎの動作を説明する説
明図であり、図４は、この実施の形態にかかるＡＤ変換
動作時の比較器２−ｎの動作を示す波形図である。比較
器２−ｎは、外部からＡＤ変換回路１に対して入力され
たクロック信号に同期して、スイッチ１１および１５を
閉じてスイッチ１２を開放した状態（図３（ａ）参照）
と、スイッチ１１および１５を開放してスイッチ１２を
閉じた状態（図３（ｂ）参照）とを繰り返す。スイッチ
１１を閉じ、スイッチ１２を開放すると、容量１３の入
力側（スイッチ１１，１２側）に入力電圧が印加され
る。そして、容量１３の入力側の電圧値は、入力電圧の
電圧値Ｖｉｎ１となる。
作について図３〜図５を参照して説明する。図３は、こ
の実施の形態にかかる比較器２−ｎの動作を説明する説
明図であり、図４は、この実施の形態にかかるＡＤ変換
動作時の比較器２−ｎの動作を示す波形図である。比較
器２−ｎは、外部からＡＤ変換回路１に対して入力され
たクロック信号に同期して、スイッチ１１および１５を
閉じてスイッチ１２を開放した状態（図３（ａ）参照）
と、スイッチ１１および１５を開放してスイッチ１２を
閉じた状態（図３（ｂ）参照）とを繰り返す。スイッチ
１１を閉じ、スイッチ１２を開放すると、容量１３の入
力側（スイッチ１１，１２側）に入力電圧が印加され
る。そして、容量１３の入力側の電圧値は、入力電圧の
電圧値Ｖｉｎ１となる。
【００２７】また、スイッチ１５を閉じると、インバー
タ回路１４の入力端子とインバータ回路１４の出力端子
とがショートした状態となり、インバータ回路１４の入
力端子および出力端子にインバータ回路１４の閾値電圧
Ｖｔｈ１が発生する。すなわち、容量１３の出力側（イ
ンバータ回路１４側）の電圧値およびインバータ回路１
４の出力側の電圧値は、閾値電圧Ｖｔｈ１となる。そし
て、容量１３には、入力電圧の電圧値Ｖｉｎ１と閾値電
圧Ｖｔｈ１との電位差分の電荷が蓄積される。一方、ス
イッチ１１を開放し、スイッチ１２を閉じると、容量１
３の入力側に比較電圧が印加される。そして、容量１３
の入力側の電圧値は、比較電圧の電圧値Ｖｃｏｍｐ１と
なる。
タ回路１４の入力端子とインバータ回路１４の出力端子
とがショートした状態となり、インバータ回路１４の入
力端子および出力端子にインバータ回路１４の閾値電圧
Ｖｔｈ１が発生する。すなわち、容量１３の出力側（イ
ンバータ回路１４側）の電圧値およびインバータ回路１
４の出力側の電圧値は、閾値電圧Ｖｔｈ１となる。そし
て、容量１３には、入力電圧の電圧値Ｖｉｎ１と閾値電
圧Ｖｔｈ１との電位差分の電荷が蓄積される。一方、ス
イッチ１１を開放し、スイッチ１２を閉じると、容量１
３の入力側に比較電圧が印加される。そして、容量１３
の入力側の電圧値は、比較電圧の電圧値Ｖｃｏｍｐ１と
なる。
【００２８】また、スイッチ１１を開放してスイッチ１
２を閉じるとともにスイッチ１５を開放するので、容量
１３の出力側の電圧値は、容量１３の入力側電圧値の変
化分「Ｖｃｏｍｐ１―Ｖｉｎ１」だけ移動する。すなわ
ち、容量１３の出力側の電圧値は、「Ｖｔｈ１＋（Ｖｃ
ｏｍｐ１―Ｖｉｎ１）」となる。そして、インバータ回
路１４の出力側の電圧値は、「Ｖｔｈ１＋α１」とな
る。ただし、α１は、容量１３の出力側電圧値と閾値電
圧Ｖｔｈ１との電位差「Ｖｃｏｍｐ２―Ｖｉｎ２」に、
インバータ回路１４の増幅率を掛けたものである。同様
に各比較器２−１〜２−Ｎが動作することによって、Ａ
Ｄ変換が実行される。
２を閉じるとともにスイッチ１５を開放するので、容量
１３の出力側の電圧値は、容量１３の入力側電圧値の変
化分「Ｖｃｏｍｐ１―Ｖｉｎ１」だけ移動する。すなわ
ち、容量１３の出力側の電圧値は、「Ｖｔｈ１＋（Ｖｃ
ｏｍｐ１―Ｖｉｎ１）」となる。そして、インバータ回
路１４の出力側の電圧値は、「Ｖｔｈ１＋α１」とな
る。ただし、α１は、容量１３の出力側電圧値と閾値電
圧Ｖｔｈ１との電位差「Ｖｃｏｍｐ２―Ｖｉｎ２」に、
インバータ回路１４の増幅率を掛けたものである。同様
に各比較器２−１〜２−Ｎが動作することによって、Ａ
Ｄ変換が実行される。
【００２９】つぎに、前述したＡＤ変換動作を停止し、
パワーセーブモードに移行する場合の動作について説明
する。図５は、この実施の形態にかかるＡＤ変換動作を
停止する場合の比較器２−ｎの動作を示す波形図であ
る。ＡＤ変換動作を停止する場合、その１クロック以上
前に、スイッチ７〜９の接続切替えを行う。これによ
り、比較器２−ｎの入力電圧入力用端子には、スイッチ
９およびバッファ回路６を介して電源の低電位側電圧Ｇ
ＮＤ１が印加される。また、スイッチ７，８およびバッ
ファ回路４，５を介してラダ−抵抗回路３の両端に電源
の高電位側電圧ＶＤＤ１が印加されるため、比較器２−
ｎの比較電圧入力用端子には、電源の高電位側電圧ＶＤ
Ｄ１とほぼ同等の電圧が印加される。
パワーセーブモードに移行する場合の動作について説明
する。図５は、この実施の形態にかかるＡＤ変換動作を
停止する場合の比較器２−ｎの動作を示す波形図であ
る。ＡＤ変換動作を停止する場合、その１クロック以上
前に、スイッチ７〜９の接続切替えを行う。これによ
り、比較器２−ｎの入力電圧入力用端子には、スイッチ
９およびバッファ回路６を介して電源の低電位側電圧Ｇ
ＮＤ１が印加される。また、スイッチ７，８およびバッ
ファ回路４，５を介してラダ−抵抗回路３の両端に電源
の高電位側電圧ＶＤＤ１が印加されるため、比較器２−
ｎの比較電圧入力用端子には、電源の高電位側電圧ＶＤ
Ｄ１とほぼ同等の電圧が印加される。
【００３０】比較器２−ｎでは、まず、スイッチ１１お
よび１５を閉じ、スイッチ１２を開放する。これによ
り、容量１３の入力側が入力電圧入力端子に接続され、
その電圧値はＧＮＤ１となる。また、容量１３の出力側
の電圧値およびインバータ回路１４の出力側の電圧値
は、閾値電圧Ｖｔｈ１となる。つぎに、スイッチ１１お
よび１５を開放し、スイッチ１２を閉じる。これによ
り、容量１３の入力側が比較電圧入力端子に接続され、
その電圧値はＶＤＤ１となる。容量１３の入力側の電圧
値がＧＮＤ１からＶＤＤ１に十分大きく変化するので、
容量１３の出力側の電圧値はＶＤＤ１となり、インバー
タ回路１４の出力側の電圧値は、ＧＮＤ１となる。
よび１５を閉じ、スイッチ１２を開放する。これによ
り、容量１３の入力側が入力電圧入力端子に接続され、
その電圧値はＧＮＤ１となる。また、容量１３の出力側
の電圧値およびインバータ回路１４の出力側の電圧値
は、閾値電圧Ｖｔｈ１となる。つぎに、スイッチ１１お
よび１５を開放し、スイッチ１２を閉じる。これによ
り、容量１３の入力側が比較電圧入力端子に接続され、
その電圧値はＶＤＤ１となる。容量１３の入力側の電圧
値がＧＮＤ１からＶＤＤ１に十分大きく変化するので、
容量１３の出力側の電圧値はＶＤＤ１となり、インバー
タ回路１４の出力側の電圧値は、ＧＮＤ１となる。
【００３１】インバータ回路１４の出力側の電圧値がＧ
ＮＤ１である状態においては、インバータ回路１４内の
図示しないＮチャネルトランジスタのみオンとなるの
で、貫通電流は流れない。比較器２−１〜２−Ｎの全て
において、この状態となる。この状態でクロック信号を
停止することによって、ＡＤ変換回路１をパワーセーブ
モードにすることができる。なお、電源の高電位側電圧
および電源の低電位側電圧に代えて、インバータ回路１
４の出力電圧値をＧＮＤ１またはＶＤＤ１にすることが
可能な所定値以上の電位差を有する一組の電圧を用いて
もよい。また、図６に示すように、スイッチ７，８に代
えて、各比較器２−１〜２−Ｎとラダ−抵抗回路３との
間にパワーセーブモード用のスイッチ７−１〜７−Ｎを
設けてもよい。スイッチ７−１〜７−Ｎは、ＡＤ変換動
作時に、各比較器２−１〜２−Ｎとラダ−抵抗回路３と
を接続し、ＡＤ変換動作を停止する場合に、電源の高電
位側（または電源の低電位側）と各２−１〜２−Ｎとを
接続する。
ＮＤ１である状態においては、インバータ回路１４内の
図示しないＮチャネルトランジスタのみオンとなるの
で、貫通電流は流れない。比較器２−１〜２−Ｎの全て
において、この状態となる。この状態でクロック信号を
停止することによって、ＡＤ変換回路１をパワーセーブ
モードにすることができる。なお、電源の高電位側電圧
および電源の低電位側電圧に代えて、インバータ回路１
４の出力電圧値をＧＮＤ１またはＶＤＤ１にすることが
可能な所定値以上の電位差を有する一組の電圧を用いて
もよい。また、図６に示すように、スイッチ７，８に代
えて、各比較器２−１〜２−Ｎとラダ−抵抗回路３との
間にパワーセーブモード用のスイッチ７−１〜７−Ｎを
設けてもよい。スイッチ７−１〜７−Ｎは、ＡＤ変換動
作時に、各比較器２−１〜２−Ｎとラダ−抵抗回路３と
を接続し、ＡＤ変換動作を停止する場合に、電源の高電
位側（または電源の低電位側）と各２−１〜２−Ｎとを
接続する。
【００３２】前述したように、この実施の形態によれ
ば、比較器２−１〜２−Ｎが、入力電圧と比較電圧とを
入力して比較し、比較器２−１〜２−Ｎの外部に設けら
れたスイッチ７〜９が、比較電圧と入力電圧との組合
せ、または、電源の高電位側電圧と電源の低電位側電圧
との組合せのいずれか一方の組合せを比較器２−１〜２
−Ｎに切替入力する。これにより、スイッチ７〜９を設
けることによる精度に対する影響を抑えつつ、比較電圧
と入力電圧との組合せと、電源の高電位側電圧と電源の
低電位側電圧との組合せとを切り替えることができるた
め、消費電力を低減しつつ精度を向上させることができ
る
ば、比較器２−１〜２−Ｎが、入力電圧と比較電圧とを
入力して比較し、比較器２−１〜２−Ｎの外部に設けら
れたスイッチ７〜９が、比較電圧と入力電圧との組合
せ、または、電源の高電位側電圧と電源の低電位側電圧
との組合せのいずれか一方の組合せを比較器２−１〜２
−Ｎに切替入力する。これにより、スイッチ７〜９を設
けることによる精度に対する影響を抑えつつ、比較電圧
と入力電圧との組合せと、電源の高電位側電圧と電源の
低電位側電圧との組合せとを切り替えることができるた
め、消費電力を低減しつつ精度を向上させることができ
る
【００３３】
【発明の効果】以上説明したとおり、この発明によれ
ば、比較器が、外部からの入力アナログ信号と所定の基
準電圧とを入力して比較し、比較器の外部に設けられた
切替手段が、基準電圧と入力アナログ信号との組合せ、
または、第１の電圧と該第１の電圧に対して所定値以上
の電位差を有する第２の電圧との組合せのいずれか一方
の組合せを比較器に切替入力する。これにより、切替手
段を設けることによる精度に対する影響を抑えつつ、基
準電圧と入力アナログ信号との組合せと、第１の電圧と
第２の電圧との組合せとを切り替えることができるた
め、消費電力を低減しつつ精度を向上させることができ
る、という効果を奏する。
ば、比較器が、外部からの入力アナログ信号と所定の基
準電圧とを入力して比較し、比較器の外部に設けられた
切替手段が、基準電圧と入力アナログ信号との組合せ、
または、第１の電圧と該第１の電圧に対して所定値以上
の電位差を有する第２の電圧との組合せのいずれか一方
の組合せを比較器に切替入力する。これにより、切替手
段を設けることによる精度に対する影響を抑えつつ、基
準電圧と入力アナログ信号との組合せと、第１の電圧と
第２の電圧との組合せとを切り替えることができるた
め、消費電力を低減しつつ精度を向上させることができ
る、という効果を奏する。
【００３４】つぎの発明によれば、第１の電圧として、
電源の高電位側電圧または電源の低電位側電圧を用い、
第２の電圧として、電源の低電位側電圧または電源の高
電位側電圧を用いるため、比較器内のインバータ回路の
貫通電流を防止する第１の電圧および第２の電圧を容易
かつ確実に得ることができる、という効果を奏する。
電源の高電位側電圧または電源の低電位側電圧を用い、
第２の電圧として、電源の低電位側電圧または電源の高
電位側電圧を用いるため、比較器内のインバータ回路の
貫通電流を防止する第１の電圧および第２の電圧を容易
かつ確実に得ることができる、という効果を奏する。
【００３５】つぎの発明によれば、入力アナログ信号お
よび基準電圧を安定させる安定手段の前段に切替手段を
配置することによって、切替手段を設けることによる精
度に対する影響をさらに抑えることができるため、さら
に精度を向上させることができる、という効果を奏す
る。
よび基準電圧を安定させる安定手段の前段に切替手段を
配置することによって、切替手段を設けることによる精
度に対する影響をさらに抑えることができるため、さら
に精度を向上させることができる、という効果を奏す
る。
【００３６】つぎの発明によれば、第１のスイッチが、
電源の高電位側電圧（もしくは電源の低電位側電圧）ま
たは上位参照電圧のいずれか一方を選択して第１のバッ
ファ回路に出力し、第２のスイッチが、電源の高電位側
電圧（もしくは電源の低電位側電圧）または下位参照電
圧のいずれか一方を選択して第２のバッファ回路に出力
し、第３のスイッチが、電源の低電位側電圧（もしくは
電源の高電位側電圧）または入力アナログ信号のいずれ
か一方を選択して第３のバッファ回路に出力し、抵抗直
列回路が、第１のバッファ回路の出力電圧から第２のバ
ッファ回路の出力電圧までの電圧範囲を複数段階に分圧
し、各分圧電圧を各比較器に出力し、比較器が、第３の
バッファ回路の出力電圧と抵抗直列回路の出力電圧とを
入力して比較する。これにより、第１のスイッチ，第２
のスイッチおよび第３のスイッチを設けることによる精
度に対する影響を抑えつつ、基準電圧および入力アナロ
グ信号と、電源の高電位側電圧および電源の低電位側電
圧（または電源の低電位側電圧および電源の高電位側電
圧）とを切り替えることができるため、消費電力を低減
しつつ精度を向上させることができる、という効果を奏
する。
電源の高電位側電圧（もしくは電源の低電位側電圧）ま
たは上位参照電圧のいずれか一方を選択して第１のバッ
ファ回路に出力し、第２のスイッチが、電源の高電位側
電圧（もしくは電源の低電位側電圧）または下位参照電
圧のいずれか一方を選択して第２のバッファ回路に出力
し、第３のスイッチが、電源の低電位側電圧（もしくは
電源の高電位側電圧）または入力アナログ信号のいずれ
か一方を選択して第３のバッファ回路に出力し、抵抗直
列回路が、第１のバッファ回路の出力電圧から第２のバ
ッファ回路の出力電圧までの電圧範囲を複数段階に分圧
し、各分圧電圧を各比較器に出力し、比較器が、第３の
バッファ回路の出力電圧と抵抗直列回路の出力電圧とを
入力して比較する。これにより、第１のスイッチ，第２
のスイッチおよび第３のスイッチを設けることによる精
度に対する影響を抑えつつ、基準電圧および入力アナロ
グ信号と、電源の高電位側電圧および電源の低電位側電
圧（または電源の低電位側電圧および電源の高電位側電
圧）とを切り替えることができるため、消費電力を低減
しつつ精度を向上させることができる、という効果を奏
する。
【図１】 この発明の一実施の形態にかかるＡＤ変換回
路の構成を示す図である。
路の構成を示す図である。
【図２】 図１に示した比較器の構成を示す図である。
【図３】 （ａ）（ｂ）は、この実施の形態にかかる比
較器の動作を説明する説明図である。
較器の動作を説明する説明図である。
【図４】 この実施の形態にかかるＡＤ変換動作時の比
較器の動作を示す波形図である。
較器の動作を示す波形図である。
【図５】 この実施の形態にかかるＡＤ変換動作を停止
する場合の比較器の動作を示す波形図である。
する場合の比較器の動作を示す波形図である。
【図６】 この実施の形態にかかるＡＤ変換回路の他の
構成を示す図である。
構成を示す図である。
【図７】 従来のＡＤ変換回路の構成を示す図である。
【図８】 図７に示した比較器の構成を示す図である。
【図９】 （ａ）（ｂ）は、従来の比較器の動作を説明
する説明図である。
する説明図である。
【図１０】 従来の比較器の動作を示す波形図である。
【図１１】 従来の他の比較器の構成を示す図である。
１ ＡＤ変換回路、２−１〜２−Ｎ 比較器、３ ラダ
−抵抗回路、４，５，６ バッファ回路、７，８，９，
１１，１２，１５ スイッチ、１３ 容量、１４ イン
バータ回路。
−抵抗回路、４，５，６ バッファ回路、７，８，９，
１１，１２，１５ スイッチ、１３ 容量、１４ イン
バータ回路。
Claims (4)
- 【請求項１】 外部からの入力アナログ信号と所定の基
準電圧とを入力して比較する比較器を備え、該入力アナ
ログ信号をディジタル信号に変換するＡＤ変換回路にお
いて、 前記比較器の外部に設けられ、前記基準電圧と前記入力
アナログ信号との組合せ、または、第１の電圧と該第１
の電圧に対して所定値以上の電位差を有する第２の電圧
との組合せのいずれか一方の組合せを前記比較器に切替
入力する切替手段を具備することを特徴とするＡＤ変換
回路。 - 【請求項２】 前記第１の電圧は、電源の高電位側電圧
または電源の低電位側電圧であり、 前記第２の電圧は、電源の低電位側電圧または電源の高
電位側電圧であることを特徴とする請求項１に記載のＡ
Ｄ変換回路。 - 【請求項３】 さらに、前記入力アナログ信号および前
記基準電圧を安定させる安定手段を具備し、 前記切替手段は、前記安定手段の前段に配置したことを
特徴とする請求項１または２に記載のＡＤ変換回路。 - 【請求項４】 外部からの入力アナログ信号と所定の基
準電圧とを入力して比較する複数の比較器を備え、該入
力アナログ信号をディジタル信号に変換するＡＤ変換回
路において、 直列接続した複数の抵抗を有し、該各抵抗間を前記各比
較器の基準電圧入力用の端子に接続した抵抗直列回路
と、 前記抵抗直列回路の一端を出力端子に接続した第１のバ
ッファ回路と、 前記抵抗直列回路の他端を出力端子に接続した第２のバ
ッファ回路と、 前記複数の比較器の入力アナログ信号入力用の各端子を
出力端子に接続した第３のバッファ回路と、 電源電圧の高電位側電圧もしくは電源電圧の低電位側電
圧、または前記各基準電圧生成用の第１の参照電圧のい
ずれか一方を選択して前記第１のバッファ回路の入力端
子に接続する第１のスイッチと、 電源電圧の高電位側電圧もしくは電源電圧の低電位側電
圧、または前記各基準電圧生成用の第２の参照電圧のい
ずれか一方を選択して前記第２のバッファ回路の入力端
子に接続する第２のスイッチと、 電源電圧の低電位側電圧もしくは電源電圧の高電位側電
圧、または前記入力アナログ信号のいずれか一方を選択
して前記第３のバッファ回路の入力端子に接続する第３
のスイッチと、 を具備することを特徴とするＡＤ変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000305697A JP2002118466A (ja) | 2000-10-05 | 2000-10-05 | Ａｄ変換回路 |
| US09/799,079 US6459399B1 (en) | 2000-10-05 | 2001-03-06 | A/D converter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000305697A JP2002118466A (ja) | 2000-10-05 | 2000-10-05 | Ａｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002118466A true JP2002118466A (ja) | 2002-04-19 |
Family
ID=18786507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000305697A Pending JP2002118466A (ja) | 2000-10-05 | 2000-10-05 | Ａｄ変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6459399B1 (ja) |
| JP (1) | JP2002118466A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133958A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | チョッパ型アナログ−ディジタル変換器 |
| JP2003188726A (ja) * | 2001-12-17 | 2003-07-04 | Fujitsu Ltd | Ａ／ｄコンバータ及びシステム及びコンパレータ |
| JP3807321B2 (ja) * | 2002-02-08 | 2006-08-09 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法 |
| JP2003347939A (ja) * | 2002-05-30 | 2003-12-05 | Fujitsu Ltd | Ａｄ変換回路およびａｄ変換方法 |
| JP2005026805A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体集積回路 |
| US7183962B1 (en) * | 2004-05-17 | 2007-02-27 | Marvell International Ltd. | Low power asynchronous data converter |
| US7116260B2 (en) * | 2005-01-26 | 2006-10-03 | Raytheon Company | Mismatch shaped analog to digital converter |
| KR101422146B1 (ko) * | 2007-08-08 | 2014-07-23 | 삼성디스플레이 주식회사 | 구동장치, 이를 갖는 액정표시장치 및 액정표시장치의구동방법 |
| US8115724B2 (en) * | 2009-03-30 | 2012-02-14 | Sitronix Technology Corp. | Driving circuit for display panel |
| TWI415054B (zh) * | 2009-03-31 | 2013-11-11 | Sitronix Technology Corp | 用於顯示面板之驅動電路 |
| US20100321361A1 (en) * | 2009-06-19 | 2010-12-23 | Himax Technologies Limited | Source driver |
| JP2014121060A (ja) | 2012-12-19 | 2014-06-30 | Sony Corp | アナログデジタル変換器、固体撮像装置、および電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810830B2 (ja) * | 1987-03-04 | 1996-01-31 | 株式会社東芝 | アナログ―ディジタル変換器 |
| JPH03175718A (ja) | 1989-12-04 | 1991-07-30 | Nec Corp | 電圧比較回路 |
| JPH10322210A (ja) * | 1997-05-15 | 1998-12-04 | Yozan:Kk | アナログデジタル変換回路 |
| US6281831B1 (en) * | 1997-05-15 | 2001-08-28 | Yozan Inc. | Analog to digital converter |
-
2000
- 2000-10-05 JP JP2000305697A patent/JP2002118466A/ja active Pending
-
2001
- 2001-03-06 US US09/799,079 patent/US6459399B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6459399B1 (en) | 2002-10-01 |
| US20020050941A1 (en) | 2002-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690105B2 (ja) | 逐次比較型ａ／ｄコンバータ | |
| JP2002118466A (ja) | Ａｄ変換回路 | |
| US10153757B2 (en) | Three input comparator | |
| JP2008124726A (ja) | ランプ波発生回路およびａｄコンバータ | |
| WO2012078733A1 (en) | Digital to analog converter circuits and methods | |
| US6144232A (en) | Chopper type voltage comparing circuit capable of correctly determining output polarity, and voltage comparing method | |
| JP3621358B2 (ja) | コンパレータ及びアナログディジタルコンバータ | |
| US20120013496A1 (en) | Switched capacitor type d/a converter | |
| US6867723B1 (en) | AD converter with reduced current consumption | |
| US20110037511A1 (en) | Multiple signal switching circuit, current switching cell circuit, latch circuit, current steering type dac, semiconductor integrated circuit, video device, and communication device | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JP5365635B2 (ja) | サンプルホールド回路およびその制御方法 | |
| JP4639162B2 (ja) | アナログ・ディジタル変換器 | |
| JPH0870241A (ja) | 遅延回路 | |
| JP2019036818A (ja) | 出力回路 | |
| KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
| JP4117976B2 (ja) | サンプルホールド回路 | |
| EP2178209A1 (en) | Chopper-type comparator and a/d converter | |
| CN112491376A (zh) | 一种无pop noise高压D类音频功放系统及其上电启动时序 | |
| JP4099557B2 (ja) | ディジタル／アナログ変換回路 | |
| US20070097587A1 (en) | Inductive load drive device and drive method | |
| JP2008232636A (ja) | 電圧印加電流測定回路 | |
| KR100615708B1 (ko) | 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터 | |
| JP3980937B2 (ja) | ボツ音防止回路 | |
| US10686459B2 (en) | Programmable gain amplifier (PGA) embedded pipelined analog to digital converters (ADC) for wide input full scale range |