JP3621358B2 - コンパレータ及びアナログディジタルコンバータ - Google Patents
コンパレータ及びアナログディジタルコンバータ Download PDFInfo
- Publication number
- JP3621358B2 JP3621358B2 JP2001156542A JP2001156542A JP3621358B2 JP 3621358 B2 JP3621358 B2 JP 3621358B2 JP 2001156542 A JP2001156542 A JP 2001156542A JP 2001156542 A JP2001156542 A JP 2001156542A JP 3621358 B2 JP3621358 B2 JP 3621358B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- switch means
- switch
- capacitor
- tri
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 63
- 238000010586 diagram Methods 0.000 description 16
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号電圧と基準電圧とを比較するコンパレータ、及びこのコンパレータを備えるアナログディジタルコンバータに関し、特に、回路素子数が削減されたコンパレータ及びアナログディジタルコンバータに関する。
【０００２】
【従来の技術】
入力されるアナログ信号を高速に符号化してディジタル信号に変換するフラッシュ型アナログディジタルコンバータの従来例の構成として、図８に示す構成が知られている。図８に示すように、従来例のアナログディジタルコンバータは、コンパレータ６１〜６ｎが、アナログ信号入力端子４１からの入力電圧と、抵抗ラダー４２により高電位側電圧ＶＲＨと低電位側電圧ＶＲＬとを分圧して生成されるｎレベルの基準電圧との比較を行い、比較結果がデータ保持回路７１〜７ｎに格納され、エンコーダ４３が比較結果を符号化ディジタル信号に変換してディジタル信号出力端子４４に出力する構成になっている。
【０００３】
また、コンパレータ６１〜６ｎとしてはチョッパ型コンパレータが用いられ、データ保持回路７１〜７ｎのそれぞれとしては図９に示す構成が一般的に用いられる。データ入力端子８１からの入力データは、データ格納時に閉じるスイッチ８２を介して正帰還接続されたインバータ８３及びインバータ８４からなるマスタ側フリップフロップに入力され、マスタ側フリップフロップの出力は、スイッチ８２と逆相で開閉するスイッチ８５を介して正帰還接続されたインバータ８６及びインバータ８７によるスレーブ側フリップフロップに入力され、スレーブ側フリップフロップからの出力データがデータ出力端子８８に出力されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかし、近年ではアナログディジタルコンバータの多ビット化や高精度化のため回路規模が増大するのにしたがい、レイアウト規模の縮小化のために回路素子数の削減が求められている。例えば、図８において８ビットフラッシュ型アナログディジタルコンバータを構成しようとすると、ｎ＝２５５であるから、コンパレータを２５５個を備え、さらにコンパレータと同数の２５５個のデータ保持回路を備える必要があり、コンパレータとデータ保持回路とを単純に組み合わせる構成では全体の素子数が膨大なものになるという問題がある。
【０００５】
本発明は、かかる問題点に鑑みてなされたものであって、回路素子数が削減されたコンパレータ及びアナログディジタルコンバータを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明のコンパレータの第１の構成は、信号電圧と基準電圧とを選択して出力する第１のスイッチ手段と、前記第１のスイッチ手段の出力を一端に受ける容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続されるトライステートインバータと、入力端が前記トライステートインバータの出力端に接続される第１のラッチ手段と、一端が前記第１のラッチ手段の出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第２のラッチ手段と、を備えることを特徴とする。
【０００７】
また、本発明のコンパレータの第２の構成は、信号電圧を一端に受ける第１のスイッチ手段と、一端が前記第１のスイッチ手段の他端に接続される第１の容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続されるトライステートインバータと、入力端が前記トライステートインバータの出力端に接続される第１のラッチ手段と、一端が前記第１のラッチ手段の出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第２のラッチ手段と、基準電圧を一端に受ける第４のスイッチ手段と、一端が前記第４のスイッチ手段の他端に接続される第２の容量と、入力端が前記第２の容量の他端に接続される第２のインバータと、前記第２のインバータの出力端と前記第２のインバータの前記入力端との間に接続される第５のスイッチ手段と、前記第２のインバータの前記出力端に接続される第３の容量と、一端が前記第１のインバータの前記出力端に接続される第４の容量と、前記第４の容量の他端と前記第２のインバータの前記入力端との間に接続される第６のスイッチ手段と、一端が前記第２のインバータの前記出力端に接続される第５の容量と、前記第５の容量の他端と前記第１のインバータの前記入力端との間に接続される第７のスイッチ手段と、前記第１の容量の前記一端と前記第２の容量の前記一端との間に接続される第８のスイッチ手段と、を備えることを特徴とする。
【０００８】
また、本発明のコンパレータの第３の構成は、信号電圧と基準電圧とを選択して出力する第１のスイッチ手段と、前記第１のスイッチ手段の出力を一端に受ける容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続される第１のトライステートインバータと、入力端が前記第１のトライステートインバータの出力端に接続される第２のインバータと、入力端が前記第２のインバータの出力端に接続され出力端が前記第２のインバータの前記入力端に接続される第２のトライステートインバータと、一端が前記第２のインバータの前記出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第４のインバータと、入力端が前記第４のインバータの出力端に接続され出力端が前記第４のインバータの前記入力端に接続される第３のトライステートインバータと、を備えることを特徴とする。
【０００９】
また、本発明のコンパレータの第１の構成が、前記第１のスイッチ手段により前記信号電圧が選択され、前記第２のスイッチ手段が閉じ、前記トライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段により前記基準電圧が選択され、前記第２のスイッチ手段が開き、前記トライステートインバータがインバータとして動作し、前記第３のスイッチ手段が開く期間を有することを特徴とする。
【００１０】
また、本発明のコンパレータの第２の構成が、前記第１のスイッチ手段、前記第２のスイッチ手段、前記第４のスイッチ手段及び前記第５のスイッチ手段が閉じ、前記第８のスイッチ手段が開き、前記トライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段、前記第２のスイッチ手段、前記第４のスイッチ手段及び前記第５のスイッチ手段が開き、前記第８のスイッチ手段が閉じ、前記トライステートインバータがインバータとして動作し、前記第３のスイッチ手段が開く期間を有することを特徴とする。
【００１１】
また、本発明のコンパレータの第３の構成が、前記第１のスイッチ手段により前記信号電圧が選択され、前記第２のスイッチ手段が閉じ、前記第１のトライステートインバータの前記出力端及び前記第３のトライステートインバータの前記出力端がハイインピーダンス状態となり、前記第２のトライステートインバータがインバータとして動作し、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段により前記基準電圧が選択され、前記第２のスイッチ手段が開き、前記第１のトライステートインバータ及び前記第３のトライステートインバータがインバータとして動作し、前記第２のトライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が開く期間を有することを特徴とする。
【００１２】
また、本発明のアナログディジタルコンバータの第１の構成は、同一の信号電圧を受ける複数の第１の構成のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とする。
【００１３】
また、本発明のアナログディジタルコンバータの第２の構成は、同一の信号電圧を受ける複数の第２の構成のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とする。
【００１４】
また、本発明のアナログディジタルコンバータの第３の構成は、同一の信号電圧を受ける複数の第３の構成のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とする。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態のコンパレータの構成図である。図１に示すように、本発明の第１の実施の形態のコンパレータは、信号電圧入力端子１と、基準電圧入力端子２と、スイッチ３と、スイッチ４と、容量５と、スイッチ６と、インバータ７と、トライステートインバータ８と、制御入力端子９と、インバータ１７と、インバータ１８と、スイッチ１９と、インバータ２０と、インバータ２１と、出力端子２２と、を備えている。
【００１６】
アナログ信号電圧は、信号電圧入力端子１を介してスイッチ３に与えられ、比較用の基準電圧は、基準電圧入力端子２を介してスイッチ４に与えられ、切替スイッチ手段としてのスイッチ３及びスイッチ４が、アナログ信号電圧と基準電圧とを選択して出力する。
【００１７】
容量５の一端が、スイッチ３及びスイッチ４の選択出力を受け、インバータ７の入力端が、容量５の他端に接続される。
【００１８】
スイッチ６が、インバータ７の出力端とインバータ７の入力端との間に接続される。
【００１９】
トライステートインバータ８の入力端１３が、インバータ７の出力端に接続される。
【００２０】
インバータ１７の入力端が、トライステートインバータ８の出力端１４に接続される。
【００２１】
インバータ１８の入力端が、インバータ１７の出力端に接続され、インバータ１８の出力端が、インバータ１７の入力端に接続される。
【００２２】
スイッチ１９の一端が、インバータ１７の出力端に接続され、インバータ２０の入力端が、スイッチ１９の他端に接続される。
【００２３】
インバータ２１の入力端が、インバータ２０の出力端に接続され、インバータ２１の出力端が、インバータ２０の入力端に接続され、インバータ２０の出力端が、出力端子２２に接続される。
【００２４】
スイッチ３、スイッチ６及びスイッチ１９は、制御信号φ１により開閉制御され、それぞれ、制御信号φ１が論理Ｈレベルのとき閉じ、制御信号φ１が論理Ｌレベルのとき開く。
【００２５】
スイッチ４は、制御信号φ１の反転信号である制御信号φ１Ｂにより開閉制御され、制御信号φ１Ｂが論理Ｈレベルのとき閉じ、制御信号φ１Ｂが論理Ｌレベルのとき開く。
【００２６】
トライステートインバータ８は、インバータ１０と、ＰチャネルＭＯＳトランジスタ１１と、ＰチャネルＭＯＳトランジスタ１２と、ＮチャネルＭＯＳトランジスタ１５と、ＮチャネルＭＯＳトランジスタ１６と、を備えている。
【００２７】
ＰチャネルＭＯＳトランジスタ１１のソース端に高電位側電源電圧ＶＤＤが与えられ、ＰチャネルＭＯＳトランジスタ１２のソース端がＰチャネルＭＯＳトランジスタ１１のドレイン端に接続され、ＮチャネルＭＯＳトランジスタ１６のソース端に低電位側電源電圧ＶＳＳが与えられ、ＮチャネルＭＯＳトランジスタ１５のソース端がＮチャネルＭＯＳトランジスタ１６のドレイン端に接続され、ＰチャネルＭＯＳトランジスタ１２のゲート端とＮチャネルＭＯＳトランジスタ１５のゲート端とが互いに接続されて入力端１３をなし、ＰチャネルＭＯＳトランジスタ１２のドレイン端とＮチャネルＭＯＳトランジスタ１５のドレイン端とが互いに接続されて出力端１４をなす。
【００２８】
ＮチャネルＭＯＳトランジスタ１６のゲート端がインバータ１０の入力端に接続され、ＰチャネルＭＯＳトランジスタ１１のゲート端がインバータ１０の出力端に接続され、制御信号φ１Ｂが制御入力端子９を介してインバータ１０の入力端に与えられる。
【００２９】
トライステートインバータ８は、制御信号φ１Ｂが論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ１Ｂが論理Ｌレベルのとき出力端１４がハイインピーダンス状態となる。
【００３０】
次に動作を説明する。図２は、本発明の第１の実施の形態のコンパレータの動作説明図である。先ず、時間ｔ１から時間ｔ２までのサンプリング期間において、制御信号φ１が論理Ｈレベルとなり、制御信号φ１Ｂが論理Ｌレベルとなるので、スイッチ３及びスイッチ６が閉じ、スイッチ４が開き、アナログ信号電圧が信号電圧入力端子１からスイッチ３を介して容量５に入力される。
【００３１】
このとき、インバータ７の入力端と出力端とがスイッチ６により接続されるため、インバータ７の入力端及び出力端の電圧はインバータ７の論理閾値電圧に保たれ、容量５にアナログ信号電圧とインバータ７の論理閾値電圧との差電圧分の電荷が保存される。
【００３２】
また、トライステートインバータ８は、出力端１４がハイインピーダンス状態となり、スイッチ１９が閉じるので、ラッチ手段としての正帰還接続されたインバータ１７及びインバータ１８からなるフリップフロップが保持している前周期のデータが、次段のラッチ手段としての正帰還接続されたインバータ２０及びインバータ２１からなるフリップフロップに保持され出力される。
【００３３】
このとき、トライステートインバータ８において、ＰチャネルＭＯＳトランジスタ１１及びＮチャネルＭＯＳトランジスタ１６が非導通となるため、貫通電流は流れない。
【００３４】
次に、時間ｔ２から時間ｔ３までの増幅期間において、制御信号φ１が論理Ｌレベルとなり、制御信号φ１Ｂが論理Ｈレベルとなるので、スイッチ３及びスイッチ６が開き、スイッチ４が閉じ、基準電圧が基準電圧入力端子２からスイッチ４を介して容量５に入力される。
【００３５】
このとき、アナログ信号電圧と基準電圧との差電圧が、容量５のスイッチ４側の電極の電位変動分となって、そのまま容量５のインバータ７側の電極に伝わるため、その電位変動分がインバータ７により増幅されて出力される。
【００３６】
トライステートインバータ８は、通常のインバータとして動作し、インバータ７の出力電圧を増幅して出力し、トライステートインバータ８の出力電圧が、インバータ１７及びインバータ１８からなるフリップフロップに保持される。
【００３７】
スイッチ１９は開いているので、インバータ１７及びインバータ１８からなるフリップフロップの保持データは、次段のインバータ２０及びインバータ２１からなるフリップフロップには保持されず、インバータ２０及びインバータ２１からなるフリップフロップは前周期のデータを出力する。
【００３８】
このとき、ＰチャネルＭＯＳトランジスタ１１及びＮチャネルＭＯＳトランジスタ１６が導通状態であり、インバータ７及びトライステートインバータ８の論理閾値電圧は同等であるため、インバータ７の出力電圧即ちトライステートインバータ８の入力電圧が論理閾値電圧付近のとき、トライステートインバータ８には貫通電流が流れる。
【００３９】
以上説明したように、本発明の第１の実施の形態のコンパレータの構成によれば、チョッパ型コンパレータ部とデータ保持部とを一体化して回路素子数を削減しているため、図８に示す従来例のフラッシュ型アナログディジタルコンバータにおけるコンパレータ６１〜６ｎ及びデータ保持回路７１〜７ｎを本発明の第１の実施の形態のコンパレータに変更した場合、データ保持回路７１〜７ｎのそれぞれにおける図９に示すスイッチ８２相当のスイッチが不要となるため、例えば８ビットであればｎ＝２５５であるから、２５５個のスイッチ素子を削減することができ、スイッチ素子がＣＭＯＳ構成である場合は、アナログディジタルコンバータ全体では５１０個のトランジスタを削減することができるという効果が得られる。
【００４０】
次に、本発明の第２の実施の形態のコンパレータについて説明する。本発明の第２の実施の形態のコンパレータの構成と、本発明の第１の実施の形態のコンパレータの構成との相違部分は、制御入力端子９に入力される制御信号φ１Ｂが制御信号φ２に変更され、スイッチ１９の開閉制御が制御信号φ１から制御信号φ２の反転信号である制御信号φ２Ｂに変更される部分である。その他の構成部分は同じであるため、同一構成部分には同一符号を付し、詳細説明を省略する。
【００４１】
トライステートインバータ８は、制御信号φ２が論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２が論理Ｌレベルのとき出力端１４がハイインピーダンス状態となる。
【００４２】
スイッチ１９は、制御信号φ２Ｂにより開閉制御され、制御信号φ２Ｂが論理Ｈレベルのとき閉じ、制御信号φ２Ｂが論理Ｌレベルのとき開く。
【００４３】
次に動作を説明する。図３は、本発明の第２の実施の形態のコンパレータの動作説明図である。先ず、時間ｔ１から時間ｔ２までのサンプリング期間の動作は、制御信号φ２が論理Ｌレベルであり、制御信号φ２Ｂが論理Ｈレベルであって、本発明の第１の実施の形態のコンパレータの動作と全く同じである。
【００４４】
次に、時間ｔ２から時間ｔ３までの増幅期間において、トライステートインバータ８が十分増幅動作できるだけの最小時間を残して時間ｔ２より後に設定した時間ｔ４から時間ｔ３までの期間に、制御信号φ２が論理Ｈレベルとなり、制御信号φ２Ｂが論理Ｌレベルとなるので、トライステートインバータ８は、時間ｔ４から時間ｔ３までの期間のみ通常のインバータとして動作し、インバータ７の出力電圧を増幅して出力し、トライステートインバータ８の出力電圧が、インバータ１７及びインバータ１８からなるフリップフロップに保持され、スイッチ１９は開いているので、インバータ１７及びインバータ１８からなるフリップフロップの保持データは、次段のインバータ２０及びインバータ２１からなるフリップフロップには保持されず、インバータ２０及びインバータ２１からなるフリップフロップは前周期のデータを出力する。
【００４５】
時間ｔ４から時間ｔ３までの期間に、ＰチャネルＭＯＳトランジスタ１１及びＮチャネルＭＯＳトランジスタ１６が導通状態であるため、インバータ７の出力電圧即ちトライステートインバータ８の入力電圧が論理閾値電圧付近のとき、トライステートインバータ８には貫通電流が流れるが、トライステートインバータ８の入力電圧を与えるインバータ７は、時間ｔ４より前の時間ｔ２から増幅動作を開始し、時間ｔ４において既にインバータ７の出力電圧は論理閾値電圧付近をはずれ安定しているので、時間ｔ４から時間ｔ３までの期間におけるトライステートインバータ８の貫通電流は、本発明の第１の実施の形態のコンパレータに比べ僅かとなる。
【００４６】
また、時間ｔ２から時間ｔ４までの期間に、制御信号φ２が論理Ｌレベルであり、制御信号φ２Ｂが論理Ｈレベルであるため、トライステートインバータ８はハイインピーダンス状態とされ、貫通電流が完全に零となる。
【００４７】
以上説明したように、本発明の第２の実施の形態のコンパレータの構成によれば、トライステートインバータ８及びスイッチ１９の制御を、時間ｔ２から時間ｔ３までの増幅期間のうちの一部の期間に行うようにしたことにより、本発明の第１の実施の形態のコンパレータと同様に、回路素子数を削減することができることに加え、増幅期間におけるトライステートインバータ８の貫通電流を低減することができ、したがって低消費電流化及び低雑音化されたコンパレータを実現することができるという効果が得られる。
【００４８】
具体的な一例として、インバータ７及びトライステートインバータ８の電流能力を同等とした場合、時間ｔ２から時間ｔ４までの期間が１周期の４分の１程度であれば、コンパレータ単体又はアナログディジタルコンバータ全体として、１０〜２０％の消費電流を削減することができる。
【００４９】
次に、図４は、本発明の第３の実施の形態のコンパレータの構成図であり、本発明の第３の実施の形態のコンパレータの構成と、本発明の第２の実施の形態のコンパレータの構成との相違部分は、コンパレータの入力部分を平衡型に変更した部分であり、その他の構成部分は同じであるため、同一構成部分には同一符号を付し、詳細説明を省略する。
【００５０】
図４に示すように、本発明の第３の実施の形態のコンパレータは、信号電圧入力端子１と、基準電圧入力端子２と、スイッチ２３と、スイッチ２４と、容量２５と、容量２６と、インバータ２７と、インバータ２８と、スイッチ２９と、スイッチ３０と、容量３１と、容量３２と、スイッチ３３と、スイッチ３４と、スイッチ３５と、容量３６と、トライステートインバータ８と、制御入力端子９と、インバータ１７と、インバータ１８と、スイッチ１９と、インバータ２０と、インバータ２１と、出力端子２２と、を備えている。
【００５１】
アナログ信号電圧は、信号電圧入力端子１を介してスイッチ２３の一端に与えられ、容量２５の一端がスイッチ２３の他端に接続され、インバータ２７の入力端が容量２５の他端に接続される。
【００５２】
スイッチ２９が、インバータ２７の出力端とインバータ２７の入力端との間に接続され、トライステートインバータ８の入力端１３が、インバータ２７の出力端に接続される。
【００５３】
比較用の基準電圧は、基準電圧入力端子２を介してスイッチ２４の一端に与えられ、容量２６の一端がスイッチ２４の他端に接続され、インバータ２８の入力端が容量２６の他端に接続される。
【００５４】
スイッチ３０が、インバータ２８の出力端とインバータ２８の入力端との間に接続され、一端に低電位側電源電圧ＶＳＳが与えられる容量３６が、インバータ２８の出力端に接続される。
【００５５】
容量３６はインバータ２７及びインバータ２８の負荷条件を一致させるためのダミー容量であり、容量３６の容量値はトライステートインバータ８の入力端１３の容量値と等しく設定される。
【００５６】
容量３１の一端がインバータ２７の出力端に接続され、スイッチ３４が容量３１の他端とインバータ２８の入力端との間に接続される。
【００５７】
容量３２の一端がインバータ２８の出力端に接続され、スイッチ３３が容量３２の他端とインバータ２７の入力端との間に接続される。
【００５８】
スイッチ３５が、容量２５のスイッチ２３側の一端と容量２６のスイッチ２４側の一端との間に接続される。
【００５９】
スイッチ２３、スイッチ２４、スイッチ２９及びスイッチ３０は、制御信号φ１により開閉制御され、それぞれ、制御信号φ１が論理Ｈレベルのとき閉じ、制御信号φ１が論理Ｌレベルのとき開く。
【００６０】
スイッチ３５は、制御信号φ１の反転信号である制御信号φ１Ｂにより開閉制御され、制御信号φ１Ｂが論理Ｈレベルのとき閉じ、制御信号φ１Ｂが論理Ｌレベルのとき開く。
【００６１】
トライステートインバータ８は、制御信号φ２が論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２が論理Ｌレベルのとき出力端１４がハイインピーダンス状態となる。
【００６２】
スイッチ１９は、制御信号φ２Ｂにより開閉制御され、制御信号φ２Ｂが論理Ｈレベルのとき閉じ、制御信号φ２Ｂが論理Ｌレベルのとき開く。
【００６３】
スイッチ３３及びスイッチ３４は、制御信号φ３により開閉制御され、それぞれ、制御信号φ３が論理Ｈレベルのとき閉じ、制御信号φ３が論理Ｌレベルのとき開く。
【００６４】
次に動作を説明する。図５は、本発明の第３の実施の形態のコンパレータの動作説明図である。先ず、時間ｔ１から時間ｔ２までのサンプリング期間において、制御信号φ１が論理Ｈレベルとなり、制御信号φ１Ｂが論理Ｌレベルとなり、制御信号φ２が論理Ｌレベルとなり、制御信号φ２Ｂが論理Ｈレベルとなり、制御信号φ３が論理Ｈレベルとなるので、スイッチ２３、スイッチ２４、スイッチ２９、スイッチ３０が閉じ、スイッチ３５が開き、アナログ信号電圧が信号電圧入力端子１からスイッチ２３を介して容量２５に入力され、同時に、基準電圧が基準電圧入力端子２からスイッチ２４を介して容量２６に入力される。
【００６５】
このとき、インバータ２７の入力端と出力端とがスイッチ２９により接続されるため、インバータ２７の入力端及び出力端の電圧はインバータ２７の論理閾値電圧に保たれ、容量２５にアナログ信号電圧とインバータ２７の論理閾値電圧との差電圧分の電荷が保存され、同時に、インバータ２８の入力端と出力端とがスイッチ３０により接続されるため、インバータ２８の入力端及び出力端の電圧はインバータ２８の論理閾値電圧に保たれ、容量２６に基準電圧とインバータ２８の論理閾値電圧との差電圧分の電荷が保存される。
【００６６】
さらに、オフセットキャンセルのため、スイッチ３３及びスイッチ３４が閉じ、容量３１及び容量３２には、トランジスタのばらつきにより生じるインバータ２７の論理閾値電圧とインバータ２８の論理閾値電圧との差電圧が充電される。
【００６７】
次に、時間ｔ２から時間ｔ３までの増幅期間において、制御信号φ１が論理Ｌレベルとなり、制御信号φ１Ｂが論理Ｈレベルとなるので、スイッチ２３、スイッチ２４、スイッチ２９、スイッチ３０が開き、スイッチ３５が閉じ、容量２５及び容量２６に充電された電荷が再配分され、インバータ２７及びインバータ２８の入力端にはアナログ信号電圧と基準電圧との差電圧の２分の１ずつが与えられ増幅される。
【００６８】
また、時間ｔ２から時間ｔ４までの期間に制御信号φ３が論理Ｌレベルとなるので、容量３１及び容量３２は一旦切り離され、時間ｔ４以降制御信号φ３が論理Ｈレベルとなるので、インバータ２７及びインバータ２８はオフセットキャンセルしながらラッチ動作に入り、インバータ２７及びインバータ２８の出力電圧は大きく増幅される。
【００６９】
そして、時間ｔ４から時間ｔ３までの期間にトライステートインバータ８による増幅が行われる。
【００７０】
トライステートインバータ８、インバータ１７、インバータ１８、スイッチ１９、インバータ２０及びインバータ２１の動作については、本発明の第２の実施の形態のコンパレータの動作と同じである。
【００７１】
以上説明したように、本発明の第３の実施の形態のコンパレータの構成によれば、平衡型のコンパレータとしたことにより、本発明の第２の実施の形態のコンパレータと同様に、回路素子数を削減することができ、増幅期間におけるトライステートインバータ８の貫通電流を低減することができ、したがって低消費電流化及び低雑音化され、さらに同相雑音の影響を受けにくいコンパレータを実現することができるという効果が得られる。
【００７２】
次に、図６は、本発明の第４の実施の形態のコンパレータの構成図であり、本発明の第４の実施の形態のコンパレータの構成と、本発明の第２の実施の形態のコンパレータの構成との相違部分は、インバータ１８がトライステートインバータ３７に変更され、インバータ２１がトライステートインバータ３９に変更される部分である。その他の構成部分は同じであるため、同一構成部分には同一符号を付し、詳細説明を省略する。
【００７３】
トライステートインバータ８は、制御信号φ２が論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２が論理Ｌレベルのとき出力端１４がハイインピーダンス状態となる。
【００７４】
スイッチ１９は、制御信号φ２Ｂにより開閉制御され、制御信号φ２Ｂが論理Ｈレベルのとき閉じ、制御信号φ２Ｂが論理Ｌレベルのとき開く。
【００７５】
トライステートインバータ３７は、制御入力端子３８に与えられる制御信号φ２Ｂが論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２Ｂが論理Ｌレベルのとき出力端がハイインピーダンス状態となる。
【００７６】
トライステートインバータ３９は、制御入力端子４０に与えられる制御信号φ２が論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２が論理Ｌレベルのとき出力端がハイインピーダンス状態となる。
【００７７】
次に動作を説明する。制御信号φ２が論理Ｌレベルとなり、制御信号φ２Ｂが論理Ｈレベルとなると、トライステートインバータ８は、出力端１４がハイインピーダンス状態となり、スイッチ１９が閉じるので、ラッチ手段としての正帰還接続されたインバータ１７及びトライステートインバータ３７からなるフリップフロップが保持しているデータが、次段のインバータ２０に出力される。
【００７８】
また、制御信号φ２が論理Ｈレベルとなり、制御信号φ２Ｂが論理Ｌレベルとなると、トライステートインバータ８は通常のインバータとして動作し、トライステートインバータ８の出力電圧がインバータ１７に与えられるが、スイッチ１９は開くので、ラッチ手段としての正帰還接続されたインバータ２０及びトライステートインバータ３９からなるフリップフロップがデータを保持して出力する。
【００７９】
したがって、それぞれのフリップフロップへのデータ書き込み時に、トライステートインバータ８の出力電圧とトライステートインバータ３７の出力電圧が異なっているときでも、トライステートインバータ８及びトライステートインバータ３７の貫通電流を防止することができ、同様に、インバータ１７の出力電圧とトライステートインバータ３９の出力電圧が異なっているときでも、インバータ１７及びトライステートインバータ３９の貫通電流を防止することができる。
【００８０】
以上説明したように、本発明の第４の実施の形態のコンパレータの構成によれば、本発明の第２の実施の形態のコンパレータと同様に、回路素子数を削減することができ、本発明の第２の実施の形態のコンパレータに比べ、さらに貫通電流を低減することができ、したがって大幅に低消費電流化及び低雑音化されたコンパレータを実現することができるという効果が得られる。
【００８１】
次に、図７は、本発明の第５の実施の形態のアナログディジタルコンバータの構成図である。図７に示すように、本発明の第５の実施の形態のアナログディジタルコンバータは、アナログ信号入力端子４１と、抵抗ラダー４２と、エンコーダ４３と、ディジタル信号出力端子４４と、コンパレータ５１〜５ｎ（ｎは自然数）と、を備えている。
【００８２】
コンパレータ５１〜５ｎのそれぞれには、図１に示す本発明の第１の実施の形態のコンパレータが適用される。
【００８３】
コンパレータ５１〜５ｎのそれぞれが備える信号電圧入力端子１に対し、アナログ信号入力端子４１を介して同一のアナログ信号電圧が入力される。
【００８４】
分圧手段としての抵抗ラダー４２が、高電位側電圧ＶＲＨと低電位側電圧ＶＲＬとを直列接続された抵抗群により分圧して、互いに異なるｎレベルの基準電圧を生成し、コンパレータ５１〜５ｎのそれぞれが備える基準電圧入力端子２に対し、対応する基準電圧を与える。
【００８５】
エンコーダ４３が、コンパレータ５１〜５ｎのそれぞれの比較結果出力を受け、比較結果に対応するコードに符号化して、符号化ディジタル信号をディジタル信号出力端子４４に出力する。
【００８６】
以上説明したように、本発明の第５の実施の形態のアナログディジタルコンバータの構成によれば、コンパレータ５１〜５ｎとして本発明の第１の実施の形態のコンパレータを適用したことにより、アナログディジタルコンバータ全体の回路素子数を削減することができるという効果が得られる。
【００８７】
なお、本発明の第５の実施の形態のアナログディジタルコンバータにおいて、コンパレータ５１〜５ｎとして本発明の第１の実施の形態のコンパレータを適用したが、これに代えて本発明の第２、第３及び第４の実施の形態のコンパレータのうちの何れも適用することができ、本発明の第２、第３及び第４の実施の形態のコンパレータによる効果と同じ効果が得られる。
【００８８】
【発明の効果】
本発明による効果は、回路素子数が削減され、また貫通電流が低減されることにより低消費電流化及び低雑音化され、さらに同相雑音の影響を受けにくいコンパレータ及びアナログディジタルコンバータを実現することができることである。
【００８９】
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施の形態のコンパレータの構成図である。
【図２】本発明の第１の実施の形態のコンパレータの動作説明図である。
【図３】本発明の第２の実施の形態のコンパレータの動作説明図である。
【図４】本発明の第３の実施の形態のコンパレータの構成図である。
【図５】本発明の第３の実施の形態のコンパレータの動作説明図である。
【図６】本発明の第４の実施の形態のコンパレータの構成図である。
【図７】本発明の第５の実施の形態のアナログディジタルコンバータの構成図である。
【図８】従来例のアナログディジタルコンバータの構成図である。
【図９】従来例のアナログディジタルコンバータにおけるデータ保持回路の構成図である。
【符号の説明】
１ 信号電圧入力端子
２ 基準電圧入力端子
３、４、６、１９、２３、２４、２９、３０、３３、３４、３５ スイッチ
５、２５、２６、３１、３２、３６ 容量
７、１０、１７、１８、２０、２１、２７、２８ インバータ
８、３７、３９ トライステートインバータ
９、３８、４０ 制御入力端子
１１、１２ ＰチャネルＭＯＳトランジスタ
１５、１６ ＮチャネルＭＯＳトランジスタ
２２ 出力端子
４１ アナログ信号入力端子
４２ 抵抗ラダー
４３ エンコーダ
４４ ディジタル信号出力端子
５１〜５ｎ、６１〜６ｎ コンパレータ
７１〜７ｎ データ保持回路
８１ データ入力端子
８２、８５ スイッチ
８３、８４、８６、８７ インバータ
８８ データ出力端子
【発明の属する技術分野】
本発明は、信号電圧と基準電圧とを比較するコンパレータ、及びこのコンパレータを備えるアナログディジタルコンバータに関し、特に、回路素子数が削減されたコンパレータ及びアナログディジタルコンバータに関する。
【０００２】
【従来の技術】
入力されるアナログ信号を高速に符号化してディジタル信号に変換するフラッシュ型アナログディジタルコンバータの従来例の構成として、図８に示す構成が知られている。図８に示すように、従来例のアナログディジタルコンバータは、コンパレータ６１〜６ｎが、アナログ信号入力端子４１からの入力電圧と、抵抗ラダー４２により高電位側電圧ＶＲＨと低電位側電圧ＶＲＬとを分圧して生成されるｎレベルの基準電圧との比較を行い、比較結果がデータ保持回路７１〜７ｎに格納され、エンコーダ４３が比較結果を符号化ディジタル信号に変換してディジタル信号出力端子４４に出力する構成になっている。
【０００３】
また、コンパレータ６１〜６ｎとしてはチョッパ型コンパレータが用いられ、データ保持回路７１〜７ｎのそれぞれとしては図９に示す構成が一般的に用いられる。データ入力端子８１からの入力データは、データ格納時に閉じるスイッチ８２を介して正帰還接続されたインバータ８３及びインバータ８４からなるマスタ側フリップフロップに入力され、マスタ側フリップフロップの出力は、スイッチ８２と逆相で開閉するスイッチ８５を介して正帰還接続されたインバータ８６及びインバータ８７によるスレーブ側フリップフロップに入力され、スレーブ側フリップフロップからの出力データがデータ出力端子８８に出力されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかし、近年ではアナログディジタルコンバータの多ビット化や高精度化のため回路規模が増大するのにしたがい、レイアウト規模の縮小化のために回路素子数の削減が求められている。例えば、図８において８ビットフラッシュ型アナログディジタルコンバータを構成しようとすると、ｎ＝２５５であるから、コンパレータを２５５個を備え、さらにコンパレータと同数の２５５個のデータ保持回路を備える必要があり、コンパレータとデータ保持回路とを単純に組み合わせる構成では全体の素子数が膨大なものになるという問題がある。
【０００５】
本発明は、かかる問題点に鑑みてなされたものであって、回路素子数が削減されたコンパレータ及びアナログディジタルコンバータを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明のコンパレータの第１の構成は、信号電圧と基準電圧とを選択して出力する第１のスイッチ手段と、前記第１のスイッチ手段の出力を一端に受ける容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続されるトライステートインバータと、入力端が前記トライステートインバータの出力端に接続される第１のラッチ手段と、一端が前記第１のラッチ手段の出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第２のラッチ手段と、を備えることを特徴とする。
【０００７】
また、本発明のコンパレータの第２の構成は、信号電圧を一端に受ける第１のスイッチ手段と、一端が前記第１のスイッチ手段の他端に接続される第１の容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続されるトライステートインバータと、入力端が前記トライステートインバータの出力端に接続される第１のラッチ手段と、一端が前記第１のラッチ手段の出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第２のラッチ手段と、基準電圧を一端に受ける第４のスイッチ手段と、一端が前記第４のスイッチ手段の他端に接続される第２の容量と、入力端が前記第２の容量の他端に接続される第２のインバータと、前記第２のインバータの出力端と前記第２のインバータの前記入力端との間に接続される第５のスイッチ手段と、前記第２のインバータの前記出力端に接続される第３の容量と、一端が前記第１のインバータの前記出力端に接続される第４の容量と、前記第４の容量の他端と前記第２のインバータの前記入力端との間に接続される第６のスイッチ手段と、一端が前記第２のインバータの前記出力端に接続される第５の容量と、前記第５の容量の他端と前記第１のインバータの前記入力端との間に接続される第７のスイッチ手段と、前記第１の容量の前記一端と前記第２の容量の前記一端との間に接続される第８のスイッチ手段と、を備えることを特徴とする。
【０００８】
また、本発明のコンパレータの第３の構成は、信号電圧と基準電圧とを選択して出力する第１のスイッチ手段と、前記第１のスイッチ手段の出力を一端に受ける容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続される第１のトライステートインバータと、入力端が前記第１のトライステートインバータの出力端に接続される第２のインバータと、入力端が前記第２のインバータの出力端に接続され出力端が前記第２のインバータの前記入力端に接続される第２のトライステートインバータと、一端が前記第２のインバータの前記出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第４のインバータと、入力端が前記第４のインバータの出力端に接続され出力端が前記第４のインバータの前記入力端に接続される第３のトライステートインバータと、を備えることを特徴とする。
【０００９】
また、本発明のコンパレータの第１の構成が、前記第１のスイッチ手段により前記信号電圧が選択され、前記第２のスイッチ手段が閉じ、前記トライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段により前記基準電圧が選択され、前記第２のスイッチ手段が開き、前記トライステートインバータがインバータとして動作し、前記第３のスイッチ手段が開く期間を有することを特徴とする。
【００１０】
また、本発明のコンパレータの第２の構成が、前記第１のスイッチ手段、前記第２のスイッチ手段、前記第４のスイッチ手段及び前記第５のスイッチ手段が閉じ、前記第８のスイッチ手段が開き、前記トライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段、前記第２のスイッチ手段、前記第４のスイッチ手段及び前記第５のスイッチ手段が開き、前記第８のスイッチ手段が閉じ、前記トライステートインバータがインバータとして動作し、前記第３のスイッチ手段が開く期間を有することを特徴とする。
【００１１】
また、本発明のコンパレータの第３の構成が、前記第１のスイッチ手段により前記信号電圧が選択され、前記第２のスイッチ手段が閉じ、前記第１のトライステートインバータの前記出力端及び前記第３のトライステートインバータの前記出力端がハイインピーダンス状態となり、前記第２のトライステートインバータがインバータとして動作し、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段により前記基準電圧が選択され、前記第２のスイッチ手段が開き、前記第１のトライステートインバータ及び前記第３のトライステートインバータがインバータとして動作し、前記第２のトライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が開く期間を有することを特徴とする。
【００１２】
また、本発明のアナログディジタルコンバータの第１の構成は、同一の信号電圧を受ける複数の第１の構成のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とする。
【００１３】
また、本発明のアナログディジタルコンバータの第２の構成は、同一の信号電圧を受ける複数の第２の構成のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とする。
【００１４】
また、本発明のアナログディジタルコンバータの第３の構成は、同一の信号電圧を受ける複数の第３の構成のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とする。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態のコンパレータの構成図である。図１に示すように、本発明の第１の実施の形態のコンパレータは、信号電圧入力端子１と、基準電圧入力端子２と、スイッチ３と、スイッチ４と、容量５と、スイッチ６と、インバータ７と、トライステートインバータ８と、制御入力端子９と、インバータ１７と、インバータ１８と、スイッチ１９と、インバータ２０と、インバータ２１と、出力端子２２と、を備えている。
【００１６】
アナログ信号電圧は、信号電圧入力端子１を介してスイッチ３に与えられ、比較用の基準電圧は、基準電圧入力端子２を介してスイッチ４に与えられ、切替スイッチ手段としてのスイッチ３及びスイッチ４が、アナログ信号電圧と基準電圧とを選択して出力する。
【００１７】
容量５の一端が、スイッチ３及びスイッチ４の選択出力を受け、インバータ７の入力端が、容量５の他端に接続される。
【００１８】
スイッチ６が、インバータ７の出力端とインバータ７の入力端との間に接続される。
【００１９】
トライステートインバータ８の入力端１３が、インバータ７の出力端に接続される。
【００２０】
インバータ１７の入力端が、トライステートインバータ８の出力端１４に接続される。
【００２１】
インバータ１８の入力端が、インバータ１７の出力端に接続され、インバータ１８の出力端が、インバータ１７の入力端に接続される。
【００２２】
スイッチ１９の一端が、インバータ１７の出力端に接続され、インバータ２０の入力端が、スイッチ１９の他端に接続される。
【００２３】
インバータ２１の入力端が、インバータ２０の出力端に接続され、インバータ２１の出力端が、インバータ２０の入力端に接続され、インバータ２０の出力端が、出力端子２２に接続される。
【００２４】
スイッチ３、スイッチ６及びスイッチ１９は、制御信号φ１により開閉制御され、それぞれ、制御信号φ１が論理Ｈレベルのとき閉じ、制御信号φ１が論理Ｌレベルのとき開く。
【００２５】
スイッチ４は、制御信号φ１の反転信号である制御信号φ１Ｂにより開閉制御され、制御信号φ１Ｂが論理Ｈレベルのとき閉じ、制御信号φ１Ｂが論理Ｌレベルのとき開く。
【００２６】
トライステートインバータ８は、インバータ１０と、ＰチャネルＭＯＳトランジスタ１１と、ＰチャネルＭＯＳトランジスタ１２と、ＮチャネルＭＯＳトランジスタ１５と、ＮチャネルＭＯＳトランジスタ１６と、を備えている。
【００２７】
ＰチャネルＭＯＳトランジスタ１１のソース端に高電位側電源電圧ＶＤＤが与えられ、ＰチャネルＭＯＳトランジスタ１２のソース端がＰチャネルＭＯＳトランジスタ１１のドレイン端に接続され、ＮチャネルＭＯＳトランジスタ１６のソース端に低電位側電源電圧ＶＳＳが与えられ、ＮチャネルＭＯＳトランジスタ１５のソース端がＮチャネルＭＯＳトランジスタ１６のドレイン端に接続され、ＰチャネルＭＯＳトランジスタ１２のゲート端とＮチャネルＭＯＳトランジスタ１５のゲート端とが互いに接続されて入力端１３をなし、ＰチャネルＭＯＳトランジスタ１２のドレイン端とＮチャネルＭＯＳトランジスタ１５のドレイン端とが互いに接続されて出力端１４をなす。
【００２８】
ＮチャネルＭＯＳトランジスタ１６のゲート端がインバータ１０の入力端に接続され、ＰチャネルＭＯＳトランジスタ１１のゲート端がインバータ１０の出力端に接続され、制御信号φ１Ｂが制御入力端子９を介してインバータ１０の入力端に与えられる。
【００２９】
トライステートインバータ８は、制御信号φ１Ｂが論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ１Ｂが論理Ｌレベルのとき出力端１４がハイインピーダンス状態となる。
【００３０】
次に動作を説明する。図２は、本発明の第１の実施の形態のコンパレータの動作説明図である。先ず、時間ｔ１から時間ｔ２までのサンプリング期間において、制御信号φ１が論理Ｈレベルとなり、制御信号φ１Ｂが論理Ｌレベルとなるので、スイッチ３及びスイッチ６が閉じ、スイッチ４が開き、アナログ信号電圧が信号電圧入力端子１からスイッチ３を介して容量５に入力される。
【００３１】
このとき、インバータ７の入力端と出力端とがスイッチ６により接続されるため、インバータ７の入力端及び出力端の電圧はインバータ７の論理閾値電圧に保たれ、容量５にアナログ信号電圧とインバータ７の論理閾値電圧との差電圧分の電荷が保存される。
【００３２】
また、トライステートインバータ８は、出力端１４がハイインピーダンス状態となり、スイッチ１９が閉じるので、ラッチ手段としての正帰還接続されたインバータ１７及びインバータ１８からなるフリップフロップが保持している前周期のデータが、次段のラッチ手段としての正帰還接続されたインバータ２０及びインバータ２１からなるフリップフロップに保持され出力される。
【００３３】
このとき、トライステートインバータ８において、ＰチャネルＭＯＳトランジスタ１１及びＮチャネルＭＯＳトランジスタ１６が非導通となるため、貫通電流は流れない。
【００３４】
次に、時間ｔ２から時間ｔ３までの増幅期間において、制御信号φ１が論理Ｌレベルとなり、制御信号φ１Ｂが論理Ｈレベルとなるので、スイッチ３及びスイッチ６が開き、スイッチ４が閉じ、基準電圧が基準電圧入力端子２からスイッチ４を介して容量５に入力される。
【００３５】
このとき、アナログ信号電圧と基準電圧との差電圧が、容量５のスイッチ４側の電極の電位変動分となって、そのまま容量５のインバータ７側の電極に伝わるため、その電位変動分がインバータ７により増幅されて出力される。
【００３６】
トライステートインバータ８は、通常のインバータとして動作し、インバータ７の出力電圧を増幅して出力し、トライステートインバータ８の出力電圧が、インバータ１７及びインバータ１８からなるフリップフロップに保持される。
【００３７】
スイッチ１９は開いているので、インバータ１７及びインバータ１８からなるフリップフロップの保持データは、次段のインバータ２０及びインバータ２１からなるフリップフロップには保持されず、インバータ２０及びインバータ２１からなるフリップフロップは前周期のデータを出力する。
【００３８】
このとき、ＰチャネルＭＯＳトランジスタ１１及びＮチャネルＭＯＳトランジスタ１６が導通状態であり、インバータ７及びトライステートインバータ８の論理閾値電圧は同等であるため、インバータ７の出力電圧即ちトライステートインバータ８の入力電圧が論理閾値電圧付近のとき、トライステートインバータ８には貫通電流が流れる。
【００３９】
以上説明したように、本発明の第１の実施の形態のコンパレータの構成によれば、チョッパ型コンパレータ部とデータ保持部とを一体化して回路素子数を削減しているため、図８に示す従来例のフラッシュ型アナログディジタルコンバータにおけるコンパレータ６１〜６ｎ及びデータ保持回路７１〜７ｎを本発明の第１の実施の形態のコンパレータに変更した場合、データ保持回路７１〜７ｎのそれぞれにおける図９に示すスイッチ８２相当のスイッチが不要となるため、例えば８ビットであればｎ＝２５５であるから、２５５個のスイッチ素子を削減することができ、スイッチ素子がＣＭＯＳ構成である場合は、アナログディジタルコンバータ全体では５１０個のトランジスタを削減することができるという効果が得られる。
【００４０】
次に、本発明の第２の実施の形態のコンパレータについて説明する。本発明の第２の実施の形態のコンパレータの構成と、本発明の第１の実施の形態のコンパレータの構成との相違部分は、制御入力端子９に入力される制御信号φ１Ｂが制御信号φ２に変更され、スイッチ１９の開閉制御が制御信号φ１から制御信号φ２の反転信号である制御信号φ２Ｂに変更される部分である。その他の構成部分は同じであるため、同一構成部分には同一符号を付し、詳細説明を省略する。
【００４１】
トライステートインバータ８は、制御信号φ２が論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２が論理Ｌレベルのとき出力端１４がハイインピーダンス状態となる。
【００４２】
スイッチ１９は、制御信号φ２Ｂにより開閉制御され、制御信号φ２Ｂが論理Ｈレベルのとき閉じ、制御信号φ２Ｂが論理Ｌレベルのとき開く。
【００４３】
次に動作を説明する。図３は、本発明の第２の実施の形態のコンパレータの動作説明図である。先ず、時間ｔ１から時間ｔ２までのサンプリング期間の動作は、制御信号φ２が論理Ｌレベルであり、制御信号φ２Ｂが論理Ｈレベルであって、本発明の第１の実施の形態のコンパレータの動作と全く同じである。
【００４４】
次に、時間ｔ２から時間ｔ３までの増幅期間において、トライステートインバータ８が十分増幅動作できるだけの最小時間を残して時間ｔ２より後に設定した時間ｔ４から時間ｔ３までの期間に、制御信号φ２が論理Ｈレベルとなり、制御信号φ２Ｂが論理Ｌレベルとなるので、トライステートインバータ８は、時間ｔ４から時間ｔ３までの期間のみ通常のインバータとして動作し、インバータ７の出力電圧を増幅して出力し、トライステートインバータ８の出力電圧が、インバータ１７及びインバータ１８からなるフリップフロップに保持され、スイッチ１９は開いているので、インバータ１７及びインバータ１８からなるフリップフロップの保持データは、次段のインバータ２０及びインバータ２１からなるフリップフロップには保持されず、インバータ２０及びインバータ２１からなるフリップフロップは前周期のデータを出力する。
【００４５】
時間ｔ４から時間ｔ３までの期間に、ＰチャネルＭＯＳトランジスタ１１及びＮチャネルＭＯＳトランジスタ１６が導通状態であるため、インバータ７の出力電圧即ちトライステートインバータ８の入力電圧が論理閾値電圧付近のとき、トライステートインバータ８には貫通電流が流れるが、トライステートインバータ８の入力電圧を与えるインバータ７は、時間ｔ４より前の時間ｔ２から増幅動作を開始し、時間ｔ４において既にインバータ７の出力電圧は論理閾値電圧付近をはずれ安定しているので、時間ｔ４から時間ｔ３までの期間におけるトライステートインバータ８の貫通電流は、本発明の第１の実施の形態のコンパレータに比べ僅かとなる。
【００４６】
また、時間ｔ２から時間ｔ４までの期間に、制御信号φ２が論理Ｌレベルであり、制御信号φ２Ｂが論理Ｈレベルであるため、トライステートインバータ８はハイインピーダンス状態とされ、貫通電流が完全に零となる。
【００４７】
以上説明したように、本発明の第２の実施の形態のコンパレータの構成によれば、トライステートインバータ８及びスイッチ１９の制御を、時間ｔ２から時間ｔ３までの増幅期間のうちの一部の期間に行うようにしたことにより、本発明の第１の実施の形態のコンパレータと同様に、回路素子数を削減することができることに加え、増幅期間におけるトライステートインバータ８の貫通電流を低減することができ、したがって低消費電流化及び低雑音化されたコンパレータを実現することができるという効果が得られる。
【００４８】
具体的な一例として、インバータ７及びトライステートインバータ８の電流能力を同等とした場合、時間ｔ２から時間ｔ４までの期間が１周期の４分の１程度であれば、コンパレータ単体又はアナログディジタルコンバータ全体として、１０〜２０％の消費電流を削減することができる。
【００４９】
次に、図４は、本発明の第３の実施の形態のコンパレータの構成図であり、本発明の第３の実施の形態のコンパレータの構成と、本発明の第２の実施の形態のコンパレータの構成との相違部分は、コンパレータの入力部分を平衡型に変更した部分であり、その他の構成部分は同じであるため、同一構成部分には同一符号を付し、詳細説明を省略する。
【００５０】
図４に示すように、本発明の第３の実施の形態のコンパレータは、信号電圧入力端子１と、基準電圧入力端子２と、スイッチ２３と、スイッチ２４と、容量２５と、容量２６と、インバータ２７と、インバータ２８と、スイッチ２９と、スイッチ３０と、容量３１と、容量３２と、スイッチ３３と、スイッチ３４と、スイッチ３５と、容量３６と、トライステートインバータ８と、制御入力端子９と、インバータ１７と、インバータ１８と、スイッチ１９と、インバータ２０と、インバータ２１と、出力端子２２と、を備えている。
【００５１】
アナログ信号電圧は、信号電圧入力端子１を介してスイッチ２３の一端に与えられ、容量２５の一端がスイッチ２３の他端に接続され、インバータ２７の入力端が容量２５の他端に接続される。
【００５２】
スイッチ２９が、インバータ２７の出力端とインバータ２７の入力端との間に接続され、トライステートインバータ８の入力端１３が、インバータ２７の出力端に接続される。
【００５３】
比較用の基準電圧は、基準電圧入力端子２を介してスイッチ２４の一端に与えられ、容量２６の一端がスイッチ２４の他端に接続され、インバータ２８の入力端が容量２６の他端に接続される。
【００５４】
スイッチ３０が、インバータ２８の出力端とインバータ２８の入力端との間に接続され、一端に低電位側電源電圧ＶＳＳが与えられる容量３６が、インバータ２８の出力端に接続される。
【００５５】
容量３６はインバータ２７及びインバータ２８の負荷条件を一致させるためのダミー容量であり、容量３６の容量値はトライステートインバータ８の入力端１３の容量値と等しく設定される。
【００５６】
容量３１の一端がインバータ２７の出力端に接続され、スイッチ３４が容量３１の他端とインバータ２８の入力端との間に接続される。
【００５７】
容量３２の一端がインバータ２８の出力端に接続され、スイッチ３３が容量３２の他端とインバータ２７の入力端との間に接続される。
【００５８】
スイッチ３５が、容量２５のスイッチ２３側の一端と容量２６のスイッチ２４側の一端との間に接続される。
【００５９】
スイッチ２３、スイッチ２４、スイッチ２９及びスイッチ３０は、制御信号φ１により開閉制御され、それぞれ、制御信号φ１が論理Ｈレベルのとき閉じ、制御信号φ１が論理Ｌレベルのとき開く。
【００６０】
スイッチ３５は、制御信号φ１の反転信号である制御信号φ１Ｂにより開閉制御され、制御信号φ１Ｂが論理Ｈレベルのとき閉じ、制御信号φ１Ｂが論理Ｌレベルのとき開く。
【００６１】
トライステートインバータ８は、制御信号φ２が論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２が論理Ｌレベルのとき出力端１４がハイインピーダンス状態となる。
【００６２】
スイッチ１９は、制御信号φ２Ｂにより開閉制御され、制御信号φ２Ｂが論理Ｈレベルのとき閉じ、制御信号φ２Ｂが論理Ｌレベルのとき開く。
【００６３】
スイッチ３３及びスイッチ３４は、制御信号φ３により開閉制御され、それぞれ、制御信号φ３が論理Ｈレベルのとき閉じ、制御信号φ３が論理Ｌレベルのとき開く。
【００６４】
次に動作を説明する。図５は、本発明の第３の実施の形態のコンパレータの動作説明図である。先ず、時間ｔ１から時間ｔ２までのサンプリング期間において、制御信号φ１が論理Ｈレベルとなり、制御信号φ１Ｂが論理Ｌレベルとなり、制御信号φ２が論理Ｌレベルとなり、制御信号φ２Ｂが論理Ｈレベルとなり、制御信号φ３が論理Ｈレベルとなるので、スイッチ２３、スイッチ２４、スイッチ２９、スイッチ３０が閉じ、スイッチ３５が開き、アナログ信号電圧が信号電圧入力端子１からスイッチ２３を介して容量２５に入力され、同時に、基準電圧が基準電圧入力端子２からスイッチ２４を介して容量２６に入力される。
【００６５】
このとき、インバータ２７の入力端と出力端とがスイッチ２９により接続されるため、インバータ２７の入力端及び出力端の電圧はインバータ２７の論理閾値電圧に保たれ、容量２５にアナログ信号電圧とインバータ２７の論理閾値電圧との差電圧分の電荷が保存され、同時に、インバータ２８の入力端と出力端とがスイッチ３０により接続されるため、インバータ２８の入力端及び出力端の電圧はインバータ２８の論理閾値電圧に保たれ、容量２６に基準電圧とインバータ２８の論理閾値電圧との差電圧分の電荷が保存される。
【００６６】
さらに、オフセットキャンセルのため、スイッチ３３及びスイッチ３４が閉じ、容量３１及び容量３２には、トランジスタのばらつきにより生じるインバータ２７の論理閾値電圧とインバータ２８の論理閾値電圧との差電圧が充電される。
【００６７】
次に、時間ｔ２から時間ｔ３までの増幅期間において、制御信号φ１が論理Ｌレベルとなり、制御信号φ１Ｂが論理Ｈレベルとなるので、スイッチ２３、スイッチ２４、スイッチ２９、スイッチ３０が開き、スイッチ３５が閉じ、容量２５及び容量２６に充電された電荷が再配分され、インバータ２７及びインバータ２８の入力端にはアナログ信号電圧と基準電圧との差電圧の２分の１ずつが与えられ増幅される。
【００６８】
また、時間ｔ２から時間ｔ４までの期間に制御信号φ３が論理Ｌレベルとなるので、容量３１及び容量３２は一旦切り離され、時間ｔ４以降制御信号φ３が論理Ｈレベルとなるので、インバータ２７及びインバータ２８はオフセットキャンセルしながらラッチ動作に入り、インバータ２７及びインバータ２８の出力電圧は大きく増幅される。
【００６９】
そして、時間ｔ４から時間ｔ３までの期間にトライステートインバータ８による増幅が行われる。
【００７０】
トライステートインバータ８、インバータ１７、インバータ１８、スイッチ１９、インバータ２０及びインバータ２１の動作については、本発明の第２の実施の形態のコンパレータの動作と同じである。
【００７１】
以上説明したように、本発明の第３の実施の形態のコンパレータの構成によれば、平衡型のコンパレータとしたことにより、本発明の第２の実施の形態のコンパレータと同様に、回路素子数を削減することができ、増幅期間におけるトライステートインバータ８の貫通電流を低減することができ、したがって低消費電流化及び低雑音化され、さらに同相雑音の影響を受けにくいコンパレータを実現することができるという効果が得られる。
【００７２】
次に、図６は、本発明の第４の実施の形態のコンパレータの構成図であり、本発明の第４の実施の形態のコンパレータの構成と、本発明の第２の実施の形態のコンパレータの構成との相違部分は、インバータ１８がトライステートインバータ３７に変更され、インバータ２１がトライステートインバータ３９に変更される部分である。その他の構成部分は同じであるため、同一構成部分には同一符号を付し、詳細説明を省略する。
【００７３】
トライステートインバータ８は、制御信号φ２が論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２が論理Ｌレベルのとき出力端１４がハイインピーダンス状態となる。
【００７４】
スイッチ１９は、制御信号φ２Ｂにより開閉制御され、制御信号φ２Ｂが論理Ｈレベルのとき閉じ、制御信号φ２Ｂが論理Ｌレベルのとき開く。
【００７５】
トライステートインバータ３７は、制御入力端子３８に与えられる制御信号φ２Ｂが論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２Ｂが論理Ｌレベルのとき出力端がハイインピーダンス状態となる。
【００７６】
トライステートインバータ３９は、制御入力端子４０に与えられる制御信号φ２が論理Ｈレベルのとき通常のインバータとして動作し、制御信号φ２が論理Ｌレベルのとき出力端がハイインピーダンス状態となる。
【００７７】
次に動作を説明する。制御信号φ２が論理Ｌレベルとなり、制御信号φ２Ｂが論理Ｈレベルとなると、トライステートインバータ８は、出力端１４がハイインピーダンス状態となり、スイッチ１９が閉じるので、ラッチ手段としての正帰還接続されたインバータ１７及びトライステートインバータ３７からなるフリップフロップが保持しているデータが、次段のインバータ２０に出力される。
【００７８】
また、制御信号φ２が論理Ｈレベルとなり、制御信号φ２Ｂが論理Ｌレベルとなると、トライステートインバータ８は通常のインバータとして動作し、トライステートインバータ８の出力電圧がインバータ１７に与えられるが、スイッチ１９は開くので、ラッチ手段としての正帰還接続されたインバータ２０及びトライステートインバータ３９からなるフリップフロップがデータを保持して出力する。
【００７９】
したがって、それぞれのフリップフロップへのデータ書き込み時に、トライステートインバータ８の出力電圧とトライステートインバータ３７の出力電圧が異なっているときでも、トライステートインバータ８及びトライステートインバータ３７の貫通電流を防止することができ、同様に、インバータ１７の出力電圧とトライステートインバータ３９の出力電圧が異なっているときでも、インバータ１７及びトライステートインバータ３９の貫通電流を防止することができる。
【００８０】
以上説明したように、本発明の第４の実施の形態のコンパレータの構成によれば、本発明の第２の実施の形態のコンパレータと同様に、回路素子数を削減することができ、本発明の第２の実施の形態のコンパレータに比べ、さらに貫通電流を低減することができ、したがって大幅に低消費電流化及び低雑音化されたコンパレータを実現することができるという効果が得られる。
【００８１】
次に、図７は、本発明の第５の実施の形態のアナログディジタルコンバータの構成図である。図７に示すように、本発明の第５の実施の形態のアナログディジタルコンバータは、アナログ信号入力端子４１と、抵抗ラダー４２と、エンコーダ４３と、ディジタル信号出力端子４４と、コンパレータ５１〜５ｎ（ｎは自然数）と、を備えている。
【００８２】
コンパレータ５１〜５ｎのそれぞれには、図１に示す本発明の第１の実施の形態のコンパレータが適用される。
【００８３】
コンパレータ５１〜５ｎのそれぞれが備える信号電圧入力端子１に対し、アナログ信号入力端子４１を介して同一のアナログ信号電圧が入力される。
【００８４】
分圧手段としての抵抗ラダー４２が、高電位側電圧ＶＲＨと低電位側電圧ＶＲＬとを直列接続された抵抗群により分圧して、互いに異なるｎレベルの基準電圧を生成し、コンパレータ５１〜５ｎのそれぞれが備える基準電圧入力端子２に対し、対応する基準電圧を与える。
【００８５】
エンコーダ４３が、コンパレータ５１〜５ｎのそれぞれの比較結果出力を受け、比較結果に対応するコードに符号化して、符号化ディジタル信号をディジタル信号出力端子４４に出力する。
【００８６】
以上説明したように、本発明の第５の実施の形態のアナログディジタルコンバータの構成によれば、コンパレータ５１〜５ｎとして本発明の第１の実施の形態のコンパレータを適用したことにより、アナログディジタルコンバータ全体の回路素子数を削減することができるという効果が得られる。
【００８７】
なお、本発明の第５の実施の形態のアナログディジタルコンバータにおいて、コンパレータ５１〜５ｎとして本発明の第１の実施の形態のコンパレータを適用したが、これに代えて本発明の第２、第３及び第４の実施の形態のコンパレータのうちの何れも適用することができ、本発明の第２、第３及び第４の実施の形態のコンパレータによる効果と同じ効果が得られる。
【００８８】
【発明の効果】
本発明による効果は、回路素子数が削減され、また貫通電流が低減されることにより低消費電流化及び低雑音化され、さらに同相雑音の影響を受けにくいコンパレータ及びアナログディジタルコンバータを実現することができることである。
【００８９】
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施の形態のコンパレータの構成図である。
【図２】本発明の第１の実施の形態のコンパレータの動作説明図である。
【図３】本発明の第２の実施の形態のコンパレータの動作説明図である。
【図４】本発明の第３の実施の形態のコンパレータの構成図である。
【図５】本発明の第３の実施の形態のコンパレータの動作説明図である。
【図６】本発明の第４の実施の形態のコンパレータの構成図である。
【図７】本発明の第５の実施の形態のアナログディジタルコンバータの構成図である。
【図８】従来例のアナログディジタルコンバータの構成図である。
【図９】従来例のアナログディジタルコンバータにおけるデータ保持回路の構成図である。
【符号の説明】
１ 信号電圧入力端子
２ 基準電圧入力端子
３、４、６、１９、２３、２４、２９、３０、３３、３４、３５ スイッチ
５、２５、２６、３１、３２、３６ 容量
７、１０、１７、１８、２０、２１、２７、２８ インバータ
８、３７、３９ トライステートインバータ
９、３８、４０ 制御入力端子
１１、１２ ＰチャネルＭＯＳトランジスタ
１５、１６ ＮチャネルＭＯＳトランジスタ
２２ 出力端子
４１ アナログ信号入力端子
４２ 抵抗ラダー
４３ エンコーダ
４４ ディジタル信号出力端子
５１〜５ｎ、６１〜６ｎ コンパレータ
７１〜７ｎ データ保持回路
８１ データ入力端子
８２、８５ スイッチ
８３、８４、８６、８７ インバータ
８８ データ出力端子
Claims (9)
- 信号電圧と基準電圧とを選択して出力する第１のスイッチ手段と、前記第１のスイッチ手段の出力を一端に受ける容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続されるトライステートインバータと、入力端が前記トライステートインバータの出力端に接続される第１のラッチ手段と、一端が前記第１のラッチ手段の出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第２のラッチ手段と、を備えることを特徴とするコンパレータ。
- 信号電圧を一端に受ける第１のスイッチ手段と、一端が前記第１のスイッチ手段の他端に接続される第１の容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続されるトライステートインバータと、入力端が前記トライステートインバータの出力端に接続される第１のラッチ手段と、一端が前記第１のラッチ手段の出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第２のラッチ手段と、基準電圧を一端に受ける第４のスイッチ手段と、一端が前記第４のスイッチ手段の他端に接続される第２の容量と、入力端が前記第２の容量の他端に接続される第２のインバータと、前記第２のインバータの出力端と前記第２のインバータの前記入力端との間に接続される第５のスイッチ手段と、前記第２のインバータの前記出力端に接続される第３の容量と、一端が前記第１のインバータの前記出力端に接続される第４の容量と、前記第４の容量の他端と前記第２のインバータの前記入力端との間に接続される第６のスイッチ手段と、一端が前記第２のインバータの前記出力端に接続される第５の容量と、前記第５の容量の他端と前記第１のインバータの前記入力端との間に接続される第７のスイッチ手段と、前記第１の容量の前記一端と前記第２の容量の前記一端との間に接続される第８のスイッチ手段と、を備えることを特徴とするコンパレータ。
- 信号電圧と基準電圧とを選択して出力する第１のスイッチ手段と、前記第１のスイッチ手段の出力を一端に受ける容量と、入力端が前記容量の他端に接続される第１のインバータと、前記第１のインバータの出力端と前記第１のインバータの前記入力端との間に接続される第２のスイッチ手段と、入力端が前記出力端に接続される第１のトライステートインバータと、入力端が前記第１のトライステートインバータの出力端に接続される第２のインバータと、入力端が前記第２のインバータの出力端に接続され出力端が前記第２のインバータの前記入力端に接続される第２のトライステートインバータと、一端が前記第２のインバータの前記出力端に接続される第３のスイッチ手段と、入力端が前記第３のスイッチ手段の他端に接続される第４のインバータと、入力端が前記第４のインバータの出力端に接続され出力端が前記第４のインバータの前記入力端に接続される第３のトライステートインバータと、を備えることを特徴とするコンパレータ。
- 前記第１のスイッチ手段により前記信号電圧が選択され、前記第２のスイッチ手段が閉じ、前記トライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段により前記基準電圧が選択され、前記第２のスイッチ手段が開き、前記トライステートインバータがインバータとして動作し、前記第３のスイッチ手段が開く期間を有することを特徴とする請求項１記載のコンパレータ。
- 前記第１のスイッチ手段、前記第２のスイッチ手段、前記第４のスイッチ手段及び前記第５のスイッチ手段が閉じ、前記第８のスイッチ手段が開き、前記トライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段、前記第２のスイッチ手段、前記第４のスイッチ手段及び前記第５のスイッチ手段が開き、前記第８のスイッチ手段が閉じ、前記トライステートインバータがインバータとして動作し、前記第３のスイッチ手段が開く期間を有することを特徴とする請求項２記載のコンパレータ。
- 前記第１のスイッチ手段により前記信号電圧が選択され、前記第２のスイッチ手段が閉じ、前記第１のトライステートインバータの前記出力端及び前記第３のトライステートインバータの前記出力端がハイインピーダンス状態となり、前記第２のトライステートインバータがインバータとして動作し、前記第３のスイッチ手段が閉じる期間の後に、前記第１のスイッチ手段により前記基準電圧が選択され、前記第２のスイッチ手段が開き、前記第１のトライステートインバータ及び前記第３のトライステートインバータがインバータとして動作し、前記第２のトライステートインバータの前記出力端がハイインピーダンス状態となり、前記第３のスイッチ手段が開く期間を有することを特徴とする請求項３記載のコンパレータ。
- 同一の信号電圧を受ける複数の請求項１記載のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とするアナログディジタルコンバータ。
- 同一の信号電圧を受ける複数の請求項２記載のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とするアナログディジタルコンバータ。
- 同一の信号電圧を受ける複数の請求項３記載のコンパレータと、前記コンパレータのそれぞれに基準電圧を与える分圧手段と、前記コンパレータのそれぞれの出力を受け符号化ディジタル信号を出力するエンコーダと、を備えることを特徴とするアナログディジタルコンバータ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156542A JP3621358B2 (ja) | 2001-05-25 | 2001-05-25 | コンパレータ及びアナログディジタルコンバータ |
| TW091110430A TW561693B (en) | 2001-05-25 | 2002-05-17 | Comparator and analog-to-digital converter |
| US10/151,415 US6624667B2 (en) | 2001-05-25 | 2002-05-20 | Comparator and analog-to-digital converter |
| KR1020020028614A KR20020090315A (ko) | 2001-05-25 | 2002-05-23 | 비교기 및 아날로그-디지털 변환기 |
| CNB021203555A CN1252925C (zh) | 2001-05-25 | 2002-05-23 | 比较器和模数转换器 |
| EP02090186A EP1261128A3 (en) | 2001-05-25 | 2002-05-24 | Comparator and analog-to-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156542A JP3621358B2 (ja) | 2001-05-25 | 2001-05-25 | コンパレータ及びアナログディジタルコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353787A JP2002353787A (ja) | 2002-12-06 |
| JP3621358B2 true JP3621358B2 (ja) | 2005-02-16 |
Family
ID=19000537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156542A Expired - Fee Related JP3621358B2 (ja) | 2001-05-25 | 2001-05-25 | コンパレータ及びアナログディジタルコンバータ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6624667B2 (ja) |
| EP (1) | EP1261128A3 (ja) |
| JP (1) | JP3621358B2 (ja) |
| KR (1) | KR20020090315A (ja) |
| CN (1) | CN1252925C (ja) |
| TW (1) | TW561693B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10241982B4 (de) * | 2002-09-11 | 2004-10-07 | Infineon Technologies Ag | Digitale Signal-Verzögerungs-Einrichtung |
| KR100616711B1 (ko) | 2003-06-20 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
| US20060119410A1 (en) * | 2004-12-06 | 2006-06-08 | Honeywell International Inc. | Pulse-rejecting circuit for suppressing single-event transients |
| KR101146395B1 (ko) * | 2005-06-30 | 2012-05-17 | 엘지디스플레이 주식회사 | 비교기 |
| US7212144B1 (en) * | 2006-01-18 | 2007-05-01 | Marvell World Trade Ltd. | Flash ADC |
| JP5186818B2 (ja) * | 2007-06-22 | 2013-04-24 | ミツミ電機株式会社 | チョッパ型コンパレータ |
| JP5104383B2 (ja) * | 2008-02-20 | 2012-12-19 | 富士通株式会社 | 電子回路装置 |
| JP5093895B2 (ja) * | 2008-03-12 | 2012-12-12 | 株式会社ジャパンディスプレイセントラル | レベルシフタ回路 |
| WO2010014094A1 (en) * | 2008-07-31 | 2010-02-04 | Georgia Tech Research Corporation | Multi-gigabit analog to digital converter |
| TWI470939B (zh) * | 2009-11-04 | 2015-01-21 | Pixart Imaging Inc | 類比至數位轉換器及其相關之校準比較器 |
| US8773169B2 (en) * | 2010-10-22 | 2014-07-08 | Analog Devices, Inc. | High frequency signal comparator for SHA-less analog-to-digital converters |
| US9557354B2 (en) * | 2012-01-31 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Switched capacitor comparator circuit |
| US8941430B2 (en) | 2012-09-12 | 2015-01-27 | Nvidia Corporation | Timing calibration for on-chip interconnect |
| US9075086B2 (en) * | 2013-05-24 | 2015-07-07 | Sierra Wireless, Inc. | Method and apparatus for determining time-varying limitations of a power source |
| US9160293B2 (en) | 2013-09-07 | 2015-10-13 | Robert C. Schober | Analog amplifiers and comparators |
| CN104506193B (zh) * | 2014-12-31 | 2017-11-03 | 格科微电子（上海）有限公司 | 模数转换电路、流水线模数转换电路及控制方法 |
| CN116886076A (zh) | 2016-07-14 | 2023-10-13 | 三星电子株式会社 | 包括三态反相器的触发器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612531A (en) * | 1985-02-12 | 1986-09-16 | Rca Corporation | Intermeshed resistor network for analog to digital conversion |
| US4691189A (en) * | 1986-05-23 | 1987-09-01 | Rca Corporation | Comparator with cascaded latches |
| JP2937027B2 (ja) * | 1994-09-07 | 1999-08-23 | 日本電気株式会社 | コンパレータ |
| JPH09186594A (ja) * | 1995-12-28 | 1997-07-15 | Fujitsu Ltd | コンパレータ、アナログ−デジタルコンバータ、半導体装置及び電圧比較方法 |
| JPH10256884A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | 電圧比較器及びａ／ｄコンバータ |
| JPH11205144A (ja) * | 1998-01-14 | 1999-07-30 | Toshiba Corp | チョッパ型比較器、ａ／ｄ変換器及びこれを用いた直並列型ａ／ｄ変換器 |
| JP3105862B2 (ja) * | 1998-02-27 | 2000-11-06 | 日本電気株式会社 | 電圧比較回路 |
| JPH11308082A (ja) * | 1998-04-20 | 1999-11-05 | Texas Instr Japan Ltd | チョッパ型コンパレータ |
| JP2000040964A (ja) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 比較回路およびａｄ変換回路 |
| KR20010108754A (ko) * | 2000-05-31 | 2001-12-08 | 박종섭 | 클럭 피드스루 및 애퍼처 불확정도를 줄인아날로그-디지털 변환 장치 |
-
2001
- 2001-05-25 JP JP2001156542A patent/JP3621358B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-17 TW TW091110430A patent/TW561693B/zh not_active IP Right Cessation
- 2002-05-20 US US10/151,415 patent/US6624667B2/en not_active Expired - Fee Related
- 2002-05-23 KR KR1020020028614A patent/KR20020090315A/ko not_active Application Discontinuation
- 2002-05-23 CN CNB021203555A patent/CN1252925C/zh not_active Expired - Fee Related
- 2002-05-24 EP EP02090186A patent/EP1261128A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6624667B2 (en) | 2003-09-23 |
| EP1261128A3 (en) | 2006-08-23 |
| TW561693B (en) | 2003-11-11 |
| JP2002353787A (ja) | 2002-12-06 |
| CN1388647A (zh) | 2003-01-01 |
| US20020175715A1 (en) | 2002-11-28 |
| EP1261128A2 (en) | 2002-11-27 |
| KR20020090315A (ko) | 2002-12-02 |
| CN1252925C (zh) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621358B2 (ja) | コンパレータ及びアナログディジタルコンバータ | |
| US7199745B2 (en) | Successive approximation A/D converter provided with a sample-hold amplifier | |
| TW486877B (en) | High-precision digital-to-analog converting circuit | |
| US8692582B1 (en) | Latched comparator circuitry | |
| US9490832B1 (en) | Analog-to-digital converter circuit and method of implementing an analog-to-digital converter circuit | |
| US20030234736A1 (en) | A/D converter | |
| US9998131B1 (en) | Hybrid analog-to-digital converter | |
| US10181857B1 (en) | Analog-to-digital converter error correction | |
| JP2916505B2 (ja) | 比較回路 | |
| EP0886377B1 (en) | A chopper-type voltage comparator | |
| JPH06343045A (ja) | レール・ツー・レール基準電圧範囲および入力電圧範囲を備えた高精度アナログ／デジタル変換器 | |
| JP2009527165A (ja) | フレキシブル性を有するアナログ／デジタルコンバータ | |
| US6867723B1 (en) | AD converter with reduced current consumption | |
| CN110235372B (zh) | 一种具有降低回扫噪声的双倍数据速率时间内插量化器 | |
| US6271691B1 (en) | Chopper type voltage comparison circuit | |
| JP4498398B2 (ja) | 比較器及びこれを用いたアナログ−デジタル変換器 | |
| JP2005268895A (ja) | スイッチ回路 | |
| US7821305B1 (en) | Dual voltage buffer with current reuse | |
| US8232904B2 (en) | Folding analog-to-digital converter | |
| JP3113031B2 (ja) | 並列型ａ／ｄ変換装置 | |
| US7768324B1 (en) | Dual voltage buffer with current reuse | |
| JP3454689B2 (ja) | 電圧比較器、演算増幅器、アナログ−デジタル変換器およびアナログ−デジタル変換回路 | |
| US7372389B2 (en) | Analogue to digital converter, and method of analogue to digital conversion | |
| JPH0983316A (ja) | コンパレータおよびアナログ−デジタル変換回路 | |
| JP2000216679A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |